JPS5871638A - エツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はエツチング方法に関し詳しくは、マスタターパ
ターンの輪郭を微細にエッチすることのできるエツチン
グ方法に関する。

各種半導体装置の製造において、独立した島状領域を形
成する際には、従来は、島状領域以外の部分を、すべて
エツチングによって除去していた。

このようにして島状領域を形成すると、残った島状領域
のみが高くなシ、他の部分との間に段差が形成されるの
で、以後の工程に支障が生ずる。

したがって、このよう表障害の発生を防止するため、島
状領域以外の領域は、島状領域を電気的に分離（アイソ
レート）シた状態で１表面が平坦になるように埋込まね
ばならない。

第１図は、従来の絶縁分離法の一例を示し、まず、第１
図（１）に示すように、シリコン基板１上にマスク２を
形成し、島領域３．４を残して孔５を形成する。

つぎに、第１図（２）に示すように、上記孔５の表面に
酸化膜６を形成した後、酸化シリコンや多結晶シリコン
など７を周知のＣＶＤ法などによって孔５内へ充填する
。

このようにして形成された孔の上部を平坦化するには、
エツチングによって孔以外の部分に存在する酸化シリコ
ンなどを除去する方法や、多結晶シリコンを孔内に選択
的に成長させる方法などが提案されているが、工程が複
雑であ例−面の平坦性があまり良くない、などの問題が
あシ、解決が要望されていた。

本発明は上記従来の問題を解決するために行なわれたも
ので、他の領域から一気的に分離すべき島状の活性領域
の輪郭部（周縁部）のみで選択的にエッチすることによ
）１表面を平坦化し、微細な絶縁物分離を可能とするも
のである。

以下、実施例を参照に本発明の詳細な説明する。

実施例１ 第２図は本発明の一実施例を示す工程図である。

まず、第２図（１）に示すように、シリコン基板１１上
に、周知のホトエツチング法によ＃）。

５１０１ｍからなるマスクパターン１２を形成した後１
周知のＣＶＤ　（化学蒸看法）によシ。

８４、Ｎ４　膜１３を全面に形成した。

フレオンガスを反応性ガスとして用いる反応性スパッタ
エツチング法によって、上記ｓｉ、Ｎ、膜をエッチする
と、このエツチング方法はサイドエッチがほとんどない
ため、第２図（２）に示したように、５４へ膜１２の側
部上に被着されたＳｉ、Ｎ４膜１４のみを残し、他の部
分上に被着されである８ｉ、Ｎ、膜を除去することがで
きる。基板１１０表面を軽く酸化して、８ｉ０．膜１５
を形成する。

リン酸をエッチ液に用いたエツチングによって、残った
８ｉ、Ｎ、膜１４を除去し、基板１１の表面１６を露出
させる。この際、露出されるのは、第２図（２）から明
らかなように、ｓｉｏ、膜１２の周縁の極めて幅の狭い
部分のみである。

つぎに１周知の選択エツチング法を用いて、上記露出さ
れ次基板の表面１６をエツチングする。

この際、上記選択エツチング法として、ＣＣＺ４と０、
の混合ガスを用い良度応性スパッタエッチを用いれば、
上記のように、はとんどサイドエッチなしに垂直にエッ
チすることができるから、第２図（３）に示したように
、ＳｔＯ，パターン１２の周縁に、幅の狭い溝１７が形
成される。このエツチング法はｓ８’とＳｔＯ，のエツ
チング速度比が、はｔ！２０以上であるため、ＳｔＯ，
膜１２．１５をほとんどエッチすることなしに、溝１７
を形成することができる。

溝１７の幅は、ｓｔｏｗパターン１２の側面上に被着さ
れた８１ａＮｍ　膜１４の膜厚によって定まシ。

たとえば幅０．１μｍ程度の溝を容易に形成することが
でき１通常のＣＶＤに千って、０．０１μｍ程度の誤差
で溝の幅を制御することが可能である。

５ｉｆｔ膜１５をフッ酸溶液によってエッチして除去し
ｆｃ後、基板１１と溝１７０表面を連続して覆う８ｉ０
．膜１８を１周知の熱酸化法によって形成した後、　ｓ
ｚ、Ｎ、　　１９を全面に堆積し、第２図（４）に示し
たように溝１７を充填する。

上記のように１本発明によれば、溝の幅を極めて狭くで
きるので、極めて薄い絶縁膜によって溝を充填すること
ができ１表面に生ずる凹凸も少なく、平坦度は極めてす
ぐれている。

なお１本実施例においては、溝内をＳＭ、Ｎ４によって
充填したが、溝幅が極めて狭いので、熱酸化による体積
増加を利用しても、容易に溝内を充填できる。

第２図（４）は、このようにして形成された溝によって
、活性幀域２０を絶縁分離した例を示したが、従来の絶
縁分離法では不活性領域とされていた領域２１．２２を
活性領域として用いることもできる。

たとえば、第３図（１）に示したようにマスクパターン
２３を配置し、上記工程にしたがって処理を行なえば、
第３図（２）に示した平面形状を有する溝２４が形成さ
れ通常は不活性となるべき領域２５を活性領域として用
いることができる。

この揚台における。不活性饋域は＄２４のみとなるから
、所要直噴は著るしく減少し、集積度が同上する。

実施例２ 第４図は本発明の他の実施例を示す工程図である。

まず、第４図（１）に示したように、マスクパターンと
して用いたＳｔＯ，膜２６の側面上にＳｉ、Ｎ４ｈ１２
７を被着する。この工程は、実施例１と同様にして１行
なうことができる。

上記８ｉＱ、膜２６以外の部分にホトレジストパターン
２８を形成する。この際、ホトレジストパターン２８の
端部が、Ｓｈｏ、膜２６やＳｉ、Ｎ４膜２７と重なるの
を防止するため１位置合わせの誤差を考慮して、両者を
離間して形成した。

ホトレジスト膜２９を全面に被着した後。

Ｓｉｎ、膜２６の側面上に被着されであるＳｉ、Ｎ４ｆ
ｉ２７の上端部が露出するまで、上記ホトレジストを０
３プラズマによって灰化し、除去する。

このようにすると、第４図（２）に示したように。

上記ｓｉ、Ｎ、膜２７とホトレジストバター／２８の間
の空隙が、ホトレジスト２９によって充填され、かつｈ
　Ｓ　’　＠　Ｎ４　ａ　２７の上端部が露出され次構
造が得られる。

し次がって、実施例１の場合と同様に、Ｓｊ、Ｎ。

膜２７を除去した後、露出されたＢｉ基板１１を。

反応性スパッタエツチングやマイクロ波プラズマエツチ
ングなど、アンダーカットの極めて少ないエツチング方
法によってエッチすれば、第４図（３ンに示したように
、幅が極めて狭い溝３０が形成される。

上記説明から明らかなように、本発明は、マスクパター
ンの側面喝に被着された膜を除去することによって、基
板の表面を露出させ、露出され次部分をエツチングして
溝を形成するものである。

基板の露出された部分の幅は、除去された膜の膜厚によ
って定まり、との膜厚は１周知のＣＶＤ法によって極め
て薄くすることが可能である◎しかも１反応性スパッタ
エツチングやマイクロ波プラズマエツチングを用いれば
、アンダーカットをほとんど生ずることなしにほぼ垂直
にエッチできるから１幅の極めて狭い溝を形成すること
が可能でるり、従来の方法では不可能であつ九、所要面
積が極めて小さい絶縁分離を行なうこ七ができる。

なお、上記実施例では、マスクパターンとしてｓｉｏ、
膜、マスクパターンの側面上に被着する膜として８ｉ、
Ｎ、膜を、それぞれ用いた。

しかし１本発明において使用できる膜は、ＳｔＯ。

膜とｓｉ、Ｎ４膜に限定されるものではなく、多くの材
料膜を使用できる。

すなわち、マスクパターンを除去することなしに、側面
上に被着された膜を選択的に除去するのであるから、互
いにエツチング速続が著るしく異なる材料からなる膜を
適宜選択して使用できる。

また、Ｓ形成の際に基板表面上に被着する膜は。

実施例１の場合のように、マスクパターンと同じ材料の
膜を用いてもよく、また、実施例２のように、異なる材
料の膜を用いてもよい。

【図面の簡単な説明】

第１図は従来の絶縁分離法を示す工程図、第２図および
第４図は、それぞれ本発明の異なる実施例を示す工程図
、第３図は本発明によって形成された溝の平面形状の一
例を示す図である。 １．１１・・・Ｓｉ基板　２　Ｔ１１マスク、３．４・
・・島状領域、５，１７．３０・・・孔、６，１５．１
８・・・酸化膜、１２，２３．２６・・・マスクパター
ン、１３゜１４．１９・・・５ｉｓＮ＜　Ｍ＠　２０，
２５・・・活性領域。 ２１．２２・・・不活性領域、２８・・・ホトレジスト
パターン、２９・・・ホトレジスト膜。 ￥Ｉ　１　　図 χ　Ｚ　図 第　Ｚ　図 ７ ｆＪ３　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の表面上に形成されたマスクパターンの
   側面上に被着されである膜を除去して上記半導体基板の
   表面を露出させた後、上記半導体基板の上記露出された
   部分をエッチして上記半導体基板に溝を形成することを
   特徴とするエツチング方法。 ２、上記エッチは反応性スパッタエツチングもしくはマ
   イクロ波プラズマエツチングによって行なわれる特許請
   求の範囲第１項記載のエツチング方法。