JPS5865493A - 波形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子楽器に関するものであり、特に大規模集積
回路（以下ＬＳＩと書く）に適する様に、デジタル化さ
れた楽音発生システムを提供するものである。

これまでに、電子楽器の音源回路のデジタル化は数多く
試みられて来たが、いずれも、すでに多くの高調波を含
んだ複合波を読み出し専用メモリ（以下ＲＯＭと書く）
や、読み書きメモリ（以下ＲＡＭと書く）から所定のク
ロックで波形情報を読み出して楽音波形を得た後、これ
をデジタル又はアナログ手段により、所定のエンベロー
プを寸加して楽音信号とするものであった。

この場合は、いくつかの問題点がある。

まず第１［、波形計算の問題がある。音色を変えるには
、複合波の波形を変える訳であるが、その音色情報が、
例えば、電子楽器で最も良く用いられているドローパー
の様に、８フイート（基本波）のレベノペ４フィート（
第２次高調波）のレベル２５ν１−ト（第３次高調波）
のレベル・・・・という様に、各高調波の割合で与えら
れる時には、この音色情報から、それに相当する複合波
の波形を作らなければならない。つまり、逆フーリエ計
算を行なう必要がある。最近マイクロコンピュータが安
価に入手出来るようになったとは言え、この逆フーリエ
計算には、やはり数百ミリセカンドから１秒程度の時間
を要する。しかも、演奏者がドロー７５−を変えたシ、
音色タブレットを切り替える毎に逆フーリエ計算をする
のであるから、計算に時間がかかれば、すぐに・音色が
変わらなかったり、しばらく誉が出ないという事も起こ
り得る。

ここでは音色の切替が頻繁に行なわれる曲の演奏には不
向きである。

第２の問題として、音が出はじめて、音が消えるまでの
間、音色が変わらないという点にある。

つまり、音色情報から逆フーリエ計算を行なって、波形
情報が得られれば、それをメモリに書き込み、そして、
そのメモリの波形情報を所定のクロックで繰シ返して読
み出すのであるから、常に一定の波形となる。これに所
定のエンベロープをｆ＝ｔｆｆでも所詮音色は変わらな
い。時々刻々音色を変えるためには、メモリの波形を時
々刻々書き替えれば良いが、メモリ自身は、常時読み出
されているから、メモリの内容を書き替えるには読み出
しのタイミングの間を狙って（読み出しサイクルと同期
をとって）書き込みをする必要がある。この読み出しク
ロックは、発生する音程によって変わるから常に一定で
なく、ハードウェア的にも波形の書き替えはかなりやっ
かいである。しかも、先述のり、音色を変えるという事
は、その都度音色情報から逆フーリエ計算をして波形情
報を得なければならないから、結局時々刻々高速度の逆
フーリエ計算を意味することになる。この点からも、音
色を時々刻々変化させるには極めて困難であることが理
解出来る。

第３の問題として、ハードウェア全体のシステムクロッ
クの問題がある。通常、デジタル回路はシステム全体の
同期をとりやすくする為に、固定のクロックのもとで動
く様に構成される。これにより、ロジック回路相互間の
タイミングを明確にし、ハードウェアの構成をよりシン
プルにするのに役立っている。これに対して、電子楽器
の音源回路においては、ｃ、　Ｃ！　Ｄ・・・・・Ｂの
各音名の楽音信号を得る為に、１２個の異なるクロック
を設け、読み出しスピードを変えている。例えば、ＣＣ
Ｃ・・・・・・という様にオクターブを変え１２１３ るだけなら、Ｃノート用のり゛ロックを′／２１′／４
ｇ−・・・・；・という様にするか、メモリのアドレス
を２個飛び、４個飛び、８個飛び・・・・・・の読み出
し＃ をすれば良いけれども、Ｃノートのクロックに対してＣ
ノートのクロックは２１２倍のわずかに早いクロックに
しなければならない。同様に、♂ノートの場合にはＣノ
ートのクロックの２１２倍、Ｄノートでは２１２倍・・
・・・・ということになる。これ上　　　！　　　■ らの２．２，２．・・・・・・はいずれも無理数である
から、ハードウェアにより、これらの１２個のクロック
を発生するには結局独立した１２個のクロック発生器を
設けることになる。ここにおいて問題とすべき事は、１
２個のクロックの速度が全く独立しているから、同期が
とれず、ノ・−ドウエアの共用化が不可能となり、複数
のエンベロープ乗算回路や、複数のデジタル・アナログ
変換回路（以下Ｄ／Ａ変換回路という）が必要となり、
ハードウェアがやたらに大規模となり、システム１４開
昭５８−６５４９３（３） 構成が複雑となる事である。

第４の問題として、任意の周波微力波形の発生が困難な
ことである。すなわち、正弦波などを任意の周波数で発
生させるものとしては、特開昭４７−９１６７号「周波
数合成装置」、特開昭４８−５２４５４号Ｆディジタル
周波数合成向、特開昭５０−１４０２４３号「周波数シ
ンセサイザ」、特公昭５２−３１７３１号Ｆ楽音波形発
生装置」などが知られているが、いずれも、任意の周波
数を発生させるためには大規模なメモリが必要であった
り、真に任意の周波数の発生が困難なものであった。

本発明は、以上のような問題点を解決し、電子楽器の音
源回路として、ＬＳＩ化しやすぐしたディジタル波形発
生装置を提供するものである。

まず本発明の詳細な説明する。

第１図は本発明を正弦波形の発生に適用した場合の波形
図である。第１図において実線は理想的な正弦波を示し
ている。この正弦波の一周期ｉＮ分割する。ここでＮは
、正整数りとＭの積とする。

つぎ［１周期をＬ分割した点をＸ。、　Ｘｌ、　Ｘ２・
・・・。

！８．・・・・・・”Ｌ−１とする。Ｌ分割した各区間
内にはそれぞれＭ個の点が存在する。それらの分割点を
ｘｉから数えて、０．・１．・・・・・・１．・・・・
・・。

（Ｍ−１）と番号づけしてＸ□で表現する。このように
すると、−周期内のＮ個のすべての点をＸ　ｉ）と表わ
すことができる。ここでｔ＝ｏ、　　　１．　　２．　
　　拳・・・・・、Ｌ−１１＝ｏ、１，２．　　・−・
・・・９Ｍ−１である。したがって上記ｘ１はｘｉｏ　
と表わされる。また点Ｘｉ］の位相は、−周期が２πで
あるがら θ・・＝　　　ｘ　（Ｍｉ＋　５　）　　　川・・川・
・（１）１１　　　　Ｎ となる。

正弦波をｆ（Ｘ、ρで表わすと（１）式を用いてｆ（ｘ
・−）＝Ａｔｓｌｎ（（Ｍｔ＋ｊ））　　”（２）１１
　　　　　　　　　　　Ｎ となる。ここでＡは正弦波の振幅を表わす。

本発明は、ｆ（Ｘ、ρを表わすのに、！ｉＪのすべて、
すなわちＮ個のサンプル値を持たずに、！五〇なるＬ個
のサンプル値を持ち、残る（Ｎ−Ｌ　）個のｘｉｉ（＋
＼ｏ７の点については、補間演算によって近似値を求め
ようとするものである。

補間演算として直線補間を行なう場合は、っきのように
なる。”　ｉ＋４．。と！ｉ、Ｏとに対して、なる補間
値ｆ（Ｘ、、）でｆ（’Ｘ、ρを近似できる。

ｌ］ ］正弦波の場合には Ａｚ、、）＝Ａ（ｓｉｎ埜（ｉ　＋１）−ａｌｎ７ｉ　
）ＭＩ 十ＡｓｘｎＴｌ　　　−−−（３） と表わすことができる。

以下の説明では、Ｌ＝２０４８．Ｍ＝１２８として述べ
る。したがって、Ｎ：２６２１４４　となる。ま７・・
−１ｉは１１ビツト、ｊは７ビソト＋　　（ｉ］）は・
、εビットの２進数で表現できる。

第２図は本発明の一実施例のブロック図である。

第２図において１は波形アドレスレジスタ（八ＲＦＩＧ
）、　　２は差分アドレスレジスタ（ＩＲＥＧ）である
。波形アドレスレジスタ１と差分アドレスレジスタ２は
、１ワードを１８ビツトとする読み書きメモリをそれぞ
れ７２個ずつ持つ。３は７２進のスロットカウンタで、
上記７２組のうちの１組を選択することができ゛る。ク
ロックφ。によってスロットカウンタ３が歩進し、上記
７２組のレジスタを順次選択してゆき、しかも、繰返し
選択してゆく。クロックφ、は読出信号ＲＤであって、
スロットカウンタ３で選択されている１組のレジスタか
ら内容を読み出し、出力される。φ２は書込信号ＷＲで
あって、スロットカウンタ３で選択されている１組のレ
ジスタのうちＡＲＥＧに新たなアドレス値を書き込む。

フルアダー４は、波形アドレスレジスターと差分アドレ
スレジスタ２の出力を入力とし、両者を加算してその和
を波形アドレスレジスターに出力する。以上がアドレス
演算部である。

上記説明より、アドレス演算部は、時刻ｎＴにおける波
形アドレスＷＡ　ｐ　（ｎ　Ｔ　）に差分アドレスＤ（
ｎＴ）　　を−加えてＷＡ　ｐ　（ｎ　Ｔ　十Ｔ　）を
計算してゆくことがわかる。すなわち ＷＡ　ｐ　（ｎ　Ｔ　＋　Ｔ　）　＝ＷＡ　ｐ　（ｎ　
Ｔ　）　＋　Ｄ　ｐ　（ｎ　Ｔ　）　　・・（４）の演
算を行なう。ここでＴはサンプル周期、ｎはサンプル時
刻の番号である。サンプル周期Ｔの間に７２組のレジス
タの累算を行なう。ｐは０〜７１で７２組のレジスタの
番号を表わす。したがって、クロックφ、の周期Ｔ。０
７２倍がサンプル周期Ｔになる。いいかえるとクロック
φ、が７２回加わると、（４）式の演算がｐ＝ｏ〜７１
まで７２回実行され、波形アドレスレジスタ（ＡＲＥＧ
）１の内容に、Ｄｐ　（ｎ　Ｔ　）が加わって一新され
る。

クロックφ。、φ１．φ２の１組は１つのタイムスロッ
トヲ構成する。ここでは７２のタイムスロットが存在す
ることになる。任意のタイムスロットｆｐで表わすこと
ができる。

波形アドレスレジスタ１の１８ピツトの出力は、波形メ
モリと波形演算回路に供給される。波形メモリは第１の
波形メモリ（ＲＯＭ１）６と第２の波１４　メ％す（Ｒ
ＯＭ２）６とにより構成されている。

ＲＯＭ　２は ｆ（ｘｉ、。）　＝Ａ　ｓｉｎ　（］「ｘｍｔ　）３ ＝　Ａ　ａｌｎ　（−Ｔ−ｉ　）　　　　　　　−−−
・・・・・（６）（ｉ＝ｏ、　　１．　２．・・・・、
ｉ、・・・・、Ｌ−１）を記憶している。ｉは１１ビツ
トの２進数で表わされ、ｍｏ４ｓ通りのサンプル値が記
憶されている。

ＲＯＭ１は ｆ　（”ｉ　＋４．。）−ｆ（！１．。）＝Ａ（ｓｉｎ
　　　　（ｉ＋１）−ｓｉｎ　　２．ｙｒ　　ｉ）　　
　・・（６）（ｉ＝ｏ、　１．２．　・−・・、　　ｔ
、　・−−−、Ｌ−１）を記憶している。ＲＯＭ２にも
２０４８通りのサンプル値が記憶されている。

ＲＱＭｌの出力は、掛算器（ＭＰＹ）ｙの一方の入力に
供給される。他方の入力には波形アドレスのうちの部分
アドレスｊが供給される。掛算器７の出力は割算器８に
供給され、一定の数値Ｍで割算される。したがって、割
算器８の出力には、（ｆ（！ｉ＋４．　。）　−ｆ（Ｘ
、、　。）　）　ｉが出力される。この出力は、フルア
ダー９によシ４ ＲＯＭ２の出力と加算され が得られる。この値は、第１図の正弦波を破線で近似し
たものになる。

以上の説明により、任意の波形ｆ（ＸＨ）、たとえば正
弦波を、直線補間により発生させることが明らかになっ
た。補間において、ＬとＭの値は、どのような値でもよ
く、したがって、Ｎの値もどのような値でもよいが、実
際には、２進数による回路を用いることが多いから２の
べき乗数にとるのが好ましい。例として、Ｌを２０４８
．Ｍを１２８とする。このとき、ｉは１１ビツトの２進
数で表わされ、１は７ビツトの２進数で表わされ、（１
＞）、すなわち（Ｍｉ＋ｊ）は１８ビツトの２進数で表
わされる。そして（Ｍｉ＋ｊ）の下位７ピ７１・は、そ
のままｊを表わし、上位１１ビツトはλを表わすととＫ
なる。したがって、波形アドレス１６ のうち波形メモリＲＯＭ１とＲＯＭ２のアドレスである
波形メモリアドレス（ｉ）と、補間位置に相当する部分
アドレス０）と６分離が、自ずからなされているぐとに
なる。このことは、波形アドレスから波形メモリアドレ
スと部分アドレスを分ける複雑な装置を必要としない点
で、非常に好都合といえる。また割算器８は７ビツトだ
けシフトするだけでよいから、この点でも好都合である
。

第３図は、波形演算装置の一部である掛算器と割算器と
を、読出メモリ（ＲＯＭａ）　１ｏで置換した本発明の
他の実施例の要部のブロック図であるＯ ＲＯＭ　１は原波形の差分を記憶しているが、Ｌを十分
に大きくとると、差分は小さくなる。また、Ｍの値も当
然小さくなる。たとえば、１０Ｍ２の波形サンプルを１
２ビツトで表わすことにすると、Ａは２０４７にできる
。このとき、差分である（ｆ（ｘｉ＋１．。）−ｆｃＸ
、、。月の最大値は符号も含めて４ピントで表わすこと
ができる。一方ｊは７ビツトである。したがって入力の
組み合わせは、（６ ４＋７）ビット＝２０４８通りで良い。Ｒ（ＪＭ３の出
力である （ｆ（ｚ１＋１．。）　　ｆ（ｘｓ、ｏ）Ｐを４ビット
精度で表わせば ２０４８　Ｘ　４　＝　８１９２ビツトのＲＯＭでよい
ことになる。この程度のＲＯＭは、乗算器と割算器との
両方を設ける場合より簡単に実現できる。

第４図は、波形アドレス（Ｍｉ＋ｊ）が、波形メモリア
ドレスと部分アドレスに分けられ、各ＲＯＭ＊、２．３
の入力アドレスになり最終的にフルアダー９の２つの入
力になる際の、各段でのビット長の９例を説明したもの
である。

第６図は、第３図におけるＲＯＭ１と２．ＲＯＭ３、フ
ルアダー９の前後に合計４つのデータラッチＤ　−Ｌａ
ｔｃｈ１〜４を設けて、クロックφ。によりデータを順
次シフトするよう圧したもので、いわゆるパイプライン
構成になっている。第２図や第３図の構成では、波形ア
ドレスが発生してから、しか時間余裕がない。したがっ
て、各ＲＯＭ５゜６や掛算器７９割算器８．フルアダー
９の動作遅延時開が厳しく制限される。これに対して第
６図（７）実Ｍ例Ｔ６しｌｄ’、ＲＯＭ１　と２．ＲＯ
Ｍａ、フルアダー９のそれぞれが周期１０以内で動作す
ればよいから、高速論理回路の必要性がなく好都合であ
る。

以上で任意の波形ｆ（ＸＨ）を発生するための構成の説
明を終え、つぎに、上記構成によって発生させる波形の
周波数の設定について説明する。

第２図において、波形アドレスは（４）式に従うととを
述べた。（４）式において Ｄｐ（ｎＴ）＝１ のときは、波形アドレスＷＡ　　（ｎＴ）は１ずっ増加
して行り。シたがって、Ｍ１図の正弦波の場合には、Ｎ
サンプル周期で１波形が発生する。

Ｄ　ｐ　（ｎ　Ｔ　）　＝　２ のときは、Ｎサンプル周期で２波が発生する。一般に ８ Ｄｐ　（ｎ　Ｔ　）　；Ｊ のときは、Ｎサンプル周期で１波発生する。したかって
、発生する正弦波の周波数Ｆ　（Ｊ）はＦ（１）＝”二 Ｔ で表わされる。Ｔはサンプル周期である。Ｎ＝２　＊　
　Ｔ”２８μ８とすると Ｆ（Ｊ）＝　０．１３６２３９２１　　（Ｈｚ　）とな
る。Ｉのとり得る範囲は、０〜２１８　　＊　が考えら
れる。Ｊ＝Ｏなら同じサンプル値が得られる。

これは、すなわち、直流である。Ｊ＝２”にすれば、−
波形に４サンプルを読み出すことができ、そのときの周
波数は、８９２８Ｈ２ＩＣなる。Ｉ＝２　にすれば、Ｉ
　Ｔ、８５７ＫＨｙ；　　になる。この場合（は、ナイ
キストの定理の限界になる。

以上の説明では、差分アドレスＤ　ｐ　（ｎ　Ｔ　）が
一定＠Ｄｐで、しかも、差分アドレスレジスタ２の中に
あらかじめＤｐが記憶されているものとして説明した。

つぎに、Ｄ　の書きかえ方法について説明する。

第２図において、１００は波形アドレスレジス１９ り１と差分アドレスレジスタ２の内容を更新する際に、
新しいデータを準備し格納するメモリである。この読み
書きメモリ′１００には、マイクロコンピュータ２００
より、更新用のデータが非同期で、すなわち、波形発生
のタイミングに拘束されずに、比較的自由なタイミング
で書き込まれる。

そして、上記７２のタイムスロットの所定のタイムスロ
ットｐにおいて、更新用データが波形アドレスレジスタ
１と差分アドレスレジスタ２に転送される。この転送に
関する部分の実施例を第６図に示す。

第６図において、１は波形アドレスレジスタ、２は差分
アドレスレジスタ、３はスロットカラ／りである。これ
らは第２図で述べたものと同様でアル。なお、波形アド
レスレジスタ１のＤＩ端子にはフルアダー４の出力が供
給される。２２は新たな更新差分アドレスを一時格納す
るアドレスノ（ッフ７レジスタで、タイムスロットｐの
数に相幽する７２組備わっている。七しクタ２０は、後
述する更新信号ＲＮＷによって、スロットカウンタ３の
出力するアドレス信号とクロックφ、（読出信号ＲＤ１
）との組とマイクロコンピュータ２００が出力するアド
レス信号と書き込み信号ＷＲ２との組の一方の組を選択
して、アドレスバッフ７レジスタ２２に供給する。更新
信号ＲＮＷが”０″のときマイクロコンピュータ側の組
を選択する０クロツクφ。はスロットカウンタ３をカウ
ントアツプさせ、新たなタイムスロットアドレスを波形
アドレスレジスタ１と差分アドレスレジスタ２に供給し
、所定のタイムスロットを指定する０つぎにクロックφ
、が発生し、２つのアドレスレジスタ１と２からデータ
を読み出し、フルアダー４に供給する。つぎにクロック
φ２が発生し、同じタイムスロットアドレスにおいて、
波形アドレスレジスタにフルアダー４の出力を書き込む
。このとき更新信号ＲＮＷは０”であるから、アンドゲ
ート２６によりＷＲｌが阻止されて、差分アトＩ／スＤ
ｐ＝１　は、そのままの値を保つ。この状態では、Ｄｐ
＝７によって決まる正弦波が発生しつづける。

１− マイクロコンピュータ２００が、バッファレジスタ２１
と２２の所定のタイムスロットに対応するアドレスを出
力し、同時に更新用の差分アドレスＤｐ（ｏＴ）　を順
次出力し書き込み信号ＷＲ２によって書き込む。全タイ
ムスロットについて新しい周波数に変更するときは、バ
ッファレジスタ２２の全アドレ゛スに対してＤｐ（ＯＴ
）（ｐ＝Ｏｓ　　１゜２、・・・・・・、７１）を書き
込む。その後で、マイクロコンピュータ２００は、更新
制御回路２４にＳＥＴ信号を出力する。スロットカウン
タ３からはスロットｐ＝ｏのときに１”となるＳ　ＬＯ
Ｔ　。

信号が加わる。ＳＥＴ信号が出力されたあと、最初のタ
イムスロットｐ＝Ｏを指示するクロックφ。と同時に更
新信号ＲＮＷが７２タイムスロツトの間″１”となり、
つぎのタイムスロットｐ＝０を指示するクロックφ。と
同時に０”にもどる。更新信号ＲＮＷが１”になると、
バッファレジスタ２２は、スロットカウンタ３によシア
クセスされ、かつＲＤｌにより読み出し状態となる。

バッファレジスタ２２の更新用の波形アドレス２ Ｄｐ（ｏＴ）は、差分アドレスレジスタ２の７２のメモ
リにつぎつぎの書き込まれる。そして、書き込みが終了
し、更新信号ＲＮＷが”０″になる。

その後は、φ１により新たなり　ｐ　（ｏ　Ｔ　）が差
分アドレスレジスタ２より読み出され、フルアダー４に
新しいデータを供給し始める。そして、そのつぎのサン
プルから新しい周波数に変更される。

第６図の動作を示すタイムチャートを第７図に示し、第
６図の更新制御回路の具体構成とそのタイムチャートを
第８図（ａ）、第８図Φ）Ｋ示す。

第６図の実施例では、波形アドレスＷＡ、ｐ　（ｎ　Ｔ
　）の更新を行なわなかったから、新しい周波数の波形
の位相は、それまでの周波数の波形の瞬時位相によって
決まる。また新しい周波数に変わってもそれまでの波形
につながってなめらかに新たな波形が発生するので、ビ
ブラートやポルタメントなどの変調をかける場合に好都
合である。

周波数を変えたとき所定の位相から始めたい場合には、
所定のタイムスロッ）ｐが選択されたときに同期して、
波形アドレスレジスタ１の内容を２３′ その位相値に設定してやればよい。

第９図は、ＷＡ　　（ｎＴ）とＤ　ｐ　（ｎ　Ｔ　）を
更新する別の方法を示す実施例のブロック図である。第
６図と異なる部分について説明する。３０はタイムスロ
ットを指定するスロットラッチ、３２は波形アドレスラ
ッチ、３４は差分アドレスラッチで、それぞれのデータ
入力端子には、マイクロコンピュータ２００のデータバ
スが接続されている。また、書き込み端子には、書き込
み信号ＷＲが印加されている。マイクロコンピュータ２
００のアドレス信号ＡＤは、アドレスデコーダ３１，３
２゜３３を介してデコードされ、スロットラッテ３０゜
波形アドレスラッテ３３．差分アドレスラッテ斜を選択
する。この状態において、データバスよりスロットデー
タル、波形アドレスデータＷＡｐ（ＯＴ）、差分アドレ
スデータＤｐ（ｏＴ）　　を供給し、書き込み信号ＷＲ
を印加すると、各データをラッチに書き込むことができ
る０ ３６はコンパレータでスロットカウンタ３とスロットラ
ッテ３ｏの出力が一致したときに一致信号″１”を出力
する。３７は更新制御回路で、一致信号とマイクロコン
ピュータ２００の出力するＳＥＴ信号により、更新信号
ＲＮＷを出力する。

３８はデータ七しクタであって、フルアダー４の出力と
波形アドレスラッテ３２の出力の一方を選択して、波形
アドレスレジスタ１に供給する。更新信号ＲＮＷが”１
”のときに、波形アドレスラッテ３２の出力を選択する
。

ＳＥＴ信号が“０”のときは、更新信号ＲＮＷが”０”
であって通常の波形発生が行なわれる。

これは、第６図で説明したのと同様である。上述のよう
に、マイクロコンピュータ２００が、スロットデータル
、波形アドレスデータＷＡｐ（ｏＴ）。

差分アドレスデータＤｐ（ｏＴ）をラッテしたあとで、
ＳＥＴ信号を出力すると、第１０図のタイドブヤードに
示すように、ＳＥＴ信号が出力されたあとの最初の一致
信号が出た時点で、更新信号ＲＮＷが１”になる。この
とき、波形アドレスレジスタ１のｐ番目のメモリには、
フルアダー４の出力の代りに、新たな波形アドレスデー
タＷＡｐ（ｏＴ）が書き込まれ、差分アドレスレジスタ
２のｐ番目のメモリには、新たな差分アドレスデータＤ
ｐ（ｏＴ）が書き込ま゛れる。書き込みが終了し、スロ
ットカウンタが、ｐからｐ＋１に変ると、更新制御回路
３７はＥＮＤ信号を出方し、更新信号ＲＮＷは０”にも
どる。したがって波形発生装置はつぎのスロットの波形
発生を行なう。そしてつぎにスロットｐとなったときに
、新たな波形アドレスから新しい差分アドレスすなわち
周波数の波形発生が始まる。

第９図の方法では、新しい周波数に変更する際に、新た
な波形アドレスから始めることができるから、波形の位
相を自由に設定できるという利点がある。しかし、ある
スロットｐの書き替えに、少なくとも、クロック周期Ｔ
ｏの数倍以上の時間を必要とするから、全スロットｐ＝
ｏ〜７１の周波数を変更するには、１〜２ｍｓの時間を
必要とする。

第１０図は第９図に示した更新制御回路３７の一例を示
している。また第９図、第１０図の各部６ のタイムチャートを第１１図に示している。第９図、第
１０図、第１１図に示したＥＮＤ信号はマイクロコンピ
ュータ２００に、書き込みが終了したことを知らせる割
り込み信号として使用する。

ＥＮＤ信号をマイクロコンピュータ２ｏｏが受けると、
それ以降マイクロコンピュータ２００ｉｄ、つぎのデー
タをスロットラッテ３０．波形アドレスラッチ３２．差
分アドレスラッテ３４に書き込んでもよいことになる。

なお、第６図や第９図の実施例では、各クロック周期Ｔ
０ごとに差分アドレスを変化させることは困難であるが
、更新用の回路部分を変更して、高速で差分アドレスを
更新するようにしてもよい。

また第２図におけるＲＯＭ１．ＲＯＭ２の代りに、読み
書きメモリとして、その内容を書きかえるようにすれば
、正弦波に限らず複数の波形を発生させることが可能に
なる。、第３図においては、ＲＯＭ１．ＲＯＭ２．ＲＯ
Ｍ３ｆ読み書きメ−ｒ＝９に置きかえればよい。

なお以上の説明においては、スロットヵウンタ２７ ３−を７２進としたから、７２通りの独立の周波数と位
相をもつ正弦波を時分割多重で発生させることができる
ことになるが、７２通り以上にしてもよいこ、とはいう
までもない。

つぎに正弦波のメモリ容量を減らす方法について説明す
る。

第１２図は、ｉ＝ｏ〜−に対する正弦波サンプルの波形
の例である。ＲＯＭ２には黒丸印のように Ａ　ｓｉｎＪ−Ｅ−Ｍｉ　　　ｉ　＝０．１．２　・・
＝、　−ｚＲＯＭ１には白丸印のように Ａ　（ｓｉｎ　−（Ｍｉ　＋Ｍ）　−５ｉｎ−７Ｍｉ　
）ム ｉ＝ｏ、　１．２．・・・・、４ を記憶している。このよづなＲＯＭ　１．　ＲＯＭ　２
から完全な正弦波を読み出す波形アドレス演算回路を第
１３図に示す。第１３図において、４は、波形アドレス
ＷＡ　ｐ　（ｎ　Ｔ　）と差分アドレスＤ　ｐ　（ｎ　
Ｔ　）を加えるフルアダーである。その出力はＷＡ　　
（ｎＴ＋Ｔ）を表わし、第２図に示した波形ア特開昭５
８−ｅ５ａａ３（’Ｊ） ドレスレジスタ１にもどる。Ｄｏ−Ｄ４．７の１８ビツ
トの出力のうちＤ０〜Ｄ６の７ビツトは部分アドレスで
あり、Ｄ７〜Ｄ１□の１１ビツトは波形メモリアドレス
であったが、このうちＤ１□は正弦波の正負を表わすＯ
Ｄ、６は正弦波の奇数象限と偶数象限、いいかえると、
位相０〜−９π〜］「とｉ〜３π π、］「〜２πの区別を表わす。Ｄ７〜Ｄ１６はｉ　＝
　１−（−；　−１）を表わす９ピントのコードになる
。Ｄ０〜Ｄ１６はセレクタ４１に加わると共に補数器４
０によって２の補数に変換されてセレクタ４１に加わる
。セレクタ４１は、Ｄ１６が”０”すなわち奇数象限の
ときに、（Ｄ０〜Ｄ、６）を選択する。Ｄ１６が”１”
すなわち偶数象限のときには補数器４０．４２の出力を
選択する。したがって、セレクタ４１は、第１２図で、
ｉの値を〇−，３−？　０のごとく往復的に発生させる
０つ１６はＲＯＭ、　　Ｌ １とＦ、　ＯＭ　２のＭＳＢにも印加され、ｌ−７を読
み出すときに用いられる。Ｄ、７は、正弦波の符号に対
応するから、そのまま符号ビットとして用いる０ ２９′−・ 以上のようにすれば、ＲＯＭ１の記憶する差分値は正の
値のりになるから、符号ビットが不要になる。またフ是
アダー４７°に入力される値も正の値だけになるから、
加減算器の代りに加算器でよい。しかも、波形アドレス
の数がＮから約−に減るからメモリ容量も約−に減少す
る。

なお、上記説明では、直線補間演算の例について述べた
が、２次曲線による補間や、その他の関数を用いた補間
演算を行なわしてもよいことはいうまでもない。

また、上記説明では正弦波を中心としたが、ＲＯＭ１，
２．３に正弦波以外の任意の波形を記憶させて発生させ
ることもできる。

以上のように、本発明は波形メモリと、波形演算回路と
、波形アドレス計算回路とを備え、上記波形アドレス計
算回路忙より上記波形メモリのアドレスを示す波形メモ
リアドレスと上記波形メモリのアドレス以外の仮想アド
レスとを計算し、上記波形メモリアドレスにより上記波
１メモリを読み出し、その出力を上記仮想アドレスと共
に上記波形演算回路に加えて波形出力を計算するように
したものであるから、小規模の波形メモリで大規模アド
レスを有する波形メモリを用いたと同様に、周波数可変
精度の高い波形の発生が可能になるという特徴を有する
。

また波形メモリ、波形演算回路、波形アドレス計算回路
の他に波形アドレスレジスタ、差分アドレスレジスタを
設け、波形アドレスレジスタの記憶している波形アドレ
スに上記差分アドレスレジスタの記憶している差分アド
レスを累算して順次波形アドレスを演算して上記波形ア
ドレスレジスタに記憶し、上記波形アドレスに含まれる
波形メモリアドレスを用いて上記波形メモリをアクセス
して波形サンプルを読み出し、上記波形演算回路により
上記波形アドレスに含まれる部分アドレスと上記波形サ
ンプルにもとづき上記波形サンプル１１１の補間演算を
行なうように波形アドレスレジスタや差分アドレスレジ
スタを７２組あるいはそれ）′、上設けることにより、
数多くの正弦波を時分割多重で発生することができ、波
形メモリ、や波形演３１べ− 算回路の使用効率を高めることができる。しかも、周波
数は任意に選定でき、その時間変化も可能になる。した
がって、７２組゛を１つの楽音に使えば７２高甥波まで
出せ、複音楽器用に用いれば、たとえば、９次までの高
調波をもった音を同時に８音つくることができるから、
極めて融通性のある波形発生装置が実現できる。

【図面の簡単な説明】

第１図は本発明の波形発生装置の波形発生原理を説明す
るための図、第２図は本発明の一実施例のブロック図、
第３図は本発明の他の実施例の要部のブロック図、第４
図は本発明のディジタルコードの関係を示す図、第６図
は本発明の第３の実施例のブロック図、第６図は本発明
の第４の実施例の要部を示すブロック図、第７図は第６
図の実施例のタイムチャート、第８図（−）、　（ｂ）
は更新制御回路の具体的な実施例とそのタイムチャート
を示す図、第９図は本発明の第６の実施例の要部を示す
ブロック図、第１０図は更新制御回路の実施例の図、第
１１図はそのタイムチャート、第１２図は波形メモリ内
の正弦波サンプル１を示す図、第１３図は波形アドレス
演算回路の他の実施例の図である。 １　・・・・・・波形アドレスレジスタい２・・−・−
・差分アドレスレジスタ、３・・・・・・スロットカウ
ンタ、４・・−・−・フルアダー、５・・・・・・メモ
リ（差分値用）、６・・・・・−メモリ（波形用）、７
・・・・・・掛算器、８・・・・・・割算器、９・川・
・フルアダー。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｉ　
６　図 易７図 咎　　　　　　　　Ｈ←−−ヨー

Claims (1)

1. 【特許請求の範囲】 （１）波形メモリと、波形演算回路と、波形アドレス計
   算回路とを備え、上記波形アドレス計算回路により上記
   波形メモリのアドレスを示す波形メモリアドレスと上記
   波形メモリのアドレス以外の仮想アドレスとを計算し、
   上記計算された波形メモリアドレスにより上記波形メモ
   リを読み出し、その出力を上記仮想アドレスと共に上記
   波形演算回路に加えて波形出力を計算するようにしたこ
   とを特徴とする波形発生装置。 （２）波形メモリと、波形演算回路と、波形アドレス計
   算回路と、波形ドレスレジスタと、差分アドレスレジス
   タとを備え、上記波形アドレスレジスタの記憶している
   波形アドレスに上記差分アドレスレジスタの記憶してい
   る差分アドレスを累算して順次波形アドレスを演算し、
   その演算結果を上記波形アドレスレジスタに記憶し、上
   記波形アドレスに含まれる波形メモリアドレスを用いて
   上記波形メモリをアク七スして波形サンプルを読み出し
   、上記波形アドレスに含まれる部分アドレスと上記波形
   サンプルとにもとづき上記波形サンプル間の補間演算を
   上記波形演算回路により行なうようにしたことを特徴と
   する波形発生装置。 （３）特許請求の範囲第２項の記載において、波形演算
   回路で、波形メモリの記憶している波形サンプル間の直
   線補間演算を行なうようにしたことを特徴とする波形発
   生装置。 （４）特許請求の範囲第２項の記載において、波形メモ
   リを、第１の波形メモリと第２の波形メモリとで構成し
   、第２の波形メモリに発生すべき波形のサンプル値を記
   憶し、第１の波形メモリに上記波形サンプル値め差分値
   を記憶するようにしたことを特徴とする波形発生装置。 （６）特許請求の範囲第２項の記載において、第１の波
   形メモリの差分値に、部分アドレスに相当する係数を掛
   算し、その積を第２の波形メモリの波形サンプル値に加
   えて補間演算を行なうようにしたことを特徴とする波形
   発生装置。 （６）特許請求の範囲第６項の記載において、第１の波
   形メモリの差分値と部分アドレスに相当する係数の掛算
   を行なう回路として、上記差分値と上記部分アドレスと
   を入力とし、それらを掛算した積を出力する記憶装置を
   用いたことを特徴とする波形発生装置。 （７）特許請求の範囲第４項または第６項の記載におい
   て、第１のメモリに正弦波サンプルの差分値を、第２の
   波形メモリ１て正弦波のサンプル値を、それぞれ記憶す
   るようにしたことを特徴とする波形発生装置。 （８）特許請求の範囲第４項の記載において、第１゜第
   ２の波形メモリを読み書きメモリとし、正弦波以外の波
   形を発生するようにしたことを特徴とする波形発生装置
   。