JPS5862905A - Ａ級電力増幅回路 - Google Patents
Ａ級電力増幅回路Info
- Publication number
- JPS5862905A JPS5862905A JP16080981A JP16080981A JPS5862905A JP S5862905 A JPS5862905 A JP S5862905A JP 16080981 A JP16080981 A JP 16080981A JP 16080981 A JP16080981 A JP 16080981A JP S5862905 A JPS5862905 A JP S5862905A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- class
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims abstract description 6
- 230000007935 neutral effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 241000239290 Araneae Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電力増幅回路に関し、特にオーディオ機器等に
使用されるＡ級電力増幅回路に関する。
使用されるＡ級電力増幅回路に関する。
スピーカ等の負荷を電力駆動するためのアンプにはＡ級
及びＢ級の８ＥＰＰ（シングルエンデツドプッシュプル
）増幅回路がある。Ａ級増幅回路では、１対の出力増幅
素子が常に能動領域で動作し遮断領域へ移行することが
ないのでスイッチングによる歪は生じない利点があるが
、直流電流を信号印加時は勿論無信号時にも流す必要が
あり熱損失が大となって効率が著□しく低下する欠点が
ある。
及びＢ級の８ＥＰＰ（シングルエンデツドプッシュプル
）増幅回路がある。Ａ級増幅回路では、１対の出力増幅
素子が常に能動領域で動作し遮断領域へ移行することが
ないのでスイッチングによる歪は生じない利点があるが
、直流電流を信号印加時は勿論無信号時にも流す必要が
あり熱損失が大となって効率が著□しく低下する欠点が
ある。
Ｂ級増幅回路では、Ａ級のものに比し直流電流をほぼ零
としうるので熱損失は少なく効率が良好であるが、出力
増幅素子が交互に遮断領域へ移行するのでスイッチング
歪が発生する欠点がある。
としうるので熱損失は少なく効率が良好であるが、出力
増幅素子が交互に遮断領域へ移行するのでスイッチング
歪が発生する欠点がある。
従って、Ａ級及びＢ級増幅回路の両者の利点を併せもっ
てから両者の欠点を排除すべく、第１図に示す回路方式
が用いられている。図において、入力信号はＡ級アンプ
の電圧増幅段１により電圧増幅されてドライバ段２のコ
ンプリメンタリなトランジスタＱ、、Ｑ、のベース入力
となる。この各ドライバトランジスタＱ、、Ｑ２のエミ
ッタ出力がＡ級電力増幅段３のコンプリメンタリな出力
トランジスタＱ、、Ｑ、の各ベース駆動信号となり、こ
れらエミッタ出力が抵抗Ｒ０及びＲ２を夫々介して図示
せぬスピーカ等の負荷を電力駆動するもので、１〜３の
回路がＡ級電力増幅器として動作する。
てから両者の欠点を排除すべく、第１図に示す回路方式
が用いられている。図において、入力信号はＡ級アンプ
の電圧増幅段１により電圧増幅されてドライバ段２のコ
ンプリメンタリなトランジスタＱ、、Ｑ、のベース入力
となる。この各ドライバトランジスタＱ、、Ｑ２のエミ
ッタ出力がＡ級電力増幅段３のコンプリメンタリな出力
トランジスタＱ、、Ｑ、の各ベース駆動信号となり、こ
れらエミッタ出力が抵抗Ｒ０及びＲ２を夫々介して図示
せぬスピーカ等の負荷を電力駆動するもので、１〜３の
回路がＡ級電力増幅器として動作する。
このＡ級増幅器におけるドライバ段２の動作電源は回路
電源上Ｂが用いられており、電力増幅段３の直流電圧供
給は、出力トランジスタＱ、、Ｑ、の電源供給端である
コレクタ端子α−す間にフローティングな状態で設けら
れた電圧源Ｅ。によりなされており、よってこのコレク
タ端子ａ’−ｂ間を常に一定電圧Ｅ。とするようになっ
ている。
電源上Ｂが用いられており、電力増幅段３の直流電圧供
給は、出力トランジスタＱ、、Ｑ、の電源供給端である
コレクタ端子α−す間にフローティングな状態で設けら
れた電圧源Ｅ。によりなされており、よってこのコレク
タ端子ａ’−ｂ間を常に一定電圧Ｅ。とするようになっ
ている。
一方、Ａ級電力増幅器の入力信号と同一信号を入力とす
る電圧増幅段４と、この増幅出力により駆動されるドラ
イバトランジスタＱ、、Ｑ、よりなるドブ９７段５とを
含んでいる。尚、トランジスタＱ、、Ｑ、のベース間の
Ｅｌ及びＥ、はバイアス発生回路を示している。更に、
このドライバトランジスタＱ、 、 Ｑ、のコレクタ出
力により駆動されてＢ級動作をなす互いにコンプリメン
タリな１対のトランジスタＱ、、Ｑ、かもなるＢ級電力
増幅段６が設けられている。ドライバトランジスタＱ、
；Ｑ、の各コレク、 タと電源十Ｂとの間には、ダイオ
ードＤ、と抵抗Ｒ３°及びダイオードＤ２と抵抗′ＦＬ
４との直列接続回路が設けられており、トランジスタＱ
、、Ｑ、の各コレクタ電流が出力トランジスタＱ７．Ｑ
、へ夫々転送されて、これらコレクタ出力電流がＡ級増
幅器の出カドランジス、りＱ３．Ｑ、の各コレクタ端子
ａ、 ｂへ供給されるようになっている。尚、抵抗Ｒ
，，Ｆｔ６はＢ級トランジスタＱ、、Ｑ、のエミッタ抵
抗を示している。
る電圧増幅段４と、この増幅出力により駆動されるドラ
イバトランジスタＱ、、Ｑ、よりなるドブ９７段５とを
含んでいる。尚、トランジスタＱ、、Ｑ、のベース間の
Ｅｌ及びＥ、はバイアス発生回路を示している。更に、
このドライバトランジスタＱ、 、 Ｑ、のコレクタ出
力により駆動されてＢ級動作をなす互いにコンプリメン
タリな１対のトランジスタＱ、、Ｑ、かもなるＢ級電力
増幅段６が設けられている。ドライバトランジスタＱ、
；Ｑ、の各コレク、 タと電源十Ｂとの間には、ダイオ
ードＤ、と抵抗Ｒ３°及びダイオードＤ２と抵抗′ＦＬ
４との直列接続回路が設けられており、トランジスタＱ
、、Ｑ、の各コレクタ電流が出力トランジスタＱ７．Ｑ
、へ夫々転送されて、これらコレクタ出力電流がＡ級増
幅器の出カドランジス、りＱ３．Ｑ、の各コレクタ端子
ａ、 ｂへ供給されるようになっている。尚、抵抗Ｒ
，，Ｆｔ６はＢ級トランジスタＱ、、Ｑ、のエミッタ抵
抗を示している。
ここで、入力信号の半サイクルにおいてトランジスタＱ
、がオンでトラン−ジスタＱ８がオフにあるものとする
と、トランジスタＱ、のコレクタには入力信号レベルに
応じた電流及び電圧が現われる。このコレクタ出力がＡ
級トランジスタＱ、のコレクタ（ａ）に印加され、この
出力レベルのＥ。だけレベルシフトされた低い電圧がト
ランジスタＱ、のコレクタ（ｂ）に印加されることにな
る。従って、トランジスタＱ、、Ｑ、の電流及び図示せ
ぬ負荷への電流がＢ級アンプＱ７のコレクタ出力から供
給されると共に、トランジスタＱ、、Ｑ、のコレクタ（
α−ｈ）間には、常に一定電圧Ｅ０が印加される。
、がオンでトラン−ジスタＱ８がオフにあるものとする
と、トランジスタＱ、のコレクタには入力信号レベルに
応じた電流及び電圧が現われる。このコレクタ出力がＡ
級トランジスタＱ、のコレクタ（ａ）に印加され、この
出力レベルのＥ。だけレベルシフトされた低い電圧がト
ランジスタＱ、のコレクタ（ｂ）に印加されることにな
る。従って、トランジスタＱ、、Ｑ、の電流及び図示せ
ぬ負荷への電流がＢ級アンプＱ７のコレクタ出力から供
給されると共に、トランジスタＱ、、Ｑ、のコレクタ（
α−ｈ）間には、常に一定電圧Ｅ０が印加される。
入力信号の他の半サイクルにおいては、上記と反対にＢ
級トランジスタＱ、のみがオンとなり、入力レベルに応
じた電流及び電圧がＡ級トランジスタＱ、のコレクタｂ
に供給され、トランジスタＱ、のコレクタαにはそれよ
りＥｏだけ高い電圧が供給さ′ゎ６゜よよ９、より□工
辱フイ７ヶ７ヶ２６のない回路となるものである。尚、
電源Ｅ。の抵抗Ｒ，，Ｒ，による中点電圧が抵抗Ｒ，，
，Ｔｔ、。蜘より電圧増幅段４へ帰還されている。
級トランジスタＱ、のみがオンとなり、入力レベルに応
じた電流及び電圧がＡ級トランジスタＱ、のコレクタｂ
に供給され、トランジスタＱ、のコレクタαにはそれよ
りＥｏだけ高い電圧が供給さ′ゎ６゜よよ９、より□工
辱フイ７ヶ７ヶ２６のない回路となるものである。尚、
電源Ｅ。の抵抗Ｒ，，Ｒ，による中点電圧が抵抗Ｒ，，
，Ｔｔ、。蜘より電圧増幅段４へ帰還されている。
かかる回路においては、Ａ級及びＢ級増幅器の各電圧利
得は共に略等しく設定される必要がありかつ回路が複雑
化して設計が困難となる欠点があり、またＡ級及びＢ級
の画壇幅器の周波数や位相、特性が均一でないと出力が
クリップされる現象が生じ歪の発生を招来する欠点もあ
る。更には、電源投入時や過大入力時に画壇−器が独立
して動作する関係上、出力トランジスタが飽和して異常
動作をすることがある。
得は共に略等しく設定される必要がありかつ回路が複雑
化して設計が困難となる欠点があり、またＡ級及びＢ級
の画壇幅器の周波数や位相、特性が均一でないと出力が
クリップされる現象が生じ歪の発生を招来する欠点もあ
る。更には、電源投入時や過大入力時に画壇−器が独立
して動作する関係上、出力トランジスタが飽和して異常
動作をすることがある。
本発明の目的は上記欠点を排除して高効率でかつ無歪の
Ａ級電力増幅回路を提供することである。
Ａ級電力増幅回路を提供することである。
本発明によるＡ級電力増幅回路は、Ａ紐出力増幅素子の
電源供給端子間に設けられたフローティング電圧源の中
点電圧と回路出力電圧との差に応じて夫々電流出力が制
御される電流源を、回路電源（十Ｂ）と１対の増幅素子
のの電源供給端子との間に夫々設けるようにし、これら
電流源の出力を１対のＡ級動作をなすコンプリメンタリ
な出力増幅素子へ供給するようにしたことを特徴として
いる０ 以下に、本発明を図面により説明する。。
電源供給端子間に設けられたフローティング電圧源の中
点電圧と回路出力電圧との差に応じて夫々電流出力が制
御される電流源を、回路電源（十Ｂ）と１対の増幅素子
のの電源供給端子との間に夫々設けるようにし、これら
電流源の出力を１対のＡ級動作をなすコンプリメンタリ
な出力増幅素子へ供給するようにしたことを特徴として
いる０ 以下に、本発明を図面により説明する。。
第２図は本発明の一実施例の回路図であり、第１図と同
等部分は同一符号により示されている。
等部分は同一符号により示されている。
Ａ級アンプの電圧増幅ｖ１、ドライバ段２及びＡ級電力
増幅段３の各構成は第１図と同等であり、またＡ吸出力
トランジスタＱ、、Ｑ、のコレクタ（ａ−ｂ）間にフロ
ーティング電圧源Ｅｏが設けられて出力トランジスタＱ
、、Ｑ、のＡ級バイアス電流を決定していることは第１
図Ω例と同様である。
増幅段３の各構成は第１図と同等であり、またＡ吸出力
トランジスタＱ、、Ｑ、のコレクタ（ａ−ｂ）間にフロ
ーティング電圧源Ｅｏが設けられて出力トランジスタＱ
、、Ｑ、のＡ級バイアス電流を決定していることは第１
図Ω例と同様である。
このフローティング電圧源Ｅ０の中点電圧を検知すべく
、等しい値の抵抗Ｒ，，Ｒ，の直列接続分圧回路がこの
電圧源８０間に設けられている。尚、本例では抵抗Ｒ１
とＲ８との間に電圧源Ｅ、が設けられており、これは後
述する比較用トランジスタＱ、、 Ｑ、。更には電流源
トランジスタＱ＊＋ ｅ ＱＩＬのノくイアスミ流設定
用直流電圧として用いられる。上記中点電圧から電圧Ｅ
、だけ負及び正方向に夫々レベルシフトされた電圧が抵
抗Ｒ１１＋ ”Ｉ２を夫々介してレベル比較用のＮＰＮ
及びＰＮＰ ）ランジスタＱ、、Ｑ、。の各エミッタへ
印加されており、トランジスタＱ＠ ＊ ＱＩＧのベー
スには共にアンプ出力電圧が印加されて（・る。
、等しい値の抵抗Ｒ，，Ｒ，の直列接続分圧回路がこの
電圧源８０間に設けられている。尚、本例では抵抗Ｒ１
とＲ８との間に電圧源Ｅ、が設けられており、これは後
述する比較用トランジスタＱ、、 Ｑ、。更には電流源
トランジスタＱ＊＋ ｅ ＱＩＬのノくイアスミ流設定
用直流電圧として用いられる。上記中点電圧から電圧Ｅ
、だけ負及び正方向に夫々レベルシフトされた電圧が抵
抗Ｒ１１＋ ”Ｉ２を夫々介してレベル比較用のＮＰＮ
及びＰＮＰ ）ランジスタＱ、、Ｑ、。の各エミッタへ
印加されており、トランジスタＱ＠ ＊ ＱＩＧのベー
スには共にアンプ出力電圧が印加されて（・る。
このトランジスタＱｓ ？ ＱＩＧによる出力を入力と
するカレントミオ−形式の電流源７及び８カー設けられ
ている。電流源７はトランジスタＱ、のコレクタ出力を
入力とするダイオードＤ′、と出力トランジスタＱｏと
を有し、抵抗ＲＩ、ｓ Ｒ，、が電流転医比（電流ゲイ
ン）を決定するもので、本例で＆ま電流ゲインを大に設
定して出力トランジスタＱｌｌの電流駆動能力を大とす
る。同じく、電流源８はＰＮＰ ）ランジスタＱ、。の
コレクタ出力を入力とするダイオ−）’Ｄ、 トＮＰＮ
出力トランジスタＱ＋ｔとを有し、抵抗ｎ１４゜ＲＩ
６が電流ゲインを定めるもめで、この−路８でも出力ト
ランジスタＱＩ！の電流駆動能力が大となるようになさ
れ【いる。
するカレントミオ−形式の電流源７及び８カー設けられ
ている。電流源７はトランジスタＱ、のコレクタ出力を
入力とするダイオードＤ′、と出力トランジスタＱｏと
を有し、抵抗ＲＩ、ｓ Ｒ，、が電流転医比（電流ゲイ
ン）を決定するもので、本例で＆ま電流ゲインを大に設
定して出力トランジスタＱｌｌの電流駆動能力を大とす
る。同じく、電流源８はＰＮＰ ）ランジスタＱ、。の
コレクタ出力を入力とするダイオ−）’Ｄ、 トＮＰＮ
出力トランジスタＱ＋ｔとを有し、抵抗ｎ１４゜ＲＩ
６が電流ゲインを定めるもめで、この−路８でも出力ト
ランジスタＱＩ！の電流駆動能力が大となるようになさ
れ【いる。
これら出力トランジスタのフレフタ出力電流がＡ級出力
トランジスタＱ、、Ｑ、のコレクタ端子α。
トランジスタＱ、、Ｑ、のコレクタ端子α。
ｂに夫々供給されており、これら電流源７，８は等測的
に回路電源上ＢとＡ級出力トランジスタＱ、。
に回路電源上ＢとＡ級出力トランジスタＱ、。
Ｑ、のコレクタ端子α、ｂとの間に夫々設けられている
ことになる。
ことになる。
かかる構成において、無信号時には出力は零ボルト上ア
リ、Ａ級トランジスタＱ１． Ｑ、の直流ノ（イアスミ
流はフローティング電圧Ｅ０により決定されるから、こ
の電圧Ｅ。を小１娯選定すればアイドル電流を小とし得
る。一方、レベル比較用トランジスタＱ９ ＋ ＱＩＯ
の各ベースには零電圧が印加されており、各エミッタに
は電圧Ｅ０の中点電圧をＥ、たけ負及び正ヘシフトした
電圧が夫々印加されてｔ・るから、この電圧Ｅ、に応じ
た等しい電流が各トランジスタＱｏｔ ＱＩＯに流れて
、これがカレントミラー回路７，８によりトランジスタ
Ｑｌｌ ｅ Ｑ＋□へ転送される。このトランジスタＱ
１１からの直流バイアス°電流出力は抵抗Ｒ７，Ｒ，を
経てトランジスタＱＩ！へ流入するものである。この状
態においては、回路出力電圧とフローティング電圧Ｅ。
リ、Ａ級トランジスタＱ１． Ｑ、の直流ノ（イアスミ
流はフローティング電圧Ｅ０により決定されるから、こ
の電圧Ｅ。を小１娯選定すればアイドル電流を小とし得
る。一方、レベル比較用トランジスタＱ９ ＋ ＱＩＯ
の各ベースには零電圧が印加されており、各エミッタに
は電圧Ｅ０の中点電圧をＥ、たけ負及び正ヘシフトした
電圧が夫々印加されてｔ・るから、この電圧Ｅ、に応じ
た等しい電流が各トランジスタＱｏｔ ＱＩＯに流れて
、これがカレントミラー回路７，８によりトランジスタ
Ｑｌｌ ｅ Ｑ＋□へ転送される。このトランジスタＱ
１１からの直流バイアス°電流出力は抵抗Ｒ７，Ｒ，を
経てトランジスタＱＩ！へ流入するものである。この状
態においては、回路出力電圧とフローティング電圧Ｅ。
との中点は共に零ボルトとなって平衡している。
信号が入力されてトランジスタＱ、、Ｑ、のベース入力
が正の半サイクルになると、回路出力もそれ２に応じて
正レベルに振れる。これはＡ級トランジスタＱ、、Ｑ、
がエミッタフォロワ出力型式のためである。従って、ト
ランジスタＱ、のベース入力は正方向に振れるから、ト
ランジスタＱ、の電流は増大する。よって、トランジス
タＱｏの電流もぞれに応じて増大し：ＣＡ級）切二トラ
ンジスタＱ３へ入力レベルに応じたコレクタ電流及び電
圧が供給される。
が正の半サイクルになると、回路出力もそれ２に応じて
正レベルに振れる。これはＡ級トランジスタＱ、、Ｑ、
がエミッタフォロワ出力型式のためである。従って、ト
ランジスタＱ、のベース入力は正方向に振れるから、ト
ランジスタＱ、の電流は増大する。よって、トランジス
タＱｏの電流もぞれに応じて増大し：ＣＡ級）切二トラ
ンジスタＱ３へ入力レベルに応じたコレクタ電流及び電
圧が供給される。
負の半サイクルについても、トランジスタＱ４のコレク
タにはトランジスタＱ＋２より入力に応じた電流及び電
圧が供給される。
タにはトランジスタＱ＋２より入力に応じた電流及び電
圧が供給される。
この時、トランジスタＱ、、Ｑ、。は回路出力電圧とフ
ローティング電圧Ｅ、の中点電圧との差に応じて制御さ
れるから、回路出力電圧をフローティング電圧Ｒ０の中
点電圧に常に等しくするようトランジスタＱｌｌ ＋
Ｑ１０の導通状態がコントロールされることになる。こ
うすることにより、いかなる場合にも回路出力を電圧Ｅ
２の中点とするように回路が動作するから、第１図の例
に比し簡単な構成で出力トランジスタの飽和が防止され
信号歪の発生が阻止される。
ローティング電圧Ｅ、の中点電圧との差に応じて制御さ
れるから、回路出力電圧をフローティング電圧Ｒ０の中
点電圧に常に等しくするようトランジスタＱｌｌ ＋
Ｑ１０の導通状態がコントロールされることになる。こ
うすることにより、いかなる場合にも回路出力を電圧Ｅ
２の中点とするように回路が動作するから、第１図の例
に比し簡単な構成で出力トランジスタの飽和が防止され
信号歪の発生が阻止される。
第３図は本発明の他の実施例回路図であり、第２図と同
等部分は同一符号により示されている。
等部分は同一符号により示されている。
回路出力電圧とフローティング電圧Ｅ。の中点電圧との
レベル比較のために、差動トランジスタＱ９ ｅＱ＋３
及びＱ＋ｏｔ Ｑ１０より成る差動アンプが用いられて
おり、トランジスタＱｅｔ Ｑｔｏのベースに回路出力
が、トランジスタＱＩ３ ｖ Ｑ１４のベースに抵抗Ｒ
，，Ｒ’。
レベル比較のために、差動トランジスタＱ９ ｅＱ＋３
及びＱ＋ｏｔ Ｑ１０より成る差動アンプが用いられて
おり、トランジスタＱｅｔ Ｑｔｏのベースに回路出力
が、トランジスタＱＩ３ ｖ Ｑ１４のベースに抵抗Ｒ
，，Ｒ’。
による中点電圧が夫々印加されている。トランジスタＱ
ｏ、 Ｑ＋ｓ及びＱｔｏ ｌ Ｑ１０の各共通エミッタ
端子とフローティング電源Ｅｏの両端子間には夫々電流
供給用抵抗Ｒ，，、Ｒ，、が夫々設けられている。他の
構成は第３図のそれと同等であってその説明は省略する
。
ｏ、 Ｑ＋ｓ及びＱｔｏ ｌ Ｑ１０の各共通エミッタ
端子とフローティング電源Ｅｏの両端子間には夫々電流
供給用抵抗Ｒ，，、Ｒ，、が夫々設けられている。他の
構成は第３図のそれと同等であってその説明は省略する
。
本例においても、第２図の例と同様に回路出力が常に７
０−ティング電源・電圧Ｅ。の−中点になるよ゛うに動
作することになり、また比較回路部が差動アンプ構成の
ために第２図の場合よりも特性が良好となる利点がある
。
０−ティング電源・電圧Ｅ。の−中点になるよ゛うに動
作することになり、また比較回路部が差動アンプ構成の
ために第２図の場合よりも特性が良好となる利点がある
。
このように、本発明によれば、極めて簡単な構成で、従
来のＢ級増幅回路を電源として別に設ける回路に比し回
路異常動作を防止することができ、高効率でかつ高性能
のＡ級パワーアンプとなるものである。
来のＢ級増幅回路を電源として別に設ける回路に比し回
路異常動作を防止することができ、高効率でかつ高性能
のＡ級パワーアンプとなるものである。
【図面の簡単な説明】
第１図は従来の高効率Ａ級アンプの回路図、第２図及び
第３図は本発明の実施例の回路図である。 主要部分の符号の説明 ３ ・・・・・・・・・Ａ級パワーアンプ段７．８・・
・・・・電流源 Ｑ、、Ｑ、・・・・・・Ａ紐出力パワー素子Ｑｌｌｔ
ＱＩＧ・・・レベル比較用トランジスタＱｌｌ ＋ Ｑ
＋！・・・電流源出力トランジスタＥ０ ・・・・
・・フローティング電圧源出願人 パイオニア株式会
社 代理人 弁理士 藤村元 彦 尾、３ 凹
第３図は本発明の実施例の回路図である。 主要部分の符号の説明 ３ ・・・・・・・・・Ａ級パワーアンプ段７．８・・
・・・・電流源 Ｑ、、Ｑ、・・・・・・Ａ紐出力パワー素子Ｑｌｌｔ
ＱＩＧ・・・レベル比較用トランジスタＱｌｌ ＋ Ｑ
＋！・・・電流源出力トランジスタＥ０ ・・・・
・・フローティング電圧源出願人 パイオニア株式会
社 代理人 弁理士 藤村元 彦 尾、３ 凹
Claims (2)
- （１）互いにＡ級動作をなすコンプリメンタリな１対の
出力増幅素子と、前記出力増幅素子の電源供給端子間に
設けられたフローティング電圧源と、回路出力電圧と前
記フローティング電圧源の中点電圧との差に応じた比較
出力を発生する電圧比較手段と、前記比較出力により出
力電流が夫々制御され回路電源と前記出力増幅素子の電
源供給端子との間に夫々設けられてこれら出力電流を前
記ｌ対の出力増幅素子へ夫々供給する電流源とを含むこ
とを特徴とするＡ級電゛力増幅回路。 - （２）前記電圧比較手段は差動アンプ構成であることを
特徴とする特許請求の範囲第１項記載の回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16080981A JPS5862905A (ja) | 1981-10-08 | 1981-10-08 | Ａ級電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16080981A JPS5862905A (ja) | 1981-10-08 | 1981-10-08 | Ａ級電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5862905A true JPS5862905A (ja) | 1983-04-14 |
| JPH046130B2 JPH046130B2 (ja) | 1992-02-04 |
Family
ID=15722893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16080981A Granted JPS5862905A (ja) | 1981-10-08 | 1981-10-08 | Ａ級電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862905A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08166429A (ja) * | 1994-12-15 | 1996-06-25 | Advantest Corp | ドライバ回路 |
| JP2018107644A (ja) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | 増幅器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4706045B2 (ja) * | 2008-03-12 | 2011-06-22 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | Ａ級増幅回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148352A (en) * | 1978-05-12 | 1979-11-20 | Nippon Columbia | Amplifier |
-
1981
- 1981-10-08 JP JP16080981A patent/JPS5862905A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148352A (en) * | 1978-05-12 | 1979-11-20 | Nippon Columbia | Amplifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08166429A (ja) * | 1994-12-15 | 1996-06-25 | Advantest Corp | ドライバ回路 |
| JP2018107644A (ja) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | 増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH046130B2 (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142149B1 (ko) | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 | |
| US4087761A (en) | Audio power amplifier | |
| US5786731A (en) | Class AB complementary transistor output stage having large output swing and large output drive | |
| US3786362A (en) | Balanced output operational amplifier | |
| US2896029A (en) | Semiconductor amplifier circuits | |
| US4254379A (en) | Push-pull amplifier circuit | |
| CA1171924A (en) | Power amplifier | |
| US2839620A (en) | Transistor amplifier circuits | |
| US2994832A (en) | Transistor amplifier | |
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4442409A (en) | Push-pull non-complementary transistor amplifier | |
| JPS5862905A (ja) | Ａ級電力増幅回路 | |
| GB2064906A (en) | Single ended push pull amplifier bias | |
| US5157347A (en) | Switching bridge amplifier | |
| US3739292A (en) | Amplifier circuit using complementary symmetry transistors | |
| US4267521A (en) | Compound transistor circuitry | |
| US4103246A (en) | Switchable current amplifier | |
| US3531728A (en) | Bias regulated push-pull amplifier | |
| US3379986A (en) | Direct coupled transistorized class "b" power amplifier | |
| JPH0374044B2 (ja) | ||
| JPH04213908A (ja) | 電子回路 | |
| US3383609A (en) | Push-pull amplifier circuit | |
| US7737758B2 (en) | Level shift circuit | |
| US4451802A (en) | Power amplifier | |
| US4935704A (en) | Low distortion linear amplifier with high-level output |