[go: up one dir, main page]

JPS58500187A - High current package with multi-level leads - Google Patents

High current package with multi-level leads

Info

Publication number
JPS58500187A
JPS58500187A JP57500924A JP50092482A JPS58500187A JP S58500187 A JPS58500187 A JP S58500187A JP 57500924 A JP57500924 A JP 57500924A JP 50092482 A JP50092482 A JP 50092482A JP S58500187 A JPS58500187 A JP S58500187A
Authority
JP
Japan
Prior art keywords
terminal
terminal member
electrode
semiconductor
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57500924A
Other languages
Japanese (ja)
Inventor
デユボイス・ジエリ−・エム
スパンジヤ−・ケイス・ジ−
Original Assignee
モトロ−ラ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テツド filed Critical モトロ−ラ・インコ−ポレ−テツド
Publication of JPS58500187A publication Critical patent/JPS58500187A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for individual devices of subclass H10D
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 多レベル・リードを肩する大電流パッケージ発明の背景 本発明は改良された半導体装置に関するものであり、更に具体的には、工ないし 複数の半導体チップを使用した大電流半導体装置に用いるパッケージに関するも のである。[Detailed description of the invention] Background to the invention of high-current packages that support multi-level leads The present invention relates to an improved semiconductor device, and more specifically, to an improved semiconductor device. Regarding packages used in high-current semiconductor devices using multiple semiconductor chips. It is.

大電流半導体装置は広く使用されているが、高価である。これらが高イ面なのは 、主として高価な材料と複雑なアセンブリを使用しているからである。例えば、 先行技術の半導体電力装置は、典型的には多量の銅基体、多数の内部パーツ、高 価なセラミック絶縁体や高価な組立方法を使用している。Although high current semiconductor devices are widely used, they are expensive. These are the high points , primarily because of the use of expensive materials and complex assemblies. for example, Prior art semiconductor power devices typically have large amounts of copper substrates, large numbers of internal parts, and high They use expensive ceramic insulators and expensive assembly methods.

電流容量の大きな先行技術の半導体装置は、高価なだけでなく、取シ付けが困難 で、特にこれらをいくつかのプレイに集群しマウント面から絶縁する場合には取 付けが困難である。先行技術の装置は、その形状と端子配列のため、ヒートシン クやこれら會プレイ状に接続するためのバス°バーへの組み立に不便である。Prior art semiconductor devices with large current capacities are not only expensive but also difficult to install. , especially if you crowd them together in several plays and isolate them from the mounting surface. Difficult to attach. Prior art devices, because of their shape and terminal arrangement, do not allow heat sinking. It is inconvenient to assemble to the busbar for connection to blocks or playbacks.

例えば、各バス・バーを独立に支持するうえで可撓性のリードがしばしば必要に なる。更に、先行技術の装置の多くは、Underwriters Labor atortesのBtllletinUL508 Table 18.I Au gust 19.1977 に於いて工業的に使用の素子に対する提案プラクテ イスとして確立されていを最小限の端子間隔にも適合しない。これらの提案によ れば、高電圧(ホット)リードとヒートシンなる電位の全べての端子間で3/8 インチ(0,76cm)の空隙が確保されなければならない。For example, flexible leads are often required to independently support each bus bar. Become. Furthermore, many of the prior art devices are atortes Btlletin UL508 Table 18. I Au gust 19.1977 proposed practice for industrially used elements. The device does not meet the established minimum terminal spacing. These suggestions 3/8 between all terminals of high voltage (hot) leads and heat sink potential. An inch (0.76 cm) air gap must be maintained.

装着と使用、特にプレイ状の装着と使用が容易な新たな電力用半導体装置を設計 しようという試みがなされてきた。然しなから、これらの改良装置でも先行技術 の欠点の全ては克服できず、然も依然として高価である。このように、工業的環 境への適合性に優れ、装着と使用が機械的に容易で、しかも相互接続用のバスバ ーの柔軟な自己支承配列を許容できる安価で頑丈な半導体電力装置がいまなお要 請され続けている。Designing a new power semiconductor device that is easy to install and use, especially in play form Attempts have been made to do so. However, even with these improved devices, the prior art cannot overcome all of its drawbacks and is still expensive. In this way, the industrial environment environmentally compatible, mechanically easy to install and use, and includes busbars for interconnection. There is still a need for inexpensive, rugged semiconductor power equipment that can accommodate flexible self-supporting arrangements of continues to be requested.

従って、本発明の一つの目的は、所定の動作階級に対して安価な、改良された半 導体電力装置を提供することにある。It is therefore an object of the present invention to provide an improved semi-finished product that is inexpensive for a given class of operations. An object of the present invention is to provide a conductor power device.

本発明の他の目的は、提案されているホット・リードの最小空隙に適合する改良 された半導体電力装置を提供することにある。Another object of the present invention is to improve the minimum air gap compliance of the proposed hot leads. The object of the present invention is to provide a semiconductor power device with improved performance.

本発明の更に他の目的は、装着と機械的使用性に関し大きな柔軟性?:有する改 良された半導体電力装置を提供することにある。A further object of the invention is to provide greater flexibility with respect to mounting and mechanical usability. :Having change An object of the present invention is to provide an improved semiconductor power device.

本発明の他の目的は、頑丈で工業的環境に特に適した改良された半導体電力装置 を提供することにある。Another object of the invention is to provide an improved semiconductor power device that is rugged and particularly suitable for industrial environments. Our goal is to provide the following.

本発明の他の目的は、誘電性の粘着材料で保持される少数の部品から組み立てら れる改良された半導体装置を提供することにある。Another object of the invention is to assemble a small number of parts held together by a dielectric adhesive material. The object of the present invention is to provide an improved semiconductor device.

本発明の更に他の目的は、複数半導体チップの使用に特に適した改良された半導 体電力装置を提供することにある。Still another object of the invention is to provide an improved semiconductor device particularly suitable for use with multiple semiconductor chips. An object of the present invention is to provide a body power device.

本発明の他の目的は、改良された特性の半導体装置の改良された方法を提供する ことにある。Another object of the invention is to provide an improved method for semiconductor devices with improved characteristics. There is a particular thing.

本発明の更に他の目的は、制御ないしは信号リードから離れた面内に於いてバス バーを直接支承する大電流電力端子を提供することにある。Still another object of the invention is to provide a bus in a plane remote from the control or signal leads. The object of the present invention is to provide a high current power terminal that directly supports a bar.

発明の概要 上述の目的及びその他の目的並びに利点を達成する本発明は、反対側に伝熱面が 形成された第1の電極ないしは端子部材の平坦部に1ないしは複数の半導体チッ プが装着されておシ、またこの平坦部には最小限1個の、通常は第2.第3の電 極ないしは端子部材が絶縁手段金倉して装着されている。上記各端子部材は相互 に離間してかつチップ装着領域の周辺にほぼ平行に配列され、各半導体チップの 各端子部材ないしは電極に対する簡易な電気接続を可能とする。上記部品のアセ ンブリは、伝熱面と各種電極の端子部だけを露出させて、好適にはプラスチック によってパッケージされる。さらに、上記電力ないしは大電流端子部は対角線上 に配置されておシ、またパッケージ内にモールドされたくぼみ中に結合用ナツト を可動的に保持するようにパッケージ化アセンブリの上方に折曲げられている。Summary of the invention The present invention, which achieves the above objects and other objects and advantages, has a heat transfer surface on the opposite side. One or more semiconductor chips are placed on the flat part of the first electrode or terminal member formed. The flat part is equipped with at least one, usually a second, flat part. third electric A pole or terminal member is mounted as an insulating means. Each of the above terminal members is mutually They are spaced apart from each other and are arranged approximately parallel to the periphery of the chip mounting area. Easy electrical connection to each terminal member or electrode is possible. Assemble the above parts. The assembly is preferably made of plastic, with only the heat transfer surface and the terminals of the various electrodes exposed. packaged by Furthermore, the above power or high current terminals are on the diagonal. The coupling nut is placed in the pocket and is also molded into the package. is folded over the packaging assembly to movably retain the packaging assembly.

これら大電流端子は、伝熱面と信号ないしは制御IJ−ドから所定の最小間隔だ け離間されている。結合用ナツトは電気接続用ねじの締付時には嵌合的なくぼみ を離脱し、この結果最終締付トルクは端子に吸収される。These high current terminals are located at a predetermined minimum distance from the heat transfer surface and the signal or control IJ-board. They are spaced apart. The coupling nut has a mating recess when tightening the electrical connection screw. As a result, the final tightening torque is absorbed by the terminal.

上記#!lの電極から上記第2.第3の電極を絶縁するために、誘電体の粘着材 料が用いられる。装着面からの装置の電気絶縁は、別個の又は一体化絶縁層によ って達成される。the above#! 1 electrode to the above-mentioned 2nd electrode. Dielectric adhesive to insulate the third electrode Fees are used. Electrical isolation of the device from the mounting surface shall be provided by a separate or integrated insulation layer. is achieved.

図面の簡単な説明 本発明の更に完全な理解は、以下の図面を参照しておこなう以下の詳細な説明管 考慮することによって得られようが、ここに、 第1図は、先行技術に係るねじ切シスタツドとピッグテール・リード型の装置で あシ; 第2図は、改良された先行技術装置であシ:第3図は、本発明に係る改良された 半導体装置の内部部材を例示する図; 第4A図乃至第4C図は、本発明のパッケージ化半導体装置を異なる方向から見 た図であ夛、各端子は結合用ナツトを保持するように形成されており、第4A図 は上面の特徴を、第4B図は下面の特徴を、また第4C図は側面の特徴を示して お#): 第5A図乃至5B図は、本発明の半導体装置を慣用のバス接続する際の各種の向 きを例示している。Brief description of the drawing A more complete understanding of the invention may be obtained from the following detailed description with reference to the following drawings. As may be obtained by considering, here, FIG. 1 shows a prior art thread cutting system stud and pigtail lead type device. Ash; FIG. 2 shows an improved prior art device; FIG. 3 shows an improved prior art device according to the present invention. A diagram illustrating internal members of a semiconductor device; FIGS. 4A to 4C show the packaged semiconductor device of the present invention from different directions. In the figure, each terminal is configured to hold a coupling nut, as shown in Figure 4A. Figure 4B shows the features on the top surface, Figure 4C shows the features on the side surface, and Figure 4C shows the features on the side surface. oh#): Figures 5A and 5B show various orientations when connecting the semiconductor device of the present invention to a conventional bus. This is an example of

好適実施例の詳細説明 第1図は、重い6角形状の銅基体11、ねじ切シ装着スタッド戎及びセラミック 絶縁体13f:備えた先行技術のピッグテール・リード型半導体電力装置lOを 例示する。この装置に対する大電流ないしは大電力接続は、ねじ切シスタツドν と編みピッグテール・リード14ヲ介する端子接続体17によって行なわれる。Detailed description of preferred embodiments Figure 1 shows a heavy hexagonal copper base 11, a threaded mounting stud, and a ceramic Insulator 13f: A prior art pigtail lead semiconductor power device with Illustrate. High current or high power connections to this device must be made using threaded system studs. This is accomplished by a terminal connection 17 through a braided pigtail lead 14.

端子18 、19から可撓性リード15 、16を介して制御信号が供給される 。電力用リード14の可撓性のために、この種装置の接続に用いるバスバーは、 別途支承されなければならないという欠点がある。この種の先行技術装置は頑丈 ではあるが、かなシ高価であり、ヒートシンクから絶縁し難いという欠点もある 。Control signals are supplied from terminals 18 and 19 via flexible leads 15 and 16. . Because of the flexibility of the power leads 14, the busbars used to connect this type of device are The disadvantage is that it must be supported separately. This kind of prior art device is sturdy However, it is expensive and has the disadvantage of being difficult to insulate from the heat sink. .

第2図は、銅基体21、セラミック絶縁体n及び半導体チップ23ヲ積層して成 る改良された半導体装置2ot−例示している。プラスチックの外囲材中に固定 され、リード部と27′1に介して半導体ダイに接続されるタップ付きフエルー バス及び囚並びに可撓性の編みリード部を介して電力が供給される。ボンデング a31と冨によつて半導体チップおに接続されている端子器と(至)を通して制 御信号が供給される。プラスチックを充填したパッケージあがこのアセンブリを 囲んでいる。孔あは、装置加をヒートシンクに装着する丸めのものである。FIG. 2 shows a structure formed by laminating a copper substrate 21, a ceramic insulator n, and a semiconductor chip 23. An example of an improved semiconductor device 2ot is shown. Fixed in plastic envelope and a tapped ferrule connected to the semiconductor die via the leads and 27'1. Power is supplied through the bus and the prisoner and the flexible braided lead. bonding A31 and the terminal connected to the semiconductor chip by (to) are controlled through control signal is supplied. The assembly of the plastic-filled package surrounding. The holes are rounded to attach the device to the heat sink.

この装置加は、接続用のバスバーが外部の支承体を要せずに装置端子スと28に 直接支承され固定されるという点で第1図示の先行技術の装置の欠点を克服して はいるが、多くの欠点も残ってhる。例えば、多数の部品から成る複雑なアセン ブリが必要である。電力端子スと四のまわ)の回転対称性が欠けている。この装 置の頂部を横切るバスバーが存在するため、制御信号端子器と(9)にアクセス することが困難である。更に、第1図と第2図に示した装置は単一の大型半導体 ダイ用に設計されているため、組立て中や組立て後にダイに亀裂を生ずるおそれ もある。This device addition allows the connection bus bar to connect to the device terminals 28 without the need for an external support. It overcomes the disadvantages of the prior art device shown in the first figure in that it is directly supported and fixed. However, many drawbacks remain. For example, complex assemblies with many parts Yellowtail is necessary. There is a lack of rotational symmetry between the power terminals and the fourth rotation. This outfit Because there is a bus bar that crosses the top of the device, it is difficult to access the control signal terminal and (9). difficult to do. Furthermore, the devices shown in FIGS. 1 and 2 consist of a single large semiconductor Because it is designed for die use, there is a risk of die cracking during or after assembly. There is also.

第1図及び第2図の先行技術の装置の欠点を克服する本発明の装置の内部構造が 、793図の好適実施例として例示されている。装置内部のアセンブリ物は、平 坦部42a 、 42b t−有する第1の端子部材ないしは電極引並びに立ち 曲げs43及び結合孔6を有し大電流ないしは大電力端子を形成する端子部Iか ら構成されている。平坦部42a+42bは、半導体チップ刺乃至閉並びに端子 部材47及び&が装着される第10面42a、並びに、完成装置からの放熱用の 熱伝導面として機能する反対側の第2の面42bを備えている。The internal structure of the device of the present invention overcomes the drawbacks of the prior art devices of FIGS. 1 and 2. , 793 as a preferred embodiment. Assemblies inside the device must be flat. Flat portions 42a, 42b t-first terminal member or electrode line A terminal portion I having a bend s43 and a coupling hole 6 and forming a high current or high power terminal. It is composed of The flat parts 42a+42b are used for connecting or closing semiconductor chips and terminals. 10th surface 42a to which the member 47 and & are attached, and a surface for heat radiation from the completed device. It has an opposite second surface 42b that functions as a heat conduction surface.

第1の部材41の平坦部42&上には、絶縁手段60を介して、平坦部48を有 する第2の端子部材47が装着されている。第2の端子部材ないしは電極47は 立ち曲げ部49ヲ有しており、さらに端子部(資)は結合孔51を有する他方の 大電力ないしは大電流端子を形成している。孔9を有する信号ないしは制御リー ド端子は、好適には第2の端子部材47と同一の材料で形成されてお夛、また好 適には、厚みが異なるが第2の端子部材の一部をなしている。平坦部54を有す る第3の端子部材53は、絶縁手段61を介して、第1の端子部材41の平坦部 42&に装着されている。この第3の端子部財団は、立ち曲げ部間と孔57全備 えた端子部56を有している。孔57′t−備えた部分郭は、他方の信号ないし は制御リード端子を形成している。A flat portion 48 is provided on the flat portion 42 & of the first member 41 via an insulating means 60. A second terminal member 47 is attached thereto. The second terminal member or electrode 47 is It has a vertical bent portion 49, and the terminal portion (material) is connected to the other side having a coupling hole 51. It forms a high power or high current terminal. Signal or control lead with hole 9 The terminal is preferably made of the same material as the second terminal member 47; Suitably, they are of different thickness but form part of the second terminal member. has a flat portion 54 The third terminal member 53 is connected to the flat part of the first terminal member 41 via the insulating means 61. It is installed on 42&. This third terminal part foundation is completely equipped with holes 57 and between the vertical bending parts. It has a terminal portion 56 with a diameter. The sub-section with the hole 57't- is connected to the other signal or form control lead terminals.

第2の端子部材47と第3の端子部財団は離間されておシ、相互間に第1の端子 部材41の平坦部42aのボンディング領域46ヲ形成している。このボンディ ング領域弱内において、工ないし複数の半導体チップ例が第1の端子部材41に 装着されている。第1の端子部材41のボンディング領域柘又は平坦部42aの 他の箇所内に、あるいは端子部材47もしくは&の平坦部48もしくは8上に、 補助の半導体チップを付加的にボンディングすることもできる。半導体チップ劇 が、ボンディング麿67によって第2の端子部材47の平坦部化に電気的に接続 されると共に、ボンディングll68によってH3の端子部財団の平坦部(に電 気的に接続されている。所望の回路機能を達成するための必要に応じて、補助の チップ弱と66を第2及び/又は第3の端子部材47と&及び/又は他のチップ に接続できる。上記所望の補助チップや相互接続の例としては、過渡現象を抑制 するため電力用トランジスタのエミッターコレクタ間に接続される工ないし複数 の電力用ダイオード(緩衝体)、過渡応答を改良するため電力用トランジスタや 電力用ダーリントン・チップのエミッターベース間に接続されるスピードアップ ・ダイオード、及び/又は、幾つかのトランジスタ・チップ間の電流分配を改良 するために電力用トランジスタのエミッタやベースに直列接続されるlな匹し複 数の抵抗手段がある。その他の補助チップや接続体も使用できる。The second terminal member 47 and the third terminal base are spaced apart, and the first terminal member 47 is spaced apart from each other. A bonding region 46 of the flat portion 42a of the member 41 is formed. this bondi In the contacting area, a semiconductor chip or a plurality of semiconductor chips are connected to the first terminal member 41. It is installed. The bonding area or flat portion 42a of the first terminal member 41 in other places or on the flat part 48 or 8 of the terminal member 47 or &, It is also possible to additionally bond auxiliary semiconductor chips. semiconductor chip drama is electrically connected to the flat part of the second terminal member 47 by the bonding ring 67. At the same time, the flat part of the terminal base of H3 is connected by bonding ll68. physically connected. auxiliary as necessary to achieve the desired circuit function. Connect the chip 66 to the second and/or third terminal member 47 and/or other chips. can be connected to. Examples of desired auxiliary chips and interconnects mentioned above suppress transients A wire or wires connected between the emitter and collector of a power transistor to power diodes (buffers), power transistors and Speedup connected between emitter base of power Darlington chip Improved current distribution between diodes and/or some transistor chips There are two or more parallels connected in series to the emitter and base of a power transistor to There are several means of resistance. Other auxiliary tips and connections can also be used.

3端子接続を要する能動半導体装置の場合として半導体チップとアセンブリ40 を例示したが、端子数が異なるほぼ同様の構造体を、2個、3個、4個あるいは これ以上の端子接続管必要とする半導体チップその他の素子と共に使用できるこ とは、当業者が容易に理解できよう。端子部材41は半導体チップ内で発生した 熱のヒートシンクとしても機能し、この熱を伝熱面42bを介して外部ヒートシ ンクに伝達する。従って、各半導体チップ例乃至66を端子部材41にボンディ ングし、装着ないし結合するための手段は、良好な熱接触を提供することが望ま しい。任意の半導体チップと端子部材間には、良好な熱接触が保たれることを条 件として、必要に応じて電気絶縁性の介挿体を使用できる。Semiconductor chip and assembly 40 in the case of an active semiconductor device requiring three-terminal connection is shown as an example, but similar structures with different numbers of terminals can be used with 2, 3, 4, or Can be used with semiconductor chips and other devices that require more terminal connections This will be easily understood by those skilled in the art. The terminal member 41 was generated within the semiconductor chip. It also functions as a heat sink for heat, and transfers this heat to the external heat shield via the heat transfer surface 42b. link. Therefore, each semiconductor chip example to 66 is bonded to the terminal member 41. The means for attaching, attaching, or bonding should provide good thermal contact. Yes. Good thermal contact must be maintained between any semiconductor chip and terminal member. As a matter of fact, electrically insulating inserts can be used if necessary.

複数の半導体チップを使用する場合についてアセンプIJ 40を例示したが、 任意数のチップによって平坦部の全空間を使用できることが明らかである。例え ば、単一の大型チップを用いても、複数の小型チップを用いても同じ電流容量を 達成できる。このアセンブIJ 40は、複数チップの使用に特に適している。Although Asemp IJ 40 was illustrated for the case where multiple semiconductor chips are used, It is clear that the entire space of the plateau can be used by any number of chips. example For example, it is possible to achieve the same current capacity using a single large chip or multiple small chips. It can be achieved. This assembly IJ 40 is particularly suitable for use with multiple chips.

能動チップ面積の増加に伴なって半導体チップの製造歩留シが急激に低下するこ とは当業界で周知であるから、上述のアセンブリが好適である。単一の大型チッ プの代シに、各々を流れる電流がほぼ等しい複数の小型チップを並列動作させ、 経済化を図ることができる。いずれか1つのチップによる電流1ホツギング2を 防止するため、各チップの安全動作領域、スイッチング時間、順方向電圧降下等 の電気的パラメータt−iぼ整合させることが望ましい。これは、組立て前に、 当該技術分野で周知の方法によシ個々の、チップを選別し試験することに ′よ って達成できる。しかしながら、各チップを同一のウェーハから選択することに よシ、それ以上のM 別’を行なわなくとも所望の整合性が容易に得られること が判明した。従って、同一の部品、例えば端子部材41゜47及び閏を使用し、 このアセンブリ切にボンディングする並列接続半導体ダイないしはチップの個数 を単に変更するだけで、種々の電流規格の最終装置を実現することができる。こ れは、製造上極めて便利である。As the active chip area increases, the manufacturing yield of semiconductor chips decreases rapidly. The above-described assembly is preferred since it is well known in the art. Single large chip Instead of a single chip, multiple small chips are operated in parallel, each with approximately the same current flowing through them. Economicalization can be achieved. Current 1 hogging 2 due to any one chip To prevent, each chip's safe operating area, switching time, forward voltage drop, etc. It is desirable to match the electrical parameters t-i. This is before assembly. Individual chips are screened and tested by methods well known in the art. It can be achieved. However, selecting each chip from the same wafer Good, the desired consistency can be easily obtained without further M separation. There was found. Therefore, using the same parts, such as the terminal members 41 and 47 and the jumper, The number of parallel-connected semiconductor dies or chips to be bonded in this assembly. By simply changing , it is possible to realize final devices with various current standards. child This is extremely convenient for manufacturing.

同一のウェーハからダイを選択しても、残余のダイを個別にパッケージされる装 置に使用できるため、無駄が生じない。各種の受動素子やダイオード、トランジ スタ、サイリスタ、光励起デバイス、電界効果デバイス、集積回路等の能動素子 、あるいはこれらの組合せ、さらには抵抗、コンデンサやインダクタ等をアセン ブリ物に使用して、各種のデバイス機能を実現できることは当業者に明らかであ る。端子部材47と昭がほぼ平行に離間して配列されることによってほぼ矩形状 のボンディング領域46が得られ、このため、各チップのボンディング線、例え ば部材47と団に対するボンディング線が互いに重なシ合わないように領域46 内にチップ64 、651設置することが可能になる。これによってアセンブリ が簡易になり、コストが低減される。各デバイスの接続に関し、他の手法も使用 できる。Even if you select dies from the same wafer, the remaining dies cannot be individually packaged. Since it can be used at any time, there is no waste. Various passive elements, diodes, and transistors Active elements such as stars, thyristors, optically pumped devices, field effect devices, integrated circuits, etc. , or a combination of these, or assemble resistors, capacitors, inductors, etc. It is clear to those skilled in the art that it can be used in various devices to realize various device functions. Ru. By arranging the terminal members 47 and the wires in a spaced apart manner in parallel, the terminal member 47 has a substantially rectangular shape. A bonding area 46 of The area 46 is arranged so that the bonding lines for the base member 47 and the group do not overlap each other. It becomes possible to install chips 64 and 651 inside. This will allow assembly becomes simple and costs are reduced. Use other methods to connect each device can.

第4A乃至0図は本発明のパッケージ化半導体装置(資)の−好適実施例を例示 しておシ、これは、装着用の孔82管備えたプラスチック本体81と補強リッヂ 85ヲ有している。伝熱面42bが、本体81の底面兇からθ〜20ミル(O〜 0.05 cm)の所定範囲、好適には2ミル(0,005cm)だけ突出して いる。装着用の孔心の下部絽は、この装置(資)が装着される外部ヒートシンク 上に存在して伝熱面42bがヒートシンクとほぼ均一に接触することを妨げるお それの々る挿通棒を受入れるようになっている。Figures 4A to 40 illustrate preferred embodiments of the packaged semiconductor device of the present invention. This is a plastic body 81 with mounting holes 82 and a reinforcing ridge. I have 85 wo. The heat transfer surface 42b is θ~20 mils (O~ 0.05 cm), preferably protruding by 2 mils (0.005 cm). There is. The lower part of the hole center for attachment is an external heat sink to which this device is attached. The heat transfer surface 42b may be present on the top and prevent the heat transfer surface 42b from coming into substantially uniform contact with the heat sink. It is designed to accept the insertion rod that extends through it.

このパッケージ化装置(資)の種々の箇所から端子部祠。Terminals can be traced from various parts of this packaging equipment.

刃、56及び郭が突出している。電力端子部(資)と祠は内側に折曲げられて、 結合孔51と45を有し内部で対向するほぼ共平面的な端子部門と84を形成し ている。内部で対向する端子部門と泪は、プラスチック本体81の部分頒におい て結合用ナツト88t−有しておシ、この本体81の部分(社)はナツト羽と嵌 合ないしは相補的な形状を有しておシ、孔6と51を通して接続用ネジ(図示せ ず)が挿入されたときにナラ)88の回転を防止する。保持されたナラ)88は 、好適には、内部対向端子部&、84の下面に向けて上向きに設置された一体化 固定ワッシャ部89ヲ備えている。ナツト羽、相補部(資)及び内部対向端子部 &、84の寸法は、端子部門、84の下面とプラスチック・パッケージの相補部 美との距離97(第4C図)がナラ)88とワッシャ89を合せた高さにほぼ等 しくなるように調整される。この結果、ナラ)88が端子部B、84の下面に向 けて引上げられると、ナラ)8Bは相補部頭から離脱することになる。このよう な構造でおるから、ナラ)88がまず相補部美で保持され、孔51と451−通 して挿入された接続用ネジ(図示せず)の影響による回転が妨げられるという点 において、本発明装置への接続が極めて容易になる。この保持機能は、ナツト羽 と端子部門、84との間のゆるみがほぼ完全になくなるまで持続する。ナツト羽 が端子部門、84の下面に向けて引上げられ、一体化固定ワツシャ圏が端子部門 、84の下面に押圧されるとほぼ同時に相補部美の外側からナラ)88が上昇し 離脱する。従って主電力端子部、84に対する接続用ネジの最終的な締付けに伴 なう大きなトルクは主電力端子に伝達され、ナラ)88が本装置のプラスチック 本体81に一体的にモールドされた場合のようにこれに直接伝達されることはな い。プラスチック本体81の外側にある端子部躬と6は可撓性を有しておシ応力 緩衝作用を営むので、端子部祠と6を介するトルクの伝達は、プラスチック本体 81に損傷を与える虞れがよシ少ない。The blade, 56 and shell are protruding. The power terminal part (capital) and the shrine are bent inward, It has coupling holes 51 and 45 and forms a substantially coplanar terminal section 84 that faces each other internally. ing. The internally opposing terminal sections and tears are partially distributed in the plastic body 81. It has a connecting nut 88t, and this part of the main body 81 is fitted with the nut wing. A connecting screw (not shown) is inserted through holes 6 and 51 and has a matching or complementary shape. This prevents the nut 88 from rotating when the nut 88 is inserted. Retained oak) 88 is , preferably an integrated unit installed upward toward the lower surface of the internal opposing terminal portion & 84 A fixed washer portion 89 is provided. Nut wing, complementary part (capital) and internal opposing terminal part &, the dimensions of 84 are for the terminal section, the underside of 84 and the complementary part of the plastic package. The distance 97 (Figure 4C) from the beauty is approximately equal to the height of the oak) 88 and the washer 89. It will be adjusted to make it more accurate. As a result, the oak) 88 is directed toward the lower surface of the terminal portion B, 84. When it is pulled up, the oak) 8B will separate from the complementary head. like this Since it has a similar structure, the oak) 88 is first held by the complementary part, and the holes 51 and 451 are connected to each other. Rotation is hindered by the connection screw (not shown) inserted In this case, connection to the device of the present invention becomes extremely easy. This holding function is the nut feather This continues until the looseness between the terminal section 84 and the terminal section 84 is almost completely eliminated. Natsuto feather is the terminal section, and is pulled up toward the bottom of 84, and the integrated fixed washer area is the terminal section. , 88 rises from the outside of the complementary part almost at the same time when it is pressed against the lower surface of 84. break away. Therefore, with the final tightening of the connection screw to the main power terminal section 84, This large torque is transmitted to the main power terminal, and the It is not transmitted directly to the main body 81 as in the case where it is integrally molded. stomach. The terminal parts 6 and 6 on the outside of the plastic body 81 are flexible and are free from stress. Because it acts as a buffer, torque transmission through the terminal hole and 6 is limited to the plastic body. There is less risk of damaging the 81.

パッケージ化装置(資)は、好適には、略々矩形状で端子部&、84は対角状に 、この場合は対角線上に配列され、対向している。本発明に従って製造された装 置の一例として、パッケージ化装置(資)は2.25インチ(5,7Bm)角で 、接続用孔柘と41が対角線に沿って対称的に相互に1.76インチ(4,5c m)離間して配置されておシ、このため、装置81のほぼ矩形状の任意の対向側 片対に平行ナバスバーは1.25インチ(3,2am )の中心間隔を肩するこ とができる。他の例として、ノくツケージ化装置(資)は2.1インチ(5,3 cm ) x 2.25インチ(5,7am)で、接続用の孔45と51は対角 線上に配列され、対応のバスバー間隔を定めるこれらの間隔(第5図の寸法14 2と143)は1.25インチ(3,2cm )と1.29インチ(3,3cm )である。The packaging device (equipment) preferably has a substantially rectangular shape and the terminal portions & 84 are diagonal. , in this case arranged diagonally and facing each other. Equipment manufactured according to the invention As an example, the packaging equipment (capital) is 2.25 inches (5.7 Bm) square. , the connecting holes and 41 are symmetrically spaced 1.76 inches (4,5cm) from each other along the diagonal. m) spaced apart, so that any opposite side of the approximately rectangular shape of the device 81 One pair of parallel nape bars should be shouldered with a center spacing of 1.25 inches (3.2 am). I can do it. As another example, the knot cager (equipment) is 2.1 inches (5,3 cm) x 2.25 inches (5.7 am), connecting holes 45 and 51 are diagonal These spacings are arranged in a line and define the corresponding busbar spacing (dimension 14 in Figure 5). 2 and 143) are 1.25 inches (3.2 cm) and 1.29 inches (3.3 cm) ).

パッケージ化装置(資)の−面から突出している制御信号端子間と郭は底面蛇か ら距離95だけ離間しているが、この距離は、好適には現在のUnderwri ter Laborato−riesの最小規格である4インチ(1,27am )以上である。端子Iと団の間隔94は、Underwriter Labor ato−riesの規格であるs4インチ(0,95cm )以上である。Between the control signal terminals protruding from the negative side of the packaging equipment The distance is preferably 95 from the current Underwri. ter Laborato-ries' minimum standard of 4 inches (1,27am ) That's it. The distance 94 between terminal I and group is Underwriter Labor It is s4 inches (0.95 cm) or more, which is the standard for Ato-ries.

同じく、電力端子部門、84は、基体面nから約0.8インチ(2cm )の距 離91だけ離間している。制御信号端子間、58と電力端子部、84との垂直距 離93は制御信号端子Iと58t−横切る方向金も含めて装置80ヲ横切るあら ゆる方向にパスラインが走ることを可能にする。これはユーザーにとって大きな 利点であシ、便宜である。Similarly, the power terminal section 84 is located at a distance of about 0.8 inch (2 cm) from the base surface n. They are separated by 91 points. Vertical distance between control signal terminals 58 and power terminal section 84 The separation 93 is connected to the control signal terminal I and 58t. Allows the pass line to run in any direction. This is big for users It's an advantage, it's convenient.

プラスチック本体810部分%にはノツチが形成されておシ、必要に応じて端子 間と団が直立できるようになっている。制御端子間と閏は、好適には、押込みコ ネクタ・プラグを受入れるような寸法となっているが、他の接続方法であっても よい。A notch is formed in 810% of the plastic body, and a terminal can be attached as necessary. Ma and Dan can stand upright. Between the control terminals and the jump, it is preferable to Dimensions are such that they accept connectors and plugs, but other connection methods may also be used. good.

装置(資)は、伝熱面42bと外部ヒートシンク間に電気絶縁性のワッシャが介 在するように外部ヒートシンクに装着されることによシ、外部ヒートシンクから 便宜的に絶縁されている。このワッシャの適当な材料としては、周知のマイカや カプトン等がある。絶縁性のパッケージ本体81に形成された装着用の孔心はも ともと絶縁されているので、絶縁性の装着手段は不要である。The device (equipment) has an electrically insulating washer interposed between the heat transfer surface 42b and the external heat sink. By being attached to an external heat sink such that Conveniently insulated. Suitable materials for this washer include the well-known mica and Kapton et al. The mounting holes formed in the insulating package body 81 are also Since it is inherently insulated, no insulating mounting means are required.

あるいはまた、装置(資)が伝熱面42bに永久的にボンディングされる熱良導 性の絶縁層99′t−備えていてもよい。この絶縁層弱として適当な材料は低温 ガラス、絶縁プラスチックや粘着性セラミック等がある。ヒートシンクに対する 良好な熱接触を保証するために、絶縁層99に金属製の熱拡散層100を付加す ることによ多領域42b −99−100から成る金属−絶縁体−金属サンドイ ツチ構造101を形成することが望ましい。この金属製の熱拡散層100は、絶 縁層99f:磨擦や刺突から保護すると共にユーザによる据えつけを容易にする 。このサンドイッチ構造101は、端子部材41の面42aに端子部材47と5 3ヲ装着するときに、また類似の材料で形成することができる。熱拡散材料とし ては、銅、アルミニウム、鋼や熱伝導性の合金材料を使用できる。Alternatively, the device may be permanently bonded to the heat transfer surface 42b. It may also include an insulating layer 99't-. The material suitable for this insulation layer is low temperature. Examples include glass, insulating plastic, and adhesive ceramic. against heat sink A metallic heat spreading layer 100 is added to the insulating layer 99 to ensure good thermal contact. In particular, a metal-insulator-metal sandwich consisting of multiple regions 42b-99-100 It is desirable to form a tsuchi structure 101. This metal heat diffusion layer 100 is Edge layer 99f: protects from abrasion and punctures and facilitates installation by the user . This sandwich structure 101 has terminal members 47 and 5 on the surface 42a of the terminal member 41. 3. When installed, it can also be made of similar materials. As a heat diffusion material Copper, aluminum, steel and thermally conductive alloy materials can be used.

200〜250Aの電流容量の装置の好適実施例においては、端子部材41と4 7は106インチ(o、tscm)の銅で形成され、端子部材&と制御ないしは 信号端子間は0603インチ(0,08am)の鋼で形成される。便宜的に、信 号端子58を端子部材47の一部として0.06インチ(0,15cm)の銅で 形成し、0.03インチ(0,08am )に薄くすることもできる。好適には 、銅にニッケルメッキが施されるが、必須の事項ではない。アルミニウムや鋼あ るいは金属の組合せ等地の導電性材料を使用してもよい。In a preferred embodiment for a device with a current capacity of 200-250 A, terminal members 41 and 4 7 is made of 106 inches (o, tscm) copper and has terminal members & control or The signal terminals are made of 0.603 inch (0.08 am) steel. For convenience, trust The terminal 58 is made of 0.06 inch (0.15 cm) copper as part of the terminal member 47. It can also be formed and thinned to 0.03 inches (0.08 am). Preferably , nickel plating is applied to the copper, but this is not required. aluminum or steel Other conductive materials such as metals or combinations of metals may be used.

絶縁手段ωと61は、所定厚み、典型的には10ミル(0,025am)の誘電 性粘着材料から構成される。プラスチック含浸ガラスが好適であるが、ガラスや 粘着性誘電材料、あるいは異なる厚み(例えば3〜60ミル; O,OS〜0. 15am)を使用してもよい。The insulating means ω and 61 are dielectric of a predetermined thickness, typically 10 mils (0,025 am). Constructed from adhesive material. Plastic-impregnated glass is preferred, but glass or Adhesive dielectric materials or different thicknesses (e.g. 3 to 60 mils; O, OS to 0. 15am) may be used.

装置(資)は次のようにして製造される:銅等の打抜きやエツチングにより、は ぼ第3図に示すような形状の端子部材41 、47及び田が形成される。これら の部品は好適にはニッケルメッキが施される。半導体チップ例や付加的なもの田 と6が、慣用手法によシ第1の端子部材41の平坦部42aにボンディングされ る。この端子部材41は、アラインメント用治臭内に設置される。端子部材47 と団に誘電性の粘着材料のプリフォームωと61が形成され、これがアラインメ ント治具内の端子部材41と貼り合わせられる。上記誘電性の粘着材料としてエ ポキシ含浸ガラスを使用できるが、セラミック、低温ガラスその他の材料を単独 であるいは有機接着剤と併用しても十分な結果が得られる。慣用のワイヤボンド によって、半導体チップの種々の箇所を端子部材に電気的に接続する。慣用のダ イ被覆が施され、完成アセンブリがモールド空胴内に挿入される。パッケージ中 に端子部材4】の面42bの下方にプラスチック材料が入シ込まないよう、モー ルド空胴の面に面42bが強く押圧される。最終製品において端子部材41の伝 熱面42bがプラスチック本体81の底面92かられずかな量、典型的には2ミ ル(0,005am)だけ突出するように、伝熱面42bの形状に適合されてい るモールド空胴内でわずかの押下ばか行なわれる。The device (material) is manufactured in the following manner: by punching or etching copper, etc. Terminal members 41, 47 and fields having shapes as shown in FIG. 3 are formed. these The parts are preferably nickel plated. Examples of semiconductor chips and additional products and 6 are bonded to the flat portion 42a of the first terminal member 41 by a conventional method. Ru. This terminal member 41 is installed within the odor control for alignment. Terminal member 47 Preforms ω and 61 of dielectric adhesive material are formed in the group, and this is used as an alignment member. and the terminal member 41 in the terminal jig. As the dielectric adhesive material mentioned above, Poxy impregnated glass can be used, but ceramic, low temperature glass and other materials alone Satisfactory results can be obtained with or in combination with organic adhesives. conventional wire bond various locations on the semiconductor chip are electrically connected to the terminal members. customary da A coating is applied and the completed assembly is inserted into the mold cavity. in the package To prevent plastic material from entering below the surface 42b of the terminal member 4, The surface 42b is strongly pressed against the surface of the mold cavity. The transmission of the terminal member 41 in the final product The heating surface 42b is a small amount, typically 2 mm, from the bottom surface 92 of the plastic body 81. It is adapted to the shape of the heat transfer surface 42b so that it protrudes by the length (0,005 am). A slight push is made within the mold cavity.

このアセンブリは周知の手法で、好適にはガラス充填エポキシやポリイミド等の 強化プラスチック材料でパッケージ化される。低温ガラスやセラミック等の他の 材料も使用できる。パッケージ化終了後、結合用ナツト羽を保持する便宜上、電 力端子が形成される。チップの装着、端子部材の組立てや形成を上述のものとは 異なる順序で行なってもよいことは、当業者に容易に理解できよう。例えば、端 子部材41 、47や53ヲ、組立ての前又は後で、第3図に示すような形状と することもできる。This assembly is performed using well-known techniques, preferably using glass-filled epoxy, polyimide, etc. Packaged in reinforced plastic material. Other materials such as low temperature glass and ceramics Materials can also be used. After packaging is completed, an electric wire is used to hold the nut wings for binding. A power terminal is formed. What is the above-mentioned method for mounting the chip, assembling and forming the terminal member? It will be readily apparent to those skilled in the art that different orders may be used. For example, the edge The child members 41, 47 and 53 are shaped as shown in Fig. 3 before or after assembly. You can also.

装置の特性や機能の変更に際し、チップ自体を設計し直すことなく、装置(資) 内に装着すべき半導体チップや他の素子の個数、寸法、形状や特性を変更できる という点において、以上開示した方法と構造が極めて柔軟なものであることが当 業者に明らかであろう。これによシ、大きな柔軟性と製造上の便宜が与えられる 。When changing the characteristics or functions of a device, the device (capital) can be changed without redesigning the chip itself. The number, dimensions, shape, and characteristics of semiconductor chips and other elements to be installed inside the device can be changed. In this respect, it is natural that the method and structure disclosed above are extremely flexible. It will be obvious to the business operator. This provides great flexibility and manufacturing convenience. .

第5A図乃至5B図は、バス接続と制御信号端子の配列の便宜を図るための本発 明の半導体電力装置の配列に関し、種々の指針を例示している。第5A図は、大 電流電力端子121 、122と制御端子123 、124を育する半導体装置 120が、バスパー131を介して類似の装置126に、更にバスパー130を 介して類似の装置132に接続されている状態を示す平面図である。端子121 ゜122は、横方向の間隔142 、143だけ離間されている。Figures 5A and 5B are diagrams of the present invention for convenience of bus connections and arrangement of control signal terminals. Various guidelines are exemplified regarding the arrangement of semiconductor power devices in the United States. Figure 5A shows the large A semiconductor device that grows current power terminals 121 and 122 and control terminals 123 and 124 120 to a similar device 126 via buspar 131, which in turn connects buspar 130 to a similar device 126. FIG. 3 is a plan view showing the connection to a similar device 132 via the device. Terminal 121 122 are separated by a lateral spacing 142, 143.

装置120は制御信号端子123 、124 i右側に向けて設置されている。The device 120 is installed toward the right side of the control signal terminals 123 and 124i.

装置126は上側に向いた制御信号端子を有している。第5B図乃至第5D図に おいて、装置120の向きは固定され、一方、類似の装置127乃至129は可 能な向きを例示するため90°づつ回転されている。Device 126 has an upwardly oriented control signal terminal. Figures 5B to 5D In this case, the orientation of device 120 is fixed, while similar devices 127-129 can be It has been rotated by 90 degrees to illustrate possible orientations.

バスパー130乃至141は、異なる向きの装置を接続するために可能な種々の 方法を例示している。電力端子121 、122が装置の対角線上に対称に配置 され、かつ142と143の寸法が等しい場合には、装置が90’づつ回転され るにつれて端子121 、122は次々と矩形の隅をD図の配列においては装置 i 1800回転させるだけで、標準のバスパー配列に適合せしめられ、大電流 電力す−ドの双方が2本のバスバーの双方に接触せ′しめられる。寸法142と 143が等しくない場合には、固定されたバス配列に対して電力端子を入換える ために180°の回転が必要になる。Buspars 130-141 provide a variety of possibilities for connecting devices with different orientations. exemplifies the method. Power terminals 121 and 122 are arranged symmetrically on the diagonal of the device and the dimensions of 142 and 143 are equal, then the device is rotated by 90'. Terminals 121 and 122 are connected one after another to the corners of the rectangle in the arrangement shown in Figure D. i Just by rotating 1800 rpm, it can be adapted to the standard busbar arrangement and generates high current. Both power boards are brought into contact with both of the two busbars. Dimensions 142 and If 143 are not equal, swap the power terminals for the fixed bus arrangement. This requires a 180° rotation.

本装置の設計に基づく他の重要な特徴は、第5B図に示すように、制御端子12 3と124が非対称的に配置されているため装置120と127が対向して配置 された場合に、装置120の制御端子が装置127のそれと互い違いになること にある。これによって各装置をよ)稠密なアレイ状に配置でき、所要空間を低減 できる。Another important feature of the design of the device is the control terminal 12, as shown in FIG. 5B. Since devices 3 and 124 are arranged asymmetrically, devices 120 and 127 are placed opposite each other. the control terminals of device 120 are alternated with those of device 127 when It is in. This allows each device to be arranged in a dense array, reducing space requirements. can.

上述したことから明らかなように、本発明に従って低コストの改良された電力用 半導体装置に関する方法と構造が提供されたが、これらはホットリードの最小限 の間隔に関するUnderwriters Laboratoriesの提案仕 様に適合するものであり、またこれらは設置と使用上の機械的便宜に関する大き な柔軟性を有するものであシ、これらは丈夫で工業的環境に適しておシ、これら は誘電性の粘着材料によって少数の部品から組立てることができるものであシ、 これらは端子部材がほぼ平行に配置されているためボンディング線の重なシを生 じないように複数の半導体装置の配置とボンディングを簡略化できるという点に おいて、複数の半導体チップの使用に適しておシ、またこれらは電力端子と信号 端子の電力レベルによる分離を提供しさらに各種端子の対称性と配置から装置の プレイを形成するうえでの多くの便宜を提供するものであり、またこれらは、一 体化された絶縁層と熱拡散層の使用によシあるいは絶縁性ワッシャにより、絶縁 性の装着手段を使用することなく外部ヒートシンクから簡便に絶縁される0以上 の本発明の説明から明らかなように、本発明の要旨の範囲内で種々の変形が当業 者にとって可能である。従って、そのような変形をすべて包含することが意図さ れている。As is clear from the foregoing, a low cost improved power supply according to the present invention Methods and structures have been provided for semiconductor devices that minimize hot leads. Underwriters Laboratories' proposed specifications regarding the spacing of They are suitable for all types of equipment, and they also have major advantages in terms of mechanical convenience for installation and use. These are durable and suitable for industrial environments; can be assembled from a small number of parts using a dielectric adhesive material, Since the terminal members are arranged almost parallel to each other, the bonding wires overlap. The advantage of this technology is that it can simplify the placement and bonding of multiple semiconductor devices without causing problems. It is suitable for the use of multiple semiconductor chips, and these also have power terminals and signal Provides isolation by power level of terminals and further improves the equipment's ability to use the symmetry and placement of various terminals. It provides many conveniences in shaping the play, and these are all Isolation can be achieved by using integrated insulation layers and heat spreading layers or by insulating washers. 0 or more that is conveniently isolated from external heat sinks without the use of external attachment means As is clear from the description of the present invention, various modifications can be made within the scope of the invention by those skilled in the art. It is possible for people to Accordingly, it is not intended to include all such variations. It is.

1 % 補正書の翻訳文提出書(特許法第184条7の第1項)昭a57年10月251 特許庁長官若杉和夫殿 り特許出願の表示 国際出願番号 PCT/US821001532発明の名称 多レベル・リードtVする大電流パッケージュ特許出願人 住 所 アメリカ合衆国イリノイ州60196 、シャンバーブ。1% Submission of translation of written amendment (Article 184, Paragraph 7, Paragraph 1 of the Patent Law) October 251, 1982 Mr. Kazuo Wakasugi, Commissioner of the Patent Office Display of patent applications International application number PCT/US821001532 Title of invention Patent applicant for high current package with multi-level read tV Address: Shambab, Illinois 60196, USA.

イースト・アルゴンフィン・ロード、 1303番名 称 モトローラ・インコ ーホレーテッド代表者 ラウナー、ビンセント ジョセフ国 籍 アメリカ合衆 国 本代理人 住 所 東京都豊島区南長崎2丁目5番2号請求の範囲 1、(補正)各々が平坦部、該平坦部から外側に延在された端子部並びに該端子 部及び前記平坦部を接続する階段部を備えた第1.第2及び第3の電極;前記第 2の電極の平坦部は前記第1の電極の平坦部よシ小面積でかつ該第1の電極の平 坦部の上方に位置するものであり; 前記第3の電極の平坦部は前記第2の電極の平坦部よシも小面積でかつ前記第1 の電極の上方に位置するものであり; 前記第2.第3の電極の平坦部の面積の和は前記#!lの電極の平坦部の面積以 下であってこれらの差し引きが残部を画成するものであシ;並びに、少くと本前 記第1の電極の前記平坦部の前記残部上に接触し、かつ前記第2.第3の電極に 接続される最小限1個の半導体チップ; を備え、 前記第1.第2の電極の端子部は対角的に対向して配置された半導体装置。East Algonfin Road, 1303 Name: Motorola Parakeet -Holated Representative Rauner, Vincent Joseph Nationality: United States of America Country Principal agent Address: 2-5-2 Minami-Nagasaki, Toshima-ku, Tokyo Claims 1. (Correction) Each includes a flat part, a terminal part extending outward from the flat part, and the terminal and a step portion connecting the flat portion. second and third electrodes; The flat part of the second electrode has a smaller area than the flat part of the first electrode, and the flat part of the second electrode has a smaller area than the flat part of the first electrode. It is located above the plateau; The flat part of the third electrode has a smaller area than the flat part of the second electrode, and the flat part of the third electrode has a smaller area than the flat part of the second electrode. located above the electrode; Said 2nd. The sum of the areas of the flat portions of the third electrode is #! The area of the flat part of the electrode of below, and these deductions define the remainder; and at least the original contacting the remaining portion of the flat portion of the first electrode; to the third electrode At least one semiconductor chip to be connected; Equipped with Said 1st. In the semiconductor device, the terminal portions of the second electrodes are arranged diagonally opposite each other.

2 (補正)前記第1.第2の電極の端子部の端部は前記半導体装置の上方を内 部に延在されるU字部材を形成し、該jg1.$2の端子部における前記第1゜ 第2の電極に対する外部からの接続は、前記第3の電極に対する外部からの接続 と離間されて妨害し合わない請求の範囲第1項記載の半導体装置。2 (Amendment) The above 1. The end of the terminal portion of the second electrode is located above the semiconductor device. forming a U-shaped member extending to the jg1. The first degree in the terminal part of $2 The external connection to the second electrode is the external connection to the third electrode. 2. The semiconductor device according to claim 1, which is separated from and does not interfere with each other.

λ (補正)パッケージ及び最小限2個の電流端子を有する半導体装置において : 前記最小限2個の電流端子の少くとも1個は前記パッケージの一部に平行にかつ これから所定量離間した平坦な端部を有しており; 該平坦な端部は装着手段が挿通される開口を画成しており;且つ 前記パッケージの一部は相補的な固着手段を一時的に保持するくぼみを画成して いる半導体装置。In a semiconductor device with a λ (correction) package and a minimum of two current terminals : At least one of the at least two current terminals is parallel to a portion of the package and having a flat end spaced a predetermined distance therefrom; the flat end defines an opening through which the attachment means is passed; and A portion of said package defines a recess for temporarily retaining complementary fastening means. semiconductor devices.

4、(補正)前記パッケージは略々矩形状であシ、且つ前記最小限2個の電流端 子は該パッケージの対角線上に配置せしめられている請求の範囲第3項記載の半 導体装置。4. (Correction) The package is approximately rectangular, and the minimum two current terminals are The half according to claim 3, wherein the child is arranged diagonally of the package. conductor device.

& (補正)前記最小限2個の電流端子の他方は前記パッケージの一部に平行で 且つここから所定量離間した平坦な端部を有し、且つ前記最小限2個の電流端子 の平坦な端部は略々同一平面上にある請求の範囲第3項記載の半導体装置。& (Correction) The other of the minimum two current terminals is parallel to a part of the package. and has a flat end portion spaced a predetermined distance therefrom, and the at least two current terminals 4. The semiconductor device according to claim 3, wherein the flat end portions of the semiconductor device are substantially coplanar.

& 前記パッケージから前記最小限2個の電流端子の少くとも一方とは異なる方 向に引出され、且つ平坦な端部とは同一平面上にない制御端子全史に備えた請求 の範囲第4項記載の半導体装置。& At least one of the minimum two current terminals from the package is different from at least one of the two current terminals. A claim for the entire history of the control terminal that is pulled out in the direction and is not flush with the flat end. 4. The semiconductor device according to item 4.

7、第1の端子部材; 該第1の端子部材上に第1の絶縁手段によって配置された第2の端子部材; 前記第1の端子部材上に第2の絶縁手段によって配置され且つ前記第2の端子部 材から離間されている第3の端子部材; 前記離間された第2.第3の端子部材に近接した前記第1の端子部材上のボンデ ィング領域:該ポンディング領域上に装着された最小限1個の半導体チップ; 該最小限1個の半導体チップを前記第1.第2及び第3の端子部材に電気的に結 合させる接続手段を備え、前記第1の端子部材は第1の電力端子を備え、前記第 2の端子部材は第2の電力端子を備え、且つ前記第3の端子部材は第1の信号端 子を備えた半導体電力装置。7. First terminal member; a second terminal member disposed on the first terminal member by a first insulating means; a second terminal portion disposed on the first terminal member by a second insulating means; a third terminal member spaced apart from the material; The spaced apart second. a bond on the first terminal member adjacent to the third terminal member; bonding area: at least one semiconductor chip mounted on the bonding area; The minimum one semiconductor chip is placed in the first. electrically connected to the second and third terminal members; the first terminal member includes a first power terminal, and the first terminal member includes a first power terminal; The second terminal member includes a second power terminal, and the third terminal member includes a first signal terminal. Semiconductor power equipment with children.

& (補正)前記ボンディング領域は、前記最小限1個の半導体チップを装着す るのに十分な幅及び2個又はこれ以上の半導体チップを装着するのに十分な長さ f:肩するほぼ矩形状であシ、更に前記離間された第2.第3の端子部材間に装 着された複数の半導体チップを備え、前記各半導体チップの第1の接続領域が前 記第3の端子部材に接続可能であると共に前記各半導体チップの第2の接続領域 が前記第2の端子部材に接続可能であるような請求の範囲第7項記載の半導体電 力装置。& (Correction) The bonding area is the area where the at least one semiconductor chip is attached. and long enough to mount two or more semiconductor chips. f: It has a substantially rectangular shape with shoulders, and the spaced apart second .f. installed between the third terminal member. a plurality of semiconductor chips mounted on the semiconductor chip, the first connection region of each of the semiconductor chips being in the front; a second connection region of each semiconductor chip that is connectable to the third terminal member; The semiconductor electrode according to claim 7, wherein the semiconductor terminal is connectable to the second terminal member. power device.

9、(補正)前記第1.第2の絶縁手段はそれぞれ第1、第2の所定厚みのプラ スチック含浸ガラスから成る請求の範囲第7項記載の半導体電力装置。9. (Amendment) The above 1. The second insulating means each have a first and a second predetermined thickness. 8. A semiconductor power device as claimed in claim 7 comprising a stick of impregnated glass.

10、(補正)外部接続部を有する第1.第2及び第3の端子部材を形成し; 前記第1の端子部材の2個の主面のうちの第1の主面上のボンディング領域に最 小限1個の半導体チップを結合させ: 前記第1の端子部材上の前記ボンディング領域の第1の側に、前記第1の絶縁手 段によって、前記第2の端子部材の組立てを行ない; 前記第1の端子部材上の前記ボンディング領域の第2の側に、前記第2の絶縁手 段によって、前記第3の端子部材の組立てを行ない: 前記半導体チップの第1.第2の領域を互いに交差させることなく前記第2.第 3の端子部材の各々に接続し; 前記第1の端子部材の2個の主面のうちの第2の主面及び前記各端子部材の前記 外部接続部が露出させて、前記最小限1個の半導体チップ及び前記各端子部材を パッケージし;且っ 外部結合用ナラトラ可動的に保持するように前記各外部接続部を所定位置に形成 する電力用半導体装置の製造方法。10. (Correction) The first one having an external connection part. forming second and third terminal members; The bonding area on the first main surface of the two main surfaces of the first terminal member is Combine a minimum of one semiconductor chip: the first insulating hand on a first side of the bonding area on the first terminal member; assembling the second terminal member in stages; the second insulating hand on the second side of the bonding area on the first terminal member; Assembling the third terminal member in stages: The first part of the semiconductor chip. The second.. without intersecting the second regions. No. connected to each of the terminal members of 3; The second main surface of the two main surfaces of the first terminal member and the second main surface of each of the terminal members. The at least one semiconductor chip and each of the terminal members are connected to each other with the external connection portion exposed. package; and Form each external connection in place to movably hold the external connection A method for manufacturing a power semiconductor device.

11、(補正)前記第1.第2の組立て工程は、第1゜第2の絶縁手段として各 々第1.第2のプラスチック含浸ガラスを用いて行なわれる請求の範囲第10項 記載の電力用半導体装置の製造方法。11. (Amendment) The above 1. The second assembly process involves assembling each of the first and second insulation means. 1st. Claim 10 made using a second plastic-impregnated glass A method of manufacturing the power semiconductor device described above.

12、(補正)前記結合工程は、最小限2個の半導体チップを用いて行なわれる 請求の範囲第11項記載の電力用半導体装置の製造方法。12. (Correction) The bonding process is performed using at least two semiconductor chips. A method for manufacturing a power semiconductor device according to claim 11.

国際調査報告international search report

Claims (1)

【特許請求の範囲】[Claims] 1. 各々が平坦部、該平坦部から外側に延在された端子部並びに該端子部及び 前記平坦部を接続する階段部を備えた第1.第2及び第3の電極:前記第2の電 極の平坦部は前記第1の電極の平坦部より小面積でかつ該第1の電極の平坦部の 上方に位置するものであシ: 前記第3の電極の平坦部は前記第2の電極の平坦部よシも小面積でかつ前記第1 の電極の上方に位置するものであシ: 前記第2.第3の電極の平坦部の面積の和は前記第1の電極の平坦部の面積以下 であってこれらの差し引きが残部を画成するものであシ;並びに、少くとも前記 第1の電極の前記平坦部の前記残部上に接触し、かつ前記第2.第3の電極に接 続される最小限1個の半導体チップ; を備え、 前記第1.第2の電極の端子部は直径的に対向して配置され九半導体装置。 2 前記第1.第2の電極の端子部の端部は前記半導体装置の上方を内部に延在 されるU字部材を形成し、該第1.第2の端子部に対する外部からの接続は、前 記第3の端子に対する外部からの接続と離間されて妨害し合わない請求の範囲第 1項記載の半導体装置。 λ パッケージ及び最小限2個の電流端子t−Wする半導体装置において: 前記電流端子の少くとも1個は前記パッケージの一部に平行にかつこれから所定 量離間した平坦な端部t−有してお夛; 該平坦な端部は装着手段が挿通される開口を画成しており:且つ 前記パッケージの一部は相補的な固着手段を一時的に保持するくぼみを画成して いる半導体装置。 表 前記パッケージの一部に平行に且つこれから所定量離間した平坦な端部を宥 する少くとも2個の電流端子を更に備え、且つ該平坦な端部はほぼ同一平面上に ある請求の範囲第3項記載の半導体装置。 & 前記電流端子の少くとも1個とは異なる方向に前記パッケージから出現し、 且つ前記平坦な端部とは同一平面上にない制御端子を備えた請求の範囲第4項記 載の半導体装置。 & 前記各電流端子は前記パッケージの最長端部に近接して配置された請求の範 囲第3項記載の半導体装置。 7、第1の端子部材: 該第1の端子部材上に第1の絶縁手段によって配置された第2の端子部材; 前記第1の端子部材上に第2の絶縁手段によって配置され且つ前記第2の端子部 材から離間されている纂3の端子部材: 前記離間された第2.第3の端子部材間の前記第1の端子部材上のボンディング 領域; 該ボンディング領域に熱的に結合され九最小限1個の半導体チップ; 該最小限1個の半導体チップを前記第1.第2及び第3の端子部賃に電気的に結 合させる接続手段を備え、前記第1の端子部材は第1の電力端子を備え、前記第 2の端子部材は第2の電力端子を備え、且つ前記第3の端子部材は第1の信号端 子を備えた半導体電力装置。 & 前記ボンディング領域は、前記最小限1個の半導体チップ含装着するのに十 分な幅及び2fa又はこれ以上の半導体チップを装着するのに十分な長さtVす るほぼ矩形状であシ、更に前記離間された第2゜第3の端子部材間に装着された 複数の半導体チップを備え、前記各半導体チップの第1の接続領域が前記第3の 端子部材に接続可能であると共に前記各半導体チップの第2の接続領域が前記第 2の端子部材に接続可能であるような請求の範囲第17項記載の半導体電力装置 。 東 前記第1.第2の絶縁手段は所定厚みのプラスチック含浸ガラスから成る請 求の範囲第7項記載の半導体電力装置。 10、外部接続St肩する第1.第2及び第3の端子部材を形成し: 前記第1の端子部材の2個の主面のうちの第1の主面上のボンディング領域に最 小限1個の半導体チップを結合させ: 前記ボンディング領域の第1の側止に設置され次第1の所定厚みの第1の絶縁手 段によって前記第1の端子部材に前記第2の端子部材を組立て;前記ボンディン グ領域の第2の側に設置され次第2の所定厚みの第2の絶縁手段によって前記第 1の端子部材に前記第3の端子部材を組立て;前記半導体チップの第1.第2の 領域を互いに交差させることなく前記第2.第3の端子部材の各々に接続し; 前記第1の端子部材の2個の主面のうちの第2の主面及び前記各端子部材の前記 外部接続部が露出するように、前記最小限1個の半導体チップ及び前記端子部材 をパッケージし;且つ 前記外部接続部を所定位置に形成した電力用半導体装置の製造方法。 11、前記第1.第2の絶縁手段は各々I11.第2のグラスチック含浸ガラス 材料から成シ、且つ前記第1゜第2の所定厚みは該第1.@2のプラスチック含 浸ガラス材料の厚みによってほぼ決定される請求の範囲第1O項記載の電力用半 導体装置の製造方法。 認、前記結合工程は同一ウェーハから選択された同種の最小限2個の半導体チッ プを使用して行なわれる請求の範囲第10項記載の電力用半導体装置の製造方法 。1. Each includes a flat part, a terminal part extending outward from the flat part, and the terminal part and A first section including a step section connecting the flat section. Second and third electrodes: the second electrodes The flat part of the pole has a smaller area than the flat part of the first electrode, and the flat part of the first electrode has a smaller area than the flat part of the first electrode. Those located above: The flat part of the third electrode has a smaller area than the flat part of the second electrode, and the flat part of the third electrode has a smaller area than the flat part of the second electrode. The one located above the electrode: Said 2nd. The sum of the areas of the flat parts of the third electrode is less than or equal to the area of the flat parts of the first electrode. and these deductions shall constitute the balance; and at least contacting the remaining portion of the flat portion of the first electrode; Connected to third electrode Minimum of one semiconductor chip connected; Equipped with Said 1st. The terminal portions of the second electrodes are arranged diametrically opposite each other in the semiconductor device. 2 The above 1. The end of the terminal portion of the second electrode extends inward above the semiconductor device. forming a U-shaped member in which the first . For external connections to the second terminal section, Claim No. 3, which is separated from the external connection to the third terminal and does not interfere with each other. The semiconductor device according to item 1. In a semiconductor device with a λ package and a minimum of two current terminals t-W: At least one of said current terminals is parallel to and predetermined from a portion of said package. have flat ends spaced apart; the flat end defines an opening through which the attachment means is passed; and A portion of said package defines a recess for temporarily retaining complementary fastening means. semiconductor devices. Table: A flat end parallel to and spaced a predetermined distance from the part of the package. further comprising at least two current terminals, and the flat ends are substantially coplanar. A semiconductor device according to claim 3. & emerging from the package in a direction different from the at least one of the current terminals; Claim 4, further comprising a control terminal that is not on the same plane as the flat end. Semiconductor device on board. & Each of the current terminals is disposed close to the longest end of the package. 3. The semiconductor device according to item 3. 7. First terminal member: a second terminal member disposed on the first terminal member by a first insulating means; a second terminal portion disposed on the first terminal member by a second insulating means; Terminal member of group 3 separated from the material: The spaced apart second. Bonding on the first terminal member between third terminal members region; a minimum of one semiconductor chip thermally coupled to the bonding region; The minimum one semiconductor chip is placed in the first. electrically connected to the second and third terminal parts. the first terminal member includes a first power terminal, and the first terminal member includes a first power terminal; The second terminal member includes a second power terminal, and the third terminal member includes a first signal terminal. Semiconductor power equipment with children. & The bonding area is large enough to contain at least one semiconductor chip. The width of the tV is sufficient and the length is sufficient to mount a semiconductor chip of 2fa or more. It has a substantially rectangular shape, and is further mounted between the spaced apart second and third terminal members. a plurality of semiconductor chips, the first connection region of each semiconductor chip being connected to the third connection region; The second connection region of each semiconductor chip is connectable to the terminal member, and the second connection region of each semiconductor chip is connected to the terminal member. 18. The semiconductor power device according to claim 17, which is connectable to the second terminal member. . East 1st above. The second insulating means consists of a plastic-impregnated glass of a predetermined thickness. The semiconductor power device according to claim 7. 10. External connection St shoulder 1st. forming second and third terminal members; The bonding area on the first main surface of the two main surfaces of the first terminal member is Combine a minimum of one semiconductor chip: A first insulating hand having a predetermined thickness is installed on the first side stop of the bonding area. assembling the second terminal member to the first terminal member by steps; said second insulating means having a second predetermined thickness is placed on a second side of the recording area; Assemble the third terminal member to the first terminal member of the semiconductor chip; second The second. without intersecting the regions. connected to each of the third terminal members; The second main surface of the two main surfaces of the first terminal member and the second main surface of each of the terminal members. the at least one semiconductor chip and the terminal member so that the external connection portion is exposed; package; and A method of manufacturing a power semiconductor device in which the external connection portion is formed at a predetermined position. 11. Said No. 1. The second insulating means are each I11. Second glass impregnated glass made of a material, and the first and second predetermined thicknesses are the same as the first and second predetermined thicknesses. Contains plastic @2 The power half according to claim 1O, which is substantially determined by the thickness of the immersed glass material. Method of manufacturing a conductor device. The bonding process is performed by bonding at least two semiconductor chips of the same type selected from the same wafer. The method for manufacturing a power semiconductor device according to claim 10, which is carried out using a .
JP57500924A 1981-02-07 1982-02-05 High current package with multi-level leads Pending JPS58500187A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US000000238799 1981-02-07
US23879981A 1981-02-27 1981-02-27

Publications (1)

Publication Number Publication Date
JPS58500187A true JPS58500187A (en) 1983-02-03

Family

ID=22899344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57500924A Pending JPS58500187A (en) 1981-02-07 1982-02-05 High current package with multi-level leads

Country Status (5)

Country Link
EP (1) EP0076802A4 (en)
JP (1) JPS58500187A (en)
IT (1) IT1156238B (en)
MX (1) MX150708A (en)
WO (1) WO1982002980A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR8400122A (en) * 1983-01-12 1984-08-21 Allen Bradley Co SEMICONDUCTOR MODULE AND PERFECTED SEMICONDUCTOR PACKAGE
JPS59172759A (en) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp Gate turn off thyristor module
FR2553231B1 (en) * 1983-10-10 1988-07-08 Thomson Csf DOUBLE SWITCH FOR INVERTERS, ENCAPSULE IN HOUSING WITH PLANAR EXTERNAL PIN
IT1222152B (en) * 1987-07-28 1990-09-05 Sgs Microelettronica Spa DEVICE WITH MORE PLATES OF MATERIAL IN METAL AND RESIN CONTAINER
EP0609432A4 (en) * 1992-08-24 1995-03-01 Arthur H Iversen Power semiconductor packaging.
DE4446566A1 (en) * 1994-12-24 1996-06-27 Telefunken Microelectron Multipole, surface-mountable, electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432075A (en) * 1977-08-15 1979-03-09 Nec Corp Semiconductor device
JPS5550650A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106052A (en) * 1975-04-19 1978-08-08 Semikron Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Semiconductor rectifier unit having a base plate with means for maintaining insulating wafers in a desired position
JPS5271625A (en) * 1975-12-10 1977-06-15 Semikron Gleichrichterbau Semiconductor rectifier device
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4394530A (en) * 1977-09-19 1983-07-19 Kaufman Lance R Power switching device having improved heat dissipation means
US4246697A (en) * 1978-04-06 1981-01-27 Motorola, Inc. Method of manufacturing RF power semiconductor package
DE2819327C2 (en) * 1978-05-03 1984-10-31 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Semiconductor module
US4204248A (en) * 1978-11-20 1980-05-20 General Electric Company Heat transfer mounting arrangement for a solid state device connected to a circuit board
US4278990A (en) * 1979-03-19 1981-07-14 General Electric Company Low thermal resistance, low stress semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432075A (en) * 1977-08-15 1979-03-09 Nec Corp Semiconductor device
JPS5550650A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
EP0076802A1 (en) 1983-04-20
IT8247859A0 (en) 1982-02-24
EP0076802A4 (en) 1984-12-11
WO1982002980A1 (en) 1982-09-02
IT1156238B (en) 1987-01-28
MX150708A (en) 1984-06-29

Similar Documents

Publication Publication Date Title
JP3011510B2 (en) Semiconductor device having interconnected circuit board and method of manufacturing the same
US6078501A (en) Power semiconductor module
US4763188A (en) Packaging system for multiple semiconductor devices
US8466541B2 (en) Low inductance power module
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US5648679A (en) Tape ball lead integrated circuit package
US4518982A (en) High current package with multi-level leads
US20040217471A1 (en) Component and assemblies with ends offset downwardly
TW200425462A (en) Integrated circuit assembly
EP0183724B1 (en) Integrated circuit package
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JPH01166543A (en) Vlsi package
EP0590986A1 (en) Lead-on-chip inner lead bonding lead frame, bonding method and apparatus
JP2002506289A (en) Semiconductor device having a large number of semiconductor chips
KR970703617A (en) A HIGH DENSITY INTEGRATED CIRCUIT ASSEMBLY COMBINING LEADFRAME LEADS WITH CONDUCTIVE TRACES
US5625228A (en) High performance semiconductor package with area array leads
JPS58500187A (en) High current package with multi-level leads
EP0924845A2 (en) Power semiconductor module
JP4208490B2 (en) Semiconductor power module and manufacturing method thereof
US4589195A (en) Method of fabricating a high current package with multi-level leads
US6211564B1 (en) Integrated circuit package having stepped terminals
JPS62134957A (en) Semiconductor device
JP2544272Y2 (en) Hybrid integrated circuit
JPH0447963Y2 (en)
KR970001890B1 (en) Semiconductor device having an interconnecting circuit board