JPS5848909B2 - 液晶マトリクス表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明はマトリクス方式による文字あるいは画像を行な
うためのパネル構造とそのパネルを用いた表示装置に関
する。

マトリクス表示装置は、液晶、ＥＬ１プラズマ等を表示
体とした表示パネルを利用している。

従来の７１・リクス表示装置の表示パネル構戊を第１図
ａ，ｂに示す。

同図において２枚のガラス基板１はスペーサ２でへだて
られ中間に液晶あるいはＥＬ等の表示体３を含んでいる
。

またガラス基板１にはそれぞれ透明な行電極Ｘ１〜Ｘ５
と列電極￥１（Ｙ１〜Ｙ５）を設けであり、両者の交叉
部分が画素１１〜５５となる。

この表示パネルは線順次方式で１駆動する。

すなわち、初めに行電極Ｘ１を選択し、画素１１〜１５
のどの部分を光らせるかをそれぞれ列電極Ｙ１〜￥５に
加える信号により制御する。

次の期間には行電極Ｘ２を選択し、画素２１〜２５のど
の部分を光らせるかを同様に制御する。

以下同様にしてＸ３，Ｘ４，Ｘ，の選択に対し、夫々Ｙ
，〜Ｙ５の電圧を制御する。

Ｘ５までで一画面の走査が完了する。

このような方法では一画素が光る期間が全体の百（一般
に画素行数をＭとすｌ ればｎ）になるため、画面の明るさが暗くなり、コント
ラスト比が低下するという欠点がある。

この対策として多重マトリクス方式と呼ばれる表示方式
が提案されている。

第２図はこの多重マトリクス方式の表示パネルの一例を
示すもので、４重マトリクスを例に取って示したもので
ある。

同図において、行電極Ｘ１，Ｘ２、・・・・・・は第１
図の４倍の幅であり、４行の画素１１Ａ〜１１Ｄ等と対
向している。

また画素１１Ａ，２１Ａ、・・・・・・が同一の列電極
ＹＩＡに、１１Ｂ，２１Ｂ，・・・・・・がＹＩＢにと
いうように接続されている。

この４種マトリクス方式の表示パネルにおいては、行電
極Ｘ１を選択している間にＹＩＡ ＹＩＢ ＹＩＯ
ＹＩＤＹ２Ａ Ｙ２Ｂ Ｙ２０ Ｙ２Ｄ ｓ
・・・・・・に信号を加えることにより４行の画素の明
るさを同時に制御できる。

したがって画素の総行数が第１図の方式（以下単純マト
リクス方式と呼ぶのと同一の場合は一画素が光る期間を
４倍にでき、これに伴って画面の明るさおよびコントラ
スト比が４倍になる。

しかしながら、第２図の表示パネルにおいては、列電極
ＹｔＡを画素１１Ａ，２１Ａ・・・・・・に接続する所
（ ＹＩＤ Ｉ Ｙ２Ａ％・・・・・・についても同様
）で列電極Ｙ１Ｂを飛び越える必要がある。

このためには、その部分において、ガラス板上に導体と
絶縁体の多層構造を作る必要がある。

このため、製造が困難で高価になるという欠点があった
。

このため考えられたのが第３図に示す如き多重マｌ−
ＩＪクス方式の表示パネルである。

図を見れば明らかなように、この例では電極の立体交叉
を避けて平面的構造を可能としている。

同図は３重マトリクス方式の表示パネルの例であり、第
２図と同一記号は同一物を示す。

この例においては、電極が交叉するのをなくすため列電
極ＹｔＢが画素１１Ｂと２１Ｂを接続するに当り、画素
１１Ｃの左側を通過してから画素２１Ａの右側を迂回し
て画素２１Ｂに達するように構或される。

しかし、この例においては列電極の径路が複雑となり、
配線のために面積を多くとってしまう。

従って、画素として使用できる面積が少なくなり、表示
パネルの平均輝度が低下してしまう。

これでは多重マトリクスにした意味がなくなるばかりで
なく、製作が困難であるという欠点を有する。

本発明の目的は、多重マトリクス方式において電極の立
体交叉や迂回の必要がなく、製造の容易な構造の表示パ
ネルを提供すること、およびそのパネルを用いた表示装
置を提供することにある。

なお、２重マｌ− ＩＪクス方式は、第２図において１
１Ａ，１ １Ｄ等を取除き、１１Ｂ，ＩＩＣ等のみを
残した構造（あるいは第３図において１１Ｂ等を取除き
、１１Ａ，１１Ｃ等のみを残した構造）となり、立体交
叉や迂回が本質的に不必要となる。

従って、本発明による効果は少ない。

しかし、本発明の思想が適用できないというものではな
い。

本発明の特徴は列電極を画素に接続する順序を行電極ご
とに反転させた構造の表示パネルとしたこと、およびこ
れに伴なって，駆動信号の印加順序も反転させる如く表
示装置を構威した点にある。

次に本発明を実施例により詳細に説明する。

第４図は３重マトリクス方式の表示装置に適用される本
発明による表示パネルの構造を示す図である。

この図において、第２図および第３図と同一記号は同一
の機能を有する機器を示す。

第４図において、列電極ＹｔＡと接続する画素をＩＩＡ
、２１Ａ，３１Ａ１・・・・・・とし、ＹＩＢと接続す
る画素を１１Ｂ，２１Ｂ、・・・・・・とする。

またＹＩ Ｏと接続する画素を１ １ Ｃ ， ２ １
Ｃ，・・・・・・とする。

第２列目以降のＹ２Ａ、・・・・・・と１２Ａ１・・・
・・・等は第１夕１泪と同様である。

図を見れば明らかなように、行電極Ｘ１に対向する画素
は上から下へ１ １Ａ，１ １Ｂ，１ １Ｃの順に並ん
でいるが、Ｘ２に対向する部分での画素は２１Ｃ，２１
Ｂ，２１Ａと第３図の従来例と逆の順序で並べてある。

行電極Ｘ３以下も同様で、一般に奇数番目の行電極Ｘｉ
に対向ずる画素はｉｊＡ＋ｉｊＢ＋ｉｊＣ（ｉ＋ｊは整
数）・・・・・・の順に並べ、偶数番目の行電極Ｘｉに
対向する画素はｉ ｊＣ，ｉ ｊＢ，ｉ ｊＡの順に並
べる。

本方式を以下反転多重マトリクス方式と呼ぶ。

第５図は本発明の別の実施例であり反転４重マトリクス
方式の構造を示す図である。

同図において第２図から第４図と同一記号のものは同一
物を示す。

この場合も奇数番目の行電極Ｘｉに対向する画素をｉ
ｊＡ，ｉ ｊＢ＋ ｉ ｊＣ，ｉ ｊＤの順に並べたと
き、偶数番目の行電極Ｘｉに対向する画素をｉ ｊＤ＋
ｉ ｊｃｓ ｉ ｊＢ＋ ｉ ｊＡの順に並へる。

これを画素同志の接続に着目して一般的に述べると次の
ようになる。

一般にｎ重マトリクスにおいては任意の１行の行電極Ｘ
ｉに対向してｎ行の画素ｉｊｋ（ただしｋ＝Ａ，Ｂ，・
・・・・・，ｎ）が存在する。

ここで隣り合う行電極ＸｉとＸｉ ＋１に対向する画素
の接続にあたり、Ｘｉに対向する最初の行を構或する画
素（すなわちｉｊＡ）とＸｉ４−１に対向する最後の行
を構或する画素（すなわち（ｉ＋１）ｊｎ）とを接続し
、またＸｉに対向する２番目の行を構戊する画素（すな
わち萌Ｂ）はＸｉ ＋１に対向する最後から２番目の行
を構戊する画素（すなわち（ｉ＋１）ｊ（ｎ １））
と接続し、一般にＸ１に対向する第ｋ行を構或する画素
（すなわちｉｊｋ）はＸ ｉ−４− １に対向する最後
からｋ番目の行を構或する画素（すなわち（ｉ＋１）ｊ
Ｃｎ−ｋ＋１））と接続する。

上記構或によればｎが３以上の場合の多重マトリクス方
式においても画素間の接続線（列電極）を立体交叉させ
たり、迂回させる必要がないことは、以上の実施例より
明らかである。

さらに、上記接続法に従がえば行電極Ｘｉに対向する最
後の行を構或する画素と行電極Ｘｉ＋ｔに対向する最初
の行を構或する画素は常に接続されることになるので、
この２つの画素を一体にすることが可能である。

第４図における画素１１Ｃと２ＩＣ、あるいは２１Ａと
３１Ａ等および第５図における画素１１Ｄと２１Ｄ、あ
るいは２１Ａと３１Ａ等はこのように一体化した例であ
る。

従来の多重マＩ− ＩＪクス方式においては行電極に対
向する最後の行を構戊する画素（例えば第２図の１１Ｄ
）と次の行電極に対向する最初の行を構或する画素（例
えば第２図の２１Ａ）は電気的に接続されないので一体
化できない。

ところで、表示パネルの製作においては行電極Ｘｉのあ
るガラス板と列電極Ｙｊｋのあるガラス板の位置がある
程度ずれることは避けられないが、従来例では上下方向
の位置ずれにより、例えば画素２１Ａの上部が行電極Ｘ
２からはずれると画素の有効同積が減少する。

また位置ずれがさらに大きくなり画素２１Ａの上部が行
電極Ｘ１と重なるようになると、この部分が誤選択され
て発光し、画質が極端に劣化するという欠点がある。

これに対し、この例の如＜Ｘｉの最後の画素とＸｉ＋ｔ
の最初の画素を一体化した反転多重マト１，１クス方式
においては２枚のガラス板の位置ずれがあっても、例え
ば第４図においては画素１１Ｃと２ＩＣの面積比が変わ
るのみて、有効面積の減少やずれによる予定外の部分が
発光するなどの異常は起らないという長所もある。

次に第６図は本発明の反転多重マトＩＪクス方式による
表示パネルの別の実施例を示す図である。

同図において第２図〜第５図と同一記号のものは同一の
機能を有する機器を示す。

第４図と第５図の実施例では列電極を直線状とした例で
あり、これに伴なって画素が幾分左右にうねるため画質
がやや劣化するという欠点がある。

第６図はこれを避けるために列電極をいくらか曲げて、
画素を一直線状に並べたものである。

また同図では列電極と画素の接触面積を少なくして画素
の有効面積を増している。

ただし、この場合列電極と画素の接合部分を少なくし過
ぎると接続部の信頼性が低下するので、列電極と画素の
接合面積は大きくとるへきである。

さて、上述のごとき反転多重マｌ− ＩＪクス方式の表
示パネルにて表示を行なう場合、そのパネル駆動する回
路も、従来と変える必要がある。

次に、本発明に７１）かる第４図あるいは第６図の反転
３重マトリクス方式表示パネルを駆動する駆動回路の実
施例を説明する。

第７図は本発明にかかる表示パネルを駆動する駆動回路
のブロック図、第８図はその動作を説明するタイムヂャ
ート図である。

両図においてＶ，ＳＡ，ＷＡ等の信号名は一致させてあ
る。

第７図において、左端に示した映偉信号■，クロツクパ
ルスＷ１水平同期信号ＳＨは図示してないテレビジョン
信号発生回路（例えはテレビ受信機、テレビカメラ、Ｖ
ＴＲ等）から受け取る信号である。

映倫信号■は第８図に波形をパしたように画素の第１行
から順に送られ、１行ごとに水平同期信号ＳＨが含まれ
る。

同図の上部に付した番号は画素行数を示している。

従って、前述のＳＨはＶから水平同期信号のみを分離す
ることによって得られる。

また走査の基準となるクロツクパルスＷは、例えば約４
ＭＨｚのパルス例である。

映偉信号■は第７図に示すようにＡＤ変換器ＡＤＣによ
り数ビット（本例では仮に７ビットとする）のデジタル
映偉信号ＤＶに変換して３組のラインメモリＬＭＡ，Ｌ
ＭＢ，ＬＭＣに供給される。

また、クロツクパルスＷと水平同期信号ＳＨはタイミン
グ回路ＴＣの入力となる。

ＴＣの内部は後に詳しく説明するが、その出力として第
８図のようにクロツクパルスＷを画素の１行毎に分配し
た書込みパルスＷＡ，ＷＢ，ＷＣと画素の３行ごとのタ
イミングを示すリングカウンク出力ＳＣを発生する。

ＷＡ，ＷＢ，ＷＣはそれぞれ前述のラインメモリＬＭＡ
，ＬＭＢ，ＬＭＣに供給する。

また、ＳＣはすべてのラインメモＩＪＬＭＡ−ＬＭＣと
走査回路ＳＸに供給される。

各ラインメモＩＪＬＭＡ−ＬＭＣは書込みパルスＷＡ−
ＷＣによって前述のデジタル映偉信号ＤＶを内部に記憶
する。

この例においては映像信号■の第１行目の期間は書込み
パルスＷＡのみが発生しているので第１行目の映像信号
はラインメモリＬＭＡに書込まれる。

同様にして第２行目はＬＭＢに、第３行目はＬＭＣに書
込まれる。

なお各ラインメモＩＪＬＭＡ−ＬＭＣの記憶容量は表示
する画素の列数に等しい語数であり、本例では仮に４０
０語（例えば１語は７ビット）とする。

各ラインメモＩＪＬＭＡ−ＬＭＣは書込みが終った後、
・リングカウンタＲＣの出力ＳＣの後端に同期して４０
０語を同時にラインメモリ出力ＬｔＡ〜Ｌ４００ＡＬｔ
Ｂ −Ｌ４ｏｏＢ ，−Ｌ１０−Ｌ４０００に出力する
ＯこれらラインメモリＬＭＡ−ＬＭＣの出力は３Ｈ（Ｈ
は１行の走査期間）毎に変化し、ラインメモリの書込中
でも値が保持される構或になっている。

３組の変調器ＤＹＡ，ＤＹＢ，ＤＹＣはそれぞれ４００
語×７ビットの該ラインメモリ出力を入力して例えば第
４図に示す如き表示パネルＤＰの列電極ＹＩＡ〜Ｙ４０
０Ａ・ＹｔＢ〜Ｙ４０ＯＢ・ＹｔＯ〜Ｙ４０００に明る
さの制御する信号を印加する。

変調器ＤＭＡ−ＤＹＣの出力波形は表示パネルに用いる
表示体の種類（液晶、ＥＬ，プラズマ等）によって異な
るが、これらは十分公知であるのでここでは説明を省略
する。

以上の説明で明らかなように、ラインメモリＬＭＡ，Ｌ
ＭＢ ，ＬＭＣにそれぞれ第１行〜第３行の映像信号が
書込まれた直後の３Ｈの間はＹｔＡ〜Ｙ４００Ａに第１
行目の映像信号に対応する変調信号が印加される。

この様子を第８図でＹＩＡを例にとり図示した。

図中の数字は映像信号■に付した行数を示す数字に対応
している。

同様にＹｔＢ等には第２行目に、Ｙ１０等には第３行目
に対応する変調信号が印加される。

また走査回路ＳＸは前述のリングカウンタＲＣの出力Ｓ
Ｃの後端に同期して表示パネルＤＰの行電極をＸ１から
順次選択状態にする。

この様子を第８図のＸ１〜Ｘ３に示すが、同図において
ＯＮと示した期間が選択状態、ＯＦＦは非選択状態を表
わす。

これらの具体的波形は列電極と同様公知であるので詳細
は省略する。

各Ｘ．の選択期間は３Ｈであり、例えば、Ｘ．の選択期
間は列電極ＹｔＡＹｔＢ ＋ ＹｔＯ等にそれぞれ第１
行、第２行、第３行の映像信号に対応する変調信号を印
加する期間に一致する。

従って、行電極Ｘ１が選択状態の間に第４図あるいは第
６図の画素１１Ａ，１１Ｂ，１１Ｃ（１２Ａ等も同様）
にそれぞれ第１行、第２行、第３行の映像信号に対応す
る画素が選択表示される。

この間に第８図に示すように第４行、第５行、第６行の
映像信号■が順次入力されるが、ここでは書込パルスが
ＷＣ，ＷＢ，ＷＡの順で発生するので各行の情報はそれ
ぞれライン〆モ１，ＩＬＭｃ，ＬＭＢ，ＬＭＡに書込ま
れる。

そして、この情報は次に行電極Ｘ２が選択状態になる３
Ｈの間に出力される。

第８図と第４図を対応すると、行電極Ｘ２が選択されて
いるとき画素２１Ｃに第４行の映像信号に対応する画素
が選択表示され、２１Ｂには第５行、２１Ａには第６行
が表示されることがわかる。

駆動回路をこのように構戊することにより、画素の接続
が交互に反転している反転多数マトリクス方式の表示パ
ネルを用いて、正常な画像を表示できる。

最後に、タイミング回路ＴＣの動作を第７図と第８図に
よりさらに詳しく述べる。

本回路は、例えば３ビットのリングカウンクＲＣと１ビ
ットのフリツプフロツプＦＦおよび論理ゲート０１〜Ｇ
７により構戊できる。

リングカウンクＲＣは周期が１Ｈである既述の水平同期
信号ＳＨを入力し、周期が３ＨでＩＨ毎に交代する３種
のパルスＳＡ，ＳＢ，ＳＣ（第８図のＳＡ，ＳＢ，ＳＣ
を参照のこと。

）を出力する。フリツプフロツプＦＦはリングカウンク
ＲＣの出力ＳＣを人力し、その周波数を１に分周した出
力ＳＦを発生する。

論理ゲー２ トＧ１〜Ｇ７は該ＳＡ，ＳＢ，ＳＣ，ＳＦを用いて前記
クロツクパルスＷを書込みパルスＷＡ，ＷＢ，ＷＣに分
配するものである。

この分配方法は以前の説明でも明らかであるが、この０
１〜Ｇ６の論理式を示すと次式のようになる。

ＷＡ＝Ｗ− ＳＡ− ＳＦ＋Ｗ− ＳＣ − ＳＦ・・
・・・・（１）ＷＢ ＝Ｗ − Ｓ Ｂ
．−．．−．（２）ｗｃ＝ｗ−ｓｃ−ｓ〒＋
Ｗ− ＳＡ− ＳＦ・・・・・・（３）ただし、・は論
理積、＋は論理和、ＳＦはＳＦの論理否定を示す。

なお、第５図の如き反転４重マトリクス方式に拡張する
場合にはラインメモリと変調器を４組とし、それに伴な
ってリングカウンタＲＣを４ビットとし、論理ゲートは
クロツクパルスＷを４つの書込みパルスに分配すればよ
い。

一般に反転ｎ重マトＩＪクス方式の駆動回路はＡ，Ｂ，
・・・・・・，ｎのｎ組のラインメモリ（および変調器
）を備え、この書込み順序をＡ，Ｂ，・・・・・・，ｎ
１，ｎ，ｎ，ｎ−１、・・・・・・，Ｂ，Ａ，Ａ，
Ｂ，・・・・・・のごとくｎ行毎に反転すればよい。

第７図の駆動回路例においては、ラインメモリＬＭＡ〜
ＬＭＣとしてデジタルメモリを用いたが、ラインメモリ
は電荷結合素子（ＣＣＤ）やバケツトブリゲード素子（
ＢＢＤ）のごときアナログメモリを用い、ＡＤ交換器を
省略することも可能である。

また第７図の例ではクロツクパルスを分配して所要の書
込みパルスを作ったが、ラインメモリに書込みエネーブ
ル端子が備わっている場合には、クロツクパルスを直接
ラインメモリに加え、別に書込みエネーブル端子を制御
して前記書込み順序の制御を行なってもよい。

また、ラインメモリがシフトレジスク型の場合は本実施
例のままでよいが、ランダムアクセスメモＩＪ（ＲＡＭ
）を用いるときは、さらに書込みパルスＷをカウンタに
入れてアドレス信号を発生させてラインメモリに与えれ
ばよい。

以上詳細に説明したように本発明によれば、電極の立体
交叉や迂回の必要がなく、製造の容易な構造の表示パネ
ルを得ることができ、またそのパネルを用いた表示装置
を実現することができる。

【図面の簡単な説明】

第１図は従来の単純マｌ− ＩＪクス方式表示パネルの
構造を示す図、第２図は従来の４重マトリクス方式表示
パネルの構造を示す図、第３図は従来の３重マトリクス
方式表示パネルの構造を示す図、第４図は本発明による
反転３重マトリクス方式表示パネルの構造を示す図、第
５図は本発明による反転４重マトリクス方式表示パネル
の構造を示す図、第６図は第４図の変形例を示す図、第
７図は第４図の表示パネルの駆動回路を示す図、第８図
は第７図の駆動回路の動作を説明するためのタイムチャ
ート図である。 Ｘ１，Ｘ２・・・・・・行電極、Ｙ１Ａ，Ｙ１Ｂ・・・
・・・列電極、１１Ａ，ＩＩＢ・・・・・・画素、３・
・・・・・表示体。

Claims (1)

1. 【特許請求の範囲】 １ 複数の行電極と列電極を有し、該行電極と該列電極
   の対向部分とそれらの間に保持される表示体とで形戊さ
   れる多数個の画素が全体としてマトリクス状をなすマト
   リクス表示パネルに於いて、前記行電極の各行に対向し
   てｎ行（ただし、ｎ≧３）の画素を形威せしめ、任意の
   相隣り合う２行の前記行電極に対向する２０行の画素を
   ｎ本の前記行電極によって前記行電極毎に反転させて接
   続すると共に、前記任意の相隣り合う２行の行電極のう
   ち、第１の行電極に対向する第ｎ行目の画素と第２の行
   電極に対向する第１行目の画素とを連続して一体化した
   構造としたことを特徴とするマトリクス表示パネル。 ２ ＠記特許請求の範囲第１項記載のマトリクス表示パ
   ネルにおいて、各列の画素を直線的に配置したことを特
   徴とするマトリクス表示パネル。 ３ 複数の行電極と列電極を有し、該行電極と該列電極
   の対向部分とそれらの間に保持される表示体とて形或さ
   れる多数個の画素が全体としてマトリクス状をなすマト
   リクス表示パネルと、前記行電極と＠記列電極に信号を
   選択的に印加する１駆動回路とを有したマトリクス表示
   装置において、前記表示パネルは、前記行電極の各行に
   対向してｎ行（ただし、ｎ≧３）の画素を形威せしめ、
   任意の相隣り合う２行の前記行電極に対向する２０行の
   画素をｎ本の＠記列電極によって前記行電極毎に反転さ
   せて接続すると共に、前記任意の相隣り合う２行の行電
   極のうち、第１の行電極に対向する第ｎ行目の画素と第
   ２の行電極に対向する第１行目の画素とを連続して一体
   化した構造とし、前記駆動回路は、ある行電極のｎ行の
   画素に対応する前記列電極に印加する信号を第１行の画
   素、第２行の画素、・・・・・・第ｎ行の画素の順序で
   １駆動せしめ、前記ある行電極の次の行電極のｎ行の画
   素に対応する前記列電極に印加する信号を逆に第ｎ行の
   画素、第ｎ−１行の画素、・・・・・・第１行の画素の
   順序で駆動せしめることを特徴とするマｈ ＩＪクス表
   示装置。