JPS5842252A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にＩＣ，Ｌ８
１などの素子間分離技術を改良した製造方法に係る。

従来、半導体装置＊　Ｋ　ＭＯ８１，８１の製造工程で
の素子間分離方法としては、選択酸化法が一般的に用い
られている。この方法をｎチャンネルＭＯ８Ｌ８１を例
にして以下に説明する。

まず、第１図（、）に示す如（’（１０Ｇ）の結晶面を
もつｐ型８１基板１上に５ｓｏ２膜２を熱酸化によシ成
長させ、更にこの８１０２膜２上に８１ｉＮ４膜Ｓを堆
積する。つづいて、写真蝕刻法によシ素子形成部にレジ
スト膜４を形成し、これをマスクとして素子形成部以外
の５１１ｉＮＪ膜をエツチング除去して８１５Ｎ４ノタ
ーンＳ′を形成する。その後、例えばＩロンのイオン注
入を行なってフィールド部にチャンネルストツ／４領域
としてのｐ”ｌ［域５を形成する（第１図（ｂ）図示）
、レジスト膜４を除去後、８１３Ｎ、ノ譬ターンＳ′を
マスクとしてウェット酸化を施し選択的に厚いフィール
ド酸化膜６を成長させる（第１図（、）図示）、ひきつ
づき゛、８１３Ｎ４ツヤターンＳ′及び８１０２膜２を
エツチング除去してフィールド酸化膜６で分離された素
子形成領域１を形成する（第１図（ｄ）図示Ｘ次いで、
第１図（・）に示す如く素子形成領域１に２−ト酸化膜
Ｉを介して多結晶シリコンからなる？−）電極りを形成
した後、例えば砒素を拡散してソース、ドレインとして
の？領域１０゜ＪＪを形成する。最後に層間絶縁膜とし
てのＣＶＤ−ｇｌｏｚｌ！Ｊ　Ｊを堆積し、？領域１０
．１１及びｒ−）電極ｊｌＩｆｃ対応するＣＶＤ−８１
０２膜１２部分にコンタクトホール１３・・・を開孔し
た後、ムＬ配線１４・・・を形成して難チャンネルＭＯ
８Ｌ８Ｉを製造する（第１５！！（ｆ）図示）。

しかしながら、上述した従来の選択酸化法を用いてＭＯ
ｇＬｌｌＩを製造する方法にあっては次に示すような種
々の欠点があった。

第２図は前記第１図（＠）に示す８Ｍ！ｌＮ４Ａターン
Ｓ′をマスクにしてフィールド酸化膜６を形成し九時の
断固構造を詳しく描いたものである。一般に選択酸化法
ではフィールド酸化膜６が８１３Ｎ４ｄターン５′の下
の領域に喰い込んで成長する仁とが知られている（同第
２図の？領域）。これはフィールド酸化中に酸化剤が８
１３Ｎ４−り−７３′下の薄い引０２膜２を通して拡散
していく九めに酸化膜が形成される部分り、いわゆるバ
ードビークとフィールド酸化膜Ｃの厚い部分が横方向に
も回シ込んだ部分Ｅとからなる６Ｆの長さけたとえば別
５Ｎ４／リーン３′の厚さが１００ＯＡ。

その下の８１０２膜２がＩＧＯＯＡの条件で１ｓｍの膜
Ｊ１［のフィールド酸化膜６を成長させた場合、約１趨
に達する。このため、フィールド領域の巾Ｃは８１５Ｎ
４）譬ターン３′間の距離Ａを２Ｊｅａとすると、Ｆが
１４１１であるから４．＃１１以下に小さくできずＬＳ
Ｉの集積化にとって大きな妨げとなる。このようなこと
から、最近、８１３Ｎ、パターンＳ′を厚くし、この下
の８１０２膜２を薄くしてバードＣ−り（図中のＤ部分
）を抑制する方法やフィールド酸化膜６の成長膜厚を薄
くしフィールド酸化膜の喰い込み（巧を抑制する方法が
試みられている。しかし、前者ではフィールド端部にお
けるストレス゛が大きくなり、欠陥が生じ易くなシ、後
者ではフィールド反転電圧低下などの問題がＴｏ〕、選
択酸化法による高集積化には限界がある・ また、チャンネルストッ／譬−用にイオン注入し九−口
ンがフィールド酸化中に横方向に再拡散して、第３図（
１）に示す如く素子形成領域１の一部がｐ０領域５とな
シ、実効的な素子領域がＧの幅からＭＯｍｉｔで狭くな
りてしまう、この結果、トランジスタの電流が減少した
り、しきい値電圧が上がってしまうなどのナロクチャン
ネル効果が生じ、素子の微細化と共に問題となる。

しかも、Ｐ０領域５が横方向に広がることＫよシ、嬉ｓ
ｇ（ｂ）ｏ如く素子形成領域７における？領域１１（１
０）とｐ０領域５の接合部が広くな〕、ｎ０領域１０．
１１と基板１間の浮遊キヤ／ヂシタが大きくなる。この
浮遊キャノぐシタは素子が小さくなるに従い無視できな
くなる。

本発明は上記′問題点を解消するためになされえもので
、新規な素子分離方式の確立によシ高集積化と高性能化
を達成した半導体装置の製造方法を提供しようとするも
のである。

以下、本発明の詳細な説明する。

まず、半導体基板上に溝部形成予定部が除去され九マス
ク材、例えばレジスト／４ターンを形成した後、該マス
ク材から露出する基板部分を所望深さ選択エツチングし
て溝部を設ける。この場合溝部の側面の傾斜角ＯをＯ’
（ｉｊ（９Ｑ’とする。エツチングはたとえばＫＯＨで
（１００）シリコン基板を選択エツチングするようにし
である程度の傾斜角０をもたせてもよいし、ｉ九すイド
エツチングの多い方法でエツチングしてチーツク−をも
たせてもよい、ｉたリアクティブイオンエツチングなど
を用いてもよい。溝部の数は。

基板中に１つ或いは２つ以上設けてもよく、溝部の深さ
溝部の巾を変えてもよい。

つづいて、マスク材の除去後、溝部を含む半うに堆積し
て少なくとも１つの溝部の開口部まで絶縁材料で埋める
。かかる絶縁材料としては、例えば８１０２　、８１ａ
Ｎａ或いは＊ｚ２ｏ３等を挙げるこもよい、ζＯ１＠縁
材料の堆積手段としてはｃｖｎ法、ス／中ツタ法などの
ＰＶＤ法等を挙げることができる。ｔた、この堆積時に
おいて、絶縁材料を溝部の開口部Ｏ短い巾をａとしたと
き（ａ　ｃｏｔ（＃／２））／２　　より小さい厚さで
堆積すると、溝部内ＫＩ［め込壕れた絶縁材料に開口部
と連通する凹状穴が形成され、エツチングに際し、凹状
穴を介して溝部内の絶縁材料がエツチングされるという
不都合さを生じる。なお、絶縁材料の堆積に先立って溝
部内に基板と同導電型の不純物を選択的にドーピングし
て基板にチャンネルストッパ領域を形成してもよい、ｔ
た、絶縁材料の堆積に先立って溝部を有する半導体基板
全体、もしく紘一部の少なくとも一部を酸化又は窒化処
理して溝部が塞がれない程度の酸化膜１は窒化膜を成長
されてもよい、このような方法を併用することによって
、得られたフィールド領域状溝部の基板Ｋｌｌた緻密性
の優れ九酸化膜又は窒化膜と堆積によシ形成された絶縁
材料とから構成され、絶縁材料のみからなるもＯＫ比べ
て素子分離性能を著しく向上できる。更に絶縁砒素等を
ドーピングし、熱処理して皺絶綴属の例えば♂ロン硅化
ガラス（ＢＡＧ）、リン硫化ガラれかの処理を施しても
よい。このような手段を連用するととくよって、絶縁材
料の堆積条件によって溝部に対応する部分が凹状となっ
た場合、その凹状部を壇めて平坦化でき、その結果全面
エツチングに際して溝部に残存した絶縁材料がその開口
部のレベルより下になるという不都合さを防止できる等
の効果を有する。

次いで、半導体基板上に堆積し九絶縁膜をマスク材を用
いずに溝部以外の半導体基板部が露出するまでエツチン
グ除去して溝部内に絶縁材料を残置させ１１！フイール
ド領域を形成する。この工１１におけるエツチング手段
としては、例えばエツチング液或いは！ラズマ千ツチ勿
トを用い九全面エツチング法さらＫはリアクティブイオ
ンエツチング法などが採用し得る。その後、フィールド
領域で分離された素子形成領域にＭＯＳ、パイ一−ツ等
の能動素子を形成して半導体装置を製造する。

しかして、本発明によれば半導体基板に傾斜した側面を
有し、その傾斜角０をＯ＜＃＜９０’の範囲とした溝部
を設け、該溝部を含む基板全面に絶縁材料を少なくとも
一つの溝部の開口部の短い巾を１とし九とき（ａ　ｅ　
ｏ　ｔ　（ｅ／２”））７２以上の厚さとなるように堆
積した後、絶縁膜を溝部以外の基板部分が露出するまで
エツチングするととｋよって、マスク合せ余裕度をとる
ことなく溝部に対して竜ルアアラインで絶縁材料を残置
でき、これによシフイールド領域を形成できるため、以
下に示すような種々の効果を有する半導体装置を提供で
きる。

（１）　　フィールｒ領域の面積祉基板に予め設けた溝
部の面積で決まるため、溝部の面積を縮小化することＫ
よって容易に所期目的の微細なフィールド領域を形成で
き、高集積度の半導体装置を得ることができる＠ （２）　　フィールド寄生ＭＯ８）ランジスタのチャン
ネル長には水平方向の成分に加え垂直の成分４も大きく
寄与する為、素子間の電流リーク等をフィールド領域で
確実に阻止でき高性能の半導体装置を得ることができる
。

（３）　　溝部を設け、チャンネルストツノ！用の不純
物を溝部に選択的にドーピングした後においては、従来
の選択酸化法のような高温、長時間の熱酸化１椙をとら
ない九め、誼不純物領域が再拡散して素子形成領域の表
面まで延びて実効的な素子形成領域の縮小化を防止でき
る。この場合、不純物のドーピングをイオン注入により
行なえばその不純物イオンの濃度が溝部の底部で濃く、
側部で薄くなる為その後の熱工程中に拡散しても素子形
成領域の表層（素子形成部）Ｋｌで濃度の高い不純物領
域が延びることがない丸め、実効的な素子形成領域の縮
小を防止できると共に、素子形成部の不純物領域への阻
害化も防止できる。

（４）溝部の全てに絶縁材料を残置させてフィールｒ領
域を形成した場合、基板は平坦化される丸め、その後の
電極電線の形成に際して段切れを生じるのを防止できる
。

次ｋ、本原第２の発明の詳細な説明する。

前記し九本願第１の発明と同様な工程を餞て半導体基板
上に絶縁材料を第１の発明と同様な条件を用いて堆積す
る。次いで、少なくとも絶縁材料により開口部まで堰め
込まれ丸溝部上の一部を含む絶縁属の領域もしくは溝部
以外のフィールド領域となるべき絶縁膜の領域のうちの
少なくともいずれかをマスク材、例えばレジストＩり一
部等で覆う、つづ−て、マスク材及び溝部以外の基板部
分が露出するまでエツチングし、溝部内に絶縁材料を残
置させてフィールド領域を、溝部以外の基板上にもフィ
ールド領域を形成する。この場合、溝部以外の基板上に
形成されたフィールド領域は該溝部のフィールド領域と
一体化されたものをも含む、その後、フィールド領域で
分離された素子形成領域Ｋｉ［）８、・々イポーラ等の
能動素子を形成して半導体装置を製造する。

しかして、本願第２の発明によれば、前述した種々の効
果を有する他Ｋ、半導体基板内に瀧込まれたフィールド
領域と、溝部以外の半導体基板上に該フィールド領域と
一体的もしくは分離された異種形態のフィールド領域と
を備えた半導体装置を得ることができる。

次Ｋ、本発明をｎチャンネルＭＤ８ＬＳＩの製造に適用
した例について図面を参照して説明する。

実施例１ 〔１〕まず、第４図（ａ）　Ｋ示す如（（１０Ｇ）の結
晶面をもつＰＷＩｌシリコン基板１０１上に酸化膜など
のマスヤング材料膜ＸＯＺを堆積し九後、写真蝕刻法な
どによって／ｌターニングしてマスク材１０２′を形成
した（第４図（ｂ）図示）、つづいてマスク材１０２′
を用いてシリコン基板１０１を例えばＫＯＨでエツチン
グした。このとき、第４図（＠）Ｋ示す如く、傾斜角−
の側面を有するＶ字形の溝部１０Ｂが形成された。ひき
つづき。

同マスク材１０２′を用いて基板１０１に該基板１０１
と同導電型の不純物であるがロンを加速電圧５０　ｋ＠
Ｖ　％ｌ’−１量５Ｘ　１０”７６１１０４に件ティオ
ン注入した後、熱処理を施して溝部１０３底部にチャン
ネルストッ／ぐ領域としてのｐ０領域１０４を形成した
（第４図（荀図示） 〔１１〕　　次いでマスク材１０２′を除去した後、８
１０！をＧつ法によシ溝部１０３の開口部の幅をａとし
たとき、膜厚が（ａ＠・ｔ（ｅ／２））７２以上となる
ように堆積した。この時、５ｉｏ２は基板１０１及び溝
部１０１内ｗｉＫ徐々に堆積され、１ｓ４図（・）Ｋ示
す如く溝部１０１の開口部まで充分埋め込まれ九〇ＶＤ
−８１０を膜１０１５が形成された。この様子を第５図
（ａ）　、　（ｂ）を参照して詳述する。傾斜角−の側
面を有するーＷｏ３に（至）−８１０２膜　。

１０５を堆積していくと、膜厚がｌくなシ１０５１゜１
０６冨・・・となるに従い溝部１０３が次第に浅くなっ
ていく、そして、基板１０１表面と溝部１０３側面の交
差する角ψの２等分線ＬｌｓＬ１の交点よシもＣＶＤ−
８１０２膜１０５が厚く堆積（ｃｖｎ−ｓｔｏ２膜１０
１５畠の状態）されれば溝部１０３はＪｌまってしまう
、（第５図（、）図示）、このとき０ＣＶＤ−８１０２
膜１０５の膜厚を同図（ｂ）を参照して求めてみる。溝
部１０８の傾斜角−１開口部の巾をａとすると簡単な計
算によシα＝お、前記ＣＶＤ−８１０２膜ｘｏｓの堆積
時においては選択酸化法の如く高温、長時間の熱酸化処
理が解消されることＫよシ、ｐ４領域１０４の再拡散は
殆んど起きなかった。但し、この工程においてマスク材
１０２′はかならずしも除去しなくともよい。

（ｉｉｌ）　　次すで、（至）−８１０２膜１０５を弗
化アンモンまたはプラズマエツチング又はリアクティブ
イオンエツチングなどで、溝部１０８以外のシリ；ン基
板１０１部分が露出す養まで全面エツチングしな、この
時、基板１０１上の（至）−８！０２膜部分Ｏ膜厚分だ
け除去され、第４図（ｆ）　Ｋ示す如く溝部１０３内に
のみｃｖ′Ｄ−８１０２が残置し、これによって基板１
０１内ＫＪＩめ込まれたフィールド領域１０１１が形成
された。その後、常法に従ってフィールド領域１０Ｃで
分離され九島状の素子形成領域Ｋｒ−）酸化膜１０１を
介して多結晶シリコンからなる？−）電極１０８を形成
し、砒素拡散を行なってソース、ドレインとしての１１
°領域１０９．１１０を形成した。

更に、　ｃｖｎ−ｓｉｏ２からなる眉間絶縁膜１１１を
堆積し、ｒ−）電極１０１１及び？領域１０９゜１１０
に対応する層間絶縁膜１１１部分にコンタクトホール１
１２・・・（？−）電極のコンタク、トホールは図示せ
ず）を開孔した後、全［ＫＡｔ膜を蒸着し電極分離を施
してンース攻出しムを電極１１３．ドレイン取出しＡｔ
電極１１４及びｒ−）取出しムを電極（図示せず）を形
成してｎチャンネル！ＫＪＢＬ８１を製造し九（第４図
（−図示）。

本実施例１で得られ九ＭＯ５１Ｌ８１はフィールド領域
１０６が溝部１０３の幅で決定されるととｋより、幅が
１胸という極めて黴細な面積にでき、ＬＳＩ中に占める
フィールド領域の面積の縮小化、ひいては高集積化を達
成できた。ｔた、従来の選択酸化法で第６図の如く狭い
幅のフィールド酸化膜Ｃを形成すると、素子間のチャン
ネル長（１，ｌが短くな抄、フィールｙの反転電圧が下
がシ、素子間に９−り電流が流れ易くなる傾向くあった
。これに対し、本実施例１のフィールド領域１０ｇは第
７図に示す如く幅が狭くと４、深さも十分深いためＫ、
素子間のチャンネル長（Ｌ’）を十分長くでき、素子間
にリーク電流が流れるのを防止できた。

更に、フィールド領域１０６形成後のシリコン基板１０
１は前記工種のＩｓ４図（ｆ）に示す如くフィールド領
域と素子形成領域の間に段差がなく平坦であるため、ム
を電極１１１．１１４を形成した場合、フィールド領域
と素子形成領域間で段切れを起こすのを防止できえ、チ
ャンネルストツノ領域としてのｐ０領域１０４はフィー
ルド酸化などの熱処理がない為素子形成領域まで拡散し
Ｋ＜＜、ナロウチャンネル効果などによる素子特性の劣
化、ｐ０領域１０４とソース、ドレインとしての♂領域
１０９，１１０（０１１合によるｍ０領域１０１１，１
１０の浮遊容量の増大を防止できた。更Ｋｔえ、選択酸
化法のようなフィールド酸化がない九めに、フィールド
酸化膜が８１１ＮＪ膜下に喰い込むときに生じるストレ
スに伴なうシリコン基板の欠陥発生を防止できる。

なお、上記実施例１ではシリコン基板１０１に酸化膜な
どのマスク材１０２′を形成した後、このマスク材１０
２′を用いて基板１０１に溝部１０８を設けたが、第８
図（、）に示す如く、シリコン基板１０１に絶縁膜１１
５を堆積した後、この上にレジスト／母ターン１１６を
形成し、これをマスクとしてリアクティブイオンエツチ
ングなどｋよシ絶縁膜１１１をエツチングして開孔１１
１を設け、更にその下の基板１０１１／Ｃ溝部１０３を
設け、レゾストをはくシせずにレゾストをマス久として
不純物のイオン注入を行ってもよい（第８図（ｂ）図示
）。

またこの場合、第９図（１）の如くシリコン基板１０１
上に直磯しジストＩリーンＩ１ｇを形成し、これをマス
クとして 工、チンダを行ない 溝部１０３を形成してもよい（第９図（ｂ）図示）。

実施例２ 〔１〕　　まず、第１０図（、）に示す如く、ｐ型シリ
コン基板１０１に写真蝕刻法などＫより開口部の巾が’
１　ｅ　ｓ、　＊　ｓ＝と異なる傾斜した側面を有する
３種の溝部Ｊ　０３．１０Ｂ’、　Ｊ　ａｌｌ”を設け
た。なお、開口部幅の大小は８１＜８Ｂ＜８゜の関係と
する。つづいて、　５ｔｏ２をＣＶＤ法によ）（ｓ、　
ｃＯｔ（＃／り）／２よシ若干厚くなるように堆積した
。この時、第１０図（ｂ）　Ｋ示す如く溝部１０３゜１
０３’にＣＶＤ−８ｉＯｚ膜１０５がその開口部まで十
分堰まるが、該溝部１０８，１０３’よシ開ロ部幅ノ大
きい溝部１０３″にはＣＶＤ−８１０２膜１０６がその
内周１１ｆＫＬか堆積されず凹状の窪み部１１８が形成
された。

〔ｉ：〕　　次いで、基板１０１上の（至）−８１０２
膜１０５の厚さ分だけ弗化アンモンでエツチングし九と
ころ、第１０図（＠）Ｋ示す如く開口部の幅が８．．８
．０溝部１０　ｓ、　Ｊ　Ｏｓ’ＫＢＣｖＤ−ｓｉｏ、
が残置され所定のフィールド領域１０６゜１０６′が形
成され九が、溝部１０ｓ“内のｃｖｎ　−８１０１は全
て除去され凹状部となった。こうした凹状部祉その後Ｏ
工種で７ＭＯ８領域等として利用でき、フィールド領域
形成後に再度凹部を作るための写真蝕刻工１を膚〈こと
ができた。

実施例３ まず、第１１図に示す如＜ｐｍｌ！シリコン基板１０１
にリアクテイツイオンエッチングを用い九写真蝕刻法に
よシ開ロ部の幅が８１　ｍ　８１　ｅＳｌ、８ｓと断続
的に変化する傾斜した側面を有する溝部１０　ｊ”を設
けた。なお、溝部１　ｏ　ｆｌ／にシける開口部幅の大
小はａｓ　＜Ｂ露＜８■の関係となる０次いで、８１０
２を■法によｌ（８１ｃｏｔ（６／２　）　）／２よシ
若干厚くなるように堆積して一部１０　ｊ”の開口部幅
がＳ、、Ｓ曹の部分にＣＶＤ　−５ｓｏｚ膜を十分纏め
込み、開口部幅がＳＩの部分には内周１ｆｔＫ堆積した
後基板１０１上ＯＣＶＤ−８１０２膜の厚さ分だけ弗化
アン毫ンでエツチングしたところ、第１１図（ｂ）の如
く開口部幅がｓｉ　＃　８１部部分　ＣＶＤ　−８１（
ｈ　ＩＩ　１　ｏ　Ｊが残置され、同＃１ｓ１の部分が
除去され開口しえフィールド領域ｌｅｇ“が得られた。

実施例４ 〔１〕マず、第１２図（ａ）　Ｋ示す如＜ｐｍシリコン
基板２１）Ｊに互に連結する夫々間中の複数、Ｏ傾斜し
九側面を有する溝部１０８１．１０８．。

１０１１．１０：１４を設は虎後、５１０２をＣＶＤ法
によシ各溝部１０３１・・・１０３４の開口部の幅をａ
としたとき（ａ　ｎｏｔ（＃／２））／２以上の厚さと
なるように堆積してＣＶＤ−８１０２膜１０１５を形成
した（第１２図（ｂ）図示）。

（ｉｉ）　　次いで、基板１０１から溝部１０３ｇの一
部にかかるＣＶＤ　−８１０２膜１０５部分、溝部１０
８．０一部から溝部１０Ｓ４の一部に亀るＣＶＤ−５１
１０！膜１０６部分及び基板１０１上のＣＶＤ−１１０
ｚ膜１０５部分に夫々写真蝕刻法によ〉レジスト膜１１
＃、〜１１９ｓで覆った（第１２１１（ｅ）図示）。そ
の後、レジスト膜１１９１〜１１９ｓ及び溝部１０１１
〜１０３４以外の基板１０１部分が露出す４ｔで弗化ア
ンモン又はプラズマエツチング又はリアクティブイオン
エツチングでエツチングしたところ第１２図（ｄ）に示
す如く溝部１０１１内にＣＶＤ−８１０２が残置したフ
ィールド領域１０ｇ、溝部１０３曹内に残置したｍ１ｉ
０２と基板１０１上に残置し九ＣＶＤ−８１０２が一体
化されて構成されたフィールド領域７０１１．溝部１０
８ｊ及び１０８４に残置し＆ＣＶＤ−ａｉｏ２と基板１
０°１上に残置シタＣＶＤ−１１１０２が一体化されて
構成され九フィールド領域Ｊ＃＃１、並びに基板１０１
上に残置され九〇ＶＤ−１０２からなる広幅のフィール
ド領域１０＃１が形成され九、こうしたシリコン基板ｘ
ｏｒｌＩＣ常法に従つてｌ＆）８　）ランジスタを複数
設ける際、基板１０１上ＯＣＶＤ−８１０２＄残置した
形態のフィールド領域１０６１．１０ｇ、。

１０６″′を利用して配線を形成することができた。

実施例５ 〔１〕　　まず、ｐＨシリコン基板１０１ＶＣ夫々開口
部幅を同等の３つの傾斜した側面を有する溝部１０１１
．１０３１．１０８ｍを設けた後、光蝕刻法によシ溝部
１０１．，１１１１．間の基板１０１部分が除去された
レジスト・母ターン１１９′を形成した（第１３図（、
）図示）、つづいてレジスト膜やターン１１９′をマス
クとして溝部１０３、．１０１１＠間の基＠１ｏｔ１ｅ
ｔｌＩ！面をエツチングして除去部１２１ｊを形成した
後、レジストＩ４ターン１１９′を除去し九（第１３図
（ｂ）図示）・ 〔ｉ１〕　　次１／％”ｔ’、８１０２ヲＣＶＤ法によ
シ各溝部１０１１〜１０３＠の幅をａとしたとき（ａ　
５ｅｔ（＃／２））／２より若干厚くなるように堆積し
た。この時、第１３図（・）に示す如く溝部１０３１・
・・１０１ｍの開口部まで（７）−８ｉ０２膜１０５で
十分纏められると共に、＃央部１２０１Ｃ対応するα＞
５ｊ０２膜Ｊ　Ｏｊ’部分が他の領域よシ陥没した。

（ｔｌＤ　　次いで、第１３図（４）Ｋ示す如く光蝕刻
法により陥没したＧ■−５ｔｏｚ膜１０５′部分をレジ
スト膜１２１で覆った後、レジスト膜１２１及び溝部１
＃１１・・・１０３ｓ以外の基板１０１部分が露出する
まで弗化アンモン又はプラズマエツチング又はリアクテ
ィブイオンエツチングでエツチングしたとζろ、溝部１
０Ｂ、・・・１０３ｓ内１（ＣＶＤ−８１０２が残置し
たフィールド領域１０σｌ１−１ａ＠及び溝部Ｊ　ＯＩ
ｓ　ｓ　　Ｊ　ＯｊｓのＣＶＯ−ｓｔｔｏ２と一体化さ
れ、上面が基板１０１０レベルとなる広幅のＣＶＤ−ｍ
１ｉ０２からなるフィールド領域Ｊａｇ“が形成された
（第１３図（・）図示）。

こうし良シリ；ン基板１ｔ）ＩＫ常法に従りてＭｏｌ　
）ランジスタを複数設ける際、基板１０１上０ＣＹＤ−
１１１ｏｚからなる広幅のフィールド領域１０ＩＩＦ″
″を利用して配線を形成できると共に、該フィールド領
域１０．ｌ／／／／は基板１０１と同レベルであるため
配線の段切れも防止できた。

次に、本発明の他の実施例を説明する。

（イ）上記実施例では溝部としてＶ字形のものを用いた
が、これに限らず、第１４図に示す如く底部が平坦な溝
部５ｏｒｔを基板１０１に形成してもよい、この時、堆
積すべき絶縁属の厚さは既述したのと同様（ａ　ｅ　ｏ
　＊　（＃／２　））／２以上にする。

（ロ）溝部の形状は側面がかならずしも平面でなくとも
よく、第１５図に示す如く傾斜した曲面からなる側面を
有する溝部３０３を基板’１０１に形成してもよい、こ
の時、堆積すべき絶縁属の厚さは溝部３０３の開口部で
０ＩＩＩ面の傾斜角を０とすれば既述と同様、（＆璧・
ｔ　（＃／２））／２　以上にする。

０う　第１６図（、）に示す如く、基板１０１上に燐添
加ガラス膜（ＰＥＧ膜）などのエツチングレートの速い
被膜１２２を堆積し、マスク材、例えばレジストＩリー
ン１１６を形成した後、これをマスクとして前記被膜１
２２．基板１０１を例えば弗硝酸系のエツチング液、７
”？オマエッチング液などでエツチングして傾斜した側
面を有する構部ｇｏｓを形成してもよい（第１６図（ｂ
）図示）。

に）第１７図（ａ）　Ｋ示す如く基板１０１上に酸化膜
などの絶縁膜１１５を堆積し、これをグッズマ雰囲気中
に曝した後、マスク材１例えばレジストパターン１１ｇ
を形成し、これをマスクとして絶縁膜１１５及び基板１
０１をエツチングして溝部１０１を形成してもよい（第
１７図（ｂ）図示）。

（ホ）第１８図（ａ）　Ｋ示す如く、基板１０１に傾斜
し九儒習を有する溝部１０１を形成し、更に絶縁膜１１
５を堆積してこれをエツチングする際、必ずしも基板１
０１が露出するまでエツチングする必要はなく、第１８
図（ｂ）に示す如くフィールド領域１０１１以外の基板
１０１表面に絶縁膜１１ｇ′を残存させるようにエツチ
ングし、この残存絶縁膜１１５′を？−）絶縁膜や層間
絶縁膜等に、或いはそれらの一部として使用してもよい
。

（へ）第１９図（ａ）　Ｋ示す如く基板１０１上の引０
２等からなるマスク材Ｊ　０２’を用いて傾斜し九側面
を有する溝部１０ｓを設け、とのマスク材１０　ｆ’を
残置した状態で絶縁膜１１５を堆積し九後、マスク材１
０２′が残るように絶縁膜１１８をエツチングしてフィ
ールド領域１０６を形成してもよい（第１９図（ｂ）図
示）。

（ト）菖２０図に示す如く基板１０１の傾斜した側面を
有する溝部１０１１内に基板表面より円弧状に央出する
ように絶縁膜１０５′を残存させてフィールド領域１０
６を形成してもよい。

以上詳述した如く、本発明によればマスク合わせ余裕を
とることなく、任意かつ微細なフィールド領域を溝部に
対してセルファラインで形成でき、もって高集積度、高
信頼性、高性能の半導体装置を製造し得る方法を提供で
きるものである・

【図面の簡単な説明】

第１図（、）〜（ｆ）は従来の選択酸化法を採用し九ｎ
チャンネルＭＯ８Ｌ８Ｉの製造工程を示す断面図、第２
図は前記工檻の選択酸化後の半導体基板の状態を示す拡
大新面図、第３図（ａ）　、　（ｂ）は従来の選択酸化
法の問題点を説明する丸めの断面図、第４図（ａ）〜ω
は本発明の実施例ＩＧＣおけるＭＯ１ｉｉＬＳＩ断爾図
、第６５１１．第７図は従来法及び実施例１で形成し九
フィールド領域で分離され九素子間ｏ−ｌｌ−５蜜化を
示す断面図、第８図（、）、（ｂ）、９９図（ａ）　ｅ
　Ｃｂ＞は本発明０＠施例１の蜜形例を示す溝部形成ｔ
でＯ１薯の断面図、第１０図（、）〜（、）は本発Ｗ１
４ＯＷ麹例２における題５ＬＳＩのフィールド領域形成
工１を示す断ｖＭ閣、第１１図（ａ）　、　（ｂ）は本
発明の実施例３におけるＭＯ８Ｌ８１のフィールド領域
形成工１を示す平面図、第１２図（、）〜（ｄ）は本発
明の実施例４におけるＭＯ８ＬＳＩのフィールド領域形
成１御を示す断面図、第１３図（−〜（・）は本発明の
実施例５におけるＭＯ８Ｌ８Ｉのフィールド領域形成工
程を示す断面図、第１４図、第１５図、第１６図（ａ）
　、　（ｂ）、第１７図（ａ）　、　（ｂ）、第１８図
（ａ）、　（ｂ）、第１９図（ａ）、（ｂ）、第２０図
鉱夫々本発明の他の実施例を示す断面図である。 １０１・・・ｐ′Ｗ１シリコン基板、１０２’・・・マ
スク材、１０３，１０３’、１０Ｂ’：　１０３”、２
６３％〜ｘ　ｏ　ｓ４゜〜１０６ｍ・・・フィールド領
域、１０ｇ・・・ダート電極、１０９，１１０・・・ｎ
０領域（ソース、ドレイン）、ｌ１ｇ、１１−・・・Ａ
ｔ電極、１１５・・・絶縁膜、ｒｌｒ；・・・レジスト
−ｐぐターン。 出願人代理人　　弁理士　鈴　江　武　廖ｓ５図 第６図　　　　　　第７図 第８図 第９図 第１０図 第１１図 （ａ）　　　　　　　　　（ｂ） 第１８図 第１９図 第２０図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の所望部分に傾斜した側面を有し、その
   傾斜角−がＯ＜＃＜９００の範囲をなす溝部を少なくと
   も１つ以上設ける工程と、溝部を含む半導体基板全面に
   絶縁材料を少なくとも１’）１２）溝部の開口部の短い
   巾をａとし九とき（ａ　ｅａｔ（□））Ａ以上の厚さと
   なるように堆積する工程と、この絶縁膜をエツチングし
   て少なくとも１つの溝部内に絶縁材料を残存させフィー
   ルド領域を屡成する工程とを具備したことを特徴とする
   半導体装置の製造方法。 ２、半導体基板に溝部を設けた後、絶縁材料を堆積する
   前に、半導体基板全面もしくは少なくとも溝部の一部を
   酸化又は窒化処理して溝部が塞がれない程度の酸化膜又
   は窒化膜を成長せしめることを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。 １　半導体基板に溝部を設けた後、絶縁材料を堆積する
   前に、溝部内に基板と同導電型の不純物を選択的Ｋｌ’
   ｌピーグすることを特徴とする特許請求の範囲第１項又
   は第２項記載の半導体装置の製造方法。 熱処理を施して鋏絶鎌膜のドーピング層を溶融化し、し
   かる後に絶縁膜のエツチングを行なうことを特徴とする
   特許請求の範囲第１頂乃至第３１１［いずれか記載の半
   導体装置の製造方法。 溶融性絶ＩＩｋＪＩ［を溶融化し、しかる後にこれら絶
   縁膜のエツチングを行なうことを特徴とする特許請求の
   範囲第１項乃至第３項いずれか記載の半導体装−〇製造
   方法。 ６、半導体基板の所望部分に傾斜し念側面を有し、その
   傾斜角−がＱ（＃（９０°の範囲をなす一部を少なくと
   も１つ以上設ける工程と、溝部を含む半導体基板全面に
   絶縁材料を少なくとも１つの溝部の開口一部の短い巾を
   ａとしたとき（ａ　ｃｏｔ（＃／２））／２　＠４４以
   上の厚さとなるように堆積する工程と、少なくとも絶縁
   材料によ〕開口部まで堰め込すれた溝部上の一部を含む
   絶縁膜の領域龜しくは溝部以外のフィールド領域となる
   べき絶縁膜の領域の少なくともいずれかをマスク材で覆
   り友後、絶縁属を、マスク材及び溝部以外の半導体基板
   が露出するまでエツチングし、溝部内に絶縁材料を残置
   させてフィールド領域を、溝部以外にもフィールド領域
   を、形成する工程とを具備したことを特徴とする半導体
   装置の製造方法。 ７、半導体基板に溝部を設は良後、絶縁材料を堆積する
   前に、半導体基板全面もしく杜少なくとも溝部の一部を
   酸化又拡窒化処理して溝部が塞がれない程度の酸化膜又
   は窒化膜を成長せしめることを特徴とする特許請求の範
   囲第６項記載の半導体装置の製造方法。 ８、半導体基板に溝部を設けた後、絶縁材料を堆積する
   前に、溝部内に基板と同導電型の不純物を選択的にドー
   ピングすることを特徴とする特許請求の範囲第６項又は
   第７項記載の半導体装置の製造方法。 し、熱Ｊ６１１を施して皺絶鍬膜のドーピング層を溶融
   化し、しかる後にマスク材を覆い絶縁膜のエツチングを
   行なうことを特徴とする特許請求の範囲第６項乃至第８
   項いずれか記載の半導体装置の製造方法。 溶融性絶縁膜を溶融化し、しかる後にこれら絶４１ｍ膜
   をマスク材で覆いエツチングを行なうことを特徴とする
   特許請求の範囲第６項乃至第８項いずれか記載の半導体
   装置の製造方法。