JPS5835289B2 - 制御プログラム処理監視機能をもつデ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、制御プログラム処理監視機能をもつデータ処
理装置、特に制御プログラム処理モードの下での処理が
非所望に継続していることを検出する検出回路をもうけ
、エラー指示を行なうようにしたデータ処理装置に関す
るものである。

データ処理装置においては、主記憶装置をアクセスしつ
つ処理を実行してゆくが、制御プログラム（ＯＳ）が実
行されるスーパバイザ状態（制御プログラム処理モード
）と処理プログラムが実行されるプロプレス状態（処理
プログラム処理モー的とが存在する。

処理プログラムはプログラム・ミスにより無限ループと
なる可能性が高いことから、該処理プログラム処理モー
ドのもとでの無限ループ状態を監視し、制御プログラム
によって上記無限ループ状態から脱出することが行なわ
れる。

しかし、制御プログラム処理モードのもとで伺んらかの
障害によって無限ループに入った場合、脱出することが
できない。

本発明は、上記の如き問題を解決することを目的として
おり、更に制御プログラム自身に割込みを与えて脱出す
るようにすることを目的としている。

そしてそのため、本発明の制御プログラム処理監視機能
をもつデータ処理装置は主記憶装置上に命令およびデー
タが格納され、制御プログラム処理モードと処理プログ
ラム処理モードとのもとで命令にしたがって逐次処理を
実行してゆくデータ処理装置において、ステータス・レ
ジスタの内容およびプログラム制御語にもとづいて該デ
ータ処理装置がラン状態にあり、かつ、制御プログラム
処理モードでありかつ非ウェイト状態であることを検出
する制御プログラム処理実行検出回路、該制御プログラ
ム処理実行検出回路からの出力によってリセットされか
つ以後カウント信号によってカウントされるカウンタ、
および該カウンタからのタイム・アップ信号によってセ
ットされるエラー指示手段をそなえ、上記データ処理装
置が制御プログラム処理モードのもとて予め定めた時間
継続して実行されているときエラーを指示するよう構成
したことを特徴としている。

以下図面を参照しつつ説明する。

図は本発明の一実施例構成を示し、１は主記憶装置、２
は中央処理装置、３は主記憶装置アクセス・アドレス・
レジスタ、４は制御プログラム、５は処理プログラム、
６はステータス・レジスタであって中央処理装置２によ
る処理の内部状態情報が保持され処理進行に応じて更新
されると共にオペレータコンソールからセットされるも
の、７はプログラム・ステータス・ワード（ＰＳＷ）で
あって処理モードなどの情報が保持され処理の進行に応
じて更新されるもの、８はカウンタであって制御プログ
ラム処理モードでの処理が継続している間歩進されるも
の、９はエラー・ラッチ、１０は制御プログラム処理実
行検出回路であってアンド回路により構成されるものを
表わしている。

データ処理装置においては、アドレス・レジスタ３にア
ドレス情報がセットされ、該アドレス・レジスタ３の内
容にもとづいて主記憶装置１がアクセスされ、命令また
はオペランド・データがフェッチされるなどして逐次処
理を実行してゆく。

この間における中央処理装置２の内部状態情報はステー
タス・レジスタ６にセットされ、処理の進行に応じて更
新されてゆく。

例えばＳ／Ｒは中央処理装置がラン状態かストップ状態
かを示し、ＳＵＰは制御プログラム監視を行なうか否か
を指定するものである。

ＳＵＰは本発明を実現する上で必らずしも必要とされな
いが、制御をきめ細かく行なうために設けられる。

また処理の進行に応じての命令実行は、プログラム・ス
テータス・ワード（ＰＳＷ）と呼ばれるプログラム制御
語によって制御される。

該プログラム・ステータス・ワード（ｐｓｗ）は、例え
ば、次に実行すべき命令のアドレスを指定する命令アド
レス部（プログラム・カウンタ部）、プログラムがスー
パバイザ・モード（制御プログラム処理モード）かプロ
ブレム・モード（処理プログラム処理モード）かを指示
するＯ８指示部、更には中央処理装置２がウェイト状態
から走行状態（非ウェイト状態）かを指示するウェイト
指示部などをもっている。

図示カウンタ８は、アンド回路１０からの出力が論理「
０」にあるときクロックの致来毎にリセットされ、該出
力が論理「１」にあるとき例えば１秒毎に与えられるカ
ウント・アップ信号によって中央処理装置２のシステム
・クロックに同期してカウント・アップされる。

中央処理装置２が制御プログラム処理モード（スーパバ
イザ状態）にありかつ非ウェイト状態でありかつラン状
態にあるとき、中央処理装置２は制御プログラム処理モ
ードのもとて処理を進行しているものとみなすことがで
きる。

図示の「ＯＳループ監視指示」信号に関しては後述され
るのでここでの説明を省略するが、金談信号が論理「１
」にあるものとするとき、アンド回路１０がオンされて
いる間には上記理由から、中央処理装置２は制御プログ
ラム処理モードで処理が継続していることとなる。

アンド回路１０が論理「１」を発すると、カウンタ８は
カウント・アップ信号が到来する毎にクロックに同期し
て１歩進される。

カウンタ８は例えば３ピツトで構成され例えば８秒間以
上制御プログラム処理モードでの処理が継続していると
き、エラー・ラッチ９がセットされてエラーを表示する
。

エラー・ラッチ９がセットされた場合、例えば次のよう
にされる。

その１つはシステム・コンソールなどにエラー表示を行
なうと共にブザーを鳴動して、オペレータに通知し所定
の対策をとらせるようにする。

他の１つは、無限ループ状態に入っている制御プログラ
ム自体に対して、外部割込みあるいは特殊割込によって
割込み、制御プログラムのプログラム・ルートを変更し
、制御プログラムをダンプするなどの処理を自動的に実
行させるようにする。

該後者の場合、オペレータへの通知を併用してもよいこ
とは言うまでもなく、制御プログラムの一部が健全であ
ればよく、制御プログラムを監視する特別の上位プログ
ラムを考慮する必要がない利点をそなえている。

以上説明した如く、本発明によれば、従来対策がなかっ
た制御プログラム自体の障害に対して簡単なハードウェ
ア構成を附加するだけで十分に対処することができ、デ
ータ処理装置の有効利用に大きく貢献する。

【図面の簡単な説明】

図は本発明の一実施例構成を示す。 図中、１は主記憶装置、２は中央処理装置、３はアドレ
ス・レジスタ、６はステータス・レジスタ、７はプログ
ラム・ステータス・ワード、８はカウンタ、 ９はエラー・ラッチ、 １０は制御プロ ダラム処理実行検出回路を表わす。

Claims (1)

【特許請求の範囲】
1. １ 主記憶装置上に命令およびデータが格納され、制御
   プログラム処理モードと処理プログラム処理モードとの
   もとて命令にしたがって逐次処理を実行してゆくデータ
   処理装置において、ステータス・レジスタの内容および
   プログラム制御語にもとづいて、該データ処理装置がラ
   ン状態にありかつ制御プログラム処理モードでありかつ
   非ウェイト状態であることを検出する制御プログラム処
   理実行検出回路、該制御プログラム処理実行検出回路か
   らの出力によってリセットされかつ以後カウント信号に
   よってカウントされるカウンタ、および該カウンタから
   のタイム・アップ信号によってセットされるエラー指示
   手段をそなえ、上記データ処理装置が制御プログラム処
   理モードのもとて予め定めた時間継続して実行されてい
   るときエラーを指示するよう構成したことを特徴とする
   制御プログラム処理監視機能をもつデータ処理装置。