JPS5828780A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5828780A JPS5828780A JP12721781A JP12721781A JPS5828780A JP S5828780 A JPS5828780 A JP S5828780A JP 12721781 A JP12721781 A JP 12721781A JP 12721781 A JP12721781 A JP 12721781A JP S5828780 A JPS5828780 A JP S5828780A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- display
- circuit board
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は駆動回路を画素ごとに一体的に設け、各画素対
応の駆動をなすエレクトロル主ネツセンス（ＦｉＬ）表
示装置のような平板形表示装置の改良に関するものであ
る。
応の駆動をなすエレクトロル主ネツセンス（ＦｉＬ）表
示装置のような平板形表示装置の改良に関するものであ
る。
瓜、
近年、照面走査のフレーム周期に影響されることなく高
輝度表示をなす方式のマトリックス形ｒＬ表示装置の研
究、開発が行われている。このようなＥＬ表示装置は、
表示画素を定める画素電極をマトリックス状に配設し、
それら表示電極上に表示媒体となるＥＬ層を積層して表
示部を構成し、また前記各画素電極を個別に駆動するメ
モリ機能をもった駆動回路を例えばＳ１ウエハ上に集積
化して駆動回路基板を形成し、その駆動回路基板上に層
厚１μｍ程度の５ｔＯ２膜を介して前記表示部を一体的
に積層することによって、各画素対応の駆動をなすよう
になっている。第１図はそのようなＥＬ表示装置αにお
ける一画素部分の電気的等価回路を概略的に示す図であ
って、一点鎖線１で囲んで示した部分は駆動回路であり
、その駆動回路１は電界効果トランジスタ（ＦＩＴ）Ｑ
ｌ、Ｑ２と蓄積キャパシタＯ８と走査ラインＳおよびデ
ータラインＤから構成される。また２は例えばＡＩから
なる画素電極であって、その画素電極２上に誘電体層８
ａ、８ｂにはさまれたＥＬＪｆｉ！４が形成してあり、
さらに誘電体層８ｂ上に透明電極５が配設しである。そ
して透明電極５にＥＬ素子駆動電！６が接続しである。
輝度表示をなす方式のマトリックス形ｒＬ表示装置の研
究、開発が行われている。このようなＥＬ表示装置は、
表示画素を定める画素電極をマトリックス状に配設し、
それら表示電極上に表示媒体となるＥＬ層を積層して表
示部を構成し、また前記各画素電極を個別に駆動するメ
モリ機能をもった駆動回路を例えばＳ１ウエハ上に集積
化して駆動回路基板を形成し、その駆動回路基板上に層
厚１μｍ程度の５ｔＯ２膜を介して前記表示部を一体的
に積層することによって、各画素対応の駆動をなすよう
になっている。第１図はそのようなＥＬ表示装置αにお
ける一画素部分の電気的等価回路を概略的に示す図であ
って、一点鎖線１で囲んで示した部分は駆動回路であり
、その駆動回路１は電界効果トランジスタ（ＦＩＴ）Ｑ
ｌ、Ｑ２と蓄積キャパシタＯ８と走査ラインＳおよびデ
ータラインＤから構成される。また２は例えばＡＩから
なる画素電極であって、その画素電極２上に誘電体層８
ａ、８ｂにはさまれたＥＬＪｆｉ！４が形成してあり、
さらに誘電体層８ｂ上に透明電極５が配設しである。そ
して透明電極５にＥＬ素子駆動電！６が接続しである。
ところでこのような構造では画素ｒ電極２と駆動回路１
を構成するＦ Ｅ ＴＱ ｔ ＊ Ｑ ２のゲート等と
の聞に浮遊容量Ｏが存在するためにＥ Ｌ素子を駆動す
る高圧ＡＯ亀圧による誘導雑音が］す）′Ｉ″Ｑｌ Ｔ
Ｑ２ Ｋ悪影響をおよぼし表示動作を不安定にする。ま
た図示を省略したが隣接するＥＬ素子からの光がＦＥ
Ｔ Ｑ １＊ Ｑ ２のチャネル部にもれ込み、Ｆ Ｅ
Ｔ Ｑ ｔ ＩＯ２の動作の不安定性の原因ともなる
等の欠点があった。
を構成するＦ Ｅ ＴＱ ｔ ＊ Ｑ ２のゲート等と
の聞に浮遊容量Ｏが存在するためにＥ Ｌ素子を駆動す
る高圧ＡＯ亀圧による誘導雑音が］す）′Ｉ″Ｑｌ Ｔ
Ｑ２ Ｋ悪影響をおよぼし表示動作を不安定にする。ま
た図示を省略したが隣接するＥＬ素子からの光がＦＥ
Ｔ Ｑ １＊ Ｑ ２のチャネル部にもれ込み、Ｆ Ｅ
Ｔ Ｑ ｔ ＩＯ２の動作の不安定性の原因ともなる
等の欠点があった。
本発明は前述の点に鑑みなされたもので、その目的は表
示部と駆動回路との間の不要な電気的ならびに光学的結
合を防止し、もって安定′／ｌ：動作を図った構造の表
示装置を提供することであり、その特徴は表示媒体に対
面して複数の表示画素を定める画素電極を配設してなる
表示部と、該表示部の各画素電極を個別に駆動する駆動
回路を集積化した駆動回路基板とを一体的に積層してな
る表示装置において、前記表示部と駆動回路基板との間
ノ に、それらの間を電気的ならびに光学的にシールドする
シールド電極を介在させたところにある。
示部と駆動回路との間の不要な電気的ならびに光学的結
合を防止し、もって安定′／ｌ：動作を図った構造の表
示装置を提供することであり、その特徴は表示媒体に対
面して複数の表示画素を定める画素電極を配設してなる
表示部と、該表示部の各画素電極を個別に駆動する駆動
回路を集積化した駆動回路基板とを一体的に積層してな
る表示装置において、前記表示部と駆動回路基板との間
ノ に、それらの間を電気的ならびに光学的にシールドする
シールド電極を介在させたところにある。
以下本発明の一実施例をＥＬ表示装置に適用した場合に
ついて図面を参照して説明する。
ついて図面を参照して説明する。
第２図は本発明によるマトリックス形のＥＬ表示装置に
おける一画素部分の電気的等価回路を概略的に示す図で
あって、第１図における同等部分には同一符号を付した
。図から明らかなように本発明によるＥＬ表示装置の従
来のものと異なる点は駆動回路１と表示部を構成する画
素電極２との間にシールド電極７を介在させたところに
ある。
おける一画素部分の電気的等価回路を概略的に示す図で
あって、第１図における同等部分には同一符号を付した
。図から明らかなように本発明によるＥＬ表示装置の従
来のものと異なる点は駆動回路１と表示部を構成する画
素電極２との間にシールド電極７を介在させたところに
ある。
このシールド電極７け駆動回路１上に全面形成してあり
、例えばＡ、ｌ膜からなる。そしてＦ Ｅ Ｔ Ｑｚの
ドレインはシールド電極７に設けた接続孔８全通して画
素電極２に接続され、またシールド電極７は接地しであ
る。このように駆動回路１上の全面にシールド電極７を
設けることにより、従来存在していた画素電極２とＦ”
ＴＱｔ、Ｑｚのゲート等との間の静電結合が除去される
とともに隣接するＥＬ素子からの光がＦ ＪＩ Ｔ Ｑ
ｓ ｅ Ｑｚのチャネル部にもれ込むのも防止され、そ
の結果ＦＥ’ｌ’Ｑ１゜Ｑｚの安定な動作が得られるの
である。つまりＦＥ ’Ｉ’ Ｑ ｔ ＊ Ｑ ２はシ
ールド電イｉ！ｌｉ ７ Ｋ Ｊｌ： ツてｒｌｉ気的
にも光学的にもシールドされることとなる。
、例えばＡ、ｌ膜からなる。そしてＦ Ｅ Ｔ Ｑｚの
ドレインはシールド電極７に設けた接続孔８全通して画
素電極２に接続され、またシールド電極７は接地しであ
る。このように駆動回路１上の全面にシールド電極７を
設けることにより、従来存在していた画素電極２とＦ”
ＴＱｔ、Ｑｚのゲート等との間の静電結合が除去される
とともに隣接するＥＬ素子からの光がＦ ＪＩ Ｔ Ｑ
ｓ ｅ Ｑｚのチャネル部にもれ込むのも防止され、そ
の結果ＦＥ’ｌ’Ｑ１゜Ｑｚの安定な動作が得られるの
である。つまりＦＥ ’Ｉ’ Ｑ ｔ ＊ Ｑ ２はシ
ールド電イｉ！ｌｉ ７ Ｋ Ｊｌ： ツてｒｌｉ気的
にも光学的にもシールドされることとなる。
第３図は本発明によるＥＬ表示装置ａの（１！を危を説
明するための模式的に示した要部断面図であり、９は駆
動回路基板、ＩＯは表示部である。ここで駆動回路基板
９は例えば３ｉウニ／Ｘ９’表面に駆動回路１を集積化
したものであり、各駆動回路１はＪ！′Ｅ Ｔ Ｑ １
ｅ Ｑ ２８積キヤパシタＣ３１走査ライン４？よび
データラインＳおよびＤ（第２図参ＩＫＩ ）で構成さ
れている。また表示部１０は画素電極２、誘電体層８
ａ ＊ ８ ｂ＋ Ｅ Ｌ層４および透明′電極５から
４っている。そして前記駆動回路基板９の駆動回路９′
配設面上に例えばｓｈｏ、からなる絶縁層１１ａ（層厚
１〜２μｍ程度）を形成し、その絶縁層１１ａ上に例え
ば層厚５０００Ａ−１μｍのＡＪ層からなるシー”ルド
電極７を形成し、さらにシールド電極７上に凸 ′は例えば層厚１〜２μｍの８ｉ０□からなる絶縁層１
１ｂが形成しである。またその絶縁層１１ｂ上には表示
部１０が一体的に積層して形成しである。そし画素電極
２とは絶縁層１１ａ、ｌｌｂおよびシールド電極７に設
けた接続孔８′を通して接続しである。なお本実施例に
おいては各駆動回路１におけるＦＥＴＱ２ならびに蓄積
キャパシタ（３ｓの接地側電極を絶縁層１１ａに設けた
接続孔８′を通してシールド電極７に接続して、シール
ド電極７に接地用配線の機能を兼備させることによって
配線数の軽減を図っている。
明するための模式的に示した要部断面図であり、９は駆
動回路基板、ＩＯは表示部である。ここで駆動回路基板
９は例えば３ｉウニ／Ｘ９’表面に駆動回路１を集積化
したものであり、各駆動回路１はＪ！′Ｅ Ｔ Ｑ １
ｅ Ｑ ２８積キヤパシタＣ３１走査ライン４？よび
データラインＳおよびＤ（第２図参ＩＫＩ ）で構成さ
れている。また表示部１０は画素電極２、誘電体層８
ａ ＊ ８ ｂ＋ Ｅ Ｌ層４および透明′電極５から
４っている。そして前記駆動回路基板９の駆動回路９′
配設面上に例えばｓｈｏ、からなる絶縁層１１ａ（層厚
１〜２μｍ程度）を形成し、その絶縁層１１ａ上に例え
ば層厚５０００Ａ−１μｍのＡＪ層からなるシー”ルド
電極７を形成し、さらにシールド電極７上に凸 ′は例えば層厚１〜２μｍの８ｉ０□からなる絶縁層１
１ｂが形成しである。またその絶縁層１１ｂ上には表示
部１０が一体的に積層して形成しである。そし画素電極
２とは絶縁層１１ａ、ｌｌｂおよびシールド電極７に設
けた接続孔８′を通して接続しである。なお本実施例に
おいては各駆動回路１におけるＦＥＴＱ２ならびに蓄積
キャパシタ（３ｓの接地側電極を絶縁層１１ａに設けた
接続孔８′を通してシールド電極７に接続して、シール
ド電極７に接地用配線の機能を兼備させることによって
配線数の軽減を図っている。
このように駆動回路基板９と表示部１０とを前記シール
ド電極７を介して一体的に積層することにより表示部１
０と各駆動回路１とが電気的にも光学的にもシールドさ
れて、各駆動回路１を構成するＦ Ｅ Ｔ Ｑ １ ＋
Ｑ ２の動作の安定化ができるのである。
ド電極７を介して一体的に積層することにより表示部１
０と各駆動回路１とが電気的にも光学的にもシールドさ
れて、各駆動回路１を構成するＦ Ｅ Ｔ Ｑ １ ＋
Ｑ ２の動作の安定化ができるのである。
なお前記の実施例では各駆動回路１をＦＥＴＱｌ。
Ｑｚおよび蓄積キャパシタＯ３の組合せで構成した場合
について述べたが、Ｆ Ｅ Ｔ Ｑｚと並列に分圧用キ
ャパシタを接続することもできるし、また蓄積キャパシ
タＯｓを省略してＪ！’ Ｅ Ｔ Ｑ １の代りにメモ
リ素子としてＳＯＲ素子を用いる等、種々の駆として１
しＬに限らずａ〉品等のその他の表示媒体を用いた表示
装置に適ＪｉｆＪ して同様の効果を得ることができる
。
について述べたが、Ｆ Ｅ Ｔ Ｑｚと並列に分圧用キ
ャパシタを接続することもできるし、また蓄積キャパシ
タＯｓを省略してＪ！’ Ｅ Ｔ Ｑ １の代りにメモ
リ素子としてＳＯＲ素子を用いる等、種々の駆として１
しＬに限らずａ〉品等のその他の表示媒体を用いた表示
装置に適ＪｉｆＪ して同様の効果を得ることができる
。
以上の説明から明らかなように要するに本発明は表示媒
体に対面して複数の画素を定める画素電極を配設してな
る表示部と、該表示部の各画疑電極を個別に駆動する駆
動回路を集積化した駆動回路基板とを一体的に積１？ノ
してなる表示装置において、前記表示部と駆動回路基板
との間に、それらの間を電気的ならびに光学的にシール
ドするシールドフル極を介在させることにより、表示部
と駆動回路を構成する能動素子との電気的ならびに光学
的結合を防止し、これら結合に起因して生じる駆動回路
の動作の不安定性を除去したもので、表示装置の信頼性
の向」二に極めて有効である。
体に対面して複数の画素を定める画素電極を配設してな
る表示部と、該表示部の各画疑電極を個別に駆動する駆
動回路を集積化した駆動回路基板とを一体的に積１？ノ
してなる表示装置において、前記表示部と駆動回路基板
との間に、それらの間を電気的ならびに光学的にシール
ドするシールドフル極を介在させることにより、表示部
と駆動回路を構成する能動素子との電気的ならびに光学
的結合を防止し、これら結合に起因して生じる駆動回路
の動作の不安定性を除去したもので、表示装置の信頼性
の向」二に極めて有効である。
第１図は従来の表示装置における一画素部分の電気的等
価回路を概略的に示す図、第２図は本発明による表示装
置ａにおける一画素部分の電気的等価回路を概略的に示
す図、第８図は本発明による表示装置ｄの一実施例の構
造を説明するための模式的に示した要部断面図である。 ｌ＋駆動回路、２：画素電極、ｇａ、３ｂ＋誘電体層、
４１ＥＬ層（表示媒体）、５：透明電極、７：シールド
電極、８ 、８’ 、 ８’ ＋接続孔、９：駆動回路
基板、９′：Ｓｉウニ／’％、１０：表示部、１１ａ。 ｉｉｂ＋絶縁層、Ｑｔ ｌＱ２ Ｉ ］ｉ’ＥＴ、 Ｏ
８＋蓄積キャパシタ、ＣＩ浮遊容ｆｉ、Ｄ ：データラ
イン、Ｓ：走査ライン。
価回路を概略的に示す図、第２図は本発明による表示装
置ａにおける一画素部分の電気的等価回路を概略的に示
す図、第８図は本発明による表示装置ｄの一実施例の構
造を説明するための模式的に示した要部断面図である。 ｌ＋駆動回路、２：画素電極、ｇａ、３ｂ＋誘電体層、
４１ＥＬ層（表示媒体）、５：透明電極、７：シールド
電極、８ 、８’ 、 ８’ ＋接続孔、９：駆動回路
基板、９′：Ｓｉウニ／’％、１０：表示部、１１ａ。 ｉｉｂ＋絶縁層、Ｑｔ ｌＱ２ Ｉ ］ｉ’ＥＴ、 Ｏ
８＋蓄積キャパシタ、ＣＩ浮遊容ｆｉ、Ｄ ：データラ
イン、Ｓ：走査ライン。
Claims (1)
- 表示媒体に対面して複数の表示画素を定める画素電極を
配設してなる表示部と、該表示部の各画素電極を個別に
駆動する駆動回路を集積化した駆動回路基板とを一体的
に積層してなる表示装置において、前記表示部と駆動回
路基板との間に、それらの間を電気的ならびに光学的に
シールドするシールド電極を介在させたことを特徴とす
る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12721781A JPS5828780A (ja) | 1981-08-12 | 1981-08-12 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12721781A JPS5828780A (ja) | 1981-08-12 | 1981-08-12 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828780A true JPS5828780A (ja) | 1983-02-19 |
| JPH0155458B2 JPH0155458B2 (ja) | 1989-11-24 |
Family
ID=14954622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12721781A Granted JPS5828780A (ja) | 1981-08-12 | 1981-08-12 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134728A (ja) * | 1994-08-24 | 2007-05-31 | Transpacific Ip Ltd | アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法 |
| JP2017090752A (ja) * | 2015-11-13 | 2017-05-25 | 株式会社Ｊｏｌｅｄ | 表示パネル、表示装置および電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235585A (en) * | 1975-08-29 | 1977-03-18 | Westinghouse Electric Corp | Thin film transistor |
| JPS5391678U (ja) * | 1976-12-27 | 1978-07-26 | ||
| JPS5527326A (en) * | 1978-08-17 | 1980-02-27 | Ube Ind Ltd | Polyimide resin composition and its preparation |
-
1981
- 1981-08-12 JP JP12721781A patent/JPS5828780A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235585A (en) * | 1975-08-29 | 1977-03-18 | Westinghouse Electric Corp | Thin film transistor |
| JPS5391678U (ja) * | 1976-12-27 | 1978-07-26 | ||
| JPS5527326A (en) * | 1978-08-17 | 1980-02-27 | Ube Ind Ltd | Polyimide resin composition and its preparation |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134728A (ja) * | 1994-08-24 | 2007-05-31 | Transpacific Ip Ltd | アクティブ・マトリクス・エレクトロルミネッセント・ディスプレイ・ピクセルとその製造方法 |
| JP2017090752A (ja) * | 2015-11-13 | 2017-05-25 | 株式会社Ｊｏｌｅｄ | 表示パネル、表示装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155458B2 (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5042918A (en) | Liquid crystal display device | |
| JP5013554B2 (ja) | 液晶表示装置 | |
| JP3604106B2 (ja) | 液晶表示装置 | |
| US20030122801A1 (en) | Liquid crystal panel device having a touch panel and method of fabricating the same | |
| CN107219699B (zh) | 一种阵列基板 | |
| CN107680976A (zh) | 一种阵列基板、显示面板及电子设备 | |
| KR960009621A (ko) | 화상 입출력 장치 | |
| US20090174924A1 (en) | Electro optical device and electronic apparatus | |
| US20210366996A1 (en) | Display panel and electronic device | |
| JP5610710B2 (ja) | 液晶装置、電子機器 | |
| JP2002156653A5 (ja) | ||
| CN109752892B (zh) | 一种液晶显示面板及显示装置 | |
| JPS60112089A (ja) | 画像表示装置およびその製造方法 | |
| JPH1020338A (ja) | 液晶表示装置 | |
| JPS5828780A (ja) | 表示装置 | |
| US12029086B2 (en) | Display substrate, manufacturing method thereof, and display device | |
| JP5207422B2 (ja) | 液晶表示装置 | |
| JP3337045B2 (ja) | 液晶表示装置 | |
| US8907934B2 (en) | Pixel array substrate and display panel using the same | |
| JPH01197722A (ja) | 液晶表示装置の駆動方法 | |
| JP2003195350A (ja) | アクティブマトリクス型表示装置 | |
| US20220128870A1 (en) | Display substrate and display panel | |
| JP2646557B2 (ja) | アクティプマトリックス基板 | |
| KR100686223B1 (ko) | 액정 표시 장치 | |
| JP3072577B2 (ja) | 液晶パネル |