[go: up one dir, main page]

JPS5821863A - liquid crystal display device - Google Patents

liquid crystal display device

Info

Publication number
JPS5821863A
JPS5821863A JP56121113A JP12111381A JPS5821863A JP S5821863 A JPS5821863 A JP S5821863A JP 56121113 A JP56121113 A JP 56121113A JP 12111381 A JP12111381 A JP 12111381A JP S5821863 A JPS5821863 A JP S5821863A
Authority
JP
Japan
Prior art keywords
liquid crystal
capacitor
gate
transistor
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56121113A
Other languages
Japanese (ja)
Other versions
JPH0330308B2 (en
Inventor
Shinji Morozumi
両角 伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP56121113A priority Critical patent/JPS5821863A/en
Publication of JPS5821863A publication Critical patent/JPS5821863A/en
Publication of JPH0330308B2 publication Critical patent/JPH0330308B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はM工S(金属−絶縁物一半導体)トランジスタ
アレイを用いたディスプレイのためのアクティブマトリ
ックス基板に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an active matrix substrate for a display using a metal-insulator-semiconductor transistor array.

従来アクティブマトリックスを用いたディスプレイパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドツト数の大きなパネルを
実現可能な方式として注目を浴びている。特に液晶のよ
うな受光型素子ではダイナミック方式での駆動デユーテ
ィは限界がありテレビ表示等にはアクティブマトリック
スの応用が考えられている。
Conventional display panels using an active matrix can have a much larger matrix size than the dynamic method, and are attracting attention as a method that can realize large panels with a large number of dots. Particularly in light-receiving devices such as liquid crystals, there is a limit to the driving duty of the dynamic method, and active matrix applications are being considered for television displays and the like.

第1図は従来のアクティブマトリックスの1セルを示し
ている。アドレス線Xがトランジスタ2のデートに入力
されており、トランジスタをONさせてデータ線Yの信
号を保持用コンデンサ3に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ3に′よ、り保
持宮れ、同時に液晶4を駆動する。ここでVCは共通電
極信号である。液晶のリークは非常に少ないので、短時
間の電荷の保持には十分である。
FIG. 1 shows one cell of a conventional active matrix. The address line X is input to the date of the transistor 2, and the transistor is turned on to cause the signal on the data line Y to be stored in the holding capacitor 3 as a charge. Until data is written again, this capacitor 3 is used to hold the data, and at the same time drives the liquid crystal 4. Here, VC is a common electrode signal. Since liquid crystal leakage is very low, it is sufficient to hold charge for a short period of time.

ここのトランジスタとコンデンサ1の製造は通常のT、
Cのプロセスと全く同じである。
The manufacturing of the transistor and capacitor 1 here is a normal T,
The process is exactly the same as C.

第2図は第1図のセルをシリコンゲートプロセスにより
作成した例である。単結晶シリコンウェハ上にトランジ
スタ10とコンデンサ11が構成される。アドレス線x
とコンデンサの上電極11は多結晶シリコン(ポリシリ
コン)で、又データ線Yと液晶駆動電極13はAAでで
きており、コンタクトホール7.8.9により、基板と
At1ポリシリコンとAtが夫々接続される。
FIG. 2 is an example in which the cell shown in FIG. 1 is produced by a silicon gate process. A transistor 10 and a capacitor 11 are constructed on a single crystal silicon wafer. address line x
and the upper electrode 11 of the capacitor are made of polycrystalline silicon (polysilicon), and the data line Y and the liquid crystal drive electrode 13 are made of AA, and the contact holes 7, 8, and 9 connect the substrate, At1 polysilicon, and At, respectively. Connected.

この種の通常のICプロセスに従ったマトリックス基板
は次の大きな欠点をもつ。
Matrix substrates according to this type of conventional IC process have the following major drawbacks.

1つはマトリックス基板の製造プロセス力ICと同一の
ため、プロセスが複雑であり工程コストが高いと同時に
基板シリコンとの接合リークによる歩留低下が発生し、
総コストが高い。特にシリコン基板とソース・ドレイン
となる拡散層との接合部には、単結晶中の結晶欠陥にか
なり左右され通常のセルではこのリーク電流を100P
A以下にしなければならず、この構造で数万個のセル全
てのリークを押えることはむずかしい。ここで発生する
接合リークはコンデンサ3に蓄積された電荷を放電し、
コントラストを低下させる。
One is that the manufacturing process of the matrix substrate is the same as that of IC, so the process is complicated and the process cost is high, and at the same time, the yield decreases due to junction leakage with the substrate silicon.
Total cost is high. In particular, the junction between the silicon substrate and the diffusion layer that becomes the source/drain is considerably affected by crystal defects in the single crystal, and in a normal cell, this leakage current can be reduced to 100P.
It has to be less than A, and it is difficult to suppress leakage in all tens of thousands of cells with this structure. The junction leak generated here discharges the charge accumulated in the capacitor 3,
Reduces contrast.

2つにはAja電極のすきまからシリコン基板に入射し
た光は、電子−正孔対を生成し拡散して光電流を生じて
コンデンサ6の電荷を放電してしまいコントラストが低
下する。
Second, the light incident on the silicon substrate through the gap between the Aja electrodes generates electron-hole pairs and is diffused to generate a photocurrent and discharge the charge in the capacitor 6, resulting in a decrease in contrast.

本発明の目的はこの欠点を改善する方式を提供するもの
であり、本発明の構成はガラス、石英。
The purpose of the present invention is to provide a method for improving this drawback, and the present invention is constructed using glass or quartz.

又はシリコンウェハ上にシリコン薄膜をチャネルとする
薄膜トランジスタを構成するものであって以下具体例に
そって説明する。
Alternatively, a thin film transistor having a silicon thin film as a channel is constructed on a silicon wafer, and a specific example will be explained below.

第3図は本発明に用いる7トリツクスセルを示すもので
あり、第1図の従来との差は、容量18のCHD配線を
新たに設けることであり、基本的なデータの書込、保持
は同じである。この場合のGND電位は一定のバイアス
電圧を意味しバイアスレベル、又は信号レベルは問わず
、又GNDラインとして、自分自身の又は隣接する上又
は下のゲー) 6.X Xを用いることもできる。
Figure 3 shows a 7-trix cell used in the present invention, and the difference from the conventional one in Figure 1 is that a CHD wiring with a capacitance of 18 is newly provided, and the basic data writing and retention are the same. It is. In this case, the GND potential means a constant bias voltage, regardless of the bias level or signal level. XX can also be used.

又表示データの入力をデータ、191 Yがサンプル−
ホールドする容量として、データ線YとGNDラインの
間の容量21、又はアドレスMXとの間の容量22を利
用する。
Also, input the display data as data, 191 Y is the sample.
As the holding capacitor, a capacitor 21 between the data line Y and the GND line or a capacitor 22 between the address MX is used.

第4図(A)のセルの平面図、(B)のA−Eでの断面
図をもとにセルの構造例を示す。透明基板33上にトラ
ンジスタのソース・ドレイン・チャネルを形成するシリ
コン薄膜28とトランジスタのゲートとなるゲート線を
なすシリコン薄膜等、もしくはそれと同時の配線層26
とGNDライン27、更に透明低抵抗材料、例えばBn
○2の如くのネサ膜、厚さ数100X以下の金属等より
なるデータ線25と液晶駆動電極31が形成されている
An example of the cell structure is shown based on the plan view of the cell in FIG. 4(A) and the sectional view taken along line A-E in FIG. 4(B). A silicon thin film 28 that forms the source, drain, and channel of the transistor on the transparent substrate 33 and a silicon thin film that forms the gate line that becomes the gate of the transistor, or a wiring layer 26 simultaneously therewith.
and GND line 27, and a transparent low resistance material such as Bn.
A data line 25 and a liquid crystal drive electrode 31 made of a metal film or the like having a thickness of several hundred times or less are formed.

又GNDライン27と液晶駆動電極の重なった部分が電
荷保持用コンデンサ(第3図−18)となる。トランジ
スタのソース・ドレイン34 、35にはN+拡散(P
チャネルならP+)がなされゲート電極38に下にはチ
ャネル30がゲート絶縁膜36を介して存在する。
Further, the overlapped portion of the GND line 27 and the liquid crystal drive electrode becomes a charge holding capacitor (FIG. 3-18). N+ diffusion (P
If it is a channel, P+) is formed, and a channel 30 exists below the gate electrode 38 with a gate insulating film 36 interposed therebetween.

第5図に、第4図に示すアクティブ・マトリックス基板
の製造プロセスを示す。透明基板40上に、ゲートとな
る電極材料として、コンデンサの面積を大きくとれるよ
うにネサ膜や工”2o3、又は非常に薄い金属膜等の透
明導電膜を形成しバターニングの後ゲート電極41を作
る。次にゲート電極上にゲート絶縁膜42を形成する。
FIG. 5 shows a manufacturing process for the active matrix substrate shown in FIG. 4. On the transparent substrate 40, a transparent conductive film such as Nesa film, 2O3 film, or a very thin metal film is formed as an electrode material for the gate so that the area of the capacitor can be increased, and after patterning, the gate electrode 41 is formed. Next, a gate insulating film 42 is formed on the gate electrode.

ゲート絶縁膜形成法は、ゲート電極の酸化物、例えば陽
極酸化法、熱酸化法、プラズマ酸化法等によるか、又は
OVD法等によりS i O,、AA203等の酸化物
、Si3N、等の窒化物である。(第5図の例はゲート
電極の酸化方式である。)これら絶縁物は透明である。
The method for forming the gate insulating film is to form the oxide of the gate electrode, for example, by anodic oxidation, thermal oxidation, plasma oxidation, etc., or by nitriding SiO, AA203, etc., Si3N, etc. by OVD method, etc. It is a thing. (The example shown in FIG. 5 is an oxidation method of the gate electrode.) These insulators are transparent.

次にトランジスタのチャネルを形成するシリコン薄膜を
デポジションしてバターニングしてソース・ドレイン・
チャネルを構成するシリコン層46を形成する。(第5
図(イ)) この状態でネガレジスト44を上面に塗布
し、チャネル部を除いてソース・ドレイン部に不純物を
ドープするマスク部45を形成するようにバターニング
する。(第5図(ハ)) このレジスト45をマスクとして不純物イオンを打込む
と、ソース・ドレイン部46にはイオンカ打込まれて低
抵抗層となり、レジスト45の下部にはイオン打込まれ
ず、チャネル層47として残る。(第5図(ハ)) 次
に透明導電膜をデポジションしてバターニングし、デー
タ線48と駆動電極49を形成し、トランジスタのソー
ス・ドレイン46とは、絶縁膜、更には絶縁部に対する
コンタクト・ホールを開けることなしにコンタクトをと
る。
Next, a silicon thin film that will form the transistor channel is deposited and buttered to form the source, drain, and
A silicon layer 46 constituting a channel is formed. (5th
In this state, a negative resist 44 is applied to the upper surface and patterned to form a mask portion 45 for doping impurities into the source and drain portions except for the channel portion. (FIG. 5 (c)) When impurity ions are implanted using this resist 45 as a mask, the ions are implanted into the source/drain region 46 to form a low resistance layer, but the ions are not implanted into the lower part of the resist 45 and the channel It remains as layer 47. (Fig. 5 (c)) Next, a transparent conductive film is deposited and patterned to form data lines 48 and drive electrodes 49, and the source/drain 46 of the transistor is connected to the insulating film and further to the insulating part. Make contact without opening a contact hole.

又、コンデンサはゲート電極41と透明導電膜による駆
動電極49との間にゲート絶縁膜42と同じ材料をサン
ドイッチして形成できる。
Further, the capacitor can be formed by sandwiching the same material as the gate insulating film 42 between the gate electrode 41 and the drive electrode 49 made of a transparent conductive film.

この方式の利点は透明なコンデンサを形成するにもかか
わらず、工程が簡単なことにある。
The advantage of this method is that although it forms a transparent capacitor, the process is simple.

第4図においてデータ11J25とゲート線26の交点
は互いに絶縁する必要があるが、本発明の如くゲート電
極を下に、チャネルを上にする逆転MO゛Sトランジス
タにすると、特別な絶縁膜を用いなくても、ゲート絶縁
物と同じ材料により自然に絶縁されるので、従来の如く
絶縁のためのみに用いていた絶縁膜をつける工程及びそ
の絶縁膜にコンタクトホールを開ける工程は不要となる
。しかも、特別な絶縁膜により、透明なコンデンサにお
ける光の透過率が低下してしまうという欠点も防止でき
る。
In FIG. 4, the intersection of the data 11J25 and the gate line 26 needs to be insulated from each other, but if the gate electrode is placed at the bottom and the channel is placed at the top as in the present invention, a special insulating film is used. Even if it is not present, the gate insulator is naturally insulated using the same material as the gate insulator, so the process of attaching an insulating film and the process of opening a contact hole in the insulating film, which were used only for insulation, as in the past, are not necessary. Furthermore, the disadvantage that the light transmittance of a transparent capacitor decreases due to the special insulating film can be prevented.

本発明の他の利点として、コンデンサはゲート電極と同
じ材料の透明導電性膜と、液晶駆動電極となる透明導電
性膜を電極とし、ゲート絶縁膜を誘電体膜として作られ
るので、コンデンサ形成のために余分な工程は一切必要
としない。又透明基板を用いてTNモードの液晶を用い
る際、液晶駆動部は透明である必要があるが、本発明で
はコンデンサも透明であるので、コンデンサを液晶駆動
電極の下部領域の殆んどの面積を用いることができ、従
ってコンデンサの容量を大きくできる。そのためトラン
ジスタのOFF’リークの許容度を広くとれ、歩留り向
上が計れると共に信頼性も改善される。
Another advantage of the present invention is that the capacitor is made using a transparent conductive film made of the same material as the gate electrode, a transparent conductive film that becomes the liquid crystal drive electrode, and a gate insulating film as a dielectric film. No extra steps are required. Furthermore, when using a TN mode liquid crystal using a transparent substrate, the liquid crystal drive part needs to be transparent, but in the present invention, the capacitor is also transparent, so the capacitor can occupy most of the area below the liquid crystal drive electrode. Therefore, the capacitance of the capacitor can be increased. Therefore, the tolerance for OFF' leakage of the transistor can be widened, yield can be improved, and reliability can also be improved.

本発明は以上述べた如く基板上にシリコントランジスタ
とシリコンコンデンサを有するアクティブマトリックス
を提供するものであり、従来に比し次の利点がある。
As described above, the present invention provides an active matrix having silicon transistors and silicon capacitors on a substrate, and has the following advantages over the prior art.

製造プロセスが簡単で、従来のバルクシリコンタイプで
は6回のフォトエツチング工程を必要としたが、本発明
の方式では4@でよく、工程コストが安いと共に、バル
クシリコンの如くにP−N接合断面積が非常に少なく従
って接合リークがわずかであり歩留の向上が望める。
The manufacturing process is simple; the conventional bulk silicon type requires 6 photoetching steps, but the method of the present invention requires only 4 photoetching steps, and the process cost is low, as well as the ability to cut P-N junctions like bulk silicon. Since the area is very small, there is little junction leakage, and an improvement in yield can be expected.

又、上方から入射した光は90%以上通過し、又シリコ
ン薄膜中のキャリアの拡散長も短かいので、光電流は殆
んど発生せず、光に対するリーク値は1万ルックスの下
でも1. OP A以下となり、光の入射による表示像
の消滅は防ぐことができた。
In addition, more than 90% of the light incident from above passes through, and the diffusion length of carriers in the silicon thin film is short, so almost no photocurrent is generated, and the leakage value for light is 1 even under 10,000 lux. .. The OPA was below A, and it was possible to prevent the display image from disappearing due to the incidence of light.

更に透明基板に透明液晶駆動を用いると、最もフントラ
ストの高いFEタイプの液晶を用いることができ、画面
の明るさも向上し、表示品質を飛躍的に改善できる。
Furthermore, if a transparent liquid crystal drive is used for a transparent substrate, it is possible to use an FE type liquid crystal with the highest fundus resistance, and the brightness of the screen can also be improved, making it possible to dramatically improve display quality.

同時に基板にガ′ラスやそれに準する材料を用いるとパ
ネルの組立が容易となり従来のバルクシリコンタイプに
対し、組立て歩留りが向上し、又工程が簡単になる。
At the same time, using glass or a similar material for the substrate makes it easier to assemble the panel, improving the assembly yield and simplifying the process compared to the conventional bulk silicon type.

本発明により作成されたアクティブマトリックスパネル
は、低消費電力で安価なポータプル液晶テレビを可能と
し、特に日光の強い屋外ではコントラストも非常に高い
図面が製造できる。
The active matrix panel made according to the present invention enables an inexpensive portable liquid crystal television with low power consumption, and can produce drawings with very high contrast, especially outdoors in strong sunlight.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のアクティブマトリックスに用いたセルの
回路図で、第2図はバルクシリコンを用いたセルの平面
図、第3図は本発明のセル図で、第4図(A) 、 (
B)はその実現例の平面図と断面図で、第5図(イ)〜
に)はその製造プロセスである。 11・・・・・・コンデンサ3のポリシリコンの上部電
極10・・・・・・ポリシリコンゲート 7.8.9・・・・・コンタクトホール13・・・・・
・AAによる駆動電極 33.40・・・・・・透明基板 38.41・・・・・・ゲート電極 36.42・・・・・・ゲート絶縁膜 3.4,35.46・・・・・・ソースΦドレイン30
.47・・・・・・チャネル 25,31.48・・・・・・透明導電性膜45・・・
・・・レジスト 以  上 出願人  株式会社諏訪精工舎 代理人  弁理士 最上  務 αυ Y(し^TA) 第1図 第3図 \6
Fig. 1 is a circuit diagram of a cell used in a conventional active matrix, Fig. 2 is a plan view of a cell using bulk silicon, Fig. 3 is a cell diagram of the present invention, and Fig. 4 (A), (
B) is a plan view and a cross-sectional view of an example of its realization, and Figures 5(A) to 5
) is its manufacturing process. 11... Polysilicon upper electrode 10 of capacitor 3... Polysilicon gate 7.8.9... Contact hole 13...
・Drive electrode 33.40 by AA...Transparent substrate 38.41...Gate electrode 36.42...Gate insulating film 3.4, 35.46...・Source Φ drain 30
.. 47... Channel 25, 31.48... Transparent conductive film 45...
...Register or above Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney Tsutomu Mogami αυ Y (shi^TA) Figure 1 Figure 3\6

Claims (1)

【特許請求の範囲】[Claims] (1)  ゲート線によりトランジスタのゲートにより
選択された任意の両系列にデータ線よりトランジスタの
ソース・ドレインを介して表示データを電荷保持用コン
デンサに書き込むアクティブマトリックス基板において
、前記アクティブ・マトリックス基板は透明基板上に構
成され、更に前記トランジスタはゲート電極が下方に、
チャネルが上方に形成される構造であり、前記ゲート電
極を構成するゲート絶縁物と、液晶駆動電極により前記
電荷保持用コンデンサを構成することを特徴とするアク
ティブ・マトリックス基板。
(1) In an active matrix substrate in which display data is written to a charge holding capacitor from a data line to an arbitrary series selected by a gate of a transistor via a data line and a source/drain of a transistor, the active matrix substrate is transparent. The transistor is configured on a substrate, and further includes a gate electrode facing downwardly,
1. An active matrix substrate having a structure in which a channel is formed upward, and wherein the charge retention capacitor is constituted by a gate insulator constituting the gate electrode and a liquid crystal driving electrode.
JP56121113A 1981-07-31 1981-07-31 liquid crystal display device Granted JPS5821863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56121113A JPS5821863A (en) 1981-07-31 1981-07-31 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56121113A JPS5821863A (en) 1981-07-31 1981-07-31 liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6202193A Division JP2668317B2 (en) 1993-03-22 1993-03-22 Active matrix panel

Publications (2)

Publication Number Publication Date
JPS5821863A true JPS5821863A (en) 1983-02-08
JPH0330308B2 JPH0330308B2 (en) 1991-04-26

Family

ID=14803199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56121113A Granted JPS5821863A (en) 1981-07-31 1981-07-31 liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS5821863A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179723A (en) * 1984-02-27 1985-09-13 Sharp Corp Liquid crystal projection device
EP0482737A2 (en) * 1990-09-27 1992-04-29 Sharp Kabushiki Kaisha Active matrix display device
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
US5469025A (en) * 1990-09-27 1995-11-21 Sharp Kabushiki Kaisha Fault tolerant active matrix display device
USRE36725E (en) * 1984-10-22 2000-06-06 Seiko Epson Corporation Projection-type display device
US7381598B2 (en) 1993-08-12 2008-06-03 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106193A (en) * 1978-02-08 1979-08-20 Sharp Corp Driving method for matrix type liquid crystal display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106193A (en) * 1978-02-08 1979-08-20 Sharp Corp Driving method for matrix type liquid crystal display unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179723A (en) * 1984-02-27 1985-09-13 Sharp Corp Liquid crystal projection device
JPH0435048B2 (en) * 1984-02-27 1992-06-09 Sharp Kk
USRE36725E (en) * 1984-10-22 2000-06-06 Seiko Epson Corporation Projection-type display device
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
EP0482737A2 (en) * 1990-09-27 1992-04-29 Sharp Kabushiki Kaisha Active matrix display device
US5469025A (en) * 1990-09-27 1995-11-21 Sharp Kabushiki Kaisha Fault tolerant active matrix display device
US5508591A (en) * 1990-09-27 1996-04-16 Sharp Kabushiki Kaisha Active matrix display device
US7381598B2 (en) 1993-08-12 2008-06-03 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same

Also Published As

Publication number Publication date
JPH0330308B2 (en) 1991-04-26

Similar Documents

Publication Publication Date Title
EP0342925B1 (en) Active matrix panel
US3824003A (en) Liquid crystal display panel
US4582395A (en) Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor
JP2967126B2 (en) Semiconductor integrated circuit device for flat light valve substrate
JPH0133833B2 (en)
JPH0534836B2 (en)
JPS5821863A (en) liquid crystal display device
JPH06104434A (en) Film transistor element and active matrix display and image sensor
JP2668317B2 (en) Active matrix panel
JPH0247865B2 (en)
JPS63292114A (en) Active matrix type liquid crystal display device
JP2755683B2 (en) Active matrix liquid crystal display
JP2639980B2 (en) Liquid crystal display
JPS60192370A (en) Thin film transistor array
JPH0132661B2 (en)
JPS644163B2 (en)
JPH0723938B2 (en) Liquid crystal display manufacturing method
JPS62148929A (en) liquid crystal display device
JPS6053082A (en) thin film transistor
KR970000471B1 (en) A new thin film transistor structure for increasing storage capacitance in the pixel element
JP2568990B2 (en) Liquid crystal display device and method of manufacturing the same
JPH06138492A (en) Liquid crystal display
JPH03287235A (en) Active matrix type liquid crystal display element
JPH0722201B2 (en) Liquid crystal display manufacturing method
JPS6055382A (en) Liquid crystal display unit