JPH06138492A - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JPH06138492A JPH06138492A JP3213427A JP21342791A JPH06138492A JP H06138492 A JPH06138492 A JP H06138492A JP 3213427 A JP3213427 A JP 3213427A JP 21342791 A JP21342791 A JP 21342791A JP H06138492 A JPH06138492 A JP H06138492A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- line
- thin film
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
一対の基板内に液晶が封入され、該基板の一方の基板上
には、マトリクス状に配列された画素電極、該画素電極
に接続されてなる非単結晶シリコン薄膜よりなるトラン
ジスタ、該トランジスタのソース領域にデータ信号を供
給してなるデータ線、該トランジスタのゲート電極にゲ
ート信号を供給してなるゲート線を有する液晶表示装置
において、該ソース線は該薄膜トランジスタのソース領
域と同一の材料で形成されており、該ゲート線と該ソー
ス線の交点部分の該ゲート線の線幅よりも、該トランジ
スタのゲート電極の線幅の方が長い液晶表示装置。
(57) [Summary] A pair of substrates is filled with liquid crystal, and one of the substrates is composed of pixel electrodes arranged in a matrix and non-single-crystal silicon thin films connected to the pixel electrodes. In a liquid crystal display device having a transistor, a data line for supplying a data signal to a source region of the transistor, and a gate line for supplying a gate signal to a gate electrode of the transistor, the source line is a source region of the thin film transistor. A liquid crystal display device which is formed of the same material and in which the line width of the gate electrode of the transistor is longer than the line width of the gate line at the intersection of the gate line and the source line.
Description
【0001】[0001]
【産業上の利用分野】本発明はMIS(金属−絶縁物−
半導体)トランジスタアレイを用いたディスプレイのた
めのアクティブ・マトリックス基板に関するものであ
る。The present invention relates to MIS (metal-insulator-
The present invention relates to an active matrix substrate for a display using a (semiconductor) transistor array.
【0002】従来アクティブ・マトリックスを用いたデ
ィスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光型素子ではダイナミック方式
での駆動デューティは限界があり、テレビ表示等にはア
クティブ・マトリックスの応用が考えられている。図1
は従来のアクティブ・マトリックスの1セルを示してい
る。アドレス線Xがトランジスタ2のゲートに入力され
ており、トランジスタをONさせてデータ線Yの信号を
保持用コンデンサ3に電荷として蓄積させる。再びデー
タを書き込むまで、このコンデンサ3により保持され、
同時に液晶4を駆動する。ここでVCは共通電極信号で
ある。液晶のリークは非常に少ないので、短時間の電荷
の保持には十分である。ここのトランジスタとコンデン
サ1の製造は通常のICのプロセスと全く同じである。
図2は図1のセルをシリコンゲートプロセスにより作成
した例である。単結晶シリコンウェハ上にトランジスタ
10とコンデンサ11が構成される。アドレス線Xとコ
ンデンサの上電極11は多結晶シリコン(ポリシリコ
ン)で、又データ線Yと液晶駆動電極13はAlででき
ており、コンタクトホール7、8、9により、基板とA
l、ポリシリコンとAlが夫々接続される。Conventionally, a display panel using an active matrix has attracted attention as a method capable of realizing a large-sized panel having a large number of dots because its matrix size can be made very large as compared with the dynamic method. In particular, a light-receiving element such as a liquid crystal has a limited drive duty in a dynamic system, and application of an active matrix is considered for a television display and the like. Figure 1
Shows one cell of a conventional active matrix. The address line X is input to the gate of the transistor 2, and the transistor is turned on to accumulate the signal on the data line Y in the holding capacitor 3 as electric charge. It is held by this capacitor 3 until data is written again,
At the same time, the liquid crystal 4 is driven. Here, VC is a common electrode signal. Since the liquid crystal leaks very little, it is sufficient for holding charges for a short time. The manufacturing of the transistor and the capacitor 1 here is exactly the same as the process of an ordinary IC.
FIG. 2 shows an example in which the cell of FIG. 1 is manufactured by a silicon gate process. A transistor 10 and a capacitor 11 are formed on a single crystal silicon wafer. The address line X and the upper electrode 11 of the capacitor are made of polycrystalline silicon (polysilicon), and the data line Y and the liquid crystal drive electrode 13 are made of Al.
1, polysilicon and Al are connected to each other.
【0003】この種の通常のICプロセスに従ったマト
リックス基板は次の大きな欠点をもつ。Matrix substrates according to this type of conventional IC process have the following major drawbacks.
【0004】1つはマトリックス基板の製造プロセスが
ICと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を100PA以下にしなければならず、この構造では
数万個のセル全てのリークを押えることはむずかしい。
ここで、発生する接合リークはコンデンサ3に蓄積され
た電荷を放電し、コントラストを低下させる。First, since the manufacturing process of the matrix substrate is the same as that of the IC, the process is complicated and the process cost is high, and at the same time, the yield is reduced due to the junction leak with the substrate silicon, and the total cost is high. In particular, at the junction between the silicon substrate and the diffusion layer serving as the source / drain, the leak current must be 100 PA or less in a normal cell, which is considerably affected by crystal defects in the single crystal. It is difficult to suppress the leak of all the cells.
Here, the generated junction leak discharges the electric charge accumulated in the capacitor 3 and reduces the contrast.
【0005】2つにはAl電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ3の電荷を放電してしまいコント
ラストが低下する。Secondly, the light incident on the silicon substrate through the gap of the Al electrode generates electron-hole pairs and diffuses to generate a photocurrent, which discharges the electric charge of the capacitor 3 and lowers the contrast.
【0006】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、上
に半導体薄膜をチャネルとする薄膜トランジスタを構成
するものであって以下具体例にそって説明する。An object of the present invention is to provide a method for remedying this drawback. The structure of the present invention is to form a thin film transistor having a semiconductor thin film as a channel on glass, quartz, and the following specific examples. I will explain it.
【0007】図3は本発明に用いたマトリックスセルを
示すものであり、図1の従来とは、容量18のGND配
線を新たに設けること、又は液晶の容量が十分大きい
と、それを電荷保持容量として用いるので電荷保持用の
容量18とGND配線を省略することができ、この場合
でも基本的なデータの書込、保持は同じである。この場
合のGND電位は一定のバイアス電圧を意味しバイアス
レベル、又は信号レベルは問わない。又表示データの入
力をデータ線Yがサンプルホールドする容量として、デ
ータ線YとGNDラインの間の容量21、又はアドレス
線Xとの間の容量22を利用する。FIG. 3 shows a matrix cell used in the present invention, which is different from the conventional one shown in FIG. 1 when a GND wiring for the capacitor 18 is newly provided or when the liquid crystal has a sufficiently large capacitance. Since it is used as a capacitor, the charge holding capacitor 18 and the GND wiring can be omitted. Even in this case, the basic writing and holding of data is the same. The GND potential in this case means a constant bias voltage, and the bias level or the signal level does not matter. Further, the capacitance 21 between the data line Y and the GND line or the capacitance 22 between the address line X is used as a capacitance for the data line Y to sample and hold the input of the display data.
【0008】図4に本発明に用いる液晶駆動のための1
セル40の図面を示す。ゲート線47とGND線42は
同一の導電性薄膜、データ線45、トランジスタ部のチ
ャネル46は半導体薄膜よりなる。又コンデンサ49を
形成するために透明駆動電極44をつける前に誘電体膜
を全面につける。コンタクト・ホール43はこの誘電体
膜を開孔して電極44とトランジスタとのコンタクトを
とる。この時シリコン薄膜のソース・ドレイン、配線等
の低抵抗層形成のための不純物注入は工程簡略のため導
電性薄膜(例えば金属、結果として不純物注入されるシ
リコン膜等の材料を用いる)をマスクとして行なう。図
6(イ)〜(ハ)は、本発明の製造方法の一実施例を示
す。同図(イ)において、透明基板60上に不透明な導
電性薄膜を形成後パターニングし、ゲート電極61を形
成する。さらに、このゲート電極61上に酸化膜等の絶
縁膜62を形成する。次に、同図(ロ)において、この
絶縁膜62上にシリコン薄膜63を形成し、このシリコ
ン薄膜63上ネガレジスト64を塗布する。さらに、透
明基板60の裏側より全面露光65を行い現像する。こ
うして、ゲート電極61の真上にはゲート電極の形状の
ネガレジストが残留する。さらに、同図(ハ)に示す如
くゲートセルフアラインの方式でトランジスタのソー
ス、ドレインの拡散領域66を形成する。しかしこのま
まだと図4の半導体薄膜と導電性薄膜の交点47、48
もトランジスタ46と同様にトランジスタが形成されて
しまい、データ線45は交点47と48で切れてしま
う。本発明はこのゲートセルフアライン方式による工程
簡略化による欠点を、次のようにして補なう。半導体薄
膜にクロスする導電性薄膜の幅(トランジスタ46では
W1交点47ではW2 交点48でW3 )をトランジスタ
部は交点部より長くとることによる。即ち図6(ロ)に
おいて不純物はゲート電極66をマスクにドープされる
際、必ず横方向にもXだけ入る。例えば多結晶シリコン
では1000℃、1HでリンPは5μmも侵入する。従
って、交叉部は導電性薄膜の幅を6〜8μm、トランジ
スタ部は20μmに設定すると、ゲートセルフアライン
を行ってもトランジスタはソースとドレインが分離さ
れ、又交叉部は拡散の横拡がりにより、トランジスタで
言えばソースドレインがショートされ、配線が切れな
い。FIG. 4 shows a circuit for driving a liquid crystal used in the present invention.
A drawing of a cell 40 is shown. The gate line 47 and the GND line 42 are made of the same conductive thin film, and the data line 45 and the channel 46 of the transistor section are made of a semiconductor thin film. Also, a dielectric film is applied to the entire surface before the transparent drive electrode 44 is applied to form the capacitor 49. The contact hole 43 opens this dielectric film to make contact between the electrode 44 and the transistor. At this time, the impurity injection for forming the low resistance layer such as the source / drain of the silicon thin film and the wiring is performed by using the conductive thin film (for example, a metal, and a material such as the silicon film to which the impurity is injected as a result is used) as a mask for simplifying the process. To do. 6A to 6C show an embodiment of the manufacturing method of the present invention. In FIG. 9A, an opaque conductive thin film is formed on the transparent substrate 60 and then patterned to form a gate electrode 61. Further, an insulating film 62 such as an oxide film is formed on the gate electrode 61. Next, in FIG. 9B, a silicon thin film 63 is formed on the insulating film 62, and a negative resist 64 is applied on the silicon thin film 63. Further, the entire surface is exposed from the back side of the transparent substrate 60, and development is performed. Thus, the negative resist in the shape of the gate electrode remains directly above the gate electrode 61. Further, as shown in FIG. 3C, the source / drain diffusion regions 66 of the transistor are formed by the gate self-alignment method. However, as it is, the intersections 47, 48 of the semiconductor thin film and the conductive thin film of FIG.
Also, a transistor is formed similarly to the transistor 46, and the data line 45 is cut off at the intersection points 47 and 48. The present invention compensates for the drawback due to the simplification of the process by the gate self-alignment method as follows. This is because the width of the conductive thin film that crosses the semiconductor thin film (in the transistor 46, the W 1 intersection 47, the W 2 intersection 48, and the W 3 ) is longer in the transistor portion than in the intersection portion. That is, in FIG. 6B, when the impurity is doped using the gate electrode 66 as a mask, only X is inevitably entered in the lateral direction. For example, in polycrystalline silicon, phosphorus P penetrates as much as 5 μm at 1000 ° C. for 1H. Therefore, if the width of the conductive thin film is set to 6 to 8 μm and the transistor portion is set to 20 μm in the crossing portion, the source and drain of the transistor are separated even if the gate self-alignment is performed, and the crossing portion is formed by the lateral spread of diffusion. Then, the source and drain are short-circuited and the wiring cannot be cut.
【0009】図5は図4における本発明の断面を示して
いる。A−Bはトランジスタ断面、C−D、C’−D’
は交叉部の断面である。透明基板50上に半導体薄膜部
51、52、53、54を形成後、ゲート絶縁膜55を
形成し更に導電性薄膜によりゲート電極56、配線56
を形成後、これらの導電性薄膜をマスクに半導体薄膜へ
不純物ドープを行なう。この後誘電体膜57をつけてコ
ンタクトホールを開孔後透明駆動電極58を形成する。
この結果、トランジスタはチャネル53が形成され、又
配線部は拡散部分54がショートして本来の配線機能を
なす。FIG. 5 shows a cross section of the invention in FIG. AB is a transistor cross section, CD, C'-D '.
Is a cross section of the intersection. After forming the semiconductor thin film portions 51, 52, 53, 54 on the transparent substrate 50, a gate insulating film 55 is formed, and a gate electrode 56 and a wiring 56 are formed by a conductive thin film.
After forming, the semiconductor thin film is doped with impurities using these conductive thin films as a mask. After that, a dielectric film 57 is formed and a contact hole is opened, and then a transparent drive electrode 58 is formed.
As a result, the channel 53 is formed in the transistor, and the diffusion portion 54 of the wiring portion is short-circuited to perform the original wiring function.
【0010】図7はこれを更に保持用コンデンサ部に応
用した例である。セル70はゲート線71、データ線7
2、コンタクト・ホール73、GNDライン74、交点
75、76、コンデンサ77、トランジスタ78、液晶
駆動電極79からできている。この場合のコンデンサは
半導体薄膜と導電性薄膜の間のゲート絶縁膜を誘電体膜
として形成される。しかし、通常の如く大きなベタの電
極でコンデンサを形成すると、ゲートセルフアラインに
より不純物が半導体膜にドープされずに、コンデンサに
直列に非常に高い抵抗が入ったと同じになり、電荷保持
の役割をしない。従ってこれを逃れるためにコンデンサ
の電極となる導電性薄膜を、トランジスタのチャネル長
(W1 )より短い幅の櫛状にする。この結果櫛目と櫛目
の間から不純物が横方向に拡散し、下部で各々が短絡す
ることにより、コンデンサの半導体膜の抵抗を下げるこ
とができる。FIG. 7 shows an example in which this is further applied to a holding capacitor section. The cell 70 has a gate line 71 and a data line 7
2. Contact holes 73, GND lines 74, intersections 75 and 76, capacitors 77, transistors 78, and liquid crystal drive electrodes 79. The capacitor in this case is formed by using the gate insulating film between the semiconductor thin film and the conductive thin film as a dielectric film. However, when a capacitor is formed with a large solid electrode as usual, impurities are not doped into the semiconductor film due to gate self-alignment, and it becomes the same as when a very high resistance is inserted in series with the capacitor, and it does not play a role of charge retention. . Therefore, in order to escape from this, the conductive thin film to be the electrode of the capacitor is formed into a comb shape having a width shorter than the channel length (W 1 ) of the transistor. As a result, the impurities are laterally diffused from between the comb lines and short-circuited at the lower parts, so that the resistance of the semiconductor film of the capacitor can be reduced.
【0011】図8は図7EFでの判断を示す。基板80
上にシリコン薄膜を形成し、パターニングの後にゲート
酸化膜85及びコンデンサの誘電体膜86を形成後、ゲ
ート電極及びコンデンサの電極となる導電性薄膜(金属
膜シリコン薄膜)をつけてゲート電極87、コンデンサ
電極88を形成する。この後導電性薄膜をマスクに半導
体薄膜に不純物をドープする。この時トランジスタ部は
導電性薄膜即ちゲート電極の幅が広いのでソース・ドレ
イン82、83と不純物の入らないチャネル81が形成
されて、トランジスタとなる。一方コンデンサは導電性
薄膜88の幅がトランジスタ部より狭いので、不純物が
横方向に拡散して短絡し、この結果、低抵抗の半導体電
極84が形成される。この後に絶縁膜89をつけて、コ
ンタクト部91を開孔し、この後駆動電極90を形成す
る。FIG. 8 shows the judgment in FIG. 7EF. Board 80
After forming a silicon thin film on the gate oxide film 85 and a capacitor dielectric film 86 after patterning, a conductive thin film (metal film silicon thin film) to be a gate electrode and a capacitor electrode is attached to the gate electrode 87, The capacitor electrode 88 is formed. Thereafter, the semiconductor thin film is doped with impurities using the conductive thin film as a mask. At this time, since the conductive thin film, that is, the width of the gate electrode, is wide in the transistor portion, the source / drain 82, 83 and the channel 81 free of impurities are formed to form a transistor. On the other hand, in the capacitor, since the width of the conductive thin film 88 is narrower than that of the transistor portion, impurities are laterally diffused and short-circuited, and as a result, the semiconductor electrode 84 having a low resistance is formed. After that, an insulating film 89 is attached, a contact portion 91 is opened, and then a drive electrode 90 is formed.
【0012】本発明は前述のように、半導体薄膜と、半
導体金属等の導電性薄膜よりなるアクティブ・マトリク
ス基板において、半導体薄膜と導電性薄膜の交叉部分に
おける導電性薄膜の幅を、トランジスタ部より狭くする
ことにより、工程の簡略化を可能にするものである。特
にこの場合拡散の横拡がりXに対し、トランジスタでは
2X以上、交叉部コンデンサ部では2X以下にする。As described above, according to the present invention, in the active matrix substrate composed of the semiconductor thin film and the conductive thin film of semiconductor metal or the like, the width of the conductive thin film at the intersection of the semiconductor thin film and the conductive thin film is set to be larger than that of the transistor part. By narrowing the width, the process can be simplified. In this case, in particular, the lateral spread X of diffusion is set to 2X or more for the transistor and 2X or less for the crossover capacitor portion.
【0013】本発明は透明基板上に半導体薄膜による薄
膜トランジスタを有するアクティブマトリックスを提供
するものであり、従来に比して次の利点がある。The present invention provides an active matrix having a thin film transistor formed of a semiconductor thin film on a transparent substrate, and has the following advantages over conventional ones.
【0014】製造プロセスが簡単で、従来のバルクシリ
コンタイプでは6回のフォトエッチング工程を必要とし
たが、本発明の方式では3回でよく、工程コストが安い
と共に、バルクシリコンの如くにP−N接合断面席が非
常に少なく従って接合リークがわずかであり歩留の向上
が望める。The manufacturing process is simple, and the conventional bulk silicon type requires six photoetching steps, but the method of the present invention requires only three times, the process cost is low, and P-like bulk silicon is used. There are very few N-joint cross-section seats, so there is little joint leak, and improvement in yield can be expected.
【0015】又、上法から入射した光は90%以上通過
し、又シリコン薄膜中のキャリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク筐は1
万ルックスの下でも10PA以下となり、光の入射によ
る表示像の消滅は防ぐことができた。Further, since 90% or more of the light incident from the above method passes and the diffusion length of carriers in the silicon thin film is short, almost no photocurrent is generated, and the leakage housing for light is 1 or less.
Even under 10,000 lux, it was 10 PA or less, and it was possible to prevent the display image from disappearing due to the incidence of light.
【0016】更に透明基板に透明液晶駆動を用いると、
最もコントラストの高いFEタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。Further, when a transparent liquid crystal drive is used for the transparent substrate,
Since the FE type liquid crystal having the highest contrast can be used, the brightness of the screen can be improved and the display quality can be dramatically improved.
【0017】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のバルクシコン
タイプに対し、組立歩溜りが向上し、又工程が簡単にな
る。At the same time, when glass or a material similar thereto is used for the substrate, the panel can be easily assembled, the assembly yield is improved and the process is simplified as compared with the conventional bulk silicon type.
【図1】 従来のアクティブマトリックスに用いたセル
の回路図である。FIG. 1 is a circuit diagram of a cell used in a conventional active matrix.
【図2】 バルクシリコンを用いたセルの平面図であ
る。FIG. 2 is a plan view of a cell using bulk silicon.
【図3】 本発明のセル図である。FIG. 3 is a cell diagram of the present invention.
【図4】 本発明によるアクティブ・マトリックスの平
面図である。FIG. 4 is a plan view of an active matrix according to the present invention.
【図5】 本発明によるアクティブ・マトリックスの断
面図である。FIG. 5 is a cross-sectional view of an active matrix according to the present invention.
【図6】 (イ)(ロ)(ハ)は本発明に用いるトラン
ジスタの形成方法を示す図である。6A, 6B, 6C, and 6D are views showing a method for forming a transistor used in the present invention.
【図7】 本発明の他の実施例の平面図である。FIG. 7 is a plan view of another embodiment of the present invention.
【図8】 本発明の他の実施例の断面図である。FIG. 8 is a sectional view of another embodiment of the present invention.
11・・・・・・・・・・・・コンデンサ3の上部電極 10・・・・・・・・・・・・ポリシリコンゲート 7、8、9・・・・・・・・・コンタクトホール 13・・・・・・・・・・・・Alの駆動電極 15・・・・・・・・・・・・薄膜トランジスタ 41、71・・・・・・・・・ゲート線 45、72・・・・・・・・・データ線 46、78・・・・・・・・・トランジスタ 49、77・・・・・・・・・コンデンサ 43・・・・・・・・・・・・コンタクトホール 44、58、79、90・・・駆動電極 55、85・・・・・・・・・ゲート絶縁膜 53、67、81・・・・・・トランジスタのチャネル 11 ・ ・ ・ ・ ・ ・ ・ ・ ・ Upper electrode of capacitor 3 ・ ・ ・ ・ ・ ・ ・ ・ ・ Polysilicon gate 7, 8, 9 ・ ・ ・ ・ ・ ・ Contact hole 13 ......... Al driving electrode 15 ... Thin film transistor 41, 71 ... Gate line 45, 72 ...・ ・ ・ ・ ・ ・ ・ Data lines 46, 78 ・ ・ ・ ・ Transistors 49, 77 ・ ・ ・ ・ ・ ・ ・ Capacitors 43 ・ ・ ・ ・ Contact holes 44, 58, 79, 90 ... Driving electrode 55, 85 ... Gate insulating film 53, 67, 81 ... Channel of transistor
Claims (1)
の一方の基板上には、マトリクス状に配列された画素電
極、該画素電極に接続されてなる非単結晶シリコン薄膜
よりなるトランジスタ、該トランジスタのソース領域に
データ信号を供給してなるデータ線、該トランジスタの
ゲート電極にゲート信号を供給してなるゲート線を有す
る液晶表示装置において、 該ソース線は該薄膜トランジスタのソース領域と同一の
材料で形成されており、該ゲート線と該ソース線の交点
部分の該ゲート線の線幅よりも、該トランジスタのゲー
ト電極の線幅の方が長いことを特徴とする液晶表示装
置。1. A transistor comprising a pair of substrates in which liquid crystal is sealed, and pixel electrodes arranged in a matrix on one of the substrates and a non-single-crystal silicon thin film connected to the pixel electrodes. In a liquid crystal display device having a data line for supplying a data signal to a source region of the transistor and a gate line for supplying a gate signal to a gate electrode of the transistor, the source line is the same as the source region of the thin film transistor. And a line width of a gate electrode of the transistor is larger than a line width of the gate line at an intersection of the gate line and the source line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21342791A JPH0828521B2 (en) | 1991-08-26 | 1991-08-26 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21342791A JPH0828521B2 (en) | 1991-08-26 | 1991-08-26 | Liquid crystal display |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56127266A Division JPS5828867A (en) | 1981-08-13 | 1981-08-13 | Manufacturing method of thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06138492A true JPH06138492A (en) | 1994-05-20 |
JPH0828521B2 JPH0828521B2 (en) | 1996-03-21 |
Family
ID=16639051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21342791A Expired - Lifetime JPH0828521B2 (en) | 1991-08-26 | 1991-08-26 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0828521B2 (en) |
-
1991
- 1991-08-26 JP JP21342791A patent/JPH0828521B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0828521B2 (en) | 1996-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009074B1 (en) | Active matrix panel | |
US5650637A (en) | Active matrix assembly | |
US5474942A (en) | Method of forming a liquid crystal display device | |
US6812489B2 (en) | Liquid crystal display | |
JP2720862B2 (en) | Thin film transistor and thin film transistor array | |
JPH077155A (en) | Structure and manufacturing method of thin film transistor | |
JPH0133833B2 (en) | ||
JP3302187B2 (en) | Thin film transistor, semiconductor device using the same, liquid crystal display device | |
JPH0534836B2 (en) | ||
US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
JPH0247865B2 (en) | ||
JP2668317B2 (en) | Active matrix panel | |
JPH0330308B2 (en) | ||
JPH06138492A (en) | Liquid crystal display | |
JPH0132661B2 (en) | ||
JPH0669235A (en) | Method of manufacturing thin film transistor | |
JP3305814B2 (en) | Thin film transistor and liquid crystal display device using the same | |
JP3305090B2 (en) | Image display device | |
JP2564995B2 (en) | Liquid crystal display | |
JP2568990B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JPS6053082A (en) | thin film transistor | |
KR950004739B1 (en) | Active matrix panel | |
GB2122419A (en) | A thin film transistor and an active matrix liquid crystal display device | |
JPH0434313B2 (en) | ||
JPH0786570A (en) | Semiconductor device |