JPS58210623A - パタ−ン検査装置 - Google Patents
パタ−ン検査装置Info
- Publication number
- JPS58210623A JPS58210623A JP57093896A JP9389682A JPS58210623A JP S58210623 A JPS58210623 A JP S58210623A JP 57093896 A JP57093896 A JP 57093896A JP 9389682 A JP9389682 A JP 9389682A JP S58210623 A JPS58210623 A JP S58210623A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- stored
- speed
- signals
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、パターン検査装置に係わシ、特に、集積回路
やプリント板の露光用マスク等のパターン検査装置に関
する。
やプリント板の露光用マスク等のパターン検査装置に関
する。
この種パターン検査装置は、マスクパターン等を光、例
えばレーザ光で順次走査し、その透過光或は反射光を検
出し、これを２値化してディジタ −一一ル信号とした
後、記憶装置に一旦格納し、この格納されたディジタル
信号を読出して、所定のパターンになっているか否かを
判定している。
えばレーザ光で順次走査し、その透過光或は反射光を検
出し、これを２値化してディジタ −一一ル信号とした
後、記憶装置に一旦格納し、この格納されたディジタル
信号を読出して、所定のパターンになっているか否かを
判定している。
しかして、このパターン検査に要する時間は短い程よい
が、そのために高価になることは好ましくなく、適切な
パターン検査装置が要望されているＯ 〔従来技術と問題点〕 従来のパターン検査装置は、例えば、特開昭５６−３５
４１９号公報等に開示されているが、第１図に示す如き
構成であった。
が、そのために高価になることは好ましくなく、適切な
パターン検査装置が要望されているＯ 〔従来技術と問題点〕 従来のパターン検査装置は、例えば、特開昭５６−３５
４１９号公報等に開示されているが、第１図に示す如き
構成であった。
即ち、露光用マスク１上に形成された被検査パターン２
上を順次レーザ光３で走食しその透過光を光検知器４で
検出し、図示せざるが２値化回路により、ディジタル信
号に変換された後、メモリ５に順次格納される。
上を順次レーザ光３で走食しその透過光を光検知器４で
検出し、図示せざるが２値化回路により、ディジタル信
号に変換された後、メモリ５に順次格納される。
即ち、記憶セル５０１． ５０２．・・・・・・とｊ−
次シフトして格納される。このときの各記憶セル５０１
，５０２゜・・・・・・からのアウトプット信号は、シ
フトレジスタ、 群６の対応するシフトレジスタ６１
，６２．・・・・・・に格納され、夫々シフトレジスタ
６１． ６２，６３゜・・・の中を順次シフトされる。
次シフトして格納される。このときの各記憶セル５０１
，５０２゜・・・・・・からのアウトプット信号は、シ
フトレジスタ、 群６の対応するシフトレジスタ６１
，６２．・・・・・・に格納され、夫々シフトレジスタ
６１． ６２，６３゜・・・の中を順次シフトされる。
このシフトレジスタ６１＋ ６２ｔ ６３＋ ・・
・・・を順次シフトされている信号の前後ビットの信号
値や、シフトレジスタ６１．６２．６３間の同一ビット
位置の信号値の関係等から被検査パターンの正常性が判
定される。
・・・を順次シフトされている信号の前後ビットの信号
値や、シフトレジスタ６１．６２．６３間の同一ビット
位置の信号値の関係等から被検査パターンの正常性が判
定される。
ところが、メモリ５の動作速度に制限されて、被検査パ
ターンの正常性の判定までの時間短縮が図れなからた。
ターンの正常性の判定までの時間短縮が図れなからた。
本発明は、・かかる欠点を改善し、メモリ速度を等測的
に向上させ、走査速度を高速化ならしめることを目的と
する。
に向上させ、走査速度を高速化ならしめることを目的と
する。
本発明は、かかる目的を達成するため、被検査パターン
を走査して得られた信号を順次格納する高速メモリと、
該高速メモリに格納された複数行走査分の信号を夫々格
納する多重化された低速メモリとを設け、各低速メモリ
からシフトアウトされた信号をシフトレジスタに順次取
込み、被検査パターンの正常性を判定するようにしたも
のである。
を走査して得られた信号を順次格納する高速メモリと、
該高速メモリに格納された複数行走査分の信号を夫々格
納する多重化された低速メモリとを設け、各低速メモリ
からシフトアウトされた信号をシフトレジスタに順次取
込み、被検査パターンの正常性を判定するようにしたも
のである。
第２図は、本発明の一実施例を示したものであ夛、第１
図と同一符号は同一機能を示す。
図と同一符号は同一機能を示す。
ここで、８は高速メモリであシ、走査結果の２値化信号
は、マルチプレクサ７の端子７２〜７５を１行分の走査
毎に切替え、記憶セル８１〜８４に順次格納され、記憶
セル８４まで格納されると再び記憶セル８１から格納さ
れ、これら記憶セル８１〜８４は繰返し使用される。
は、マルチプレクサ７の端子７２〜７５を１行分の走査
毎に切替え、記憶セル８１〜８４に順次格納され、記憶
セル８４まで格納されると再び記憶セル８１から格納さ
れ、これら記憶セル８１〜８４は繰返し使用される。
一方、記憶セル８１および８２に信号が格納されると、
マルチプレクサ９１，９２の端子９１２゜９２２ヲ介し
て、夫々低速メモリ５１の記憶セル５１１、 ５２１に
各１行分の走査結果の信号が格納される。
マルチプレクサ９１，９２の端子９１２゜９２２ヲ介し
て、夫々低速メモリ５１の記憶セル５１１、 ５２１に
各１行分の走査結果の信号が格納される。
以降、これら記憶セル５１１． ５２１の信号は順次シ
フトされて、次の記憶セル５１２． ５２２に夫々シフ
トされてゆく。そして、高速メモリ８の記憶セル８３．
８４に夫々走査結果の信号が格納される３− と今度は、マルチプレクサ９１．９２の端子９１３゜９
２３に切替えられ、その格納信号は、記憶セル５１１、
５２１に夫々格納される０このことを繰返すことによ
う、２走査分の信号が高速メモリ８に格納される度に、
多重化された低速メモ！Ｊ５１，５２に格納され、夫々
記憶セル５１１． ５１２． ・・・・・・、 ５２１
。
フトされて、次の記憶セル５１２． ５２２に夫々シフ
トされてゆく。そして、高速メモリ８の記憶セル８３．
８４に夫々走査結果の信号が格納される３− と今度は、マルチプレクサ９１．９２の端子９１３゜９
２３に切替えられ、その格納信号は、記憶セル５１１、
５２１に夫々格納される０このことを繰返すことによ
う、２走査分の信号が高速メモリ８に格納される度に、
多重化された低速メモ！Ｊ５１，５２に格納され、夫々
記憶セル５１１． ５１２． ・・・・・・、 ５２１
。
５２２、・・・・の中をシフトされる。これらシフトさ
れている信号をシフトレジスタ群６のに取込んで被検査
パターンの正常性全判定することは、第１図と同じであ
る。ところが、低速メモリ５１．５２は、この例では、
２走査期間内に１走査分の信号をシフトする速さでよく
、従来と同じ速度のメモリを使用すれば、２倍の高速走
査が可能になる。
れている信号をシフトレジスタ群６のに取込んで被検査
パターンの正常性全判定することは、第１図と同じであ
る。ところが、低速メモリ５１．５２は、この例では、
２走査期間内に１走査分の信号をシフトする速さでよく
、従来と同じ速度のメモリを使用すれば、２倍の高速走
査が可能になる。
それに比べ高速メモリ８としてはこの例では、４行走査
分の容量でよく、価格上昇はそれ程大きくはない。又、
この高速メモリ８を２Ｎ行走査分用意し、低速ンモＩＪ
’ｅＮ重化すれば、Ｎ倍の高速処理が可能となる。
分の容量でよく、価格上昇はそれ程大きくはない。又、
この高速メモリ８を２Ｎ行走査分用意し、低速ンモＩＪ
’ｅＮ重化すれば、Ｎ倍の高速処理が可能となる。
この様に本発明によれば、小容量の高速メモリ４−
を設けるだけで、極めて高速な処理が行える。
第１図は従来例、第２図は本発明の一実施例であ９９図
中、１は露光用マスク、２は被検査パターン、３けレー
ザ光、４は光検知器、 ７．ｉｔ。 ９２Ｆｉマルチプレクサ、８は高速メモリ、５１゜５２
は低速メモリ、６はシフトレジスタ群である。
中、１は露光用マスク、２は被検査パターン、３けレー
ザ光、４は光検知器、 ７．ｉｔ。 ９２Ｆｉマルチプレクサ、８は高速メモリ、５１゜５２
は低速メモリ、６はシフトレジスタ群である。
Claims (1)
- 被検査パターンを走査して得られた信号を順次格納する
高速メモリと、該高速メモリに格納された複数行走査分
の信号を夫々格納する多重化された低速メモリとを設け
、各低速メモリからシフトアウトされた信号をシフトレ
ジスタに順次取込み、被検査パターンの正常性を判定す
ること全特徴とするパターン検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093896A JPS58210623A (ja) | 1982-06-01 | 1982-06-01 | パタ−ン検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093896A JPS58210623A (ja) | 1982-06-01 | 1982-06-01 | パタ−ン検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210623A true JPS58210623A (ja) | 1983-12-07 |
Family
ID=14095241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57093896A Pending JPS58210623A (ja) | 1982-06-01 | 1982-06-01 | パタ−ン検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210623A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326636A (en) * | 1976-08-25 | 1978-03-11 | Mitsubishi Electric Corp | Signal memory circuit |
| JPS54136325A (en) * | 1978-03-30 | 1979-10-23 | Polaroid Corp | Camera |
-
1982
- 1982-06-01 JP JP57093896A patent/JPS58210623A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326636A (en) * | 1976-08-25 | 1978-03-11 | Mitsubishi Electric Corp | Signal memory circuit |
| JPS54136325A (en) * | 1978-03-30 | 1979-10-23 | Polaroid Corp | Camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4334274A (en) | Method of determining whether or not a region in a picture is within a closed boundary, and an apparatus therefor | |
| US4635289A (en) | Method and apparatus for inspecting printed wiring boards | |
| EP0055965B1 (en) | Process and device for the binarization of a pattern | |
| GB1579290A (en) | Defect inspection of objects | |
| US4547895A (en) | Pattern inspection system | |
| US3893080A (en) | Minutiae recognition system | |
| JPH04115144A (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
| JPS6449200A (en) | Automatic memory tester | |
| KR870004290A (ko) | 패턴 마스킹 방법 및 그 장치 | |
| JPS6063405A (ja) | パタ−ン検査方法及びその装置 | |
| EP0317218A2 (en) | Serial video processor and fault-tolerant serial video processor device | |
| JPS58210623A (ja) | パタ−ン検査装置 | |
| KR910014825A (ko) | 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법 | |
| GB2143944A (en) | Inspection of printed wiring boards | |
| JPS61261895A (ja) | 半導体記憶装置 | |
| KR100491052B1 (ko) | 시스템온칩 시험 회로 및 시험 방법 | |
| JPS6010878A (ja) | 画像再生装置 | |
| JPS593681B2 (ja) | パタ−ン検査方式 | |
| CA1040315A (en) | Binary image processor | |
| JPH01302475A (ja) | 画像データのラベリング方式 | |
| US5233328A (en) | Method for processing compacted data | |
| KR920010291A (ko) | 기억소자 기능 검사방법 | |
| JPS58143545A (ja) | 試験回路を備えた集積回路 | |
| JPH0783846A (ja) | 配線パターン検査方法及び装置 | |
| JPS62223894A (ja) | 半導体記憶装置 |