JPS58201109A - Circuit fault detecting method of numerical controller - Google Patents
Circuit fault detecting method of numerical controllerInfo
- Publication number
- JPS58201109A JPS58201109A JP57085862A JP8586282A JPS58201109A JP S58201109 A JPS58201109 A JP S58201109A JP 57085862 A JP57085862 A JP 57085862A JP 8586282 A JP8586282 A JP 8586282A JP S58201109 A JPS58201109 A JP S58201109A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- servo system
- circuit
- controls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 5
- 230000005856 abnormality Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/408—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by data handling or data format, e.g. reading, buffering or conversion of data
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34466—Bad circuits, watchdog, alarm, indication
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Numerical Control (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はＤ ／ Ａコンバータを用いてサーボ系の制御
を行なう産業用ロボットやＮＣ旋盤などの数値制御装置
の制御回路の異常を検出し、誤動作を防止するだめの回
路異常検出方法に関するものである。[Detailed Description of the Invention] The present invention provides a circuit for detecting an abnormality in a control circuit of a numerical control device such as an industrial robot or an NC lathe that controls a servo system using a D/A converter to prevent malfunction. The present invention relates to an abnormality detection method.
Ｄ／Ａコンバータを用いた数値制御装置においては、サ
ーボ系を制御する演算処理装置（以下、ＣＰＵという）
のデータバス、コントロールバスなど、ＣＰＵとＤ／Ａ
コンバータとの間の回路に異常があった場合、Ｄ／Ａコ
ンバータに誤まったデータが書き込まれ、機械本体部分
の誤動作の原因となる。また、この部分以外の回路にお
いても、例えば移動量を算出するＣＰＵとサーボ系を制
御するＣＰＵとの間の通信を行なう回路に異常があった
場合などにも、Ｄ／Ａコンバータに誤まったデータが書
き込まれる。In a numerical control device using a D/A converter, an arithmetic processing unit (hereinafter referred to as CPU) that controls the servo system
data bus, control bus, etc., CPU and D/A
If there is an abnormality in the circuit between the D/A converter and the converter, incorrect data will be written to the D/A converter, causing malfunction of the main body of the machine. In addition, in circuits other than this part, for example, if there is an abnormality in the circuit that performs communication between the CPU that calculates the amount of movement and the CPU that controls the servo system, the error may occur in the D/A converter. Data is written.
これらの回路異常に対し、データが正常がどうかを判断
するには、ディジタル・データが最終的３ペーで・
に書き込捷れるＤ／Ａコンバータのデータを読み出して
調べることが最も効率的である。The most efficient way to determine whether or not the data is normal for these circuit abnormalities is to read and examine the data of the D/A converter, where the digital data is finally written in the 3rd page. .
しかしながら、Ｄ／Ａコンバータはその構成上書き込ま
れたデータの読み出し機能を持つものが殆んどないので
、Ｄ／Ａコンバータに書き込まれたデータにより回路異
常の有無を判断しようとすることは困難であった。However, because most D/A converters have a function to read written data due to their configuration, it is difficult to determine whether there is a circuit abnormality based on the data written to the D/A converter. there were.
本発明はこのような現状に鑑みなされたもので、サーボ
系を制御するＣＰＵがＤ／Ａコンバータに書き込むデー
タと同じデータを書き込むことが可能で前記サーボ系を
制御するＣＰＵ−１たけ他のＣＰＵにより前記書き込み
データを読み出すことが可能々データ・ラッチなどの書
き込み・読み出し可能な記憶回路を設け、かつその記憶
回路から読み出したデータにより異常かどうかの判断を
行なうようにしたものである。The present invention has been made in view of the current situation, and is capable of writing the same data as that written to the D/A converter by the CPU that controls the servo system, and that it is possible to write the same data as the data that the CPU that controls the servo system writes to the D/A converter. A write/read memory circuit such as a data latch is provided so that the written data can be read out, and whether or not there is an abnormality is determined based on the data read from the memory circuit.
なお、データが異常であるかどうかの判断に際しては、
電源投入時のように、Ｄ／Ａコンバータに書き込まれる
データが定まっている場合、動作時のようにデータが一
定ではない場合とがある。In addition, when determining whether the data is abnormal,
When the data written to the D/A converter is fixed, such as when the power is turned on, the data may not be constant, as during operation.
前者の場合のみに対して本発明の方法を使用する場合に
は不要であるが、後者の場合も含む場合は移動量を計算
するＣＰＵから、異常かどうかの判断を行なうＣＰＵへ
、本来Ｄ／Ａコシバータに書き込まれるデータがどのよ
う々値であるかを通信する必要を生じるので、このだめ
の回路が必要に々る。It is not necessary when using the method of the present invention only for the former case, but when the latter case is also included, the D/D/ This additional circuit is necessary because it is necessary to communicate the value of the data written to the A converter.
第１図に、制御電源が投入されてから、サーボ系駆動用
電源が投入されるまでの間に、Ｄ／Ａコンバータに正常
な初期データが設定されたがどうかの判断を行ない、も
し正常であればサーボ系駆動用電源を投入し、異常であ
ればこれを遮断するという動作を本発明の方法で行なわ
せた時のフローチャートを示している。Figure 1 shows that after the control power is turned on until the servo drive power is turned on, it is determined whether normal initial data has been set in the D/A converter. This is a flowchart when the method of the present invention is used to turn on the power for driving the servo system if there is an abnormality, and to shut it off if there is an abnormality.
捷だ、第２図に１個のＣＰＵを持つ制御装置に本発明の
検出方法を用いる場合の回路例を示し、第３図および第
４図に２個のＣＰＵを持つ制御装置に本発明の検出方法
を用いる場合の回路例を示している。なお、制御系とし
ては、フィードバック°制御系を考えているので、制御
電源投入後、５ページ
Ｄ／Ａコンバータに初期データを設定してもフィードバ
ック系の過渡現象のために書き込みデータが変化する期
間があり、データの読み込みに不適当となるだめデータ
の読み込みに適当なタイミングを作るだめのタイミング
決定回路を回路に加えである。また、異常が発生した場
合に、電源投入シーケンス回路を制御するＣＰＵは、サ
ーボ系駆動用電源を遮断する能力を持つものとしている
。Figure 2 shows an example of a circuit in which the detection method of the present invention is applied to a control device with one CPU, and Figures 3 and 4 show a circuit example in which the detection method of the present invention is applied to a control device with two CPUs. An example of a circuit when using the detection method is shown. As the control system, we are considering a feedback control system, so even if initial data is set in the 5-page D/A converter after the control power is turned on, there will be a period in which the written data changes due to transient phenomena in the feedback system. However, if the timing is inappropriate for reading data, a timing determining circuit is added to the circuit to create an appropriate timing for reading data. Furthermore, in the event of an abnormality, the CPU that controls the power-on sequence circuit has the ability to shut off the power for driving the servo system.
捷た、第２図〜第４図までの回路では、主な構成グ要素
のみを示しており、第３図、第４図はともに２個のＣＰ
Ｕを持つ制御装置の場合であるが、第３図は電源シーケ
ンスを制御する側のＣＰＵが記憶回路のデータを読み込
む場合であり、第４図はサーボ系を制御するＣＰＵがデ
ータを読み、正常かどうかの結論は通信によって電源シ
ーケンスを制御する側のＣＰＵに知らせ、処置を行なわ
せる場合である。The circuits shown in Figures 2 to 4 show only the main components, and both Figures 3 and 4 show two CPs.
In the case of a control device with U, Fig. 3 shows the case where the CPU that controls the power supply sequence reads the data in the memory circuit, and Fig. 4 shows the case where the CPU that controls the servo system reads the data and confirms normal operation. The conclusion is that the CPU controlling the power supply sequence is notified by communication and the CPU takes action.
ここで、第２図〜第４図において、１はＣＰＵ。Here, in FIGS. 2 to 4, 1 is a CPU.
２はサーボ系ＣＰＵ 、３はタイミング決定回路。2 is a servo system CPU, and 3 is a timing determination circuit.
４は電源投入シーケンス回路、５はＤ／Ａコンパ６ベー
ジ
ータ、６はこのＤ／Ａコンバータに書き込むデータと同
じデータを書き込むことが可能でかつその書き込みデー
タをＣＰＵ、１．サーボ系ＣＰＵ、２によって読み出し
可能な記憶回路、７はサーボ系回路、８．９，１０，１
１はバス・ドライバである。4 is a power-on sequence circuit; 5 is a D/A comparator; 6 is a D/A converter capable of writing the same data as that written to the D/A converter; and 1. Servo system CPU, memory circuit that can be read by 2, 7 is servo system circuit, 8.9, 10, 1
1 is a bus driver.
第３図を例にとると、サーボ系回路７を制御するサーボ
系ＣＰＵ２はバス・ドライバ８，９を介し、Ｄ／Ａコン
バータ５およびサーボアンプ、サーボモータなどからな
るサーボ系回路７と、Ｄ／Ａコンバータ６に書き込まれ
るのと同じデータが書き込まれる記憶回路６との間でデ
ータの伝授を行なう。そして、Ｄ／Ａコンバータ６と前
記記憶回路６とを同一のアドレスに割り付けておけば、
サーボ系ＣＰＵ２の１回の書き込み動作により、同時に
Ｄ／Ａコンバータ５と記憶回路６の両方にデータを書き
込むことができる。ＣＰ Ｕ、；は、ロボットのパネル
操作、軌跡演算、電源投入シーケンスなどを制御するも
のであり、バス・ドライバ１０゜１１を介して前記記憶
回路６からデータを読み出すだめの回路を持ち、必要に
応じてデータを読み７ページ
出すことができる。Taking FIG. 3 as an example, the servo system CPU 2 that controls the servo system circuit 7 connects to the servo system circuit 7 consisting of a D/A converter 5, a servo amplifier, a servo motor, etc. via bus drivers 8 and 9. Data is transferred to the storage circuit 6 into which the same data as that written into the /A converter 6 is written. If the D/A converter 6 and the memory circuit 6 are assigned to the same address,
Data can be written into both the D/A converter 5 and the memory circuit 6 at the same time by one write operation of the servo system CPU 2. The CPU controls the robot's panel operations, trajectory calculations, power-on sequence, etc., and has a circuit for reading data from the memory circuit 6 via the bus driver 10 and 11, and reads out data as necessary. Accordingly, the data can be read and 7 pages can be output.
このＣＰＵ、７とサーボ系を制御するサーボ系ＣＰ Ｕ
、２とは、通信により各種データの受は渡しを行なっ
ている。また、タイミング決定回路３は前記記憶回路６
のデータの読み出しに必要なタイミングを回路的に作成
するだめのものであり、この機能はプログラムにより行
なわせることも可能である。This CPU, 7, and the servo system CPU that controls the servo system
, 2 receive and exchange various data through communication. Further, the timing determining circuit 3
The timing required for reading the data is created in a circuit, and this function can also be performed by a program.
以」二のように、従来においては記憶装置に記憶させて
おいだ移動量のデータと、機械本体部分に装着した検出
装置から得られる実際に機械本体が移動した量とを比較
することにより誤動作を検出する方法が用いられていだ
が、本発明においてはＤ／Ａコンバータに書き適寸れた
データを利用して、回路異常が原因で発生する誤動作を
検出し、防止する方法であり、この本発明の方法によれ
ば数値制御装置のディジタル回路部分に発生する異常を
効率的に検出することができる。As shown in ``2'', in the past, malfunctions were detected by comparing the amount of movement data stored in a storage device with the actual amount of movement of the machine body obtained from a detection device attached to the main body of the machine. However, in the present invention, it is a method to detect and prevent malfunctions caused by circuit abnormalities by using appropriately sized data written in the D/A converter. According to the method of the invention, abnormalities occurring in the digital circuit portion of a numerical control device can be efficiently detected.
第１図は本発明による数値制御装置の回路異常検出方法
を使用して、電源投入時の誤動作防止を行なう場合の制
御装置の動作を示すフローチャート、第２図は第１図の
フローチャートを実現するだめの装置であって１個のＣ
ＰＵのみを持つ制御装置のブロック回路図、第３図およ
び第４図はそれぞれ同じく第１図のフローチャートを実
現するだめの装置であって、２個のＣＰＵを持つ制御装
置のブロック回路図である。
１−、−−−−’ＣＰ Ｕ、 ２−−−−−−サーボ系
ＣＰＴＪ、ｓ・・・・・・Ｄ／Ａコンバータ、６・・ｍ
−・・記憶回路。
代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
第２図
３図FIG. 1 is a flowchart showing the operation of a control device when preventing malfunctions at power-on using the circuit abnormality detection method for a numerical control device according to the present invention, and FIG. 2 is a flowchart for realizing the flowchart in FIG. 1. It is a useless device and only one C
The block circuit diagrams of a control device having only a PU, FIGS. 3 and 4 are block circuit diagrams of a control device having two CPUs, respectively, which are also devices for realizing the flowchart of FIG. 1. . 1-, ----'CPU, 2-------Servo system CPTJ, s...D/A converter, 6...m
-...Memory circuit. Name of agent: Patent attorney Toshio Nakao (1st person)
Figure 2 Figure 3
Claims (1)
御する演算処理装置からディジタル・データをＤ／Ａコ
ンバータに書き込み、そのＤ／Ａコンバータの出力であ
るアナログ量によりサーボ系を制御する数値制御装置に
、前記サーボ系を制御する演算処理装置がＤ／Ａコンバ
ータに書き込むデータと同じデータを書き込むことが可
能で前記サーボ系を制御する演算処理装置または他の演
算処理装置により前記書き込みデータを読み出すことが
可能な記憶回路を設け、前記サーボ系を制御する演算処
理装置がＤ／Ａコンバータに書き込んだデータが前記Ｄ
／Ａコンバータに正常に書き込まれているかどうかを、
前記サーボ系を制御する演算処理装置または他の演算処
理装置が前記記憶回路から読み出したデータと、本来書
き込まれるべきデータとを比較することにより判断する
こと２ページ を特徴とすｈ数値制御装置の回路異常検出方法。[Claims] It has one or more arithmetic processing units, writes digital data from the arithmetic processing unit that controls the servo system to a D/A converter, and writes analog data that is the output of the D/A converter. A numerical control device that controls the servo system based on the amount of data is capable of writing the same data that the arithmetic processing device that controls the servo system writes to the D/A converter, and an arithmetic processing device that controls the servo system or other A storage circuit capable of reading the written data by an arithmetic processing unit is provided, and the data written to the D/A converter by the arithmetic processing unit that controls the servo system is stored in the D/A converter.
Check whether the /A converter is written correctly.
h Numerical control device characterized by 2 pages: the arithmetic processing device or other arithmetic processing device that controls the servo system makes a judgment by comparing the data read from the storage circuit with the data that should originally be written. Circuit abnormality detection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085862A JPS58201109A (en) | 1982-05-20 | 1982-05-20 | Circuit fault detecting method of numerical controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085862A JPS58201109A (en) | 1982-05-20 | 1982-05-20 | Circuit fault detecting method of numerical controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201109A true JPS58201109A (en) | 1983-11-22 |
Family
ID=13870690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085862A Pending JPS58201109A (en) | 1982-05-20 | 1982-05-20 | Circuit fault detecting method of numerical controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201109A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104181914A (en) * | 2014-08-15 | 2014-12-03 | 上海信耀电子有限公司 | Automobile fault detection method and system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5020185A (en) * | 1973-06-22 | 1975-03-03 |
-
1982
- 1982-05-20 JP JP57085862A patent/JPS58201109A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5020185A (en) * | 1973-06-22 | 1975-03-03 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104181914A (en) * | 2014-08-15 | 2014-12-03 | 上海信耀电子有限公司 | Automobile fault detection method and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100636513B1 (en) | Tcet expander | |
| JPS58201109A (en) | Circuit fault detecting method of numerical controller | |
| JP3141787B2 (en) | Microcomputer | |
| JPS6218060B2 (en) | ||
| JPS6336431Y2 (en) | ||
| KR950014012B1 (en) | Positioning operation method using shared memory | |
| JPS62166451A (en) | History analyzing device for logical unit | |
| JP3060376U (en) | Memory device | |
| JP2633636B2 (en) | Printer motor driver protection system | |
| JPS6213703B2 (en) | ||
| JPH05297901A (en) | Process controller | |
| JPS60229108A (en) | Numerical controller | |
| JPS6288047A (en) | Interface controller | |
| JPS62226309A (en) | Write system for rom cassette in programmable machine controller | |
| JPS6266312A (en) | Malfunction preventing method for microcomputer for automobile | |
| JPS6242250A (en) | Main memory device | |
| JPS62143152A (en) | Back-up device for ram data | |
| JPS5870303A (en) | Control device for diesel engine generator | |
| JPS62154107A (en) | Numerical controller | |
| JPS62245404A (en) | Numerical control system | |
| JPS5829062A (en) | Microcomputer system | |
| JPH04152435A (en) | Maintenance diagnosis method | |
| JPS62274435A (en) | Diagnostic system for computer system | |
| JPS61153741A (en) | Programmable controller | |
| JPS57147758A (en) | Memory error controlling system |