JPS58188396A - 薄膜シフトレジスタ集積回路 - Google Patents
薄膜シフトレジスタ集積回路Info
- Publication number
- JPS58188396A JPS58188396A JP57069862A JP6986282A JPS58188396A JP S58188396 A JPS58188396 A JP S58188396A JP 57069862 A JP57069862 A JP 57069862A JP 6986282 A JP6986282 A JP 6986282A JP S58188396 A JPS58188396 A JP S58188396A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- thin film
- transistor
- integrated circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本１＃明はプートストラップ効果形のシフト−シス４東
横回路に関し、特に、多結晶シリコン、アモルファスシ
リコン婢ゲ甲いた薄験集積回路として形成されたシフト
レジスタ８１回路に関する―近年、１１１ＩＩＩｉトラ
ンジスタ（以下、ＴＰＴと略記するー）ゲスイツチング
素子として甲い友液晶ディスプレイ（％に、ＴＩＴアレ
イを作り込んだアクティブマド１１クス基板と液晶表示
体とから成る液晶ディスプレイ）の開発が各所で行われ
ている一ＴＰＴプレイを用いたアクティブマトリクスＭ
ｌけ、単結晶シリコン基徐に作り込まれ７ｊＭＯ８）ラ
ンジスタｔ＋い友アク子イブマトリクス基板に比べて低
コストで製造工程が簡単であり大面積化が容易であると
いう利点ｆ４４する半面、ＴＰＴのトランジスタ特性が
単結畠シリコンＭＯ８トランジスタのそれに比べて劣る
（例えば、キャリア移動度が低Ｌｎ、シｌｋいｆｔｋ
＊ ＥＥが高い叫）ためにアクティブマド１１クス基機
への駆動回絡の作り込みが困難であるという欠点ケ有し
ている・本発明は、アクティブマトリクス基板への適甲
を一つの目的とし、上述の欠点を袖い優れた性能を有す
る、薄―トランジスタによるシフトレジスタ集積回路會
提案するものであるー 従来、単結晶シリコン基＊ｆ甲いたＭＯＰ集積回ドにお
いて単−導電形のＭ０８トランジスタでシフトレジスタ
集積口＃Ｉ−會形放する場合、十分大声な論理振幅と十
分速い応答速ｉｔ得るために、ゲート電圧に依存して谷
を値がｉｆビするＭＯ８キャハシタを利用したプートス
トラップ効果形のシフトレジスタ固結がよく甲いられて
いる・第１−（ａ）け単結晶シリコン基板に形成され念
、プートストラップ効果形のシフトレジスタ回路の１段
目の１ビット分に相当する回し？１１１ｒ示したもので
ある・（このｇＡ＋では、ＭＯＳ）ランジスタの導伝形
はＮ彰とする）ＭＯ８トランジスタ１０１ｔｆｌｌＢｉ
に入力されるクロック信号によってスイッチされ、この
クロックがハイとなつ几と１ｋ１０１ｆ通して１−１段
口の出力データが絖み込着れる・節点Ｇ１のチー Ｊ
カ１のときに限りＭＯ８キャパシタ１０５のサブストレ
ートが反転して１０５はプートストラップ容筒として動
作する・更に、端子Ｂ１のクロックがローとなり１子Ｃ
１に入力されるクロックがハイとなると＠ｐａ１の電位
はクロック信号のハイレベルに比べて犬ｅ ＜ ｔ−パ
ーシュー） １．、 Ｍ ＯＳ トランジスタ１０２の
導通を促す−こわに伴い、端子Ｄ１の１１Ｓ′位は１ｌ
ＦＩ速でハイレベルに達する一次にｈびりＵツクが反転
しＢ１がハイ、Ｃ１がローとなるとＭ ０８ ）ランジ
スタ１０５が導通することによって出力端子Ｄ１及びＦ
ｌの電位はローとなる＾こわと同時に節点Ｄ１＋１には
データが転送されてＤ１＋１の電位はハイとなる一一万
、端子Ｅ１−１は端子Ｄｉ＋ＩＫ接続されており、前述
のＤｌがローに低下されるのと同期間において節点Ｇｉ
Ｋ保持されていた電荷は１段目び）Ｍ２Ｓ）→ンジスタ
１０１及び１−１１碇１のＭＯＳ トランジスタ１Ｄ４
ｆ通して放電されＧ１０′１位はローとなる・第１し１
（ｂ）は上述の基本１ｇｌしを甲いて構成されたシフト
レジスタ１ｇ１−の−−１管示し、第１１に＋（ｃ）は
同シフトレジスタ回―の各部の信号のタイミングチャー
トの一？Ｉｌ？示す・第１図（Ｃ）においてφＩ、φ露
はクロック信号、５ＰＶｉスＪ−トパルスであり、Ｇ鳳
、Ｆ、、Ｇ雪。
横回路に関し、特に、多結晶シリコン、アモルファスシ
リコン婢ゲ甲いた薄験集積回路として形成されたシフト
レジスタ８１回路に関する―近年、１１１ＩＩＩｉトラ
ンジスタ（以下、ＴＰＴと略記するー）ゲスイツチング
素子として甲い友液晶ディスプレイ（％に、ＴＩＴアレ
イを作り込んだアクティブマド１１クス基板と液晶表示
体とから成る液晶ディスプレイ）の開発が各所で行われ
ている一ＴＰＴプレイを用いたアクティブマトリクスＭ
ｌけ、単結晶シリコン基徐に作り込まれ７ｊＭＯ８）ラ
ンジスタｔ＋い友アク子イブマトリクス基板に比べて低
コストで製造工程が簡単であり大面積化が容易であると
いう利点ｆ４４する半面、ＴＰＴのトランジスタ特性が
単結畠シリコンＭＯ８トランジスタのそれに比べて劣る
（例えば、キャリア移動度が低Ｌｎ、シｌｋいｆｔｋ
＊ ＥＥが高い叫）ためにアクティブマド１１クス基機
への駆動回絡の作り込みが困難であるという欠点ケ有し
ている・本発明は、アクティブマトリクス基板への適甲
を一つの目的とし、上述の欠点を袖い優れた性能を有す
る、薄―トランジスタによるシフトレジスタ集積回路會
提案するものであるー 従来、単結晶シリコン基＊ｆ甲いたＭＯＰ集積回ドにお
いて単−導電形のＭ０８トランジスタでシフトレジスタ
集積口＃Ｉ−會形放する場合、十分大声な論理振幅と十
分速い応答速ｉｔ得るために、ゲート電圧に依存して谷
を値がｉｆビするＭＯ８キャハシタを利用したプートス
トラップ効果形のシフトレジスタ固結がよく甲いられて
いる・第１−（ａ）け単結晶シリコン基板に形成され念
、プートストラップ効果形のシフトレジスタ回路の１段
目の１ビット分に相当する回し？１１１ｒ示したもので
ある・（このｇＡ＋では、ＭＯＳ）ランジスタの導伝形
はＮ彰とする）ＭＯ８トランジスタ１０１ｔｆｌｌＢｉ
に入力されるクロック信号によってスイッチされ、この
クロックがハイとなつ几と１ｋ１０１ｆ通して１−１段
口の出力データが絖み込着れる・節点Ｇ１のチー Ｊ
カ１のときに限りＭＯ８キャパシタ１０５のサブストレ
ートが反転して１０５はプートストラップ容筒として動
作する・更に、端子Ｂ１のクロックがローとなり１子Ｃ
１に入力されるクロックがハイとなると＠ｐａ１の電位
はクロック信号のハイレベルに比べて犬ｅ ＜ ｔ−パ
ーシュー） １．、 Ｍ ＯＳ トランジスタ１０２の
導通を促す−こわに伴い、端子Ｄ１の１１Ｓ′位は１ｌ
ＦＩ速でハイレベルに達する一次にｈびりＵツクが反転
しＢ１がハイ、Ｃ１がローとなるとＭ ０８ ）ランジ
スタ１０５が導通することによって出力端子Ｄ１及びＦ
ｌの電位はローとなる＾こわと同時に節点Ｄ１＋１には
データが転送されてＤ１＋１の電位はハイとなる一一万
、端子Ｅ１−１は端子Ｄｉ＋ＩＫ接続されており、前述
のＤｌがローに低下されるのと同期間において節点Ｇｉ
Ｋ保持されていた電荷は１段目び）Ｍ２Ｓ）→ンジスタ
１０１及び１−１１碇１のＭＯＳ トランジスタ１Ｄ４
ｆ通して放電されＧ１０′１位はローとなる・第１し１
（ｂ）は上述の基本１ｇｌしを甲いて構成されたシフト
レジスタ１ｇ１−の−−１管示し、第１１に＋（ｃ）は
同シフトレジスタ回―の各部の信号のタイミングチャー
トの一？Ｉｌ？示す・第１図（Ｃ）においてφＩ、φ露
はクロック信号、５ＰＶｉスＪ−トパルスであり、Ｇ鳳
、Ｆ、、Ｇ雪。
Ｆｍ、Ｇｍ、ＦｍはそれぞれｗＬ１８１′１（ｂ）にお
ける同一記号の端子の信牲を示している・ 第２し１に単結晶シリコン基板に形成されｆｉＭＯ８ト
ランジスタの電圧−電ｆＮ特性の一同を示す一同図１に
おいて、Ｖｏｓはう−ト・ソース間電圧、ＩＤＩＶｊゲ
ート・ドレイン間Ｗ流である一寸だ、２０１けＭＯ日ト
ランジスタのしゃ断＠城、２ｏ２Ｆｉｈ汐ｌ！＋、軸域
、２０２け残灰転領域、Ｖｌｌけしきい値′Ｉ４！ｒＩ
ｆテあわ、２０４，２０５，２０６１ｄそれぞれドレイ
ン・ノース間電圧Ｖｎ−がＶｎｇ ＝ Ｖ、（至）、Ｖ
ｌｌ８ ＝ Ｖｌ （Ｖ） 、 Ｖｎｓ ｘ Ｖｌ（
Ｖ） のときの電圧−１流特性である・（六九し、Ｖ
ｌ＜Ｖｌ（Ｖｍ）第２図より、単結晶シリコンＭＯＳト
ランジスタのｗ圧−電広特性の特徴Ｆま、（１）シゃ断
領域２０１におけるドレイン・ソース間１［流が−めて
小さく、ドレインＩＩＩ−Ｅ依存性が小さい、（２）弱
反転領域２０２にｒ・けｆ、ドレイン・ソース間ｍａの
ｉｆヒが狛［７ゆんである、（３） Ｌ−きい値電圧が
低く・ギヤ１１ア桜動度が太きい、ことである・ 様３しに、チャネル長し＝２０μｍ１チャネル幅Ｗ−１
０μｍのサイズを有する薄膜トランジスタの重圧−富陣
特性の−９１１を示す−なお、このデータは水出−人が
実験を行なって俸た縦来である・このグラフの横軸はソ
ースに対するゲート電圧Ｖｏｓであり、細軸はドレイン
・ソース間゛町流ＩＤ８である一曲−３０４−１３０５
１３ｏ６１３ｏ７１３０８ＦｉそｔＩぞれソースに対す
るト°レインの１゛田Ｖｎｓ ｆ Ｖｎｇ ＝ １ （
Ｖ） 、 Ｖｎｇ ＝ ５ （Ｖ）、 ＶＤ！＋ ＝
１０ （Ｖ） ＋ｖｎｓ ＝ ２０ （Ｖ） 、 Ｖｎ
ｇ −５０（Ｖ）としたと倉の実間１値で、＋、ｂ、５
ｏ１ｔｔ薄躾トランジスタのしゃＩＩＴ餉域領域３０２
Ｆｉｌ［ｙ、転ｍｔｉｉ’ｔ、！＊ｓ ｏ ｓｔｄ強反
残灰域ｆ示す・第３し１１す、箪配晶シリコンＭＯ８ト
ランジスタと汁叡しｆｃ、場合、薄膜トランジスタの’
ｅｌｌ ？Ｆ ＩＩ ｔＡｔ％性の４１は、（１）
Ｌ、や障□ｓ＋城３０１におけ４、ドレイン・ソース間
１１′流Ｉｎｓが大きく、ＩＤ８のＶ ＋ｌ ｇ 依
存性が極めて太きい、（２）弱反転領域３０２における
、ＶＧｗの増加に伴うより８の賞イビがゆるやかである
。 （３） Ｌ六い佃電王即ち領域３０２と餉域３０３
の境界の’Ｉ’ｌｆが高くキャリア移＃］度け小さい、
の５麿であることがわかる。このよりに、薄膜トランジ
スタは単結晶シリコンＭＯＳトランジスタに比べてマ王
−電流特性に不児全な廓が多いため、８ｇ１図１のシフ
トレジスタ集積回路の単結晶シリコンＭＯ８）ランジス
ク１０１乃ｑ１０４をその１着薄映トランジスタで駈倉
侠えて俸らねｆＣ薄膜シフトレジスタ集集積回行いくつ
かの欠点を有する一第４Ｖは、第１１Ｈ（ａ）の単結晶
シリコンＳ、！ （’＋ ８ トラン・′ンスタ１０１
乃至１０４ケ薄膜トランジスタで＆に換えて坐らねるシ
フトレジスタ集積口ドの各部の波形１ｒ示す・Ｙ４駁の
φｌ 。
ける同一記号の端子の信牲を示している・ 第２し１に単結晶シリコン基板に形成されｆｉＭＯ８ト
ランジスタの電圧−電ｆＮ特性の一同を示す一同図１に
おいて、Ｖｏｓはう−ト・ソース間電圧、ＩＤＩＶｊゲ
ート・ドレイン間Ｗ流である一寸だ、２０１けＭＯ日ト
ランジスタのしゃ断＠城、２ｏ２Ｆｉｈ汐ｌ！＋、軸域
、２０２け残灰転領域、Ｖｌｌけしきい値′Ｉ４！ｒＩ
ｆテあわ、２０４，２０５，２０６１ｄそれぞれドレイ
ン・ノース間電圧Ｖｎ−がＶｎｇ ＝ Ｖ、（至）、Ｖ
ｌｌ８ ＝ Ｖｌ （Ｖ） 、 Ｖｎｓ ｘ Ｖｌ（
Ｖ） のときの電圧−１流特性である・（六九し、Ｖ
ｌ＜Ｖｌ（Ｖｍ）第２図より、単結晶シリコンＭＯＳト
ランジスタのｗ圧−電広特性の特徴Ｆま、（１）シゃ断
領域２０１におけるドレイン・ソース間１［流が−めて
小さく、ドレインＩＩＩ−Ｅ依存性が小さい、（２）弱
反転領域２０２にｒ・けｆ、ドレイン・ソース間ｍａの
ｉｆヒが狛［７ゆんである、（３） Ｌ−きい値電圧が
低く・ギヤ１１ア桜動度が太きい、ことである・ 様３しに、チャネル長し＝２０μｍ１チャネル幅Ｗ−１
０μｍのサイズを有する薄膜トランジスタの重圧−富陣
特性の−９１１を示す−なお、このデータは水出−人が
実験を行なって俸た縦来である・このグラフの横軸はソ
ースに対するゲート電圧Ｖｏｓであり、細軸はドレイン
・ソース間゛町流ＩＤ８である一曲−３０４−１３０５
１３ｏ６１３ｏ７１３０８ＦｉそｔＩぞれソースに対す
るト°レインの１゛田Ｖｎｓ ｆ Ｖｎｇ ＝ １ （
Ｖ） 、 Ｖｎｇ ＝ ５ （Ｖ）、 ＶＤ！＋ ＝
１０ （Ｖ） ＋ｖｎｓ ＝ ２０ （Ｖ） 、 Ｖｎ
ｇ −５０（Ｖ）としたと倉の実間１値で、＋、ｂ、５
ｏ１ｔｔ薄躾トランジスタのしゃＩＩＴ餉域領域３０２
Ｆｉｌ［ｙ、転ｍｔｉｉ’ｔ、！＊ｓ ｏ ｓｔｄ強反
残灰域ｆ示す・第３し１１す、箪配晶シリコンＭＯ８ト
ランジスタと汁叡しｆｃ、場合、薄膜トランジスタの’
ｅｌｌ ？Ｆ ＩＩ ｔＡｔ％性の４１は、（１）
Ｌ、や障□ｓ＋城３０１におけ４、ドレイン・ソース間
１１′流Ｉｎｓが大きく、ＩＤ８のＶ ＋ｌ ｇ 依
存性が極めて太きい、（２）弱反転領域３０２における
、ＶＧｗの増加に伴うより８の賞イビがゆるやかである
。 （３） Ｌ六い佃電王即ち領域３０２と餉域３０３
の境界の’Ｉ’ｌｆが高くキャリア移＃］度け小さい、
の５麿であることがわかる。このよりに、薄膜トランジ
スタは単結晶シリコンＭＯＳトランジスタに比べてマ王
−電流特性に不児全な廓が多いため、８ｇ１図１のシフ
トレジスタ集積回路の単結晶シリコンＭＯ８）ランジス
ク１０１乃ｑ１０４をその１着薄映トランジスタで駈倉
侠えて俸らねｆＣ薄膜シフトレジスタ集集積回行いくつ
かの欠点を有する一第４Ｖは、第１１Ｈ（ａ）の単結晶
シリコンＳ、！ （’＋ ８ トラン・′ンスタ１０１
乃至１０４ケ薄膜トランジスタで＆に換えて坐らねるシ
フトレジスタ集積口ドの各部の波形１ｒ示す・Ｙ４駁の
φｌ 。
φ露 、ＳＰはそれぞれ第１１！１１Ｊ（Ｃ）のφ１
、φｌ 。
、φｌ 。
ＦＩＰと同一の信号波形である・第４図のＧｓ、Ｉ’ｓ
は第１図： （ａ） ＋ （ｂ）における節Ｊ、Ｇｓ
、Ｆｍの信４ａ形であり、実啼が実際の薄膜シフトレジ
スタＪｕ１１１瞥のもので点線は正常に動作しているシ
フトレジスタ集槓回卜の本のである・前段の出力信号の
振幅が十分傅らねていないためＶＣｆｌｄａｍに軌み込
まれるデータの振幅は４０１の工うに低くなり、この几
め次のル１間でＧｓの電位は十分に立ち士がることかで
Ａない一着文、ｔｐｌし・１０１に相当する薄膜トうン
・′ンスタの［７や断領域でのＩＮ流即ちＯＦＦリーフ
のため、４０２のごと〈ＧＩの電位け＋ｊ（下軸向′１
ｉ−ｄ−す一９上の理由により出力痛子Ｆ、の信号波形
け４０３のような振幅が小さく立ち十かり速度が遅いも
のとなる一節点Ｇｍの信号波形に埃わねる４０４，４０
５のどと内不安定状仲は１０１に相当する薄膜トランジ
スタのＯＦＦリーフに起因する・４０６乃至４０９は、
正常動ね時には境れることのない饋動作パルスでアリ、
ζわらが境わねる原因は第１し１１０２に相当する薄膜
トランジスタのｖＤＩＩの増加に伴’ｌ ＯＦ ！Ｆ
１１−７の増加に着しく大負いことにある・このような
誤動作パルスはシフトレジスタの動作周波数の下限全決
定する餐因でもあり、ＯＦＦリーフが大舞い機下限が高
くなる一 本発明の目的は、しＪ上述べたような薄膜トランジスタ
の電子−Ｗ流特性の不完全性に起因する薄―シフトレジ
スタ集積回ドの動作上の欠点を補償し藪性能の薄膜シフ
トレジスタ業棟回路を得ることにある。ＩＪ’Ｆ、図ｒ
ｋｌを甲いて本発−の電子を１維に駅明する・論５し１
は、木腎甲の基本的なＳ造ｆ７ｒ−す図である。本発明
の主旨は、館５レーのごとくゲートを共通とし霞薄膜ト
ランジスタｆ複数個向列に接ＦヤＬ、たトランジスタ列
を構成することによりトランジスタ列のＣＡＮ１０ＦＦ
比を向上させるとともに、このトランジスタ列を一個の
トランジスタとみなしてこれを甲いた薄膜シフトレジス
タ集積回μ？横ｂｙすることにより薄−シフトレジスタ
集積回１・の性能向上ｆし・るといらものである・第５
し・において、８．Ｄ、Ｇはそれぞれトラン・ノス１ｍ
ｌ？−（１ｐ＋のトランジスタとみなしたと負のソース
、ドレイン、ゲートを示し、Ｎ［＋＋ｌＩＫ接続される
薄膜トランジスタの個数を表わしている−このようｒ＊
威さＩ］友トランジスタ列は非常に浚ｆまたＯＦＦ％性
管有するーその理出ケＮ−８２の堺合を例にと″）て第
６図を用いて説−する一第６し１（ＰＬ）は第５シ１に
おいてＮ−２とし友ものである０第６ ’Ｑ’ （ａ）
において、Ｅｌ、Ｄ、Ｇ、Ｘの電位會セｈぞれＶｓ、Ｖ
ｔ＋、Ｖａ、Ｖｘとする６着た、図中の番号１゜２−１
二つの薄膜トランジスタにつけらね九番育でありそねぞ
ねのトランジスタのチャネル＆？Ｌｔ、Ｌｓとする・ま
皮、第６１！１（ｂ）は、同ＩＮ （ａ）のトランジス
タを鱗価的に一つのトランジスタＫｔ１１き換えπ本の
であり、そのチャネル長はＬｓ＋Ｌ３で＃Ｉる―トラン
ジスタ１のドレイン電１［Ｖｎｓ＋。
は第１図： （ａ） ＋ （ｂ）における節Ｊ、Ｇｓ
、Ｆｍの信４ａ形であり、実啼が実際の薄膜シフトレジ
スタＪｕ１１１瞥のもので点線は正常に動作しているシ
フトレジスタ集槓回卜の本のである・前段の出力信号の
振幅が十分傅らねていないためＶＣｆｌｄａｍに軌み込
まれるデータの振幅は４０１の工うに低くなり、この几
め次のル１間でＧｓの電位は十分に立ち士がることかで
Ａない一着文、ｔｐｌし・１０１に相当する薄膜トうン
・′ンスタの［７や断領域でのＩＮ流即ちＯＦＦリーフ
のため、４０２のごと〈ＧＩの電位け＋ｊ（下軸向′１
ｉ−ｄ−す一９上の理由により出力痛子Ｆ、の信号波形
け４０３のような振幅が小さく立ち十かり速度が遅いも
のとなる一節点Ｇｍの信号波形に埃わねる４０４，４０
５のどと内不安定状仲は１０１に相当する薄膜トランジ
スタのＯＦＦリーフに起因する・４０６乃至４０９は、
正常動ね時には境れることのない饋動作パルスでアリ、
ζわらが境わねる原因は第１し１１０２に相当する薄膜
トランジスタのｖＤＩＩの増加に伴’ｌ ＯＦ ！Ｆ
１１−７の増加に着しく大負いことにある・このような
誤動作パルスはシフトレジスタの動作周波数の下限全決
定する餐因でもあり、ＯＦＦリーフが大舞い機下限が高
くなる一 本発明の目的は、しＪ上述べたような薄膜トランジスタ
の電子−Ｗ流特性の不完全性に起因する薄―シフトレジ
スタ集積回ドの動作上の欠点を補償し藪性能の薄膜シフ
トレジスタ業棟回路を得ることにある。ＩＪ’Ｆ、図ｒ
ｋｌを甲いて本発−の電子を１維に駅明する・論５し１
は、木腎甲の基本的なＳ造ｆ７ｒ−す図である。本発明
の主旨は、館５レーのごとくゲートを共通とし霞薄膜ト
ランジスタｆ複数個向列に接ＦヤＬ、たトランジスタ列
を構成することによりトランジスタ列のＣＡＮ１０ＦＦ
比を向上させるとともに、このトランジスタ列を一個の
トランジスタとみなしてこれを甲いた薄膜シフトレジス
タ集積回μ？横ｂｙすることにより薄−シフトレジスタ
集積回１・の性能向上ｆし・るといらものである・第５
し・において、８．Ｄ、Ｇはそれぞれトラン・ノス１ｍ
ｌ？−（１ｐ＋のトランジスタとみなしたと負のソース
、ドレイン、ゲートを示し、Ｎ［＋＋ｌＩＫ接続される
薄膜トランジスタの個数を表わしている−このようｒ＊
威さＩ］友トランジスタ列は非常に浚ｆまたＯＦＦ％性
管有するーその理出ケＮ−８２の堺合を例にと″）て第
６図を用いて説−する一第６し１（ＰＬ）は第５シ１に
おいてＮ−２とし友ものである０第６ ’Ｑ’ （ａ）
において、Ｅｌ、Ｄ、Ｇ、Ｘの電位會セｈぞれＶｓ、Ｖ
ｔ＋、Ｖａ、Ｖｘとする６着た、図中の番号１゜２−１
二つの薄膜トランジスタにつけらね九番育でありそねぞ
ねのトランジスタのチャネル＆？Ｌｔ、Ｌｓとする・ま
皮、第６１！１（ｂ）は、同ＩＮ （ａ）のトランジス
タを鱗価的に一つのトランジスタＫｔ１１き換えπ本の
であり、そのチャネル長はＬｓ＋Ｌ３で＃Ｉる―トラン
ジスタ１のドレイン電１［Ｖｎｓ＋。
ゲート１田ＶＧ１ 及びトランジスタ２のドレイン電Ｉ
ｆＶＤ” ＊ゲート富Ｕ＋：ＶＧ！＋２は次式で与えら
れる一Ｖ［Ｉｂ＋ ＝ Ｖｘ −Ｖｓ Ｖ（１８１＝ Ｖ（１−Ｖｓ ＶＤ８２ ＝： ＶＤ −ＶＩ ＶＧＩ２ ＝ ＶＧ −ＶＸ トランジスタ１を流れる嘗流工ｌとトランジスタ２を流
れる′ｖ６η１．工３が等しくなるように点Ｘの一缶Ｖ
！が定着る、このと食、７日（Ｖｘ （Ｖｕが成立し、
し几がってドレイン電子ＶＤ −Ｖｓは２′つのトラ
ンジスタに分割して印Ｖ口されることになる・このため
、ドレイン電び１しは減少するはずであえ）か、ドレイ
ン１び１とチャネル長との闇に一足の間係が成立する讐
合には、第６し・（ｂ） Ｋ比べてチャネル長が蝮い分
だけドレイン電ｍＦｉｔｅ力Ｏし、１蘭、２６ 図＜ａ
）のトランジスタと鯨６ン１（ｂ）のトランジスタとで
はｔ流佃は尋しくなる一実際、ａｓｈに元−した領域３
０２及び領域３０５においてはこの関係が成立し、ＯＮ
電流はｆｆＰＬない−すなわち、チャネル長をどのよう
に分割して水室ｆｋ、ｌ１ｌｌは質わらない、 しか１７、第３図に示し７′ｊ領域３０１においては状
況が異なる・これは、薄膜トランジスタが第５し１に示
し次領域５０１で動作する場合、ゲート電圧が小ζくな
るにつれてドレイン１１ａのチャネル長依存性がなく、
ｔつてくることに起因する、すなわち、ゲート１ｗ圧を
小さくして薄膜トランジスタがしヤ断佃で動作するよう
Ｋしていくと、ｏｙｙ電流はチャネル長に依存しなくな
ってくる友約、小６図（ａ）と（ｂ）とでチャネル長の
違いによる効果はす〈ナラてくる・し友がって、個々の
トランジスタに７１ｆｉわるドレイン１１′壬が低下す
る分だけ、（ｂ）で６Ｊｏｙｙｌｌ流がシタするーこの
文ｌ・来は、ゲート１圧を負にバイアスするほど顕Ｉｌ
になる一着斤、９十の現象は、物性的に次のようにも駈
明＃ｔ１．６．トランジスタがＯＮの状聾では、半導体
薄膜の表面にはチャネルが彫故さねるため、ソースから
ドレインに向けて、はぼ均一な電位勾〜″（電界）が生
じている霞めに、どのようにチャネルを分割してもドレ
イン電流は変化しない・一方トランジスタがＯＦＦの状
態では、前述の通り、ドレイン近傍のＦＮ！＃合にほと
んどの電界が集中ｌ、でいるたｔ、トランジスタを分割
−することにより、偏１々のＦＮ伊合に力ＵわＺ）ｌａ
’ Ｗ集中を弱めることができ、接合リーク電流、すな
わちｏｙｙｌ’流を減少させることかで六る・ 第７−書け、本発明による薄膜トランジスタの特性を示
すグラフである０第６図（ａ）においてＬｔ＝ＴＪＩ
＝ １０ ｐｒｎ、 Ｗ＋ ＝Ｗｍ ＝ １０ μ
ｍとじ霞ψ合のトランジスタ特性である。このトランジ
スタｕ婢価的に竿５シＩに示したトランジスタに等しい
ものであるーなお、このデータも水出Ｖ人が実しを行ろ
って得られた結果である・ 曲−７０１，７０２，７０３，７０４，７０５けぞれぞ
ハソースに対するドレイン１１圧Ｖｔ＋ｇを、ＶＤＩＩ
＝ １（Ｖ）、 Ｖｎｓ ＝ ５ｉ）、 Ｖｎｓ ＝
１０（Ｖ）。
ｆＶＤ” ＊ゲート富Ｕ＋：ＶＧ！＋２は次式で与えら
れる一Ｖ［Ｉｂ＋ ＝ Ｖｘ −Ｖｓ Ｖ（１８１＝ Ｖ（１−Ｖｓ ＶＤ８２ ＝： ＶＤ −ＶＩ ＶＧＩ２ ＝ ＶＧ −ＶＸ トランジスタ１を流れる嘗流工ｌとトランジスタ２を流
れる′ｖ６η１．工３が等しくなるように点Ｘの一缶Ｖ
！が定着る、このと食、７日（Ｖｘ （Ｖｕが成立し、
し几がってドレイン電子ＶＤ −Ｖｓは２′つのトラ
ンジスタに分割して印Ｖ口されることになる・このため
、ドレイン電び１しは減少するはずであえ）か、ドレイ
ン１び１とチャネル長との闇に一足の間係が成立する讐
合には、第６し・（ｂ） Ｋ比べてチャネル長が蝮い分
だけドレイン電ｍＦｉｔｅ力Ｏし、１蘭、２６ 図＜ａ
）のトランジスタと鯨６ン１（ｂ）のトランジスタとで
はｔ流佃は尋しくなる一実際、ａｓｈに元−した領域３
０２及び領域３０５においてはこの関係が成立し、ＯＮ
電流はｆｆＰＬない−すなわち、チャネル長をどのよう
に分割して水室ｆｋ、ｌ１ｌｌは質わらない、 しか１７、第３図に示し７′ｊ領域３０１においては状
況が異なる・これは、薄膜トランジスタが第５し１に示
し次領域５０１で動作する場合、ゲート電圧が小ζくな
るにつれてドレイン１１ａのチャネル長依存性がなく、
ｔつてくることに起因する、すなわち、ゲート１ｗ圧を
小さくして薄膜トランジスタがしヤ断佃で動作するよう
Ｋしていくと、ｏｙｙ電流はチャネル長に依存しなくな
ってくる友約、小６図（ａ）と（ｂ）とでチャネル長の
違いによる効果はす〈ナラてくる・し友がって、個々の
トランジスタに７１ｆｉわるドレイン１１′壬が低下す
る分だけ、（ｂ）で６Ｊｏｙｙｌｌ流がシタするーこの
文ｌ・来は、ゲート１圧を負にバイアスするほど顕Ｉｌ
になる一着斤、９十の現象は、物性的に次のようにも駈
明＃ｔ１．６．トランジスタがＯＮの状聾では、半導体
薄膜の表面にはチャネルが彫故さねるため、ソースから
ドレインに向けて、はぼ均一な電位勾〜″（電界）が生
じている霞めに、どのようにチャネルを分割してもドレ
イン電流は変化しない・一方トランジスタがＯＦＦの状
態では、前述の通り、ドレイン近傍のＦＮ！＃合にほと
んどの電界が集中ｌ、でいるたｔ、トランジスタを分割
−することにより、偏１々のＦＮ伊合に力ＵわＺ）ｌａ
’ Ｗ集中を弱めることができ、接合リーク電流、すな
わちｏｙｙｌ’流を減少させることかで六る・ 第７−書け、本発明による薄膜トランジスタの特性を示
すグラフである０第６図（ａ）においてＬｔ＝ＴＪＩ
＝ １０ ｐｒｎ、 Ｗ＋ ＝Ｗｍ ＝ １０ μ
ｍとじ霞ψ合のトランジスタ特性である。このトランジ
スタｕ婢価的に竿５シＩに示したトランジスタに等しい
ものであるーなお、このデータも水出Ｖ人が実しを行ろ
って得られた結果である・ 曲−７０１，７０２，７０３，７０４，７０５けぞれぞ
ハソースに対するドレイン１１圧Ｖｔ＋ｇを、ＶＤＩＩ
＝ １（Ｖ）、 Ｖｎｓ ＝ ５ｉ）、 Ｖｎｓ ＝
１０（Ｖ）。
ＶＤＩＩ ＝ ２（Ｉ Ｍ 、 ＶＤＩＩ −３０（Ｖ
） トｌ、霞ト＊ノ’１ｌｉ６１１ＨＩｋである、 テ８し１（ａ）〜（ｃ）は本発明の実施−を示す図であ
る６第８図（ａ）は、シフトレジスタの１段目の１ビツ
トに相当する基本回μを示しており、第１１（ａ）にお
いて各トランジスタ１０１，１０２，１０４５゜１０４
をそバーぞれ］自゛タリ接続された薄膜トランジスタ８
０１，８０２，８０５，８０４で醸き挫えて得られに基
本回路である一本実＃１１１−には薄膜トラン’）スタ
’ｆｒ２個ずつ直列接続してトランジスタ列１１をＩＩ
成したものを挙げ友が、直列！＃統されるｍ−トランジ
スタの個数はいくつでもかまわない−また、すべてのト
ランジスタ列が複数個の薄膜トランジスタよりｂｙって
いる必＊はなくソフトレジスタ集権回し中少なくともｍ
個のトランジスタ列カ傾Ｖ個の薄−トランジスタより成
っていれば本発明に訪当する６第８図（→は第８図（ａ
）の基本回路を縦属接続して構成されたシフトレジスタ
をた１図でありその基本的な動作は；ｉｒ １１’ＶＩ
Ｋ ７Ｆ Ｌ ７’ｃシフトレ・・スタと全（同様で
ある、第１夕１ （ｃ）は、第８り１（ａ）、 （ｂ）
Ｋ示したシフトレジスタの各部の信号波形を定−ｔ・φ
ｌ、φ嘗は対を成すクロック信号でＪｌす、日Ｐはスタ
ートパルスである７次に、紀８図（ｂ）にふ・いて３段
目のセル８０６をｆＨＩＫとってｉ発明の効果を鋲明す
る。基本回しの構法を第８図１（＋！Ｌ）のどとくする
ことによって、鱒勝トランジスタ列８０１ｔ７１ＯＦＦ
リーク電流は大食〈低減される、従ってｔ３に８陳１（
ｃ）８１０のごと〈節盾Ｇ畠にデータ１が獣、み込オね
ていると倉、クロックφ１の立ち土がりと同時にＧ、の
璽位目８１１のごと〈クロックφ、のハイレベル以上に
人創〈オーパーンニー トｔ、、φ３が立ち下が２）４
でその電位を保持す石−との之め８１２に斧すように小
力端子Ｆｌの′ボ位は高速でクロック信号のハイレベル
に達する。
） トｌ、霞ト＊ノ’１ｌｉ６１１ＨＩｋである、 テ８し１（ａ）〜（ｃ）は本発明の実施−を示す図であ
る６第８図（ａ）は、シフトレジスタの１段目の１ビツ
トに相当する基本回μを示しており、第１１（ａ）にお
いて各トランジスタ１０１，１０２，１０４５゜１０４
をそバーぞれ］自゛タリ接続された薄膜トランジスタ８
０１，８０２，８０５，８０４で醸き挫えて得られに基
本回路である一本実＃１１１−には薄膜トラン’）スタ
’ｆｒ２個ずつ直列接続してトランジスタ列１１をＩＩ
成したものを挙げ友が、直列！＃統されるｍ−トランジ
スタの個数はいくつでもかまわない−また、すべてのト
ランジスタ列が複数個の薄膜トランジスタよりｂｙって
いる必＊はなくソフトレジスタ集権回し中少なくともｍ
個のトランジスタ列カ傾Ｖ個の薄−トランジスタより成
っていれば本発明に訪当する６第８図（→は第８図（ａ
）の基本回路を縦属接続して構成されたシフトレジスタ
をた１図でありその基本的な動作は；ｉｒ １１’ＶＩ
Ｋ ７Ｆ Ｌ ７’ｃシフトレ・・スタと全（同様で
ある、第１夕１ （ｃ）は、第８り１（ａ）、 （ｂ）
Ｋ示したシフトレジスタの各部の信号波形を定−ｔ・φ
ｌ、φ嘗は対を成すクロック信号でＪｌす、日Ｐはスタ
ートパルスである７次に、紀８図（ｂ）にふ・いて３段
目のセル８０６をｆＨＩＫとってｉ発明の効果を鋲明す
る。基本回しの構法を第８図１（＋！Ｌ）のどとくする
ことによって、鱒勝トランジスタ列８０１ｔ７１ＯＦＦ
リーク電流は大食〈低減される、従ってｔ３に８陳１（
ｃ）８１０のごと〈節盾Ｇ畠にデータ１が獣、み込オね
ていると倉、クロックφ１の立ち土がりと同時にＧ、の
璽位目８１１のごと〈クロックφ、のハイレベル以上に
人創〈オーパーンニー トｔ、、φ３が立ち下が２）４
でその電位を保持す石−との之め８１２に斧すように小
力端子Ｆｌの′ボ位は高速でクロック信号のハイレベル
に達する。
即ち、水弁−を適岸したことによりシフトレジスタの顧
１作周波Ｃノのセ限蝕は高められ、出力振幅は人舞くな
る６井た、薄膜トランジスタ列８０２のＯＦ Ｆ ＋１
−り＊流が太きく低減されるため第４図の４０６乃キ４
０９のごとキ課動作パルスは抑圧さねシフトレ・ジスタ
の１作問波数の下限値は低杓らねるｎ 第９図（５）〜（０）に木’５？甲のもう−・つの寮−
一を示す一筆９し１（ａ）は、ブートストラップ効果形
のシフトレジスタの１段目の１ピントに相当する基Ａ、
′回しを承し女本のである・第９し１（ａ）の基本回か
を與）９１ｖ・（ｂ）のどとぐ幌属篠続し端子９１１，
９１２゜９Ｍ３，９１４．及び９１５にそれぞれ第９夕
１（ｃ）に示すようなりロック信脣φ１．φ曾、φ轟。
１作周波Ｃノのセ限蝕は高められ、出力振幅は人舞くな
る６井た、薄膜トランジスタ列８０２のＯＦ Ｆ ＋１
−り＊流が太きく低減されるため第４図の４０６乃キ４
０９のごとキ課動作パルスは抑圧さねシフトレ・ジスタ
の１作問波数の下限値は低杓らねるｎ 第９図（５）〜（０）に木’５？甲のもう−・つの寮−
一を示す一筆９し１（ａ）は、ブートストラップ効果形
のシフトレジスタの１段目の１ピントに相当する基Ａ、
′回しを承し女本のである・第９し１（ａ）の基本回か
を與）９１ｖ・（ｂ）のどとぐ幌属篠続し端子９１１，
９１２゜９Ｍ３，９１４．及び９１５にそれぞれ第９夕
１（ｃ）に示すようなりロック信脣φ１．φ曾、φ轟。
φ４及びｓｐを印加することによりシフトレジスタが＊
ｂｉされる一次に、第９図１（ｂ） Ｋおける５段目の
シフトレジスフセル９１０を甲いて１ｃｌｔ駄明するー
〃ロック信号φ、がローのＸ／４１Ｗｊ Ｋ ｆｆｉ点
り。
ｂｉされる一次に、第９図１（ｂ） Ｋおける５段目の
シフトレジスフセル９１０を甲いて１ｃｌｔ駄明するー
〃ロック信号φ、がローのＸ／４１Ｗｊ Ｋ ｆｆｉ点
り。
にデータ１がＩＡ込着れると、薄膜ＭＯ８キャパンタ９
０５ Ｃ１）サブストレートぴ）′Ｐ；面が反転して９
０５１人爽な谷癖を形成する一次にφ、がロー／・４ら
ハイに立ち１−がると同時に軒４９０５のブートストラ
ップ幼果によりＤ１１７′）−位はクロック信号のハイ
レベルｂ十に太きぐオーバーシュートして湧憐トランジ
スタ列９０１及び９０３の導通を（ｂ： ｆ詐９０）及
び９０５がＯＮすると同時に節点９２ｓ及び出力１子ｙ
ｉＫ付加する容鴎は急速にチャージアンプさｈｗ＊、Ｋ
及びＦｓの電位はクロック信号の・・イレベルの電位ｒ
＋で立ち十がるーこのとき４ ｔ’、２ ＃３のシフト
レジスタせルのｉｌ Ｉｌｌ Ｍ ＯＳキＶパシ−タ９
０５のサブストレートは反転するーφ１がハイからロー
に立ち下がる直前の蛤い期間Ｖ（φ、Ｖｉハイとなって
、２段−のセルの薄膜トランジスタ列９０２をＯＮさせ
るａｌｌｂ＋Ａ＋ＤｓにＷｒ見られていた電向け９０２
を通して放電σね、Ｅｌの１Ｍ位は立ち下がるーφ凰が
ハイからローに立ち下かね、φ■がローから）・イに立
ち十がると同時に出力１子Ｆｍの１位は立ち丁がる一嬉
９６１ （ｃ）の各部の信号波形を示す・木実ｈ％ｌに
おいても、薄膜トランジスタ列を月１いたことに工す、
節点Ｄ１／ハオーバーシュートしていると真の１−１段
目の薄膜トランジスタ列９０１，９０２のＯＦ Ｆ Ｉ
＋ −り１１ηＩが低シされ節点Ｄ１が安定して高電位
を保つことが司−會ｒとなるーま几、薄膜トランジスタ
列１］９０３のＯＦＦリーク電流が低減されることによ
り、出力端子ＦｉＫ誤１作ノ；ルスが生ずるのを防ぐこ
とが１訃となるの １゛１十述べたごとぐ、本賢明を適用することにより、
動作周波＃ｙ範囲が広く、かつ安定な出力＆幅細を櫓す
る薄膜シフトレジスタ集積回―が実馴される・］ｉｌに
、木琴ＩＩ）ｊを適用することＫより、薄膜トランジス
タをスイッチとして甲いたアクティブマ） ＋１クス基
伽への＃動回艷の作り込みが可鮭となる。
０５ Ｃ１）サブストレートぴ）′Ｐ；面が反転して９
０５１人爽な谷癖を形成する一次にφ、がロー／・４ら
ハイに立ち１−がると同時に軒４９０５のブートストラ
ップ幼果によりＤ１１７′）−位はクロック信号のハイ
レベルｂ十に太きぐオーバーシュートして湧憐トランジ
スタ列９０１及び９０３の導通を（ｂ： ｆ詐９０）及
び９０５がＯＮすると同時に節点９２ｓ及び出力１子ｙ
ｉＫ付加する容鴎は急速にチャージアンプさｈｗ＊、Ｋ
及びＦｓの電位はクロック信号の・・イレベルの電位ｒ
＋で立ち十がるーこのとき４ ｔ’、２ ＃３のシフト
レジスタせルのｉｌ Ｉｌｌ Ｍ ＯＳキＶパシ−タ９
０５のサブストレートは反転するーφ１がハイからロー
に立ち下がる直前の蛤い期間Ｖ（φ、Ｖｉハイとなって
、２段−のセルの薄膜トランジスタ列９０２をＯＮさせ
るａｌｌｂ＋Ａ＋ＤｓにＷｒ見られていた電向け９０２
を通して放電σね、Ｅｌの１Ｍ位は立ち下がるーφ凰が
ハイからローに立ち下かね、φ■がローから）・イに立
ち十がると同時に出力１子Ｆｍの１位は立ち丁がる一嬉
９６１ （ｃ）の各部の信号波形を示す・木実ｈ％ｌに
おいても、薄膜トランジスタ列を月１いたことに工す、
節点Ｄ１／ハオーバーシュートしていると真の１−１段
目の薄膜トランジスタ列９０１，９０２のＯＦ Ｆ Ｉ
＋ −り１１ηＩが低シされ節点Ｄ１が安定して高電位
を保つことが司−會ｒとなるーま几、薄膜トランジスタ
列１］９０３のＯＦＦリーク電流が低減されることによ
り、出力端子ＦｉＫ誤１作ノ；ルスが生ずるのを防ぐこ
とが１訃となるの １゛１十述べたごとぐ、本賢明を適用することにより、
動作周波＃ｙ範囲が広く、かつ安定な出力＆幅細を櫓す
る薄膜シフトレジスタ集積回―が実馴される・］ｉｌに
、木琴ＩＩ）ｊを適用することＫより、薄膜トランジス
タをスイッチとして甲いたアクティブマ） ＋１クス基
伽への＃動回艷の作り込みが可鮭となる。
第１し１（ａ）〜（８）は従来のシフトレジスタ集積１
鯖を１明するだめの図。 第２１＆’ ｔＪ単単結クシ１コンＭＯ８）ランジスメ
の墜王−Ｗ流特性をオしたヅ１− 第！Ｓ Ｉ）ＸＩ Ｈ単体の薄膜トランジスタの電Ｆト
ー璽随ｌ持性をたし几しＩ・ 第４し１け、従来のシフトレジスタ集積回ドの欠点を駅
用するためのし１、 第５し・、第６図（ａ） ｒ （ｂ）は薄膜トランジス
タ列を畦叩するたｔの図・ 第７シ’Ｆｉｓ験トランパンスタ列のｗ王−’＊ｉ特性
を示した夕・。 ＰＪ、 ８ ｖｌｌ（ａ） 、 （ｃ）は本Ｕａの実施
−１を示しり図・旭９シ（ａ）〜（Ｃ）は本賢明のもう
一つの実施汐ＩＩを示した図Ｏ り上 出−人 株式会社 諏訪精工舎 代理人 代理人 最上 務 第１図 Ｓ） 第４図 第５図 Ｇ ｐ （レン 第６図 第７図 Ａｉ、 讐ｉＣ２ 第９図 ０°２第２図 手続 補 １１ミ 占（方式） ％式％ ２ 発明の８杓、 薄膜シフトレジスタ集積−路 （ｌｌｌｌＩＩをするｔ 代！ｌｌｌ１ＬＩａ役中村恒也 ４ 代 理 す、
鯖を１明するだめの図。 第２１＆’ ｔＪ単単結クシ１コンＭＯ８）ランジスメ
の墜王−Ｗ流特性をオしたヅ１− 第！Ｓ Ｉ）ＸＩ Ｈ単体の薄膜トランジスタの電Ｆト
ー璽随ｌ持性をたし几しＩ・ 第４し１け、従来のシフトレジスタ集積回ドの欠点を駅
用するためのし１、 第５し・、第６図（ａ） ｒ （ｂ）は薄膜トランジス
タ列を畦叩するたｔの図・ 第７シ’Ｆｉｓ験トランパンスタ列のｗ王−’＊ｉ特性
を示した夕・。 ＰＪ、 ８ ｖｌｌ（ａ） 、 （ｃ）は本Ｕａの実施
−１を示しり図・旭９シ（ａ）〜（Ｃ）は本賢明のもう
一つの実施汐ＩＩを示した図Ｏ り上 出−人 株式会社 諏訪精工舎 代理人 代理人 最上 務 第１図 Ｓ） 第４図 第５図 Ｇ ｐ （レン 第６図 第７図 Ａｉ、 讐ｉＣ２ 第９図 ０°２第２図 手続 補 １１ミ 占（方式） ％式％ ２ 発明の８杓、 薄膜シフトレジスタ集積−路 （ｌｌｌｌＩＩをするｔ 代！ｌｌｌ１ＬＩａ役中村恒也 ４ 代 理 す、
Claims (1)
- ゲート電圧に依存して容量佃が変化するＭＯ８キャパシ
タ植び複数個のＭＯ日トランジス４ｆ里いて基本単位會
構成して放るブートストラップ効果形のシフトレジスタ
集積回しにおいて、１１１ＭＯ８キャパシタのサブスト
レート、該複Ｆ（ｍのＭＯ８トランジスタのソース、ド
レイン及びサブストレートをンリフン薄膜で形成すると
共に前記複数個の薄１％１１ＭＯ８トランジスタのらち
少なくと本一つの薄膜ＭＯ８トランジスタ會ゲート會共
通として２イＩ！ｉ以−七の！ｒ！膜ＭＯ８）ラン〕／
スタが直夕１ｊ警続さねた薄膜トラン・ンスタ列で一′
換して成ること１ｒ％隙とする連勝シフトレジスタ集積
回路−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069862A JPS58188396A (ja) | 1982-04-26 | 1982-04-26 | 薄膜シフトレジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069862A JPS58188396A (ja) | 1982-04-26 | 1982-04-26 | 薄膜シフトレジスタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58188396A true JPS58188396A (ja) | 1983-11-02 |
Family
ID=13415033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069862A Pending JPS58188396A (ja) | 1982-04-26 | 1982-04-26 | 薄膜シフトレジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58188396A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0696803A3 (en) * | 1994-08-12 | 1998-10-07 | THOMSON multimedia | A shift register useful as a select line scanner for a liquid crystal display |
| JP2001160299A (ja) * | 1999-12-02 | 2001-06-12 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
| JP2006107692A (ja) * | 2004-10-01 | 2006-04-20 | Samsung Electronics Co Ltd | シフトレジスタ、これを利用したゲート駆動回路及び表示パネル |
| KR100722124B1 (ko) | 2005-08-29 | 2007-05-25 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
| JP2008193545A (ja) * | 2007-02-07 | 2008-08-21 | Mitsubishi Electric Corp | 半導体装置およびシフトレジスタ回路 |
| JP2009301698A (ja) * | 2008-06-10 | 2009-12-24 | Beijing Boe Optoelectronics Technology Co Ltd | シフトレジスター及びそのゲート駆動器 |
| WO2010134486A1 (ja) * | 2009-05-20 | 2010-11-25 | シャープ株式会社 | シフトレジスタ |
| JP2023166431A (ja) * | 2006-09-29 | 2023-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1982
- 1982-04-26 JP JP57069862A patent/JPS58188396A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0696803A3 (en) * | 1994-08-12 | 1998-10-07 | THOMSON multimedia | A shift register useful as a select line scanner for a liquid crystal display |
| JP2001160299A (ja) * | 1999-12-02 | 2001-06-12 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
| JP2006107692A (ja) * | 2004-10-01 | 2006-04-20 | Samsung Electronics Co Ltd | シフトレジスタ、これを利用したゲート駆動回路及び表示パネル |
| JP4648699B2 (ja) * | 2004-10-01 | 2011-03-09 | サムスン エレクトロニクス カンパニー リミテッド | シフトレジスタ、これを利用したゲート駆動回路及び表示パネル |
| KR100722124B1 (ko) | 2005-08-29 | 2007-05-25 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
| JP2023166431A (ja) * | 2006-09-29 | 2023-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2008193545A (ja) * | 2007-02-07 | 2008-08-21 | Mitsubishi Electric Corp | 半導体装置およびシフトレジスタ回路 |
| JP2009301698A (ja) * | 2008-06-10 | 2009-12-24 | Beijing Boe Optoelectronics Technology Co Ltd | シフトレジスター及びそのゲート駆動器 |
| WO2010134486A1 (ja) * | 2009-05-20 | 2010-11-25 | シャープ株式会社 | シフトレジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970530B1 (en) | High-reliability shift register circuit | |
| CN100511398C (zh) | 显示装置 | |
| JP5165153B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 | |
| TWI320171B (en) | Shift register and display driving device comprising the same | |
| JP2921510B2 (ja) | ブートストラップ回路 | |
| JPH06216753A (ja) | 低振幅入力レベル変換回路 | |
| TW201003599A (en) | Semiconductor device, display panel, and electronic apparatus | |
| JP2004226429A (ja) | パルス出力回路、シフトレジスタ、および電子機器 | |
| JPS6124830B2 (ja) | ||
| CN110047447A (zh) | 扫描信号线驱动电路及具备其的显示装置 | |
| TWI421827B (zh) | 移位暫存器 | |
| CN106504721B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| TW200421248A (en) | Shift register and driving method thereof | |
| JPS58188396A (ja) | 薄膜シフトレジスタ集積回路 | |
| CN107533819A (zh) | 显示装置的驱动电路 | |
| CN102006054A (zh) | 自举电路 | |
| TW200805243A (en) | Shift register | |
| CN106486049A (zh) | 移位寄存器单元、驱动方法、goa电路和显示装置 | |
| CN106652872B (zh) | Goa驱动电路及显示装置 | |
| JP3797337B2 (ja) | シフトレジスタおよび表示装置 | |
| JP3489162B2 (ja) | 薄膜トランジスタ回路及び液晶表示装置 | |
| CN100376080C (zh) | 非易失性触发电路及其驱动方法 | |
| JPS6045512B2 (ja) | ダイナミック型シフトレジスタ回路 | |
| TWI238987B (en) | Pre-charging system of active matrix display | |
| TW201246170A (en) | LCD driving circuit |