JPS58181150A - Information processing device - Google Patents
Information processing deviceInfo
- Publication number
- JPS58181150A JPS58181150A JP57063350A JP6335082A JPS58181150A JP S58181150 A JPS58181150 A JP S58181150A JP 57063350 A JP57063350 A JP 57063350A JP 6335082 A JP6335082 A JP 6335082A JP S58181150 A JPS58181150 A JP S58181150A
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- counting
- control
- control storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
- B23P11/00—Connecting or disconnecting metal parts or objects by metal-working techniques not otherwise provided for
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は制御記憶からの読出しデータのエラーを自動訂
正する機能を有する情報処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing apparatus having a function of automatically correcting errors in data read from control storage.
情報処理装置において、マイクロプログラムをロードす
る制御記憶には、書込可能な記憶素承以下RAMという
)が用いられている。In information processing devices, a writable memory (hereinafter referred to as RAM) is used as a control memory for loading microprograms.
一般に、製造過程で記憶パターンを固定するROMに比
較して、その都度、書き込みを行なうRAMの場合にに
おいては、書込み動作を正常に実行できる状態でマイク
ロプログラムをロートシテも、長時間の読出し動作を繰
り返す間に記憶内容が破壊されることがある。制御記憶
のエラーは、マシン全体の効率をダウンさせる原因とも
なるので、制御記憶の信頼性および保守性を向上させる
ことが必要である。In general, compared to ROM, whose memory pattern is fixed during the manufacturing process, in the case of RAM, in which writing is performed each time, even if the microprogram is loaded in a state in which write operations can be executed normally, long-term read operations are not possible. Memory contents may be destroyed during repetition. Since errors in the control memory can cause a reduction in the efficiency of the entire machine, it is necessary to improve the reliability and maintainability of the control memory.
このため、従来マイクロ命令を、制御記憶から読み出す
ときには、1ビツトエラー検出訂正および2ビツトエラ
ー検出の機能をもった誤り訂正手段が採用されている。For this reason, conventionally, when reading a microinstruction from a control memory, an error correction means having functions of 1-bit error detection and correction and 2-bit error detection is employed.
従って、通常運用時には、訂正可能エラ・−を検出する
とこれを訂正して、この訂正済データにより動作を続行
することができる。Therefore, during normal operation, if a correctable error is detected, it can be corrected and operation can be continued using the corrected data.
従来のこの肩の情報処理装置では、訂正可能なエラーが
検出されこれが訂正されて実行されると、その時点で、
次の命令から実行再開可能なように命令実行を停止して
エラー報告信号を発生し、外部の保守診断装置に訂正可
能エラーの訂正を通知し、外部の保守診断装置はエラー
の発生した制御記憶の該当アドレスおよびビット位置な
どに関するエラーログ情報を収集してから、該情報処理
装置に命令の再開を指示している。In conventional information processing devices, when a correctable error is detected, corrected, and executed, at that point,
Stops instruction execution so that execution can be resumed from the next instruction, generates an error report signal, and notifies an external maintenance/diagnosis device of the correction of the correctable error. After collecting error log information regarding the corresponding address and bit position, the information processing device is instructed to restart the instruction.
このような従来装置では、訂正可能なエラーが固定的な
障害の場合には、訂正可能なエラーが頻発する状態に陥
り、その都度、エラーログ情報収集動作を行なうために
、装置本来の性能が得られなくなるという欠点がある。In such conventional equipment, if a correctable error is a fixed failure, the correctable error will occur frequently, and the original performance of the equipment will be degraded because the error log information collection operation is performed each time. The disadvantage is that you will not be able to obtain it.
本発明の目的は上述の欠点を除去した情報処理装置を提
供することにある。An object of the present invention is to provide an information processing device that eliminates the above-mentioned drawbacks.
本発明の装置は、制御記憶手段に複数のマイクロ命令を
含むマイクロプログラムを記憶し該複数のマイクロ命令
を順次読み出してデータ処理を行なう情報処理装置にお
いて、前記制御記憶手段からのマイクロ命令読出し時に
読み出された前記マイクロ命令のエラーを検出するとと
もにこれが訂正可能なエラーであれば前記マイクロ命令
を訂正する検出訂正手段と、前記エラーの訂正回数を計
数する計数手段と、前記訂正回数が第1の規定回数に達
したときにエラー報告信号を発生しこのあと前記訂正回
数が第2の規定回数に達したときに前記エラー報告Qt
号を再び発生するとともに以後の前記エラー報告信号の
発生を抑止する制御手段とから構成されている。The apparatus of the present invention is an information processing apparatus that stores a microprogram including a plurality of microinstructions in a control storage means and sequentially reads out the plurality of microinstructions to perform data processing. detection and correction means for detecting an error in the issued microinstruction and correcting the microinstruction if the error is a correctable error; a counting means for counting the number of times the error has been corrected; When the number of corrections reaches a predetermined number of times, an error report signal is generated, and when the number of corrections reaches a second predetermined number of times, the error report signal Qt is generated.
and control means for generating the error report signal again and suppressing subsequent generation of the error report signal.
次に本発明について図面を参照して詳細に説明する。Next, the present invention will be explained in detail with reference to the drawings.
図は本発明の一実施例を示す構成図である。The figure is a configuration diagram showing an embodiment of the present invention.
図において本実施例は、複数のマイクロ命令を含むマイ
クロプログラムを記憶する制御記憶部3と、制御記憶部
3から読出されたマイクロ合音以下読出しデータと称す
)9のエラーを検出するとともにこのエラーを自動訂正
するエラー検出訂正部4と、前記読出しデータ9とエラ
ー発生時にエラー検出訂正部4から出力される訂正デー
タ10とのうちの一方を訂正可能エラー検出信号13の
制御により選択出力する切替部5と、該切替部5の出力
11から得られるマイクロ命令により制御され主要な演
算および装置全体の制御等を行う演算制御部6(本演算
制御部により次に読出されるべきマイクロ命令のアドレ
ス12も生成される)と、前記訂正可能エラー検出信号
13の制御により前記エラー訂正がおこる毎に1づつ加
算される計数部7と、計数部7の内容が1になった場合
に出力される1回エラー検出信号15が入力されるとき
エラー報告信号17の発生が抑止されていなけれはエラ
ー報告信号17を発生するとともに次に実行されるべき
マイクロ命令から再開可能なように演算制御部6を停止
させるホールド信号16を制御部6に出力し計数部7の
内容が256になった場合に出力される256回エラー
検出信号14が入力されたとき以後のエラー報告信号1
7の発5−
生を抑止するエラー報告制御部8と、エラー報告信号1
7により訂正可能なエラー検出を通知されるとエラーロ
グ信号線18を介してエラーの発生した制御記憶部3の
該尚アドレスおよびビット位置等を演算制御部6から収
集しエラーロギングが終了するとホールド解除信号20
によりエラー報告制御部8にホールド信号16の送出の
解除を指示するとともに命7f夷行再開指示信号19に
より演算制御部6に次に実行されるべきマイクロ命令か
らの命令実行再開を指示する保守診断装置2とから構成
されている。In the figure, the present embodiment detects an error in a control storage unit 3 that stores a microprogram including a plurality of microinstructions, and an error (hereinafter referred to as readout data) 9 read out from the control storage unit 3. an error detection and correction section 4 that automatically corrects the error detection and correction section 4; and switching that selects and outputs one of the read data 9 and the correction data 10 output from the error detection and correction section 4 when an error occurs under control of a correctable error detection signal 13; 5, and an arithmetic control section 6 that is controlled by microinstructions obtained from the output 11 of the switching section 5 and performs main operations and control of the entire device (address of the microinstruction to be read next by this arithmetic control section). 12 is also generated), a counter 7 which is incremented by 1 each time the error correction occurs under the control of the correctable error detection signal 13, and is output when the content of the counter 7 becomes 1. When the error detection signal 15 is inputted once, if the generation of the error report signal 17 is not suppressed, the error report signal 17 is generated and the arithmetic control unit 6 is activated so that it can be restarted from the next microinstruction to be executed. Error report signal 1 after the 256th error detection signal 14 is input, which is output when the hold signal 16 to stop is output to the control unit 6 and the content of the counting unit 7 reaches 256.
7. Generation 5 - Error report control unit 8 that suppresses generation and error report signal 1
When a correctable error detection is notified by 7, the address, bit position, etc. of the control storage unit 3 where the error occurred is collected from the arithmetic control unit 6 via the error log signal line 18, and held when error logging is completed. Release signal 20
The maintenance diagnosis instructs the error report control unit 8 to cancel the sending of the hold signal 16, and also instructs the arithmetic control unit 6 to resume instruction execution from the next microinstruction to be executed by the command 7f restart instruction signal 19. It consists of a device 2.
本装置の通常の動作時には、アドレス12にしたがって
、制御記憶部3からの読出しデータ9が切替回路5を介
して演算制御部6に与えられる。During normal operation of this device, read data 9 from control storage section 3 is given to arithmetic control section 6 via switching circuit 5 according to address 12 .
読出しデータ9にエラーがあるか否かはエラー検出訂正
部4により判定され、訂正可能なエラーが検出されたと
きにはこれを報告する訂正可能エラー検出信号13を切
替部5および制御部6に送出してエラー訂正中に未訂正
のデータ9で演算制御部6が動作しないように制御する
。また、エラ6一
−訂正完了後はこの訂正済データ10により正常な動作
が続行される。さらに、訂正可能エラー検出信号13は
計数部7のカウントアツプ信号としても使用され、訂正
可能エラー検出信号13が発生する毎に計数部7の内容
に1が加算される。計数部7の内容が1になると、1回
エラー発生信号15が発生し、計数部7の内容が256
になると256回エラー発生信号14が発生する。The error detection and correction section 4 determines whether or not there is an error in the read data 9, and when a correctable error is detected, sends a correctable error detection signal 13 reporting this to the switching section 5 and the control section 6. During error correction, the arithmetic control unit 6 is controlled not to operate with uncorrected data 9. Further, after the error 6-correction is completed, normal operation continues using the corrected data 10. Further, the correctable error detection signal 13 is also used as a count-up signal for the counting section 7, and 1 is added to the contents of the counting section 7 every time the correctable error detection signal 13 is generated. When the content of the counter 7 becomes 1, the error occurrence signal 15 is generated once, and the content of the counter 7 becomes 256.
When this happens, the error occurrence signal 14 is generated 256 times.
1回エラー発生信号15あるいは256回エラー発生信
号14が発生すると、エラー報告が抑止されていなけれ
ば、エラー報告制御回路8はエラー報告信号17を発生
して保守診断装置2に訂正可能エラー発生報告を行なう
とともに、演算制御部6に対して、次に実行されるべき
マイクロ命令から実行再開が可能なように命令の実行を
停止させるようホールド信号16番こより指示する。2
56回エラー発生信号14が発生すると、エラー報告制
御部8により、以後のエラー報告信号17の発生は抑止
される。When the error occurrence signal 15 or the error occurrence signal 14 occurs 256 times, the error report control circuit 8 generates the error report signal 17 and sends a correctable error occurrence report to the maintenance diagnosis device 2, unless error reporting is suppressed. At the same time, hold signal No. 16 instructs the arithmetic control unit 6 to stop execution of the instruction so that execution can be resumed from the next microinstruction to be executed. 2
When the error occurrence signal 14 is generated 56 times, the error report control section 8 suppresses the subsequent generation of the error report signal 17.
エラー報告信号17により、訂正可能エラー発生報告を
通知された保守診断装置2は、エラーログ信号18によ
り、エラーの発生した制御記憶部3の該当アドレスおよ
びビット位置等のエラーログ情報を演算制御部6から収
集する。The maintenance diagnostic device 2, which has been notified of the correctable error occurrence report by the error report signal 17, uses the error log signal 18 to send error log information such as the corresponding address and bit position of the control storage unit 3 where the error occurred to the arithmetic control unit. Collect from 6.
保守診断装置2は、エラーロギングを完了するとホール
ド解除信号20を発生し、ホールド信号16の解除をエ
ラー報告制御回路8に指示するとともに、命令実行再開
指示信号19により演算制御部6に次に実行されるべき
マイクロ命令からの命令実行再開を指示する。When the maintenance diagnostic device 2 completes error logging, it generates a hold release signal 20, instructs the error report control circuit 8 to release the hold signal 16, and also sends an instruction execution restart instruction signal 19 to the arithmetic control unit 6 to execute the next command. Instructs to resume instruction execution from the microinstruction that should be executed.
このような構成をとることにより、本実施例の装置は、
訂正可能なエラーの検出が1回報告されると保守診断装
置2にエラー情報をロギングして、このあとは、訂正可
能なエラーが256回発生する才では訂正可能なエラー
が生じてもマイクロ命令データの訂正のみ実施し、保守
診断装置2によるエラー情報の収集は実施せずに、訂正
可能なエラーが固定的な障害である場合に備えてエラー
ログ情報収集動作による装置本来の性能低下を予防する
。と同時に、訂正可能なエラーが固定的な障害である場
合には比較的短時間の間に訂正可能なエラーが256回
生じるので訂正可能なエラー発生回数が256回に達し
たときに保守診断装置はエラー情報をロギングして、以
後の保守診断装置に対するエラー報告を抑止する。By adopting such a configuration, the device of this embodiment can:
When the detection of a correctable error is reported once, the error information is logged in the maintenance/diagnosis device 2, and after that, even if a correctable error occurs, the microinstruction is By only correcting the data and not collecting error information using the maintenance/diagnosis device 2, we prevent the device's original performance from deteriorating due to the error log information collection operation in case the correctable error is a fixed failure. do. At the same time, if the correctable error is a fixed failure, 256 correctable errors will occur in a relatively short period of time, so when the number of correctable errors has reached 256, the maintenance diagnostic equipment logs error information and suppresses future error reports to the maintenance/diagnosis device.
したがって、訂正可能なエラーが固定的な障害の場合に
は、比較的短時間の間に、同一原因によるエラーロギン
グ情報が2回、保守診断装置にロギングされるので、有
力な保守情報を得ることができる。この結果、固定障害
の発生した制御記憶部を交換すること番こより、訂正可
能なエラー頻発による訂正不可能な複数ビットエラーが
生じる可能性を予め予防保守し制御記憶の信頼性を向上
させることができる。Therefore, when a correctable error is a fixed failure, error logging information due to the same cause is logged twice in the maintenance diagnosis device within a relatively short period of time, making it possible to obtain useful maintenance information. I can do it. As a result, rather than replacing the control memory unit where a fixed failure has occurred, it is possible to perform preventive maintenance to prevent the possibility of uncorrectable multiple-bit errors occurring due to frequent occurrence of correctable errors, and to improve the reliability of the control memory. can.
以上、本発明には、信頼性および保守性の向上を達成で
きるという効果がある。As described above, the present invention has the effect of improving reliability and maintainability.
図は本発明の一実施例を示す構成図であり、1・・・・
・・情報処理装置、2・・・・・・保守診断装置、−9
−
3・・・・・・制御記憶部、4・・・・・・エラー検出
訂正部、5・・・・・・切替部、6・・・・・・演算制
御部、7・・・・・・計数部、8・・・・・・エラー報
告制御部、9,10.11・・・・・・マイクロ命令、
12・・・・・アドレス信号、13・・・・・・訂正可
能エラー検出信号、14・・・・・・256回エラー検
出信号、15・・・・・・1回エラー検出信号、16・
・・・・・ホールド信号、17・・・・・・エラー報告
信号、18・・・・・・エラーログ信号、19・・・・
・・命令再開指示信号、20・・・・・・ホールド解除
信号、21・・・・・・カラターデータ信号。
10−The figure is a configuration diagram showing one embodiment of the present invention, 1...
...Information processing device, 2...Maintenance diagnosis device, -9
- 3... Control storage unit, 4... Error detection and correction unit, 5... Switching unit, 6... Arithmetic control unit, 7... ...Counting unit, 8...Error reporting control unit, 9,10.11...Microinstruction,
12...Address signal, 13...Correctable error detection signal, 14...256 error detection signal, 15...1 error detection signal, 16.
...Hold signal, 17...Error report signal, 18...Error log signal, 19...
. . . Command restart instruction signal, 20 . . . Hold release signal, 21 . . . Color data signal. 10-
Claims (1)
グラドを記憶し該複数のマイクロ命令を順次読み出して
データ処理を行なう情報処理装置において、前記制御記
憶手段からのマイクロ命令読出し時に読み出された前記
マイクロ命令のエラーを検出するとともにこれが訂正可
能なエラーであれば前記マイクロ命令を訂正する検出訂
正手段と、前記エラー・の訂正回数を計数する計数手段
と、前記訂正回数が第1の規定回数に達したときにエラ
ー報告信号を発生しこのあと前記訂正回数が第2の規定
回数に達したときに前記エラー報告信号を再び発生する
とともに以後の前記エラー報告信号の発生を抑止する制
御手段とを備えたことを特徴とする情報処理装置。In an information processing apparatus that stores a microprogram including a plurality of microinstructions in a control storage means and sequentially reads out the plurality of microinstructions to perform data processing, the microprogram read out when reading the microinstructions from the control storage means detection and correction means for detecting an error in an instruction and correcting the microinstruction if the error is a correctable error; a counting means for counting the number of times the error has been corrected; and a counting means for counting the number of times the error has been corrected; control means for generating an error report signal when the number of corrections has been made, and then generating the error report signal again when the number of corrections has reached a second prescribed number of times, and suppressing generation of the error report signal thereafter. An information processing device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57063350A JPS58181150A (en) | 1982-04-16 | 1982-04-16 | Information processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57063350A JPS58181150A (en) | 1982-04-16 | 1982-04-16 | Information processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58181150A true JPS58181150A (en) | 1983-10-22 |
JPS6259340B2 JPS6259340B2 (en) | 1987-12-10 |
Family
ID=13226704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57063350A Granted JPS58181150A (en) | 1982-04-16 | 1982-04-16 | Information processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58181150A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6111854A (en) * | 1984-06-04 | 1986-01-20 | Fujitsu Ltd | Error detecting method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63201231U (en) * | 1987-06-16 | 1988-12-26 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5171640A (en) * | 1974-12-18 | 1976-06-21 | Fujitsu Ltd | |
JPS5247648A (en) * | 1975-10-15 | 1977-04-15 | Hitachi Ltd | Interruption control circuit |
JPS5668835A (en) * | 1979-11-09 | 1981-06-09 | Fujitsu Ltd | Microprogram control unit |
-
1982
- 1982-04-16 JP JP57063350A patent/JPS58181150A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5171640A (en) * | 1974-12-18 | 1976-06-21 | Fujitsu Ltd | |
JPS5247648A (en) * | 1975-10-15 | 1977-04-15 | Hitachi Ltd | Interruption control circuit |
JPS5668835A (en) * | 1979-11-09 | 1981-06-09 | Fujitsu Ltd | Microprogram control unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6111854A (en) * | 1984-06-04 | 1986-01-20 | Fujitsu Ltd | Error detecting method |
Also Published As
Publication number | Publication date |
---|---|
JPS6259340B2 (en) | 1987-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0173515B1 (en) | Error recovery system in a data processor having a control storage | |
US5274646A (en) | Excessive error correction control | |
US7346812B1 (en) | Apparatus and method for implementing programmable levels of error severity | |
WO2015068285A1 (en) | Programmable device and electronic system device using same | |
JPS58181150A (en) | Information processing device | |
JPH0218506B2 (en) | ||
JPS5971551A (en) | Information processor | |
JPS59148954A (en) | Control memory patrol method | |
JPS593638A (en) | Information processor | |
JPS58132839A (en) | Fault recovery device | |
JPS6261974B2 (en) | ||
JPS6155744A (en) | Recovery processing of errors | |
JPH0392950A (en) | Microprogram controller | |
JPH0365743A (en) | Fault finding method for main storage device | |
JPS5862900A (en) | Processing system for single bit error of memory | |
JPH05108385A (en) | Error correction circuit diagnostic method | |
JPH0854988A (en) | Magnetic disk processor | |
JPS641812B2 (en) | ||
JPH04287237A (en) | Information processor | |
JPH06149602A (en) | Arithmetic processing unit | |
JPH0327433A (en) | Electronic disk device | |
JPS5965357A (en) | Control system for production of parity bit | |
JPS6142033A (en) | Information processor | |
JPS61253565A (en) | Storage device | |
JPH0793171A (en) | Memory access failure handling method |