JPS58161447A - Ｐｃｍ信号の再生装置 - Google Patents
Ｐｃｍ信号の再生装置Info
- Publication number
- JPS58161447A JPS58161447A JP4329082A JP4329082A JPS58161447A JP S58161447 A JPS58161447 A JP S58161447A JP 4329082 A JP4329082 A JP 4329082A JP 4329082 A JP4329082 A JP 4329082A JP S58161447 A JPS58161447 A JP S58161447A
- Authority
- JP
- Japan
- Prior art keywords
- pcm signal
- circuit
- signal
- correction
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000007493 shaping process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 101100172619 Danio rerio erh gene Proteins 0.000 description 1
- 101150076266 e(r) gene Proteins 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/065—Binary decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＣＭ信号の再生装置に関するものである。
磁気テープ或いは磁気ディスクに録音されたＰＣＭ信号
をディテクタで再生すると一般に第１図の（ａ）のよう
な歪のあるＰＣＭ信号が得られる。
をディテクタで再生すると一般に第１図の（ａ）のよう
な歪のあるＰＣＭ信号が得られる。
これを第１図の（ｂ）に示すような正しいＰＣＭ信号と
して再生する為に一般に第２図に示すような補正回路の
比較器Ｃｏｍｐの（へ）極に上記信号（ａ）を導杉 入し、波形整夕を行っている。
して再生する為に一般に第２図に示すような補正回路の
比較器Ｃｏｍｐの（へ）極に上記信号（ａ）を導杉 入し、波形整夕を行っている。
要するに、比較器Ｃｏｍｐの（ト）極に補正用電圧■＋
を加えて、クロス点を変える訳であるが、この値の調整
いかんによりデータの誤り率が大幅に変化するため、極
めて重要な問題である。一方、再生されて来たＰＣＭデ
ータは一般的には“ｌ”の時藺七“０″の時間は同じて
はなく、この両者の平均をとって一致させても必ずしも
うまく調整されるとは限らない。本発明はこのクロス点
の調整を自動的に行なう装置を含む再生回路与えるもの
で、これによりデータの誤り率が向上し、安定したＰＣ
Ｍ再生装置を得ることが出来るものである。
を加えて、クロス点を変える訳であるが、この値の調整
いかんによりデータの誤り率が大幅に変化するため、極
めて重要な問題である。一方、再生されて来たＰＣＭデ
ータは一般的には“ｌ”の時藺七“０″の時間は同じて
はなく、この両者の平均をとって一致させても必ずしも
うまく調整されるとは限らない。本発明はこのクロス点
の調整を自動的に行なう装置を含む再生回路与えるもの
で、これによりデータの誤り率が向上し、安定したＰＣ
Ｍ再生装置を得ることが出来るものである。
以下図面に従って、本発明の一実施例を詳細に説明する
。第３図は本発明の一実施例を示すブロック図であり図
中１は微分器、２はカウンター、３゜４．５はラッチ回
路、６．７は第１．第２Ｄ／Ａ変換器、８はアナログス
イッチ、９は高域周波数をしゃ断したアナログ減算器、
１０はＰＣＭ信号のある特定の長さのｌ′”又は“０”
のビット列（領域）を検出する回路、１１は排他的論理
和回路、１２はナントゲート、１３は上記アナログ減算
器９からの基準電圧を（ト）極に受ける比較器Ｃｏｍｐ
を含む補正回路で、その比較器Ｃｏｍｐの（ハ）極に磁
気テープ等から再生された歪のあるＰＣＭ信号を受ける
べく成り、又、（ト）極に定電圧（＋Ｖ、−Ｖに基ずく
）を得ている。
。第３図は本発明の一実施例を示すブロック図であり図
中１は微分器、２はカウンター、３゜４．５はラッチ回
路、６．７は第１．第２Ｄ／Ａ変換器、８はアナログス
イッチ、９は高域周波数をしゃ断したアナログ減算器、
１０はＰＣＭ信号のある特定の長さのｌ′”又は“０”
のビット列（領域）を検出する回路、１１は排他的論理
和回路、１２はナントゲート、１３は上記アナログ減算
器９からの基準電圧を（ト）極に受ける比較器Ｃｏｍｐ
を含む補正回路で、その比較器Ｃｏｍｐの（ハ）極に磁
気テープ等から再生された歪のあるＰＣＭ信号を受ける
べく成り、又、（ト）極に定電圧（＋Ｖ、−Ｖに基ずく
）を得ている。
又、Ｏ８ＣはＰＣＭ信号の転送周波数のてい倍の周波数
（例えば、転送周波数が３ピツト＋あれば８倍の周波数
）のクロックを出力するクロック発振器である。
（例えば、転送周波数が３ピツト＋あれば８倍の周波数
）のクロックを出力するクロック発振器である。
本発明は斜上のように構成されるものであり、次にその
作用を第４図の波形図を参照にして説明する。
作用を第４図の波形図を参照にして説明する。
今、補正回路１３の比較器Ｃｏｍｐ（７）（へ）極に磁
気テープより再生された歪のあるＰＣＭ信号信号量力し
、又、（イ）極にアナログ減算器９より任意の補正用電
圧■＋が掛かっている状態で、比較器Ｃｏｍｐより上記
ＰＣＭ信号ごを波形整形したＰＣＭ信号信号量力される
と、斯るＰＣＭ信号信号量部は微分器ｌに入り、微分パ
ルス■となる。
気テープより再生された歪のあるＰＣＭ信号信号量力し
、又、（イ）極にアナログ減算器９より任意の補正用電
圧■＋が掛かっている状態で、比較器Ｃｏｍｐより上記
ＰＣＭ信号ごを波形整形したＰＣＭ信号信号量力される
と、斯るＰＣＭ信号信号量部は微分器ｌに入り、微分パ
ルス■となる。
又、クロック発振器Ｏ８Ｃからのクロックツくルス■は
分周器２に入る。この分周器２は微分ノくルス■の入力
の度にクロックパルス■の分周動作を繰り返えす。
分周器２に入る。この分周器２は微分ノくルス■の入力
の度にクロックパルス■の分周動作を繰り返えす。
又、この分周器■の出力と上記ＰＣＭ信号■は次の第１
のラッチ回路３でラッチされ、斯るＰＣＭ信号信号鎖中
ｌ”又は“０”の領域の長さと、それが′“１′′の領
域であるか“０”の領域であるかのデータとなる。
のラッチ回路３でラッチされ、斯るＰＣＭ信号信号鎖中
ｌ”又は“０”の領域の長さと、それが′“１′′の領
域であるか“０”の領域であるかのデータとなる。
次に、この第１のラッチ回路３でラッチされたデータよ
り、特定領域長検出回路ｌＯは成る特定の長さの“ｓｌ
＋又は“０”の領域を検出する。
り、特定領域長検出回路ｌＯは成る特定の長さの“ｓｌ
＋又は“０”の領域を検出する。
即ち、この特定領域長検出回路１０では上記ＰＣＭ信号
信号鎖中定の長さの°′１“又は“０゛の領域長を検出
するもので、本実施例では「６」としている。
信号鎖中定の長さの°′１“又は“０゛の領域長を検出
するもので、本実施例では「６」としている。
又、上記第１のラッチ回路３の今一つの出力端子からは
ＰＣＭ信号信号量じ“１５″又は”Ｏ”の信号■が出力
され、これが、次の第２のラッチ回路４と排他的論理回
路１１に入力される。
ＰＣＭ信号信号量じ“１５″又は”Ｏ”の信号■が出力
され、これが、次の第２のラッチ回路４と排他的論理回
路１１に入力される。
さて、今、第１のラッチ回路３にＰＣＭ信号信号鎖中さ
「６」のＴ′の領域（信号■中の■′部分）がラッチさ
れると、上記特定領域長検出回路ｌＯはそれを検出して
信号■（特ｄ）を出力する。
「６」のＴ′の領域（信号■中の■′部分）がラッチさ
れると、上記特定領域長検出回路ｌＯはそれを検出して
信号■（特ｄ）を出力する。
すると、この■の出力と同時にナントゲート１２は微分
パルス■のパルス幅に等しい転送指令パルス■（特にご
参照）を出力し、第２．第３のラッチ回路４及び５はこ
の転送指令パルス■の立上りで、夫々前段のラッチデー
タを受は入れラッチする０ 即ち、第３のラッチ回路５にあってはそれまで第２のラ
ッチ回路４にラッチされていたデータ（信号■中の部分
■″で、“０″の長さが「６」に相当するＰＣＭ信号信
号量するデータ実際は「６」にずれの分を加算した値）
をラッチすると共に第２のラッチ回路４にあっては第１
のラッチ回路３にさき程ラッチされたＰＣＭ信号信号量
ｌ”の長さが「６」に関するデータ（実際は「６」にず
れの分を加算した値）である。
パルス■のパルス幅に等しい転送指令パルス■（特にご
参照）を出力し、第２．第３のラッチ回路４及び５はこ
の転送指令パルス■の立上りで、夫々前段のラッチデー
タを受は入れラッチする０ 即ち、第３のラッチ回路５にあってはそれまで第２のラ
ッチ回路４にラッチされていたデータ（信号■中の部分
■″で、“０″の長さが「６」に相当するＰＣＭ信号信
号量するデータ実際は「６」にずれの分を加算した値）
をラッチすると共に第２のラッチ回路４にあっては第１
のラッチ回路３にさき程ラッチされたＰＣＭ信号信号量
ｌ”の長さが「６」に関するデータ（実際は「６」にず
れの分を加算した値）である。
そして、これら第２．第３のラッチ回路４．５のラッチ
データは夫々第１．第２Ｄ／Ａ変換器６及び７に与えら
れアナログ量に変換される。
データは夫々第１．第２Ｄ／Ａ変換器６及び７に与えら
れアナログ量に変換される。
次のアナログスイッチ８は上記第２のラッチ回路４にラ
ッチされているデータが、′１”の領域か“０゛の領域
かによってその接点を切り換えるもので、−Ｌ述のよう
に第２のラッチ回路４にラッチされているデータが“ｌ
”の領域の場合には図のような状態を取り、従って、第
１のＤ／Ａ変換器６のアナログ値がアナログスイッチ８
を介してアナログ減算器９のアンプの（＋）極に、又、
第２のＤ／Ａ変換器７のアナログ値がアナログスイッチ
８を介してアナログ減算器９のアンプの（−）極に夫々
供給される。
ッチされているデータが、′１”の領域か“０゛の領域
かによってその接点を切り換えるもので、−Ｌ述のよう
に第２のラッチ回路４にラッチされているデータが“ｌ
”の領域の場合には図のような状態を取り、従って、第
１のＤ／Ａ変換器６のアナログ値がアナログスイッチ８
を介してアナログ減算器９のアンプの（＋）極に、又、
第２のＤ／Ａ変換器７のアナログ値がアナログスイッチ
８を介してアナログ減算器９のアンプの（−）極に夫々
供給される。
アナログ減算器９はこの両入力の減算動作を実行して、
その出力に上記ラッチされた“ｌ”及び“０″領域の実
質的な長さの差に基ずくものであって上記補正回路１３
の中点ｅ（ｒ介して比較器ＣＯｍｐの（＋）極に与える
補正用電圧Ｖ＋（第４図の波形■を参照）を出力する。
その出力に上記ラッチされた“ｌ”及び“０″領域の実
質的な長さの差に基ずくものであって上記補正回路１３
の中点ｅ（ｒ介して比較器ＣＯｍｐの（＋）極に与える
補正用電圧Ｖ＋（第４図の波形■を参照）を出力する。
補正回路１３はこの補正電圧Ｖ＋によって（−）極に与
えられる一ヒ記歪を持ったＰＣＭ信号σとのクロス点を
決定し、正規のＰＣＭ信号を復調する。
えられる一ヒ記歪を持ったＰＣＭ信号σとのクロス点を
決定し、正規のＰＣＭ信号を復調する。
本発明は叙−ヒのようにＰＣＭ信号中の“１゛と“θパ
の領域で長さが極めて近いもの＼差を求め、この差を基
準にして補正用電圧を得て、歪のあるＰＣＭ信号とのク
ロス点を検出し正規のＰＣＭ信号を得るようにしたもの
であるから、極めて簡単な回路構成で、再生し７’ＨＰ
ＣＭ信号の補正ｆ：実行できる優れた発明である。
の領域で長さが極めて近いもの＼差を求め、この差を基
準にして補正用電圧を得て、歪のあるＰＣＭ信号とのク
ロス点を検出し正規のＰＣＭ信号を得るようにしたもの
であるから、極めて簡単な回路構成で、再生し７’ＨＰ
ＣＭ信号の補正ｆ：実行できる優れた発明である。
第１図は歪のあるＰＣＭ信号と正規のＰＣＭ信号の関係
を説明する説明図、第２図は一般的に実施されているＰ
ＣＭ信号の補正回路図、第３図は本発明に係るＰＣＭ信
号の再生装置の一実施例を示す電気回路図、第４図は第
３図の各部の出力波形図である。
を説明する説明図、第２図は一般的に実施されているＰ
ＣＭ信号の補正回路図、第３図は本発明に係るＰＣＭ信
号の再生装置の一実施例を示す電気回路図、第４図は第
３図の各部の出力波形図である。
Claims (1)
- １、ＰＣＭ信号中の′ｌ′′及び“０”の領域の成る特
定の長さのものを同時にラッチするラッチ手段と、この
ラッチ手段より出力される“ｔｌ＋の領域と“０″の領
域の実質的な長さの差を検出してその差より補正用電圧
を得る減算回路手段と、一方の入力端子に補正前のＰＣ
Ｍ信号を入力し他方の入力端子に定電圧に上記補正用電
圧を加えて入力する比較手段とより成るＰＣＭ信号の再
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329082A JPS58161447A (ja) | 1982-03-17 | 1982-03-17 | Ｐｃｍ信号の再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329082A JPS58161447A (ja) | 1982-03-17 | 1982-03-17 | Ｐｃｍ信号の再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58161447A true JPS58161447A (ja) | 1983-09-26 |
Family
ID=12659663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4329082A Pending JPS58161447A (ja) | 1982-03-17 | 1982-03-17 | Ｐｃｍ信号の再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58161447A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120246A (en) * | 1980-02-28 | 1981-09-21 | Toshiba Corp | Waveform shaping circuit |
| JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
-
1982
- 1982-03-17 JP JP4329082A patent/JPS58161447A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120246A (en) * | 1980-02-28 | 1981-09-21 | Toshiba Corp | Waveform shaping circuit |
| JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NO883325L (no) | Digital faselaast sloeyfeklokkeutleder for bipolare signaler | |
| JPS58161447A (ja) | Ｐｃｍ信号の再生装置 | |
| US4812987A (en) | Wave shaping circuit | |
| US3731208A (en) | Apparatus for and method of integration detection | |
| JPS558631A (en) | Error indicator | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPH05266601A (ja) | パルス幅変調信号復調装置 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS58203635A (ja) | デ−タ打抜回路 | |
| KR0145008B1 (ko) | 디지탈 데이타 검출회로 | |
| JPH02161662A (ja) | 信号処理装置 | |
| KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH04243325A (ja) | デジタル機器の直流誤差補正回路 | |
| JPH01155567A (ja) | デジタル記録再生装置 | |
| JPH0314368A (ja) | フィードバッククランプ回路 | |
| JPS60111370A (ja) | デ−タ抜き出し回路 | |
| JPS61113168A (ja) | デイジタル磁気記録再生方式 | |
| JPS61126667A (ja) | デイジタル磁気記録再生装置 | |
| JPS61162808A (ja) | デイジタル磁気記録装置 | |
| JPS6390050A (ja) | 磁気記録再生装置 | |
| JPS58194119A (ja) | デイジタル磁気記録信号再生回路 | |
| JPH029009A (ja) | ディジタル・データ検出器 | |
| JPS62145506A (ja) | デイジタル信号記録再生装置 |