JPH029009A - ディジタル・データ検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、磁気ディスクやディジタルＶＴＲ等のディジ
タル磁気記録・再生装置において、磁気ヘッドから読み
出した信号からディジタル記録データを検出するディジ
タル・データ検出器に関する。

［従来の技術］ 第３図に磁気記録・再生装置に用いられた従来のディジ
タル・データ検出器の一例の回路図を示す。

第３図において、磁気記録・再生装置の磁気ヘッド及び
ヘッドアンプで構成される磁気ヘッド系（以下両者を含
めて「磁気ヘッドＪと略記する）１の出力信号は、利得
を適正レベルに自動的に変換する自動利得制御増幅器（
以下ｒＡＧＣアンプ」と略記する）１２に入力される。

ＡＧＣアンプ１２の出力信号は、その周波数特性を再生
系に適合するように変換する等化回路１３に入力される
０等化回路１３の出力信号Ｓ１はディジタル・データ検
出器１７に入力される。また、等化回路１３の出力信号
Ｓは、ＡＧＣアンプ１２の動作を制御する信号を発生す
る制御電圧発生回路１６にも入力される。

ディジタル・データ検出器１１に入力された等化回路１
３の出力信号Ｓ１は、微分回路１４に入力される。微分
回路１４の出力信号Ｓ２は、微分回路１４の出力信号レ
ベルを接地電位と比較する第１の比較回路２に入力され
る。また、等化回路１３の出力信号Ｓ１は、出力信号Ｓ
１のレベルを、予め設定した正のしきい値と比較する第
２の比較回路３にも入力される。さらに、出力信号ｓ１
は、出力信号Ｓ１のレベルを、予め設定した負のしきい
値と比較する第３の比較回路４にも入力される。

第１の比較回路２の反転出力パルス信°号は、この反転
出力パルス信号の立ち上がり（すなわち、非反転出力パ
ルス信号Ｓ３の立ち下がり）時にそのときの第２の比較
回路３の出力パルス信号ｓ４と同一の論理レベルの出力
パルス信号Ｓ６を出力する第１のラッチ回路５ａに入力
される。このラッチ回路５ａはＤフリップ・フロップ回
路（以下ｒＤ−ＦＦ回路Ｊと略記する）により構成され
、第１の比較回路２の反転出力パルス信号はＤ−Ｆ回路
５ａのタロツク入力端子に入力され、第２の比較回路３
の出力パルス信号Ｓ４はＤ・ＦＦ回路５ａのＤ入力端子
に入力される。

第１の比較回路２の非反転出力パルス信号ｓ３は、非反
転出力パルス信号Ｓ３の立ち上がり時にそのときの第３
の比較回路４の出力パルス信号Ｓと同一の論理レベルの
出力パルス信号Ｓ１を出力する第２のラッチ回路５ｂに
入力される。このラッチ回路５ｂはＤ−ＦＦ回路により
構成され、第１の比較回路２の非反転出力パルス信号Ｓ
３はＤＦＦ回路５ｂのクロック入力端子に入力され、第
三の比較回路４の出力パルス信号Ｓ５はＤ−ＦＦ回路５
ｂのＤ入力端子に入力される。

Ｄ・ＦＦ回路５ａの出力パルス信号ｓ６とＤ・ＦＦ回路
５ｂの出力パルス信号ｓ１は、ともにＯＲゲート回路６
に入力される。　ＯＲゲート回路６の出力パルス信号Ｓ
８はＴ−ＦＦ回路７及び時定数回路１５に入力される。

Ｔ−ＦＦ回路７の出力パルス信号ｓ９はディジタル・デ
ータ検出器１７の出力端子８がら出力される。

時定数回路１５の出力パルス信号は、Ｄ−ＦＦ回路５ａ
及びＤ−ＦＦ回路５ｂのリセット端子ＣＲに入力される
。

次に、この従来のディジタル・データ検出器１７の動作
を第４図のタイムチャートを参照しながら説明する。

磁気ヘッド１で検出された再生信号は、ＡＧＣアンプ１
２及び等化回路１３を介してディジタル・データ検出器
１７に入力される。

例えば第４図のｓＯのようなパルス信号が磁気テープに
記録されていたとすると、磁気ヘッド１で再生された再
生信号は、テープ・ヘッド系の微分特性により、同図の
出力信号Ｓ１のような波形となる。

この出力信号Ｓ１は微分回路１４で微分され、出力信号
Ｓ２として出力される。出力信号Ｓ２は出力信号Ｓ１の
ピーク位置で０クロスする信号となる。この出力信号Ｓ
２は第１の比較回路２に入力され、出力信号Ｓ２が正の
間だけ論理レベル１となる出力パルス信号Ｓ３を出力す
る。

同時に、出力信号Ｓ１が第２の比較回路３及び第３の比
較回路４に入力され、それぞれ予め設定された正負のし
きい値と比較される。そして、各比較回路３．４から出
力パルス信号Ｓ４．Ｓ５として出力される。

Ｄ・ＦＦ回路５ａのＤ入力端子には出力パルス信号Ｓ４
が、クロック入力端子には出力パルス信号Ｓ３の反転出
力パルス信号が入力される。したがって、出力パルス信
号ｓ４が論理レベル１にある間に、出力パルス信号Ｓ３
が論理レベル１がら論理レベル０に変化すれば、Ｄ−Ｆ
Ｆ回路５ａの出力パルス信号Ｓ６は論理レベル１になる
。

出力パルス信号Ｓ６が論理レベル１になると、ＯＲゲー
ト回路６の出力パルス信号Ｓ８も論理レベル１となりＴ
−ＦＦ回路７の出力パルス信号Ｓ９の論理レベルを変換
するとともに、時定数回路１５の計時動作を開始させる
。

時定数回路１５は、磁気テープに記録されたデータＳＯ
の間隔Ｔの半分より多少短い時間を計時した後、論理レ
ベル１の出力パルス信号を出力する。

この出力パルス信号がＤ−ＦＦ回路５ａのリセット端子
ＣＲに入力されるため、Ｄ−ＦＦ回路５ａはリセットさ
れ、出力パルス信号Ｓ６は論理レベル０となる。

Ｄ−ＦＦ回路５ｂも同様に出力パルス信号５３８５及び
時定数回路１５の出力パルス信号により制御される。

この様にして、ディジタル・データ検出器１７の出力端
子８からは磁気テープに記録された信号Ｓと同一の信号
波形の出力パルス信号Ｓ９が出力される。

なお、本従来例のディジタル・データ検出器１７では、
第１の比較回路２の反転出力パルス信号を直ちに出力パ
ルス信号Ｓ９とせずに、Ｄ−ＦＦ回路ｓａ、ｓｂ等を設
けているが、これは磁気テープに記録された信号ＳＯの
論理レベル０と１の間の反転が頻繁でない場合には、こ
れを再生した際の出力信号Ｓ２がＯレベル付近にとどま
る時間が長くなり、第４図に斜線で示すように、出力パ
ルス信号Ｓ３に不安定動作部が生じてしまうためである
。そのため、正負のしきい値を設定するとともにＤ−Ｆ
Ｆ回路５ａ　、５ｂ等を設け、出力パルス信号Ｓ４ある
いはＳ５が論理レベル１である間のみ出力パルス信号Ｓ
３の論理レベルの変化を有効として出力パルス信号Ｓ３
の不安定動作部を除去するようにしたものである。

［発明が解決しようとする課題］ 上述した従来のディジタル・データ検出器では、出力パ
ルス信号Ｓ３の不安定動作の問題は解消するが、時定数
回路１５を用いるため、回路全体を１化する場合に時定
数回路をＩＣ内に取り込むのが困難であるという問題点
がある。また、時定数回路は温度特性が不安定であるの
で、温度によりディジタル・データ検出器の動作が不安
定になってしまうという欠点もあった。

本発明はこの様な従来のディジタル・データ検出器の欠
点を解消するためになされたものであり。

ＩＣ化が容易で、温度特性の安定したディジタル・デー
タ検出器を゛提供することを目的とする。Ｃ［課題を解
決するための手段］ 本発明のディジタル・データ検出器では、上述した目的
を達成するために、磁気ヘッドからの出力信号を正のし
きい値と比較する第２の比較回路の出力パルス信号と第
１の比較回路の出力パルス信号の立ち下がりで動作する
第１のラッチ回路の出力パルス信号とがともに論理レベ
ル１のとき第２のラッチ回路をリセットする第１のゲー
ト回路と、磁気ヘッドからの出力信号を負のしきい値と
比較する第３の比較回路の出力パルス信号と第１の比較
回路の出力パルス信号の立ち上がりで動作する第２のラ
ッチ回路の出力パルス信号とがともに論理レベル１のと
き第１のラッチ回路をリセットする第２のゲート回路と
を設け、時定数回路を不要としたものである。

すなわち、本発明のディジタル・データ検出器は、磁気
ヘッドからの出力信号を微分する微分回路と、前記微分
回路の出力信号レベルを接地電位と比較する第１の比較
回路と、前記磁気ヘッドからの出力信号を正のしきい値
と比較する第２の比較回路と、前記磁気ヘッドからの出
力信号を負のしきい値と比較する第３の比較回路と、前
記第１の比較回路の出力パルス信号の立ち下がり時にそ
のときの前記第２の比較回路の出力パルス信号と同一の
論理レベルのパルス信号を出力する第１のラッチ回路と
、前記第１の比較回路の出力パルス信号の立ち上がり時
にそのときの前記第３の比較回路の出力パルス信号と同
一の論理レベルのパルス信号を出力する第２のラッチ回
路とを備えたディジタル・データ検出器において、前記
第２の比較回路の出力パルス信号と前記第１のラッチ回
路の出力パルス信号とがともに論理レベル１のとき前記
第２のラッチ回路をリセットする信号を発生する第１の
ゲート回路と、前記第３の比較回路の出力パルス信号と
前記第２のラッチ回路の出力パルス信号がともに論理レ
ベル１のとき前記第１のラッチ回路をリセットするリセ
ット信号を発生する第２のゲート回路とを設けたことを
特徴とするものである。

［作用］ 本発明のディジタル・データ検出器においては、微分回
路と第１ないし第３の比較回路と第１及び第２のラッチ
回路とを設け、第２ないし第３の比較回路が論理レベル
１にある間のみ第１の比較回路の論理レベルの変化を有
効とさせ、この第１の比較回路の不安定動作を除去する
のは従来のディジタル・データ検出器と同じである。

しかし、本発明のディジタル・データ検出器においては
、第１及び第２のゲート回路を設け、前記第１及び第２
のラッチ回路をリセットさせるようにして時定数回路を
不要としている。したがって、ＩＣ化が容易となり、デ
ィジタル・データ検出器全体の温度特性も安定ならのと
なるのである。

［実施例］ 以下、図面を参照しながら本発明の一実施例を説明する
。

第１図は本発明の一実施例を示す回路図であり、第２図
は第１図の実施例のタイムチャートである。

第１図において、本実施例のディジタル・データ検出器
の入力端子９は、第３図の従来例と同様に、磁気記録・
再生装置の等化回路の出力端子に接続される０本実施例
のディジタル・データ検出器に入力された等化回路の出
力信号Ｓ１は、微分回路１４に入力される。微分回路１
４の出力信号Ｓ２は、微分回路１４の出力信号レベルを
接地電位と比較する第１の比較回路２に入力される。ま
た、この出力信号Ｓ１は、出力信号Ｓ１のレベルを、予
め設定した正のしきい値と比較する第２の比較回路３に
も入力される。さらに、出力信号Ｓ１は、出力信号Ｓ１
のレベルを、予め設定した負のしきい値と比較する第３
の比較回路４にも入力される。

第１の比較回路２の反転出力パルス信号は、この反転出
力パルス信号の立ち上がり（すなわち、非反転出力パル
ス信号Ｓ３の立ち下がり）時にそのときの第２の比較回
路３の出力パルス信号Ｓ４と同一の論理レベルの出力パ
ルス信号Ｓ１０を出力する第１のラッチ回路５ａに入力
される。このラッチ回路５ａはＤ−ＦＦ回路により構成
され、第１の比較口２８２の反転出力パルス信号はＤ−
ＦＦ回路５ａのクロック入力端子に入力され、第２の比
較回路３の出力パルス信号Ｓ４はＤ−ＦＦ回路５ａのＤ
入力端子に入力される。また、Ｄ−ＦＦ回路５ａの出力
端子は、本ディジタル・データ検出器の出力端子１１に
接続されている。

第１の比較回路２の非反転出力パルス信号Ｓ３は、非反
転出力パルス信号Ｓ３の立ち上がり時にそのときの第３
の比較回路４の出力パルス信号Ｓ５と同一の論理レベル
の出力パルス信号Ｓ１１を出力する第２のラッチ回路５
ｂに入力される。このラッチ回路５ｂはＤ−ＦＦ回路に
より構成され、第１の比較回路２の非反転出力パルス信
号Ｓ３は、Ｄ−ＦＦ回路５ｂのクロック入力端子に入力
され。

第３の比較回路４の出力パルス信号Ｓ５はＤ−ＦＦ回路
５ｂのＤ入力端子に入力される。

第２の比較回路３の出力パルス信号Ｓ４は第１のＡＮＤ
ゲート回路１０ａの一方の入力端子にも入力され、第１
のラッチ回路５ａの出力パルス信号Ｓｈ。

は第１のＡＭ［＋ゲート回路１０ａの他方の入力端子に
も入力される。第１のＡＮＤゲート回路１０ａの出力パ
ルス信号Ｓ１３は第２のラッチ回路５ｂのリセット端子
ＣＨに入力される。

第３の比較回路４の出力パルス信号Ｓ５は第２のＡＮＤ
ゲート回路１０ｂの一方の入力端子にも入力され、第２
のラッチ回路５ｂの出力パルス信号Ｓｉ＋は第２のＡＮ
Ｄゲート回路１０ｂの他方の入力端子に入力される。第
２のＡＮＤゲート回路１０ｂの出力パルス信号３１２は
第１のラッチ回路５ａのリセット端子ＣＲに入力される
。

以下、第２図をも参照しながら、本実施例の動作を説明
する。

本実施例においても、前述の従来例と同様に、磁気ヘッ
ドで検出された再生信号がＡＧＣアンプ。

等化回路を介して、入力端子９に供給される。この等化
回路の出力信号Ｓ１は、従来例と同様に、テープ・ヘッ
ド系の微分特性により、第２図のような波形となる。

入力端子９に入力された等化回路の出力信号Ｓは、微分
回路１４で微分され微分回路１４の出力信号Ｓ２となる
。出力信号Ｓ２は出力信号Ｓ１のピーク位置で０クロス
する信号となる。この出力信号Ｓ２は第１の比較回路２
に入力され、出力信号Ｓが正の間だけ論理レベル１とな
る出力パルス信号Ｓ３を出力する。

同時に、出力信号Ｓ１が第２の比較回路３及び第３の比
較回路４に入力され、それぞれ予め設定された正負のし
きい値と比較される。そして、各比較回路３．４から出
力パルス信号Ｓ４　、Ｓ５として出力される。

Ｄ−ＦＦ回路５ａのＤ入力端子には出力パルス信号Ｓ４
が、クロック入力端子には出力パルス信号Ｓ３の反転出
力パルス信号が入力される。したがって、出力パルス信
号Ｓ４が論理レベル１にある間に、出力パルス信号Ｓ３
が論理レベル１から論理レベル０に変化すれば、Ｄ−Ｆ
Ｆ回路５ａの出力パルス信号Ｓ１０は論理レベル１にな
る。このとき、第１のＡＮＤゲート回路１０ａの一方の
入力信号である比較回路３の出力パルス信号Ｓ４と、他
方の入力信号であるＤ−ＦＦ回路５ａの出力パルス信号
Ｓ１０がともに論理レベル１となるように正のしきい値
を設定する。その結果、第１のＡＮＤゲート回路１０ａ
の出力パルス信号Ｓ１３が論理レベル１となり、Ｄ−Ｆ
Ｆ回路５ｂの出力パルス信号Ｓがリセットされる。

同様にして、比較回路４の出力パルス信号Ｓ５が論理レ
ベル１にある間に比較回路２の出力パルス信号Ｓ３が論
理レベルＯから論理レベル１に変化することによって、
Ｄ・ＦＦ回路５ｂの出力パルス信号Ｓ１１が論理レベル
１となる。このとき、第２のＡＮＤゲート回路１０ｂの
一方の入力信号である比較回路４の出力パルス信号Ｓ５
と、他方の入力信号であるＤ−ＦＦ回路５ｂの出力パル
ス信号Ｓ１１がともに論理レベル１となるように負のし
きい値を設定する。この結果、第２のへＮＯゲート回路
１０ｂの出力パルス信号Ｓ１２が論理レベル１となり、
Ｄ−ＦＦ回路５ａがリセットされ、出力パルス信号Ｓ１
０が論理レベル０となる。

このようにして、本実施例のディジタル・データ検出器
の出力端子１１からは、磁気テープに記録された信号Ｓ
Ｏと同一の信号波形の出力パルス信号ＳＩＯが出力され
る。

［発明の効果］ 本発明のディジタル・データ検出器においては、時定数
回路を用いず二個のゲート回路によりラッチ回路をリセ
ットするようにしたので、ＩＣ化が容易となり、かつ温
度特性も安定なものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
実施例のタイムチャート、第３図は従来例の回路図、第
４図は第３図の従来例のタイムチャートである。 １・・・磁気ヘッド　　２，３．４・・・比較回路６・
・・ＯＲゲート回路 ５ａ、５ｂ・　Ｄ−ＦＦ回路 ７・・・Ｔ・ＦＦ回路 １０ａ　、　１０ｂ−ＡＮＤゲート回路１２・・・ＡＧ
Ｃアンプ　　１３・・・等化回路１４・・・微分回路　
　１５・・・時定数回路１６・・・制御電圧発生回路 発　　明　　者　　　　　　　寺　　西康彦

Claims (1)

【特許請求の範囲】
1. 磁気ヘッドからの出力信号を微分する微分回路と、前記
   微分回路の出力信号レベルを接地電位と比較する第１の
   比較回路と、前記磁気ヘッドからの出力信号を正のしき
   い値と比較する第２の比較回路と、前記磁気ヘッドから
   の出力信号を負のしきい値と比較する第３の比較回路と
   、前記第１の比較回路の出力パルス信号の立ち下がり時
   にそのときの前記第２の比較回路の出力パルス信号と同
   一の論理レベルのパルス信号を出力する第１のラッチ回
   路と、前記第１の比較回路の出力パルス信号の立ち上が
   り時にそのときの前記第３の比較回路の出力パルス信号
   と同一の論理レベルのパルス信号を出力する第２のラッ
   チ回路とを備えたディジタル・データ検出器において、
   前記第２の比較回路の出力パルス信号と前記第１のラッ
   チ回路の出力パルス信号とがともに論理レベル１のとき
   前記第２のラッチ回路をリセットするリセット信号を発
   生する第１のゲート回路と、前記第３の比較回路の出力
   パルス信号と前記第２のラッチ回路の出力パルス信号が
   ともに論理レベル１のとき前記第１のラッチ回路をリセ
   ットするリセット信号を発生する第２のゲート回路とを
   設けたことを特徴とするディジタル・データ検出器。