JPS58114430A - レジスト膜のパタ−ン形成方法 - Google Patents
レジスト膜のパタ−ン形成方法Info
- Publication number
- JPS58114430A JPS58114430A JP21397581A JP21397581A JPS58114430A JP S58114430 A JPS58114430 A JP S58114430A JP 21397581 A JP21397581 A JP 21397581A JP 21397581 A JP21397581 A JP 21397581A JP S58114430 A JPS58114430 A JP S58114430A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- mask
- resist film
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） ＠明の技術分野
本発明はレジスト膜のパターン形成方法に関するもので
、特に垂直なエツジを持ち、パターン精度が良好な厚い
レジストパターンを形成する方法に関する。
、特に垂直なエツジを持ち、パターン精度が良好な厚い
レジストパターンを形成する方法に関する。
（２）技術の背景
薄Ｉｌ！磁気ヘッドや半導体集積回路を製造するのにフ
ォトリングラフィ技術は必須の技術である。
ォトリングラフィ技術は必須の技術である。
フォトリソグラフィを用いてパターン形成を行なう場合
、レジストの厚さとそのパターン幅精度はお互いに相反
する。すなわち、０．２〜０．５ｊ＠程度の薄いレジス
トではパターン精度は良いが、厚くなるにつれて元の回
折現象により精度は低下する。近年の電子デバイスは下
層パターンに高段差を有していることが多く、薄いレジ
ストではステップカバリクジ不良となる。さらにそのレ
ジストをマスクにしてプラズマエッチ、イオンエッチ。
、レジストの厚さとそのパターン幅精度はお互いに相反
する。すなわち、０．２〜０．５ｊ＠程度の薄いレジス
トではパターン精度は良いが、厚くなるにつれて元の回
折現象により精度は低下する。近年の電子デバイスは下
層パターンに高段差を有していることが多く、薄いレジ
ストではステップカバリクジ不良となる。さらにそのレ
ジストをマスクにしてプラズマエッチ、イオンエッチ。
リフトオフ、マスクメッキなどの技術を用いてデバイス
を加、工する場合必然的に厚いレジストが必要となる。
を加、工する場合必然的に厚いレジストが必要となる。
しかしながら、レジストの厚さが２〜４Ｊ−と厚くなれ
ば、パターン精度を確保するのは非常に困難となる。
ば、パターン精度を確保するのは非常に困難となる。
（３）従来技術と問題点
Ｍ１図の断面図にて従来提案されているバターン形成方
法を説明する。先づ基１ｔｆＬｔ上の厚いレジスト膜２
の上ＫＳｉＯ！１１１３を付着させ、その上に薄いレジ
スト膜４を形成した後、この上層レジスト４に精度のよ
いパターンを形成し、そのパターンをマスクにしてＳｔ
Ｏ，膜３をＣＨＦ、ガスで反応性Ｒ、Ｆスパッタエツチ
ングによシ除去する。さらにその８１０１パターン３を
マスクにして下層の厚いレジスト膜２を、０！を用いた
反応性Ｒ，Ｆスパツタエッチッングを施すことにより精
度のよい上層の薄いレジストパターン４を下層の厚いレ
ジスト膜２に転写する。この方法は、１９７９年にＪ−
Ｍ−Ｍｏｒｈｎ等によりて発表された。（図−１）（Ｂ
ＳＴＪ、Ｍａｒ−Ｊｕｎｅ １９７９．Ｐ、Ｐ１０２
７＃照）しかし、この方法はＳ１０．や厚いレジストの
エツチングのために反応性Ｒ，Ｆスパッタエツチング装
置が必要となること、また装置内部および試料が汚染さ
れやすいという欠点をもっている。特に厚いレジスト膜
２をエツチングすることは非常に大変で、現実的な方法
とはいえなかった。
法を説明する。先づ基１ｔｆＬｔ上の厚いレジスト膜２
の上ＫＳｉＯ！１１１３を付着させ、その上に薄いレジ
スト膜４を形成した後、この上層レジスト４に精度のよ
いパターンを形成し、そのパターンをマスクにしてＳｔ
Ｏ，膜３をＣＨＦ、ガスで反応性Ｒ、Ｆスパッタエツチ
ングによシ除去する。さらにその８１０１パターン３を
マスクにして下層の厚いレジスト膜２を、０！を用いた
反応性Ｒ，Ｆスパツタエッチッングを施すことにより精
度のよい上層の薄いレジストパターン４を下層の厚いレ
ジスト膜２に転写する。この方法は、１９７９年にＪ−
Ｍ−Ｍｏｒｈｎ等によりて発表された。（図−１）（Ｂ
ＳＴＪ、Ｍａｒ−Ｊｕｎｅ １９７９．Ｐ、Ｐ１０２
７＃照）しかし、この方法はＳ１０．や厚いレジストの
エツチングのために反応性Ｒ，Ｆスパッタエツチング装
置が必要となること、また装置内部および試料が汚染さ
れやすいという欠点をもっている。特に厚いレジスト膜
２をエツチングすることは非常に大変で、現実的な方法
とはいえなかった。
（４） 発明の目的
本発明は厚いレジスト厚２をエツチングによらず、ｎＦ
ｉｔよく４元、現像する製法を提供することにある。
ｉｔよく４元、現像する製法を提供することにある。
（５）発明の構成
本発明のレジスト膜のパターン形成方法は、基板上に第
１のレジスト膜、該第１のレジスト膜を感応させるエネ
ルギー嶽に対して不透明な薄膜、及び該８＋！１のレジ
スト膜よシ薄い第２のレジスト膜を順次形成するニー、
該第２のレジスト膜に該エネルギー線を選択的に照射し
、現像して所定のパターンにする工程、該第２のレジス
ト族をマスクにして該薄膜をエツチングする工程、該薄
膜のパターンをマスクにして全面に該エネルギー線を照
射し現像して、該第１のレジスト厚をパターニングする
工程とを含むことを特徴とする。
１のレジスト膜、該第１のレジスト膜を感応させるエネ
ルギー嶽に対して不透明な薄膜、及び該８＋！１のレジ
スト膜よシ薄い第２のレジスト膜を順次形成するニー、
該第２のレジスト膜に該エネルギー線を選択的に照射し
、現像して所定のパターンにする工程、該第２のレジス
ト族をマスクにして該薄膜をエツチングする工程、該薄
膜のパターンをマスクにして全面に該エネルギー線を照
射し現像して、該第１のレジスト厚をパターニングする
工程とを含むことを特徴とする。
（６）発明の実施例
本発明は、２〜３μＳと厚いレジスト膜をｍ元すると、
その膜厚に加えて基板の九わみ等に伴うマスク基板との
ギャップ（２〜３μＳ）があるため、光の回折作用を起
していたことに基づいてなされたものである。すなわち
、厚いレジスト膜の上に密着してマスクパターンを設け
て露光することで、上記ギャップがなくなル精度を上げ
ることができるわけでおる。以下、実施例を図面に従っ
て説明する。
その膜厚に加えて基板の九わみ等に伴うマスク基板との
ギャップ（２〜３μＳ）があるため、光の回折作用を起
していたことに基づいてなされたものである。すなわち
、厚いレジスト膜の上に密着してマスクパターンを設け
て露光することで、上記ギャップがなくなル精度を上げ
ることができるわけでおる。以下、実施例を図面に従っ
て説明する。
第２図は本実施例の各工程断面図である。
先づ（ａ）に示すように、基板１１上に第１のレジスト
族としてポジ温フォトレジスト１２を３．５μ錫の厚さ
に塗布し、感光性を損なわない温度でプリベークし浴剤
を蒸発させる。その上にＮ膜として０．１μｍの厚さの
アルミニウムＤ＃膜１３を蒸着し、さらにその上に第２
のレジスト膜として０．５μｍ１１４度の７オトレジス
ト１４を塗布し、上記プリベークよシ低い温度でプリベ
ークを行なう。そして所定のフォトマスクによシ、第２
のレジスト１４を皇元、現像する。
族としてポジ温フォトレジスト１２を３．５μ錫の厚さ
に塗布し、感光性を損なわない温度でプリベークし浴剤
を蒸発させる。その上にＮ膜として０．１μｍの厚さの
アルミニウムＤ＃膜１３を蒸着し、さらにその上に第２
のレジスト膜として０．５μｍ１１４度の７オトレジス
ト１４を塗布し、上記プリベークよシ低い温度でプリベ
ークを行なう。そして所定のフォトマスクによシ、第２
のレジスト１４を皇元、現像する。
次に（ｂ）に示すように、第２のレジスト１４をマスク
にして薄Ｍｌ ３ｔ−エツチングする。このエツチング
はリン販Ｈ，Ｐ０４等を用いたクエットエッチングによ
シ（資）単にできる。薄膜１３は０．１μ易と薄いため
アンダーカットなぐ精度の高いエツチングが可能である
。
にして薄Ｍｌ ３ｔ−エツチングする。このエツチング
はリン販Ｈ，Ｐ０４等を用いたクエットエッチングによ
シ（資）単にできる。薄膜１３は０．１μ易と薄いため
アンダーカットなぐ精度の高いエツチングが可能である
。
次に（Ｃ）に示すように、アルミニウムよりなる薄膜１
３をマスクにして第１のレジスト１２全面にエネルギー
線として紫外線を照射する。アルミニウムの薄膜１３は
紫外線に対し不透明であるため、薄膜１３のない部分の
第１のレジスト膜のみが露光される。そして現像する。
３をマスクにして第１のレジスト１２全面にエネルギー
線として紫外線を照射する。アルミニウムの薄膜１３は
紫外線に対し不透明であるため、薄膜１３のない部分の
第１のレジスト膜のみが露光される。そして現像する。
アルミニウム薄膜１３は第１のレジスト１２に密着して
いるため、前述したギャップによる元の回折もなく、精
度良くパターニングすることができる。この実施例にお
いては、線幅２．５１１■、レジスト厚３．５μＳのパ
ターンがエツジもほとんど垂直でパターン精度も良好で
あった。
いるため、前述したギャップによる元の回折もなく、精
度良くパターニングすることができる。この実施例にお
いては、線幅２．５１１■、レジスト厚３．５μＳのパ
ターンがエツジもほとんど垂直でパターン精度も良好で
あった。
本実施例では、上層、下層とも紫外線に感応するフォト
レジストを例にして示したが、さらに波長の短かい遠紫
外線や電子線、Ｘ線に感応するレジストを上層、下層に
用いれば、さらに微細なパターンがウェハー全面にわた
りて高歩留ｔｂで達成できることはいうまでもない。ざ
らにマスク材はアルミニウム薄膜にとどまらず、Ｃｕ等
その膜の形成時に下層レジストのエネルギー線に対する
Ｉで応待性を損なわず、かつ上層、下層レジストを感応
させるエネルギー線に対し、不透明ならば何 （ｄ）
でもよい。
レジストを例にして示したが、さらに波長の短かい遠紫
外線や電子線、Ｘ線に感応するレジストを上層、下層に
用いれば、さらに微細なパターンがウェハー全面にわた
りて高歩留ｔｂで達成できることはいうまでもない。ざ
らにマスク材はアルミニウム薄膜にとどまらず、Ｃｕ等
その膜の形成時に下層レジストのエネルギー線に対する
Ｉで応待性を損なわず、かつ上層、下層レジストを感応
させるエネルギー線に対し、不透明ならば何 （ｄ）
でもよい。
（７）発明の効果
本発明によれば、高価な装置も不要で従来の遮光、現像
方法を用いることができるため汚染もな （ｂ）く
、また試料の大きさにかかわらず、全面にわたシ高歩留
まシで、厚いレジストパターンを精度良く形成すること
ができる。
方法を用いることができるため汚染もな （ｂ）く
、また試料の大きさにかかわらず、全面にわたシ高歩留
まシで、厚いレジストパターンを精度良く形成すること
ができる。
４、図面の簡単な説明
（Ｃン嬉１図は従来例の断面図、第２図は本発明の各
工程断面図である。
（Ｃン嬉１図は従来例の断面図、第２図は本発明の各
工程断面図である。
図中、１１は基板、１２は第１のレジスト膜、１３は薄
膜、１４は第２のレジスト膜である。
膜、１４は第２のレジスト膜である。
第１図
Claims (1)
- 基板上に第１のレジスト膜、該第１のレジスト膜を感応
させるエネルギー線に対して不透明な薄膜、及び該第１
のレジスト膜より薄い第２のレジスト膜をｊｌ［次形成
する工程、該第２のレジスト膜に該エネルギー線を選択
的に照射し、現像して所定のパターンにする工程、該＄
２のレジスト膜をマスクにしてｗＩ簿膜をエツチングす
る工程、該簿俣のパターンをマスクにして全面に該エネ
ルギー線を照罰し、現像して該第１のレジスト族をパタ
ーニングする工程とを含むことを特徴とするレジスト族
のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21397581A JPS58114430A (ja) | 1981-12-26 | 1981-12-26 | レジスト膜のパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21397581A JPS58114430A (ja) | 1981-12-26 | 1981-12-26 | レジスト膜のパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114430A true JPS58114430A (ja) | 1983-07-07 |
Family
ID=16648161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21397581A Pending JPS58114430A (ja) | 1981-12-26 | 1981-12-26 | レジスト膜のパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989154B2 (en) * | 2005-11-04 | 2011-08-02 | Korea Advanced Institute Of Science And Technology | Polymer or resist pattern, and metal film pattern, metal pattern and plastic mold using the same, and fabrication methods thereof |
-
1981
- 1981-12-26 JP JP21397581A patent/JPS58114430A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989154B2 (en) * | 2005-11-04 | 2011-08-02 | Korea Advanced Institute Of Science And Technology | Polymer or resist pattern, and metal film pattern, metal pattern and plastic mold using the same, and fabrication methods thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5885735A (en) | Mask having a phase shifter and method of manufacturing same | |
| US4211834A (en) | Method of using a o-quinone diazide sensitized phenol-formaldehyde resist as a deep ultraviolet light exposure mask | |
| JPH0364860B2 (ja) | ||
| JPS6323657B2 (ja) | ||
| JPS5816548B2 (ja) | 微小電子装置を選択的に金属化するための方法 | |
| JPS60249327A (ja) | レジストパタ−ン検出方法 | |
| US3892571A (en) | Photomasks | |
| JPH0722109B2 (ja) | 感光性ラツカ−層の露光量決定方法 | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| JPS58114430A (ja) | レジスト膜のパタ−ン形成方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPH0544169B2 (ja) | ||
| JPS6083019A (ja) | パタ−ン反射型投影露光方法 | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS63157421A (ja) | レジストパタ−ン形成方法 | |
| JPH0225500B2 (ja) | ||
| JPH0341746A (ja) | パターン検査方法 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH10294259A (ja) | レジスト露光方法、基体加工方法及びレジスト現像シミュレーション方法 | |
| JPS63166224A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPS634216Y2 (ja) | ||
| JPH03179444A (ja) | レジストパターン形成方法 | |
| JPS627536B2 (ja) | ||
| JPH1055059A (ja) | フォトマスクの製造方法および半導体集積回路装置の製造方法 |