JPS58111539A - エラ−訂正方法 - Google Patents
エラ−訂正方法Info
- Publication number
- JPS58111539A JPS58111539A JP56215217A JP21521781A JPS58111539A JP S58111539 A JPS58111539 A JP S58111539A JP 56215217 A JP56215217 A JP 56215217A JP 21521781 A JP21521781 A JP 21521781A JP S58111539 A JPS58111539 A JP S58111539A
- Authority
- JP
- Japan
- Prior art keywords
- error
- unit
- error correction
- correction
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、バーストエラー及びランダムエラーの伊れに
対してもエラー訂正能力が高く、然もエラー検出の見逃
し又は誤った訂正を行なうおそれが低減されたエラー訂
正方法１／ＣａＩシ、特にワード単位でもビット単位の
訂正方法でもよいエラー訂正方法に関する。
対してもエラー訂正能力が高く、然もエラー検出の見逃
し又は誤った訂正を行なうおそれが低減されたエラー訂
正方法１／ＣａＩシ、特にワード単位でもビット単位の
訂正方法でもよいエラー訂正方法に関する。
本願出願人け、先にバーストエラーに対して有効なデー
タ伝送方法としてクロスインターリーブと称するものを
提案している。これは、第１の配列状ＩＩＫある複数チ
ャンネルのＰＣＭデータ系列の各々に含まれる１ワード
、１ビツトを第１のエラー訂正符号器に供給することに
よって第１のチェックワード系列をデータビット系列発
生させ、この第１のチェックワード系列、チェックビッ
ト系列及び複数チャンネルのＰＣＭデータ系列、データ
ビット系列を第２の配列状態とし、夫々に含着れる１ワ
ード、１ビツトを第２の工２−訂正符号器に供給するこ
とによって第２のチェックワード系列、チェックビット
系列を発生させるもので、ワード単位、ビット単位でも
って二重のインターリーブ（配列の差び変え）を行なう
ものである。
タ伝送方法としてクロスインターリーブと称するものを
提案している。これは、第１の配列状ＩＩＫある複数チ
ャンネルのＰＣＭデータ系列の各々に含まれる１ワード
、１ビツトを第１のエラー訂正符号器に供給することに
よって第１のチェックワード系列をデータビット系列発
生させ、この第１のチェックワード系列、チェックビッ
ト系列及び複数チャンネルのＰＣＭデータ系列、データ
ビット系列を第２の配列状態とし、夫々に含着れる１ワ
ード、１ビツトを第２の工２−訂正符号器に供給するこ
とによって第２のチェックワード系列、チェックビット
系列を発生させるもので、ワード単位、ビット単位でも
って二重のインターリーブ（配列の差び変え）を行なう
ものである。
インターリーブけ、共通のエラー訂正ブロックに含まれ
るチェックワード、チェックビット及びＰＣＭデータを
分散させて伝送し、受信側において元の配列に戻したと
きに、共通のエラー訂正ブロックに含まれる検数ワード
、複数ビットのうちのエラーワード数、エラービット数
を少なくしようとするものである。つまり、伝送時にバ
ーストエラー・が生じるときに、このバーストエラーを
分散化することができる。かかるインターリーブを二重
に行なえば、第１及び第２のチェックワード、チェック
ビットの夫々が別々のエラー訂正ブロックを構成すると
とＫなるので、チェックワード、チェックビットの何れ
か一方でエラーを訂正できないときでも、その他方を用
いてエラーを訂正することができ、したがってエラー訂
正能力を一層向上させることができる。ところで、特に
ワード単位の訂正方法の場合σ１ワード中の１ビツトで
も誤っているときには、１ワ一ド全体が誤っているもの
として取シ扱われるので、ランダムエラーが比較的多い
受信データを扱う場合には、必ずしもエラー訂正能力が
充分であるとは言えない。
るチェックワード、チェックビット及びＰＣＭデータを
分散させて伝送し、受信側において元の配列に戻したと
きに、共通のエラー訂正ブロックに含まれる検数ワード
、複数ビットのうちのエラーワード数、エラービット数
を少なくしようとするものである。つまり、伝送時にバ
ーストエラー・が生じるときに、このバーストエラーを
分散化することができる。かかるインターリーブを二重
に行なえば、第１及び第２のチェックワード、チェック
ビットの夫々が別々のエラー訂正ブロックを構成すると
とＫなるので、チェックワード、チェックビットの何れ
か一方でエラーを訂正できないときでも、その他方を用
いてエラーを訂正することができ、したがってエラー訂
正能力を一層向上させることができる。ところで、特に
ワード単位の訂正方法の場合σ１ワード中の１ビツトで
も誤っているときには、１ワ一ド全体が誤っているもの
として取シ扱われるので、ランダムエラーが比較的多い
受信データを扱う場合には、必ずしもエラー訂正能力が
充分であるとは言えない。
そこで１ブロツク内のにワード、Ｋビット例えば２ワー
ドエ２−１２ビツトエラー童で訂正でき、エラーロケー
ションが判っているときには、Ｍワ−）’、Ｍビット例
えば３ワードエラー、３ビットエラー或いは４ワードエ
ラー、４ビツトエラーも訂正することがてきる（もちろ
んビット単位の訂正方法で真にエラーロケーションがわ
かればそのビットを反転するだけでなおる）訂正能力の
高い１り訂正符号（ＩＩ接（ｂ−ａｄｊａｃｅｎｔ ）
＝ｒ−ドの−Ｓ）を上述の多重インターリーブと組合
せる。また、この誤り訂正符号は、１ワードエラー、１
ビツトエラーだけを訂正の対象とする場合には、つ号器
の構成を頗る簡単にてきるＳ徴を有している。
ドエ２−１２ビツトエラー童で訂正でき、エラーロケー
ションが判っているときには、Ｍワ−）’、Ｍビット例
えば３ワードエラー、３ビットエラー或いは４ワードエ
ラー、４ビツトエラーも訂正することがてきる（もちろ
んビット単位の訂正方法で真にエラーロケーションがわ
かればそのビットを反転するだけでなおる）訂正能力の
高い１り訂正符号（ＩＩ接（ｂ−ａｄｊａｃｅｎｔ ）
＝ｒ−ドの−Ｓ）を上述の多重インターリーブと組合
せる。また、この誤り訂正符号は、１ワードエラー、１
ビツトエラーだけを訂正の対象とする場合には、つ号器
の構成を頗る簡単にてきるＳ徴を有している。
また、第２のエラー訂正ブロックに対する初段の昏号を
行ない、次に第１の配列状態に戻してから第１のエラー
訂正ブａツクに対する次段のり号を行なう場合、初段の
書号で工〉−検出の見逃し、一つた訂正が住じると、こ
の見逃し、誤った訂正が次段の醤号において新たな見逃
し、誤った訂正の要因となシ、全体としてみたこれらの
誤１作の生じるおそれがつよくなる。
行ない、次に第１の配列状態に戻してから第１のエラー
訂正ブａツクに対する次段のり号を行なう場合、初段の
書号で工〉−検出の見逃し、一つた訂正が住じると、こ
の見逃し、誤った訂正が次段の醤号において新たな見逃
し、誤った訂正の要因となシ、全体としてみたこれらの
誤１作の生じるおそれがつよくなる。
本発明では、初段のり号の際に、例えば２ワードエラー
、２ピツトエラーまで訂正すると共に、例えばビット単
位の訂正方法の場合各ワード中２ビット以壬が１ってい
ることを初段のつ号で検出した際には、そのブロック内
に含着れる各ワード、各ビットに対してエラーがあるこ
とを示すポインタを付加し、次段の復号でこのポインタ
の状態を判別することによシ、次段のり号でのエラーの
見逃し、誤った訂正のおそれを防止している。このよう
にして、エラー検出及び訂正の際の１逃し、誤った訂正
のおそれを軽シし、例えばオーディオＰＣＭ信号を伝送
する際に、誤った訂正にもとづく異音が発生するような
問題膚を解決している。
、２ピツトエラーまで訂正すると共に、例えばビット単
位の訂正方法の場合各ワード中２ビット以壬が１ってい
ることを初段のつ号で検出した際には、そのブロック内
に含着れる各ワード、各ビットに対してエラーがあるこ
とを示すポインタを付加し、次段の復号でこのポインタ
の状態を判別することによシ、次段のり号でのエラーの
見逃し、誤った訂正のおそれを防止している。このよう
にして、エラー検出及び訂正の際の１逃し、誤った訂正
のおそれを軽シし、例えばオーディオＰＣＭ信号を伝送
する際に、誤った訂正にもとづく異音が発生するような
問題膚を解決している。
まず、本発明に用いる誤り訂正符号についてワード単位
の訂正方法の場合を例にとり、駅間する。
の訂正方法の場合を例にとり、駅間する。
ｖＡシ訂正符号を紀述する場合、イクトル表現或いは巡
回群による表現が用いられる。ます、Ｇ Ｐ （２）上
では、既約なｍ次の多項式Ｆに）を考える。＠０２と“
１″の元しか有害・しない体Ｇ Ｆ （２）の士では、
既約な多項式Ｆ ｋ）は、根を持たない、そこで（Ｆ（
ｘ）＝０）を満足する仮懇的な根αを考える。
回群による表現が用いられる。ます、Ｇ Ｐ （２）上
では、既約なｍ次の多項式Ｆに）を考える。＠０２と“
１″の元しか有害・しない体Ｇ Ｆ （２）の士では、
既約な多項式Ｆ ｋ）は、根を持たない、そこで（Ｆ（
ｘ）＝０）を満足する仮懇的な根αを考える。
このとき、学兄を含むαのべき乗で表わされる２ｍ個の
相異なる元０．α、α２．α３・・・・・・・・・α２
ｍ−１は、拡大体ＧＦ（２ｍ）を構成する。ＧＦ （２
ｍ）ｕ、Ｇ Ｆ （２）の上のｍ次の既約多項ｉＦに）
を法とする多項式珊である。ＧＦ（２°）の元は、１．
α＝（Ｘ）。
相異なる元０．α、α２．α３・・・・・・・・・α２
ｍ−１は、拡大体ＧＦ（２ｍ）を構成する。ＧＦ （２
ｍ）ｕ、Ｇ Ｆ （２）の上のｍ次の既約多項ｉＦに）
を法とする多項式珊である。ＧＦ（２°）の元は、１．
α＝（Ｘ）。
α２ ＝ （ｘ２）、・・・・・・・・・、α！ｎ−１
＝ｎ−１＝（ｘの線形結合でかきあられすことができる
。即ち、 ａ６＋ａｌ（ｘ） ＋ ａ２（ｘり ＋ ・・軸
・・・・・ ＪＬｍ−ｉ （Ｘｍ−” ）＝ ａ□
＋ａ１α＋ａ２−＋ ”＝−・＋ ａｎｔ−１α％’
ｒあるいけ（ＩＬｍ−１ｊ ａｍ−ｖ ＊・・・・・
・・・・＊＆２＊ｌＬｌ＊ａＱ ）ここで、ａ６．ａｌ
＊ ・・・・・−＊ ａｍ−Ｉ ＣＧＦ （２）となる
。
＝ｎ−１＝（ｘの線形結合でかきあられすことができる
。即ち、 ａ６＋ａｌ（ｘ） ＋ ａ２（ｘり ＋ ・・軸
・・・・・ ＪＬｍ−ｉ （Ｘｍ−” ）＝ ａ□
＋ａ１α＋ａ２−＋ ”＝−・＋ ａｎｔ−１α％’
ｒあるいけ（ＩＬｍ−１ｊ ａｍ−ｖ ＊・・・・・
・・・・＊＆２＊ｌＬｌ＊ａＱ ）ここで、ａ６．ａｌ
＊ ・・・・・−＊ ａｍ−Ｉ ＣＧＦ （２）となる
。
−例として、ＧＦ（２りを考えると、（ｍｏｄＦ（Ｘ）
： ｘ８＋ｘ’＋ｘ３＋ｘ”＋１ ）全てあ８ピツトの
データは ａ７ｘ７ ＋ａ１５ｘ６＋ａ５ｘｌ＋ａ４ｘ４＋ａ３ｘ
３＋ａ２ｘ２＋ａｌ ｘ−１−ａ。
： ｘ８＋ｘ’＋ｘ３＋ｘ”＋１ ）全てあ８ピツトの
データは ａ７ｘ７ ＋ａ１５ｘ６＋ａ５ｘｌ＋ａ４ｘ４＋ａ３ｘ
３＋ａ２ｘ２＋ａｌ ｘ−１−ａ。
又は（＆７−＆６ｓ＆５＊＆４＊＊３．ａ１ｍ＆１−＆
６ ）で魯きあられせるので、例えばａ７をＭＯＢ＠、
ＩＱをＬＳＢ＠に割ｐ当てる・ｊＬｙｌけ、Ｇ Ｆ （
２１Ｋ属するので、０ヌけ１である。
６ ）で魯きあられせるので、例えばａ７をＭＯＢ＠、
ＩＱをＬＳＢ＠に割ｐ当てる・ｊＬｙｌけ、Ｇ Ｆ （
２１Ｋ属するので、０ヌけ１である。
また、多項式Ｆ （ｘ）から（ｍ Ｘ ｍ ）のＴ１の
行列Ｔが導かれる。
行列Ｔが導かれる。
他の表現としては、巡回群を用いたものがめる。
これは、ＧＦ（２ｍ）から０元を除く、残シの元が位数
２ｒｎ−１の乗法群をなすことを利用するものである。
２ｒｎ−１の乗法群をなすことを利用するものである。
ＧＦ（２ｍ）の元を巡回群を用いて表演すると、
・ □ ０ ＊ １ （＝ α２ｍ−” ）、α、α２．ａ
３． 拳＠ ＠ （１２ｍ−２となる。
・ □ ０ ＊ １ （＝ α２ｍ−” ）、α、α２．ａ
３． 拳＠ ＠ （１２ｍ−２となる。
さて、本発明の一例では、ｍピットを１ワードとし、ｎ
ワードで１ブロツクを構成するとき、下１の）９リティ
検査行列Ｈにもとづいてに４ｍのチェックワードを発生
するようにしている。
ワードで１ブロツクを構成するとき、下１の）９リティ
検査行列Ｈにもとづいてに４ｍのチェックワードを発生
するようにしている。
また、行列ＴＫよっても同様に・譬すティ検査行列Ｈを
表現することができる。
表現することができる。
但し、１は、（ｍ ｘ ｍ ）の単位行列である。
）述のように％根αを用いた表現と生成行列Ｔを用いた
表現との両者は本質的に同一である。
表現との両者は本質的に同一である。
更に、４個（ｋ＝４）のチェックワードを用いる場合を
例にとると、ノやリティ検査行列Ｈはとなる。受信デー
タの１ブロツクをクリベクトル■＝（Ｗ 、Ｗ
＠＠＊＠−，Ｗ□、Ｗ。）（但ｊ、Ｗ１＝Ｗ１＋ｅ
ｉ。
例にとると、ノやリティ検査行列Ｈはとなる。受信デー
タの１ブロツクをクリベクトル■＝（Ｗ 、Ｗ
＠＠＊＠−，Ｗ□、Ｗ。）（但ｊ、Ｗ１＝Ｗ１＋ｅ
ｉ。
ｎ−１ｎ−２’
ｅｌ：エラーノ量ターン）とすると受信側で発生する４
個のシンドａ −ム８（１、Ｓｌ 、８２ ＋８３１ｄ
となる、この誤り訂正符号は、ひとつのエラー訂正ブロ
ック内の２ワードエラーまでの工２−訂正が可能であシ
、エラーロケーションがわかっているときには、３ワー
ドエツー又は４ワードエラーの訂正が可能である。
個のシンドａ −ム８（１、Ｓｌ 、８２ ＋８３１ｄ
となる、この誤り訂正符号は、ひとつのエラー訂正ブロ
ック内の２ワードエラーまでの工２−訂正が可能であシ
、エラーロケーションがわかっているときには、３ワー
ドエツー又は４ワードエラーの訂正が可能である。
ｌブロック中に４１１１のチェックワード（ｐ’＝ｗ３
。
。
ｑ ＝Ｗ２ 、 ｒ ＝Ｗ １ 、 ｓ ＝ ＷＯ）が
含まれる。このチェックワードは、下記のようＫして求
められる。但し、Σけ、？Σ１を意味する。
含まれる。このチェックワードは、下記のようＫして求
められる。但し、Σけ、？Σ１を意味する。
１”４
計算過程を省略し、結果のみを示すと
となる。このようにしてチェックワードｐ＝ｑ。
ｒ、ｓを形成するのが送信側に設けられた符号器の役目
である。
である。
次に、上述のように形成されたチェックワードを含むデ
ータが伝送され、受信された場合のエラー訂正の基本的
アルゴリズムについてｖｉ明する。
ータが伝送され、受信された場合のエラー訂正の基本的
アルゴリズムについてｖｉ明する。
〔１〕エラーがない場合： Ｓｏ ＝ Ｓｔ ＝＝ ８
２＝８３ ＝０（２）１ワードエラー（エラーノ々ター
ンをｅｌ とｆ；Ｅｒ ） ノＡｌｅ ： ５ｏ＝ｅｉ
Ｓｔ＝α’ｅｌ ５２＝ａ”ｅｌＳｓ ＝ ｃＥ”ｅ
ｌ となシ、ｌを順次変えたときに、上Ｖの関係が成立する
かどうかで１ワードエラーかどうかを判定することがで
きる。或いは ５ｌＢｘ ８ｓ −＝−＝ｘ ＋＋−ｙ＝αｌ ａｏ Ｓｔ ８ｇ となり、α１の・譬ターンを予めＲＯＭＫｔ’憶されて
いるものと比較してエラーロケーション１が分かる。そ
のときのシンドロームＳ１がエラーノ母ターンｅ！その
ものとなる。
２＝８３ ＝０（２）１ワードエラー（エラーノ々ター
ンをｅｌ とｆ；Ｅｒ ） ノＡｌｅ ： ５ｏ＝ｅｉ
Ｓｔ＝α’ｅｌ ５２＝ａ”ｅｌＳｓ ＝ ｃＥ”ｅ
ｌ となシ、ｌを順次変えたときに、上Ｖの関係が成立する
かどうかで１ワードエラーかどうかを判定することがで
きる。或いは ５ｌＢｘ ８ｓ −＝−＝ｘ ＋＋−ｙ＝αｌ ａｏ Ｓｔ ８ｇ となり、α１の・譬ターンを予めＲＯＭＫｔ’憶されて
いるものと比較してエラーロケーション１が分かる。そ
のときのシンドロームＳ１がエラーノ母ターンｅ！その
ものとなる。
〔３〕２ワードネラ−（ｅｉ、ｅｊ）の場合上式を変形
するさ したがって が成立すれば、２ワードエラーと判定され、そのときの
工２−パターンは （４） ３ ’７− Ｙｘシラー ｅｉ、ｅｊ、ｅｋ
）ｃＤ場合上式を質形すると したがって ａｊ（αに８ｏ＋８ｔ ）＋（ａｋｓｘ＋ｓｚ ）＝（
ａＬ＋ａｊ）（ｃｃ’＋ｃｚｋ）ｅｉａｊ（αに８１＋
８２ ）＋（ａｋｓ＊−＋−５ｓ）＝ａｉ（ａ１＋ａｊ
）（ａ＝ｋ）ｅｔ上式から αｌ（ａｊ（αｋＳ ｏ＋８１ ）＋（αに８１＋８ｇ
））−ａｊ（αｋＳ１＋８２）＋（αｋＳ２＋８３） が成立すれば、３ワードエラーと判定できる。但し、（
８ｏ （０，Ｓｘ ？ ０．８ｘ ？ ０ ）であるこ
とを条件としている。そのときの６工２−／り一ンはで
求められる。実際には、３ワードエラーの訂正の丸めの
構成が１雑と＆夛、訂正動作に資する時間も長くなる。
するさ したがって が成立すれば、２ワードエラーと判定され、そのときの
工２−パターンは （４） ３ ’７− Ｙｘシラー ｅｉ、ｅｊ、ｅｋ
）ｃＤ場合上式を質形すると したがって ａｊ（αに８ｏ＋８ｔ ）＋（ａｋｓｘ＋ｓｚ ）＝（
ａＬ＋ａｊ）（ｃｃ’＋ｃｚｋ）ｅｉａｊ（αに８１＋
８２ ）＋（ａｋｓ＊−＋−５ｓ）＝ａｉ（ａ１＋ａｊ
）（ａ＝ｋ）ｅｔ上式から αｌ（ａｊ（αｋＳ ｏ＋８１ ）＋（αに８１＋８ｇ
））−ａｊ（αｋＳ１＋８２）＋（αｋＳ２＋８３） が成立すれば、３ワードエラーと判定できる。但し、（
８ｏ （０，Ｓｘ ？ ０．８ｘ ？ ０ ）であるこ
とを条件としている。そのときの６工２−／り一ンはで
求められる。実際には、３ワードエラーの訂正の丸めの
構成が１雑と＆夛、訂正動作に資する時間も長くなる。
そこでポインタによってｉ、ｊ、ｋ。
２のエラーロケーションが分かつている場合と組合せ、
そのときのチェック用に上式を用い、エラー訂正動作を
行なうことが実用的である。
そのときのチェック用に上式を用い、エラー訂正動作を
行なうことが実用的である。
（５） ４１７− Ｐ！ ラ−（ｅｉ、ｅｊ、ｅｋ、ｅ
ｊ）Ｏ場合：上式を望形すると ポインタによってエラーロケーション（ｉ、ｊ＊ｋｓｆ
ｆｉ）が分かつている場合には、上述の演算によってエ
ラー訂正を行なうことができる。
ｊ）Ｏ場合：上式を望形すると ポインタによってエラーロケーション（ｉ、ｊ＊ｋｓｆ
ｆｉ）が分かつている場合には、上述の演算によってエ
ラー訂正を行なうことができる。
上述のエラー訂正の基本的アルゴリズムは、シンドロー
ム８ｏ−８ｓを用いて第１ステツプでエラーの有無をチ
ェックし、第２ステツプで１ワードエラーかどうかをチ
ェックし、第３ステツプで２ワードエラーかどうかをチ
ェックするもので、２ワードエラーまでも訂正しようと
するときには、全てのステップを終了す３嗜に賛する時
間が長くなす、％に２ワードエラーの工２−ロケーショ
ンを求めるときにこのような間懲が生じる。そこで、こ
のような問題を生ぜず、２ワードエ２−の訂正を懇定す
る場合に適用して有効な変形されたアルゴリズムについ
て一実施例を用いて駅間する。
ム８ｏ−８ｓを用いて第１ステツプでエラーの有無をチ
ェックし、第２ステツプで１ワードエラーかどうかをチ
ェックし、第３ステツプで２ワードエラーかどうかをチ
ェックするもので、２ワードエラーまでも訂正しようと
するときには、全てのステップを終了す３嗜に賛する時
間が長くなす、％に２ワードエラーの工２−ロケーショ
ンを求めるときにこのような間懲が生じる。そこで、こ
のような問題を生ぜず、２ワードエ２−の訂正を懇定す
る場合に適用して有効な変形されたアルゴリズムについ
て一実施例を用いて駅間する。
２ワードエ２−訂正について考えると、訂正に要する時
間はデータの転送時間に対し十分殻くしなければならな
く、例えば３０ビツトで１ワードのデータを構成し、１
４ワードで１データーブロツクを構成するもので、ｌブ
クツク単位でなくｌワード単位がシリアルに伝送され、
１ワ一ド単位でつ号し、訂正するものでは上述の如くし
なければならない。
間はデータの転送時間に対し十分殻くしなければならな
く、例えば３０ビツトで１ワードのデータを構成し、１
４ワードで１データーブロツクを構成するもので、ｌブ
クツク単位でなくｌワード単位がシリアルに伝送され、
１ワ一ド単位でつ号し、訂正するものでは上述の如くし
なければならない。
今、引正に要する時間を短くするために２ビツトエラー
以上の訂正については考慮せず、２ビツト工ラー°以上
については判別するも、訂正はせず、次段のエラー訂正
機能に２ビツトエラー以上の訂正の役目を与える。
以上の訂正については考慮せず、２ビツト工ラー°以上
については判別するも、訂正はせず、次段のエラー訂正
機能に２ビツトエラー以上の訂正の役目を与える。
ここで、１ワードは３０ビツトのデータと１２ビツトの
チェックビット（ノリティピット）とよシなシ、２ビツ
トエラー訂正までを考ｐするものであるから、２個のチ
ェックワードを発生するためにノクリテイ検査行列は、
− とし、ここでαは生成多項式Ｇ←）＝ ｘ ＋ｘ＋１の
Ｇ（２）＝０の根である。
チェックビット（ノリティピット）とよシなシ、２ビツ
トエラー訂正までを考ｐするものであるから、２個のチ
ェックワードを発生するためにノクリテイ検査行列は、
− とし、ここでαは生成多項式Ｇ←）＝ ｘ ＋ｘ＋１の
Ｇ（２）＝０の根である。
また、図示せずも送信＠に設けられた符号器は、パリテ
ィ検査行列Ｈと３０ビツトのデータよ、９１２ビットの
チェックビット（１４リテイビツト）を生成する。
ィ検査行列Ｈと３０ビツトのデータよ、９１２ビットの
チェックビット（１４リテイビツト）を生成する。
データビットを９％パリティをＰとすると、Ｈ・（Ｄ＋
Ｐ）”＝０ より したがって 上１１Ｆ１２ビットのノ量りティビットをデータビット
に付加する。
Ｐ）”＝０ より したがって 上１１Ｆ１２ビットのノ量りティビットをデータビット
に付加する。
上述のように生成されたパリティビットを含む１ワーｒ
が伝送され、受信された場合のエラー訂正の基本アルゴ
リズムについて説明する。
が伝送され、受信された場合のエラー訂正の基本アルゴ
リズムについて説明する。
受信データの１ワードを列ベクトルＶ＝（Ｗ４１゜は、
但し、エラーパターンをｅｉとするとＷｉ ＝ Ｗｉ
十ｅ１である。
十ｅ１である。
ｃｒ〕ｘｐ−がない場合： ８０＝８１＝０〔ｚ〕１ワ
ードエ２−（エラーパターンをｅｌとする）の場合：
８ｏ＋’ｅｉ 、 ８１＝ｃ！”ｅｉα１の・母ターン
を予めＲＯＭ（図示せず）に配憶されているも、めと比
較してエラーロケーション−１をもきめることができる
。
ードエ２−（エラーパターンをｅｌとする）の場合：
８ｏ＋’ｅｉ 、 ８１＝ｃ！”ｅｉα１の・母ターン
を予めＲＯＭ（図示せず）に配憶されているも、めと比
較してエラーロケーション−１をもきめることができる
。
〔ａ〕２ビットＺ ９− （ｅｉ 、ｅｊ ） ０ｊＪ
６合： ５ｏ＝ａ’ｅｔ＋（Ｅｊｅｊ 、 ８ｘ＝
ａ３’ｅｉ ＋ｃ！３ｊｅｊ今とこでＳｏ 、 ８１よ
シュ２−ロケーション１を求めると（ｅｉ−ｅｊ−１よ
シ）、 Ｓ１＝α３１＋α３ｊ−α３１＋（８ｏ＋α１）３＝Ｓ
ｏα”＋８８α’＋８♂ Ｓｏα２ ｌ＋３４？α’＋（８Ｊ＋８ｘ）＝００憶よ
ｐ ８ｏ 、 Ｓｌを代入し、α１のパターン（１”１
１−１２）よりエラーロケーション１１．１２が求する
（ＲＯＭを用いて）。
６合： ５ｏ＝ａ’ｅｔ＋（Ｅｊｅｊ 、 ８ｘ＝
ａ３’ｅｉ ＋ｃ！３ｊｅｊ今とこでＳｏ 、 ８１よ
シュ２−ロケーション１を求めると（ｅｉ−ｅｊ−１よ
シ）、 Ｓ１＝α３１＋α３ｊ−α３１＋（８ｏ＋α１）３＝Ｓ
ｏα”＋８８α’＋８♂ Ｓｏα２ ｌ＋３４？α’＋（８Ｊ＋８ｘ）＝００憶よ
ｐ ８ｏ 、 Ｓｌを代入し、α１のパターン（１”１
１−１２）よりエラーロケーション１１．１２が求する
（ＲＯＭを用いて）。
したがってαｊ（ｊ＝ｈ−ｈ）が求まシ、エラーロケー
ションｊ□、ｊ２が求まる。
ションｊ□、ｊ２が求まる。
またＲＯＭＫ８０．８１のなすパターンを１憶しておき
、エラーロケーションｉ１．１２を、求めてもよい。
、エラーロケーションｉ１．１２を、求めてもよい。
（４）３ビア）以上Ｏ：Ｅ−９−（ｅｉ、ｅｊ、ｅｋ）
Ｏ場合シンドローム８ｏ 、 ８１よシ２ビットエラ
ートシてエラーロケーションを求めると、解なしと判断
される（ＲＯＭを用いてシンドロームＳｏ、８１のなす
パターンよ多求めた場合も同Ｉ＃）ため、３ビツト以上
のエラーが判別される。
Ｏ場合シンドローム８ｏ 、 ８１よシ２ビットエラ
ートシてエラーロケーションを求めると、解なしと判断
される（ＲＯＭを用いてシンドロームＳｏ、８１のなす
パターンよ多求めた場合も同Ｉ＃）ため、３ビツト以上
のエラーが判別される。
以上の如く２ワードエラー訂正においては、３ビツト以
上のエラーの訂正までを可能とするかわりにエラー訂正
の処理能力を上げるものである。
上のエラーの訂正までを可能とするかわりにエラー訂正
の処理能力を上げるものである。
３０ビツトのデータと１２ピツトのパリティビットとよ
シなる１ワード、この１４７−ドに更に単純パリティビ
ットを構成する４２ビツトの１ワードを付加して次段の
エラー訂正を行なう一実施例を以下忙訝明する。
シなる１ワード、この１４７−ドに更に単純パリティビ
ットを構成する４２ビツトの１ワードを付加して次段の
エラー訂正を行なう一実施例を以下忙訝明する。
（なお、単純パリティビットを構成するワードは送信側
で付加するものである）前段のり号器（図示せず）にお
いては上述の２ワードエラー訂正を行なうと共にワード
を構成するビットに対し少なくとも２ビツトのエラーポ
インタを轡種類＝（ＰＩ、ＰＩＰ３）設け、これ勢のエ
ラーポインタにエラー判別符号を与え、次段のり号器（
図示せず）で、これ勢のエラーポインタを用いたエラー
訂正を行なう、まず次段の復号器では、単純ノ譬すテイ
ビットを用いたエラー判別が行なわれ、これによシ各エ
ラーＩインクを用いた訂正が行なわれ、添付図の７０チ
ヤートに示される如く行なわれる。
で付加するものである）前段のり号器（図示せず）にお
いては上述の２ワードエラー訂正を行なうと共にワード
を構成するビットに対し少なくとも２ビツトのエラーポ
インタを轡種類＝（ＰＩ、ＰＩＰ３）設け、これ勢のエ
ラーポインタにエラー判別符号を与え、次段のり号器（
図示せず）で、これ勢のエラーポインタを用いたエラー
訂正を行なう、まず次段の復号器では、単純ノ譬すテイ
ビットを用いたエラー判別が行なわれ、これによシ各エ
ラーＩインクを用いた訂正が行なわれ、添付図の７０チ
ヤートに示される如く行なわれる。
図に示されるフロチャートの最初において、ノ母すテイ
チェックシンドローム８ｐを用い喪エラーピットの判別
が行なわれ、これと共に１ワ一ド単位のビットに′！１
まれる各エラーポインタＰｘ、Ｐｚ、Ｐａの＠ア（各エ
ラーポインタに示される判別信号の数）が数えられる。
チェックシンドローム８ｐを用い喪エラーピットの判別
が行なわれ、これと共に１ワ一ド単位のビットに′！１
まれる各エラーポインタＰｘ、Ｐｚ、Ｐａの＠ア（各エ
ラーポインタに示される判別信号の数）が数えられる。
ノ譬すテイのシンドローム８ｐをチェックして、５ｐ＝
Ｑのときは更に／インタＰ３をチェックし、ポインタＰ
３の数がＯのときはエラーなしと判定し、そのエラー訂
正ブロック内のｌインタ（ＰＩ、Ｐ２）をクリア（＠Ｏ
’）とする、５ｐ＝ｏでポインタＰ３の数が０でないと
きは、更に各ｌインタの総和すなわちＰｉ ＋Ｐ２＋Ｐ
ａをチェックし、その総和が１であるときはＰｓ ＝
１すなわち３ビット以上のエラーが存在するからそのｌ
工２−訂正ブロック内の全てのビットをエラーと着像し
て補間又はミューティングする。一方各４インクの総和
が１でないときは、ＩインタＰｇ、Ｐｘも立っている可
能性があるもうまくポインタＰＩ −Ｐｓで８ｐ＝Ｏに
表っているのではないかと云うことで、所要のｌインタ
例えばポインタＰ３．Ｐ２の立っている箇所を４インタ
コピーしてつ１シそのままの状態とした後前置補間或い
は平均値補間％による補間又はミューティングに入る。
Ｑのときは更に／インタＰ３をチェックし、ポインタＰ
３の数がＯのときはエラーなしと判定し、そのエラー訂
正ブロック内のｌインタ（ＰＩ、Ｐ２）をクリア（＠Ｏ
’）とする、５ｐ＝ｏでポインタＰ３の数が０でないと
きは、更に各ｌインタの総和すなわちＰｉ ＋Ｐ２＋Ｐ
ａをチェックし、その総和が１であるときはＰｓ ＝
１すなわち３ビット以上のエラーが存在するからそのｌ
工２−訂正ブロック内の全てのビットをエラーと着像し
て補間又はミューティングする。一方各４インクの総和
が１でないときは、ＩインタＰｇ、Ｐｘも立っている可
能性があるもうまくポインタＰＩ −Ｐｓで８ｐ＝Ｏに
表っているのではないかと云うことで、所要のｌインタ
例えばポインタＰ３．Ｐ２の立っている箇所を４インタ
コピーしてつ１シそのままの状態とした後前置補間或い
は平均値補間％による補間又はミューティングに入る。
この作業は必要に応じてポインタＰＩの立つ７ている箇
所までも補間又はミューティングするようにしてもよい
。
所までも補間又はミューティングするようにしてもよい
。
またノ々リテイのシンドローム８ｐをチェックして、８
ｐ＃ＯのときはポインタＰ２とＰａの総和（Ｐ２＋Ｐ３
）をチェックし、その総和が２以上のときは更にポイ
ンタＰ３をチェックしてＰａ（１であるときはポインタ
Ｐ２ 、 Ｐａの立っている箇所をポインタコピーして
補間又はミューティングに入る。一方Ｐ２とＰａの総和
が２以上でポインタＰ３；１の時は８ｐが３ビット以上
″″１”が立っているか否かをチェックし、立っていれ
ばポインタＰ３の立っているビットを反転し、ポインタ
イレージヤによる訂正を行い、立ってなければ全てのビ
ットを工２−とし、補間又はミューティングに入る。な
お、上述のＰａ！ｑｌのチェックとＰａをポインタイレ
ージヤで訂正するステップは必要に応じて割愛してもよ
く、訂正能力を向上させたい時は入れた方が好ましい。
ｐ＃ＯのときはポインタＰ２とＰａの総和（Ｐ２＋Ｐ３
）をチェックし、その総和が２以上のときは更にポイ
ンタＰ３をチェックしてＰａ（１であるときはポインタ
Ｐ２ 、 Ｐａの立っている箇所をポインタコピーして
補間又はミューティングに入る。一方Ｐ２とＰａの総和
が２以上でポインタＰ３；１の時は８ｐが３ビット以上
″″１”が立っているか否かをチェックし、立っていれ
ばポインタＰ３の立っているビットを反転し、ポインタ
イレージヤによる訂正を行い、立ってなければ全てのビ
ットを工２−とし、補間又はミューティングに入る。な
お、上述のＰａ！ｑｌのチェックとＰａをポインタイレ
ージヤで訂正するステップは必要に応じて割愛してもよ
く、訂正能力を向上させたい時は入れた方が好ましい。
また、Ｐ２＋Ｐｓ〉２でないときけ、更ＫＰ２十Ｐ３＝
１であるか否かをチェックし、１のときはＰ２＝１でＳ
ｐが５ビット以上１１“が立っているか否かヌＦｉｐａ
＝ｘで８ｐが３ビット以上１１２が立っているか否かを
チェックし、立っていればポインタＰ２゜Ｐａの立って
いるビットを反転し、ポインタイレージヤによる訂正を
行い、立ってなければ全てのビットをエラーとし、補間
又はミューティングに入る。一方Ｐ２＋Ｐ３”Ｗｌであ
るときはポインタＰｉの個＃ｉに応じて次の３種類の処
理を行う、すなわち、Ｐ１＝０のときけ、シンドａ−ム
による検出が正しくないと判定し、そのエラー訂正ブロ
ック内の全てのビットをエラーと着像して補間又はミュ
ーティングを行い、Ｐｌ−１のと＊ａＳｐが５ピット以
上＠１１が立っているか否かをチェックし、立っていれ
ばそのポインタＰ１の立っているビットを反転してポイ
ンタイレージヤによる訂正を行い、立ってなければ全て
のビットをエラーとし、輪間又はミューティングに入る
。更にＰｌ≧２のときはポインタＰ１の立っている箇所
を４インタコピーして補間又はミューティングを行う。
１であるか否かをチェックし、１のときはＰ２＝１でＳ
ｐが５ビット以上１１“が立っているか否かヌＦｉｐａ
＝ｘで８ｐが３ビット以上１１２が立っているか否かを
チェックし、立っていればポインタＰ２゜Ｐａの立って
いるビットを反転し、ポインタイレージヤによる訂正を
行い、立ってなければ全てのビットをエラーとし、補間
又はミューティングに入る。一方Ｐ２＋Ｐ３”Ｗｌであ
るときはポインタＰｉの個＃ｉに応じて次の３種類の処
理を行う、すなわち、Ｐ１＝０のときけ、シンドａ−ム
による検出が正しくないと判定し、そのエラー訂正ブロ
ック内の全てのビットをエラーと着像して補間又はミュ
ーティングを行い、Ｐｌ−１のと＊ａＳｐが５ピット以
上＠１１が立っているか否かをチェックし、立っていれ
ばそのポインタＰ１の立っているビットを反転してポイ
ンタイレージヤによる訂正を行い、立ってなければ全て
のビットをエラーとし、輪間又はミューティングに入る
。更にＰｌ≧２のときはポインタＰ１の立っている箇所
を４インタコピーして補間又はミューティングを行う。
上述の如く本発明によれば、検数段の書号を前提とした
例えばクロスインターリーゾ系符号の俵号器の如き工２
−訂正回路の成る段で所定数ワード、所定数ビット以上
のエラーを検出しオ訂正する際に各ブロック中に所定数
ワード、所定数ビットのエラーがあったときは、訂正し
九上で工２−を示すｌインタを、そのエラービット数に
応じて類別して付加するようになし、次段でエラーを示
すポインタの個数、ポインタによるエラーロケーション
を判別して信号処理するようにしたので、工２−検出の
１逃し、誤った訂正を生じるおそれを防止することがで
き、特にディジタルオーディオシステムの如く異音（ク
リックノイズ）を絶対出していけないような系等に用い
て極めて有用である。
例えばクロスインターリーゾ系符号の俵号器の如き工２
−訂正回路の成る段で所定数ワード、所定数ビット以上
のエラーを検出しオ訂正する際に各ブロック中に所定数
ワード、所定数ビットのエラーがあったときは、訂正し
九上で工２−を示すｌインタを、そのエラービット数に
応じて類別して付加するようになし、次段でエラーを示
すポインタの個数、ポインタによるエラーロケーション
を判別して信号処理するようにしたので、工２−検出の
１逃し、誤った訂正を生じるおそれを防止することがで
き、特にディジタルオーディオシステムの如く異音（ク
リックノイズ）を絶対出していけないような系等に用い
て極めて有用である。
添付図は本発明の一実施例の説明に供するための線図で
ある。 Ｓｐハノぐリテイチェックシンドローム、Ｐｌ＃ Ｐ２
−Ｐ３はエラーメインクである。
ある。 Ｓｐハノぐリテイチェックシンドローム、Ｐｌ＃ Ｐ２
−Ｐ３はエラーメインクである。
Claims (1)
- 【特許請求の範囲】 １、第１の１列状１１にあるＰＣＭ情報系列の各々に含
まれる情報単位とこれに対する第１のエラー訂正単位と
からなる第１の情報構成単位、この＃１の情報構成単位
の情報単位と第１の工２−訂正単位とを各々異なる時間
遅延させることＫよシ第２の配列状−とし、この第２の
配列状ｇＫある第２の情報構成単位とこれに対する第２
のエラー訂正単位とから情報構成を形成し、第１及び第
２０配列状Ｉ！にある情報単位を各々第１３！び第２の
エラー訂正単位により各々エラー訂正するエラー訂正方
法において、第２の情報構成単位と第２のエラー訂正単
位とに対する初段の０号を行ない第２の配列状態とし、
この＃２の配列状静の情報単位を第２のエラー訂正単位
によりエラー訂正すると共にエラー訂正の有無とエラー
訂正ＯＩｉ茜とを示すエラー訂正指示単位を付加し、し
かる後第２の情報構成単位を時間運媛することＫよシ第
１の情報構成単位とし、この＄１の情報構成単位の第１
の配列状ＤＫある情報単位に対し第１の工ツー訂正単位
によシェラ−の数を検出し、この工２−数によシュ２−
訂正の場合分けを行ない、工２−訂正指示単位の示すエ
ラー訂正の範囲にょシェラ−訂正指示単位を用いて訂正
するようにしたエラー訂正方法。 ２、 工２−訂正指示単位がビット単位であることを特
徴とする特許請求の範囲第１項記載の工２−訂正方法。 ３、 ＃終の訂正はエラー訂正指示単位によるビット
単位の反転か１情報単位の棄却であることを特徴とする
特許請求の範囲第１項記載のエラー訂正方法。 ４、 エラー訂正の場合分けのエラー数を０としたこと
を！＃ｆ微とする特許請求の範囲第１項１載のエラー訂
正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215217A JPS58111539A (ja) | 1981-12-25 | 1981-12-25 | エラ−訂正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215217A JPS58111539A (ja) | 1981-12-25 | 1981-12-25 | エラ−訂正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111539A true JPS58111539A (ja) | 1983-07-02 |
| JPH048974B2 JPH048974B2 (ja) | 1992-02-18 |
Family
ID=16668631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56215217A Granted JPS58111539A (ja) | 1981-12-25 | 1981-12-25 | エラ−訂正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111539A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095640A (ja) * | 1983-10-31 | 1985-05-29 | Hitachi Ltd | 誤り訂正方法及び装置 |
| JPS60186940A (ja) * | 1984-01-27 | 1985-09-24 | Pioneer Electronic Corp | 符号誤り訂正方法 |
| JPS6130819A (ja) * | 1984-07-24 | 1986-02-13 | Nippon Columbia Co Ltd | 誤り訂正装置 |
| JPS61242424A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | エラ−訂正方法 |
| JPS62164319A (ja) * | 1986-01-14 | 1987-07-21 | Matsushita Electric Ind Co Ltd | 誤り訂正方法 |
| EP0592229A2 (en) * | 1992-10-07 | 1994-04-13 | Samsung Electronics Co., Ltd. | Multiple error correcting method |
| JPH06324896A (ja) * | 1993-09-17 | 1994-11-25 | Hitachi Ltd | 誤り訂正方法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55114056A (en) * | 1979-02-26 | 1980-09-03 | Sony Corp | Error correcting device |
-
1981
- 1981-12-25 JP JP56215217A patent/JPS58111539A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55114056A (en) * | 1979-02-26 | 1980-09-03 | Sony Corp | Error correcting device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095640A (ja) * | 1983-10-31 | 1985-05-29 | Hitachi Ltd | 誤り訂正方法及び装置 |
| JPS60186940A (ja) * | 1984-01-27 | 1985-09-24 | Pioneer Electronic Corp | 符号誤り訂正方法 |
| JPH0512737B2 (ja) * | 1984-01-27 | 1993-02-18 | Pioneer Electronic Corp | |
| JPS6130819A (ja) * | 1984-07-24 | 1986-02-13 | Nippon Columbia Co Ltd | 誤り訂正装置 |
| JPH0151097B2 (ja) * | 1984-07-24 | 1989-11-01 | Nippon Columbia | |
| JPS61242424A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | エラ−訂正方法 |
| JPS62164319A (ja) * | 1986-01-14 | 1987-07-21 | Matsushita Electric Ind Co Ltd | 誤り訂正方法 |
| EP0592229A2 (en) * | 1992-10-07 | 1994-04-13 | Samsung Electronics Co., Ltd. | Multiple error correcting method |
| EP0592229A3 (en) * | 1992-10-07 | 1995-06-14 | Samsung Electronics Co Ltd | Multi-error correction method. |
| JPH06324896A (ja) * | 1993-09-17 | 1994-11-25 | Hitachi Ltd | 誤り訂正方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH048974B2 (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7278085B1 (en) | Simple error-correction codes for data buffers | |
| KR860000500B1 (ko) | 에러정정방법 | |
| JP2721099B2 (ja) | エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法 | |
| EP0265639B1 (en) | ECC circuit failure verifier | |
| US8069395B2 (en) | Three bit error detection using ECC codes | |
| US6041431A (en) | Method and apparatus for performing error correction code operations | |
| JPS60163138A (ja) | エラ−訂正方式 | |
| JP2003507985A (ja) | ２ビット・エラーを検出し、構成要素の障害によるエラーを訂正するためのシステムおよび方法 | |
| JPH0351140B2 (ja) | ||
| JPS6041770B2 (ja) | エラ−・チェック修正システム | |
| US20050188292A1 (en) | Method and apparatus for encoding special uncorrectable errors in an error correction code | |
| JPH0353817B2 (ja) | ||
| JPH02189032A (ja) | エラー訂正方法 | |
| US20090110109A1 (en) | Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal | |
| JPH0260013B2 (ja) | ||
| US20050149834A1 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
| JPS6349245B2 (ja) | ||
| EP0600137A1 (en) | Method and apparatus for correcting errors in a memory | |
| US7747925B2 (en) | Apparatus and method for error correction code striping | |
| KR20060106558A (ko) | 기억 제어 회로, 기억 제어 회로에서의 어드레스 에러 체크방법 | |
| JPS58111539A (ja) | エラ−訂正方法 | |
| JPH0353818B2 (ja) | ||
| JPH0361381B2 (ja) | ||
| EP0310220B1 (en) | An apparatus useful for correction of single bit errors and detection of double bit errors in the transmission of data | |
| JP3813337B2 (ja) | 消失誤り訂正方法とその装置 |