[go: up one dir, main page]

JPS58100683A - Plasma etching method - Google Patents

Plasma etching method

Info

Publication number
JPS58100683A
JPS58100683A JP19949281A JP19949281A JPS58100683A JP S58100683 A JPS58100683 A JP S58100683A JP 19949281 A JP19949281 A JP 19949281A JP 19949281 A JP19949281 A JP 19949281A JP S58100683 A JPS58100683 A JP S58100683A
Authority
JP
Japan
Prior art keywords
etching
gas
etched
electrode
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19949281A
Other languages
Japanese (ja)
Other versions
JPH0121230B2 (en
Inventor
Masakatsu Kimizuka
君塚 正勝
Kazuo Hirata
一雄 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19949281A priority Critical patent/JPS58100683A/en
Publication of JPS58100683A publication Critical patent/JPS58100683A/en
Publication of JPH0121230B2 publication Critical patent/JPH0121230B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent silicon from being undercut during etching with gas plasma and to attain an enhanced yield by using a gaseous mixture contg. a prescribed amount of H2 and >=1 kind of gas such as CCl4, CCl3F or CCl2F2. CONSTITUTION:Silicon 6 is mounted on a smaple electrode 2 in a reaction chamber 1, and the chamber 1 is evacuated. A small amount of a reactive gas contg. 15-50% H2 and >=1 kind of gas selected from CCl4, CCl3F, CCl2F2, CClF3 and CF4 is fed into the chamber 1. It is then exhausted to maintain the chamber 1 at a certain vacuum degree. By applying a high frequency voltage between the electrode 2 and a counter electrode 3 facing to the electrode 2, the silicon 6 is etched. By this method the etched pattern of the silicon undergoes no undercutting, and an enhanced yield is attained.

Description

【発明の詳細な説明】 本発明は高周波放電によって生じる反応ガスのプラズマ
を利用して多結晶シリコンの微細加工ができるプラズマ
エツチング方法に関するものである0 近年、半導体装置の製造工程におけるシリコンの微細加
工法として、フレオンガスなどの高周波グロー放電によ
るプラズマ管利用するプラズマエツチング法が盛んに利
用されるようになっている。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a plasma etching method capable of microfabrication of polycrystalline silicon using plasma of a reactive gas generated by high-frequency discharge. As a method, a plasma etching method using a plasma tube using high-frequency glow discharge of Freon gas or the like has become widely used.

多結晶シリコンのプラズマエツチングにはCCZ.。CCZ. is used for plasma etching of polycrystalline silicon. .

CCLBF 、 C仏F* 、 cczy. 、 CF
4 (D L 5 ’l カスb”用いられる場合が多
い0これらのガスによるエツチングでの最大の問題点れ
アンダカットである0アンダカツトの程度は真空度等の
エツテング条件.エッチングガス種,多結晶シリコンの
材質によって異なる0例えi;I’CF.十〇C/,F
sの場合には多結晶シリコンの材質にかかわらず多結晶
シリコンの膜厚と同程度以上のアンダカットが生じるo
CCt4lCCtsF 、 CCt*F重テB、CF4
 (!: CCLFH ノ14 合K 比較するとアン
タカットの程[2小さい0しかし、多結晶シリコン中の
P 4? Asのような不純物量によってアンダカット
量が影41tうける。1た、真空度は高真空なほどアン
ダカットが小さくなる傾向がある〇 しかしながら、このようなガスを用いた従来法によれは
、最良の場合でも厚爆0.5μmの多結晶シリコン膜を
エツチングしてアンダカットを0.17m以下に抑制す
ることは困難であった。
CCLBF, C French F*, cczy. , C.F.
4 (D L 5 'l Casb" is often used 0 The biggest problem with etching with these gases is undercut 0 The degree of undercut depends on etching conditions such as degree of vacuum, etching gas species, polycrystal 0 example i;I'CF.10C/,F which varies depending on the silicon material
In the case of s, an undercut of the same degree or more as the film thickness of polycrystalline silicon occurs regardless of the material of the polycrystalline silicon.
CCt4lCCtsF, CCt*F doublet B, CF4
(!: CCLFH ノ14 Combined K Comparatively, the degree of uncut [2 is small0. The more vacuum there is, the smaller the undercut tends to be. However, in the conventional method using such a gas, in the best case, a polycrystalline silicon film with a thickness of 0.5 μm is etched and the undercut is reduced to 0.5 μm. It was difficult to suppress the height to 17 m or less.

一方、半導体集積油路にはますます微細なバタンが必要
とされるようになっており、そのためアンダカットに対
する要求も厳しくなっている0例えば、パタンm 0.
7〜0.8μmでアンダカット量0−05pvpt以下
という要求は近い将来必ず生ずると考えられる。そのた
め、アンダカットをいかにして小さくするかということ
が、エツチング技術にとって極めて型費になっている0 し友がって、従来技術の上記欠点は半導体集積回路素子
製作におけるエツチング工程にとっては致命的なもので
あるといえる。
On the other hand, semiconductor-integrated oil passages require increasingly finer battens, and therefore requirements for undercuts are also becoming stricter.For example, pattern m0.
It is thought that a demand for an undercut amount of 0 to 05 pvpt or less at 7 to 0.8 μm will definitely arise in the near future. Therefore, determining how to reduce the undercut is extremely expensive for etching technology.However, the above-mentioned drawbacks of the conventional technology are fatal to the etching process in the production of semiconductor integrated circuit devices. It can be said that it is a thing.

本発明は、これらの欠点t−解決する几めに、反応カス
トL、 テCCt4 、 Cct、F′、 CCttF
m 、 CCJFmオヨびCF、のうち少なくとも1種
を含み、かつH3t−含む混合ガスを使用することによ
り多結晶シリコンに対して過度のエツチング速度を維持
し、かつサイドエツチングの無いプラズマエツチング方
法を提供するものである。
In order to solve these drawbacks, the present invention provides the reaction casts L, CCt4, Cct, F', CCttF
Provided is a plasma etching method that maintains an excessive etching rate for polycrystalline silicon and does not cause side etching by using a mixed gas containing at least one of m, CCJFm, and CF and containing H3t. It is something to do.

上記の目的を達成する次め本発明は被エツチング試□料
を載置する試料11L極と該試料電極に対向する対向電
極とを備えたエツチング室内に反応ガスを流入させつつ
排気し、該エツチング室内を一足範囲内の真空度に保っ
て前記両電極に高周波電圧を印加して発生させたガスプ
ラズマを利用して前記被エツチング試料をエツチングす
る方法において、前記反応カスニ少h < トモCC1
,、CC11F、 CC1,F、。
In order to achieve the above object, the present invention is characterized in that the etching chamber is equipped with a sample 11L electrode on which the sample to be etched is placed and a counter electrode that faces the sample electrode, and is exhausted while flowing a reactive gas into the etching chamber. In the method of etching the sample to be etched using gas plasma generated by applying a high frequency voltage to both the electrodes while keeping the chamber at a vacuum level within a certain range, the reaction sludge h < TOMOCC1.
,,CC11F, CC1,F,.

CCtF、およびCF4のうちの少なくとも1種を含み
、かつHlを含む混合ガスを用い、該混合ガス中のHt
の混入量が15〜50%であるガスを使用することを特
徴とするプラズマエツチング方法を発明の歎旨とするも
のである。
Using a mixed gas containing at least one of CCtF and CF4 and containing Hl, Ht in the mixed gas is
The purpose of the invention is to provide a plasma etching method characterized in that a gas containing 15 to 50% of the amount of etching is used.

次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲内で、柚々の変更あるいに改良全行いうろことは
云うまでもない。
Next, embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the embodiments are merely illustrative, and it goes without saying that all modifications and improvements may be made without departing from the spirit of the present invention.

@1図は本発明に使用するプラズマエツチング装置の断
面図の一例である。図において1は反応室、2及び3は
反応室内に互に平行に設置された試料電極及び対同電極
、4・は試料電極2に付設され、エツチング用反応ガス
を両電極間に導入するガス導入管、5は反応室1に取付
けられ、反応室内のガス体を外部に排気するガス排気管
、6は試料電極2に載置されてエツチングされる被エツ
チング材、7は両電極に接続されエツチング用反応ガス
のプラズマを発生するための尚周波電源である。なお、
両電極の間隔は2〜103が一般的であるO このように構成されたプラズマエツチング装置を用いて
、被エツチング材6をエツチングするには反応ガスを反
応室内に導入しながら真空ポンプによりガス排気管5よ
り排気して反応室内110−3〜数Torrの真空度に
保ちつつ両vjL懐間に数100V〜数KV 、 13
.56 MHzの尚周波電圧を印加し、高周波グロー放
電による1ラズマを発生させる。このプラズマ中に存在
する活性な化学種が単結晶シリコンや多結晶シリコンの
ような被エツチング材と反応して揮発性化合物音生成し
、これが排気管5からエツチング室外へ排気除去される
ことによってエツチングが進行する。
Figure @1 is an example of a cross-sectional view of a plasma etching apparatus used in the present invention. In the figure, 1 is a reaction chamber, 2 and 3 are sample electrodes and counter electrodes installed in parallel to each other in the reaction chamber, and 4 is a gas attached to the sample electrode 2 that introduces the reaction gas for etching between the two electrodes. An inlet pipe 5 is attached to the reaction chamber 1 and a gas exhaust pipe is used to exhaust the gas inside the reaction chamber to the outside; 6 is a material to be etched placed on the sample electrode 2; and 7 is connected to both electrodes. This is a high frequency power source for generating plasma of reaction gas for etching. In addition,
The spacing between the two electrodes is generally 2 to 10 mm. To etch the material to be etched 6 using a plasma etching apparatus configured in this way, a reaction gas is introduced into the reaction chamber and the gas is evacuated using a vacuum pump. While maintaining the degree of vacuum in the reaction chamber 110-3 to several Torr by exhausting from the tube 5, a voltage of several 100 V to several KV is applied between both vjL ports, 13
.. A high-frequency voltage of 56 MHz is applied to generate one lasma by high-frequency glow discharge. The active chemical species present in this plasma react with the material to be etched, such as single crystal silicon or polycrystalline silicon, to generate volatile compound noise, which is exhausted and removed from the etching chamber through the exhaust pipe 5, thereby causing etching. progresses.

本発明のプラズマエツチング方法を以下実施例によって
詳細に説明する0 反応室内の試料電極2上に被エツチング材6を載置し、
反応室内を真空ポンプを用いて排気し、真空度が充分低
くなった後、ガス導入管4からエツチング用反応ガスと
して5例えばCC4Rk 50 SCCM 。
The plasma etching method of the present invention will be explained in detail with reference to Examples below.0 A material to be etched 6 is placed on a sample electrode 2 in a reaction chamber,
After the reaction chamber is evacuated using a vacuum pump and the degree of vacuum becomes sufficiently low, gas 5, for example CC4Rk 50 SCCM, is introduced from the gas introduction pipe 4 as an etching reaction gas.

H,t−25SCCM導入し、反応室内の真空度を0.
18Torrに保つo 400 W (13,56MH
z )のAJ+tl波電力を両電極間に印加しs CC
1JtとH3混合ガスのプラズマを生じさせ、エツチン
グ全行なう。このような条件でエツチングしたとき、被
エツチング材6としてのAaドープ多結晶シリコン膜の
エッチレートは540^/分であつ几。エツチングマス
ク材として通常使用されているホトレジストAZ −1
370(シラプレー社製商品名)に対するエツチング速
度は170^/分であった0また、エツチング後のhド
ープ多結晶シリコン膜のバタン1liI′r面を走査型
電子拳黴跳で観察したところアンダカットは0.05μ
m以下であった。
H, t-25SCCM was introduced, and the degree of vacuum in the reaction chamber was reduced to 0.
Maintain at 18Torr o 400W (13,56MH
AJ+TL wave power of z ) is applied between both electrodes and s CC
A plasma of 1 Jt and H3 mixed gas is generated to perform all etching. When etched under these conditions, the etch rate of the Aa-doped polycrystalline silicon film as the material to be etched 6 was 540^/min. Photoresist AZ-1 commonly used as etching mask material
The etching rate for 370 (trade name manufactured by Silaplay Corporation) was 170^/min.0 Also, when the batten 1liI'r surface of the h-doped polycrystalline silicon film was observed with a scanning electron microscope, undercuts were observed. is 0.05μ
m or less.

例えばシリコンゲート形MO8集8に回路の製造工程に
おいて、シリコン基板の上にゲートi化膜となる二酸化
シリコンを形成し、さらにゲートシリコン膜となるA8
ドープ多結晶シリコン膜を形成する。このような構造を
もったMドープ多結晶シリコン層をレジストtマスクと
して選択的にエツチングする場合には、適度なエッチレ
ートを有し。
For example, in the manufacturing process of a circuit for a silicon gate MO8 series 8, silicon dioxide is formed on a silicon substrate to become a gate i-oxide film, and then silicon dioxide is formed to become a gate silicon film.
Form a doped polycrystalline silicon film. When an M-doped polycrystalline silicon layer having such a structure is selectively etched using a resist t mask, an appropriate etch rate is obtained.

エツチングガス/にアンダーカットのないことが要求さ
れる。上記の実施例では、Mドープ多結晶シリコン膜の
厚さi 5000 Aとするとエツチング時間は約w分
となり、実用性ならびに制御性の観点からエッチレート
は過度な値であると言える。また、エツチングバタンの
アンダカットが0.05μm以下であるために従来と比
べ格段に高精度な微細加工が容易に実机できる。
It is required that there is no undercut in the etching gas. In the above embodiment, when the thickness of the M-doped polycrystalline silicon film is i 5000 A, the etching time is about w minutes, which can be said to be an excessive value from the viewpoint of practicality and controllability. Further, since the undercut of the etching button is 0.05 μm or less, microfabrication with much higher precision than conventional methods can be easily carried out.

エツチング用反応ガスにCC4、CC41F * CC
4F* eCctFsあるいにCF4と几の混合ガスを
使用すると被エツチング材6にアンダーカットが生じな
いのは何に起因するかについての詳細は不明そめるが、
次のようなコトカ推測されるo CC1*、 cczl
F、 CC14Ft 。
CC4, CC41F *CC for etching reaction gas
Although the details of why no undercut occurs in the material to be etched 6 when using 4F* eCctFs or a mixed gas of CF4 and nitride are not clear,
The following words are inferred: o CC1*, cczl
F, CC14Ft.

CCLF、あるいはCF、とHaの混合ガスのグロー放
電プラズマでは塩素イオンあるいはラジカルや弗素ラジ
カルなどが主要因となるエツチング反応ト、コレト並行
L テccz、、 CCIBF 、 CC4R、CCI
F、6 ルいはOF、や迅等から解離する炭素原子や水
3に原子などが主要因となるプラズマ重合反応が起る。
In the glow discharge plasma of CCLF, or a mixed gas of CF and Ha, the etching reaction is mainly caused by chlorine ions, radicals, fluorine radicals, etc.
A plasma polymerization reaction occurs in which the main factors are carbon atoms dissociated from F, 6, OF, etc., and atoms in water 3.

被エツチング材60表面で社、エツチング反応とプラズ
マ重合反応が並列的に行なわれているためにエツチング
の進行とともにレジス)1におよびんドープ多結晶シリ
コン膜の側壁にプラズマ重合物が付着する。エツチング
バタン側壁でに、そこに付着した重合物の友めに横方向
へのエツチングが阻止されるが、基板面と平行な面では
基板面に垂直に入射するイオンのために重合物の成長が
阻止され、エツチングが進行するものと推測される0本
実施例により、プラズマエツチングした後の被エツチン
グ材を走査型電子順徴鏡で観察し、Asドープ多結晶シ
リコン膜のamに重合物の薄膜が付着していることを確
認した。
Since the etching reaction and the plasma polymerization reaction are carried out in parallel on the surface of the material to be etched 60, plasma polymers adhere to the resist 1 and the side walls of the doped polycrystalline silicon film as the etching progresses. Lateral etching is prevented by polymer particles adhering to the side walls of the etching button, but on the plane parallel to the substrate surface, polymer growth is inhibited by ions incident perpendicularly to the substrate surface. According to this example, the material to be etched after plasma etching was observed with a scanning electron scanning mirror, and a thin film of the polymer was observed on the am of the As-doped polycrystalline silicon film. It was confirmed that it was attached.

第2図は、−例としてCCaFt恥SCCMに対する出
の混入量を変えた場合めMドープ多結晶シリコンのエッ
チレート(折線Aで示す)とアンダーカット量(折lI
MBで示す)の関係を示したものである。このときのエ
ツチング条件は、RF亀方力400W圧力0.18 T
orr−足とした。CCZ鵞F鵞単独の場合VCはエッ
チレートは770A/分と比較的大きな値を示し、アン
ダーカット量も膜厚0.5μmに対し0.16Pmと約
31i111強の値を示している。一方C賄F。
Figure 2 shows the etch rate of M-doped polycrystalline silicon (indicated by broken line A) and the amount of undercut (broken line
(indicated by MB). The etching conditions at this time were: RF Kamikata force: 400 W, pressure: 0.18 T.
orr- foot. In the case of CCZ-F alone, the VC shows a relatively large etch rate of 770 A/min, and the undercut amount also shows a value of 0.16 Pm for a film thickness of 0.5 μm, which is a little more than about 31111. On the other hand, C bribe F.

にH雪を混入した場合には混入量を15〜50Xにする
とエッチレートは520〜500A/分となり、アンダ
ーカット量に0.06〜0.02pmに減少している。
When H snow is mixed in, the etch rate is 520 to 500 A/min when the mixing amount is 15 to 50X, and the undercut amount is reduced to 0.06 to 0.02 pm.

このようにHtt混入しても、適度のエッチレートを有
している友めに実用性があり、かつ制御性の良いエツチ
ングがb】能であり、アンダーカットのはとんと無いエ
ツチングバタンか形成できる。なお。
Even if Htt is mixed in this way, it is practical and has the ability to perform etching with good controllability because it has an appropriate etch rate, and it is possible to form an etching pattern with no undercuts. . In addition.

H微温大量が5ONを越えると図には示してないが、エ
ッチレートが急激に減少するために実用的でない。又迅
の混入量が15X未満の場合は、アンダヵットを抑制す
る効果が減少する。
Although it is not shown in the figure, if the low temperature amount of H exceeds 5ON, it is not practical because the etch rate decreases rapidly. In addition, if the amount of resin mixed in is less than 15X, the effect of suppressing undercut is reduced.

第1図および第2図にはAsドープ多結晶シリコン膜の
実施例について示し友が、Pドープ多結晶シリコンなど
他の不純物をドープし几多結晶シリコン膜および不純物
を含まない多結晶シリコン躾の如き被エツチング材に関
しても同様な傾向を示す0 なお本実施例ではエツチングガスとしてCC4Fmのみ
について示したが、本発明は上述したようにプラズマ重
合を積極的に利用するためKHzを混入せしめる奄ので
ある。そのためH鵞ヲ混入せしめるlj スカCC1+
 + CC14Ft乱 CC14Ft v CCtFl
 、 CF4 ノイずれもしくはそれらの混合物、ま友
、それらと他のN。
Figures 1 and 2 show examples of As-doped polycrystalline silicon films, and examples of polycrystalline silicon films doped with other impurities such as P-doped polycrystalline silicon and polycrystalline silicon films doped with no impurities. A similar tendency is shown for materials to be etched such as etching gases.Although this example shows only CC4Fm as an etching gas, the present invention uses a method in which KHz is mixed in to actively utilize plasma polymerization as described above. . Therefore, H Goose is mixed in lj Ska CC1+
+ CC14Ft disturbance CC14Ft v CCtFl
, CF4 noise or mixtures thereof, Mayu, them and other N.

十Mとの混合ガスであってもH8の混入量tm節するこ
とによりプラズマ重合を生じさせそアンダカットを防止
することができる。しかして、本発明はCC4F、に限
定されるものではない。
Even if the gas is mixed with 10M, by controlling the amount of H8 mixed in to tm, plasma polymerization can occur and undercut can be prevented. However, the present invention is not limited to CC4F.

本発明は以上説明したようにエツチング反応ガスにCC
t4. CCtaF 、 C偽F、 、 CC/、Fl
およびCk−のうち少なくとも1種を含み、かつH!を
含む混合ガスを使用することにより、多結晶シリコンの
エツチングパタンにアンダーカットがなく、かつ実用性
As explained above, the present invention uses CC in the etching reaction gas.
t4. CCtaF, C false F, , CC/, Fl
and Ck-, and H! By using a mixed gas containing , there is no undercut in the etching pattern of polycrystalline silicon, and it is practical.

制御性のよいエッチレートを保持することができるので
、半導体素子製造におけるエツチング工程での歩1Il
v向上に寄与するものである。
Since it is possible to maintain a well-controlled etch rate, it is highly effective in the etching process in semiconductor device manufacturing.
This contributes to improving v.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に使用するプラズマエツチング装置の断
向幽、第2図は本発明によるCC4FtとH宜の混合ガ
スのプラズマ放電によ、9.Asドープ多結晶シリコン
11をエツチングした場合のHt混入量に対するエッチ
レートとアンダカット量の関係を示す図でめり、図中人
にエッチレート%Bはアンダカット量を示す。 1・・・・・・反応室、2・・」・・・試料電極、3・
・・・・・対向電極、4・・・・・・ガス導入管、5・
・・・・・ガス排出管、6・・・・・・被エツチング材
、7・・・・・・高縄波電源特許出願人 日本篭信電話
公社
FIG. 1 shows a cross-sectional view of the plasma etching apparatus used in the present invention, and FIG. 2 shows the plasma etching process performed by plasma discharge of a mixed gas of CC4Ft and H according to the present invention. This figure shows the relationship between the etch rate and the amount of undercut with respect to the amount of Ht mixed in when As-doped polycrystalline silicon 11 is etched. In the figure, etch rate %B indicates the amount of undercut. 1... Reaction chamber, 2... Sample electrode, 3...
...Counter electrode, 4...Gas introduction tube, 5.
... Gas exhaust pipe, 6 ... Material to be etched, 7 ... High rope wave power source patent applicant: Nippon Koshin Telephone Corporation

Claims (1)

【特許請求の範囲】 被エツチング試料を載置する試料電極と該試料電極に対
向する対向電極とを備えたエツチング室内に反応ガス會
流入させつつ排気し%該エツチング室内を一定範囲内の
真空度に保って前記両を極に高周波電圧全印加して発生
させたガスプラズマを利用して前記被エツチング試料を
エツチングする方法において、前記反応ガスに少なくと
もCC1,。 CC1aF 、 Cc74F* −CC1FshよびC
F4のうちの少なくとも1棟を含み、かつHat’含む
混合ガスを用い、・該混合ガス中のH8の混入量が15
〜50%であるガスを使用することを特徴とするプラズ
マエツチング方法。
[Claims] An etching chamber equipped with a sample electrode on which a sample to be etched is placed and a counter electrode facing the sample electrode is evacuated while a reaction gas is introduced into the etching chamber to maintain a degree of vacuum within a certain range. In the method of etching the sample to be etched using a gas plasma generated by applying a full high frequency voltage to both electrodes while maintaining the etching temperature, the reaction gas includes at least CC1. CC1aF, Cc74F*-CC1Fsh and C
A mixed gas containing at least one of F4 and Hat' is used, and the amount of H8 mixed in the mixed gas is 15
50% plasma etching method.
JP19949281A 1981-12-12 1981-12-12 Plasma etching method Granted JPS58100683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19949281A JPS58100683A (en) 1981-12-12 1981-12-12 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19949281A JPS58100683A (en) 1981-12-12 1981-12-12 Plasma etching method

Publications (2)

Publication Number Publication Date
JPS58100683A true JPS58100683A (en) 1983-06-15
JPH0121230B2 JPH0121230B2 (en) 1989-04-20

Family

ID=16408708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19949281A Granted JPS58100683A (en) 1981-12-12 1981-12-12 Plasma etching method

Country Status (1)

Country Link
JP (1) JPS58100683A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043829A (en) * 1983-08-19 1985-03-08 Anelva Corp Dry etching method
JPS60165725A (en) * 1984-02-08 1985-08-28 Toshiba Corp Dry etching method
JPS6126225A (en) * 1984-07-06 1986-02-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Reactively ion etching method
JPS6191928A (en) * 1984-10-11 1986-05-10 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6252932A (en) * 1985-08-27 1987-03-07 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Plasma etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154582A (en) * 1979-05-21 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching method
JPS5658972A (en) * 1979-10-16 1981-05-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method
JPS5681678A (en) * 1979-12-05 1981-07-03 Toshiba Corp Method and apparatus for plasma etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154582A (en) * 1979-05-21 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching method
JPS5658972A (en) * 1979-10-16 1981-05-22 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method
JPS5681678A (en) * 1979-12-05 1981-07-03 Toshiba Corp Method and apparatus for plasma etching

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043829A (en) * 1983-08-19 1985-03-08 Anelva Corp Dry etching method
JPS60165725A (en) * 1984-02-08 1985-08-28 Toshiba Corp Dry etching method
JPS6126225A (en) * 1984-07-06 1986-02-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Reactively ion etching method
JPS6191928A (en) * 1984-10-11 1986-05-10 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6252932A (en) * 1985-08-27 1987-03-07 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Plasma etching

Also Published As

Publication number Publication date
JPH0121230B2 (en) 1989-04-20

Similar Documents

Publication Publication Date Title
CA1172993A (en) Microwave plasma etching
KR970000417B1 (en) Dry etching method and dry etching device
US5310454A (en) Dry etching method
US6287978B1 (en) Method of etching a substrate
US5157000A (en) Method for dry etching openings in integrated circuit layers
KR100574141B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
US4465552A (en) Method of selectively etching silicon dioxide with SF6 /nitriding component gas
US20010000104A1 (en) Perforated plasma confinement ring in plasma reactors
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US4174251A (en) Method of selective gas etching on a silicon nitride layer
EP2159829A2 (en) Selective etching of silicon dioxide compositions
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
US20070197039A1 (en) Anisotropic etching method
JPH05102107A (en) Manufacture of semiconductor device
US5880037A (en) Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
KR102765856B1 (en) Dry etching method and method for manufacturing semiconductor devices
KR900003804B1 (en) Deep Trench Etching of Monocrystalline Silicon
US5017511A (en) Method for dry etching vias in integrated circuit layers
US7300881B2 (en) Plasma etching method
JPS58100683A (en) Plasma etching method
JPH04233731A (en) Soluble oxides for integrated circuits
US4554047A (en) Downstream apparatus and technique
KR100373460B1 (en) Dry etching process for the high Efficient SiC devices
JP3363782B2 (en) Highly selective oxide etching process for integrated circuit structures