JPH1197954A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH1197954A JPH1197954A JP9270337A JP27033797A JPH1197954A JP H1197954 A JPH1197954 A JP H1197954A JP 9270337 A JP9270337 A JP 9270337A JP 27033797 A JP27033797 A JP 27033797A JP H1197954 A JPH1197954 A JP H1197954A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- output
- terminal
- input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 44
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 16
- 230000014509 gene expression Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 映像出力用として３Ｖの電源電圧で動作可能
である増幅回路を提供する。 【解決手段】 増幅回路は、第１の入力端子１、第２の
入力端子２、第１の出力端子３、第２の出力端子４、第
１の出力端子３に電流を出力する第１のＧｍアンプ５、
第２の出力端子４に電流を出力する第２のＧｍアンプ６
を有する。また、抵抗値Ｒ１，Ｒ２の帰還抵抗９，１０
を設けて出力インピーダンスおよび入出力ゲインを一定
にする。映像信号は交流的に出力されて受信側で終端す
るので、第１の出力端子３に接続される容量カップリン
グ１１を介して出力される。また、映像信号にサグが発
生することを防止するために、容量カップリング後の映
像信号を第２の入力端子に帰還させる帰還回路を設け、
出力端子における周波数特性の低下を補正する。
である増幅回路を提供する。 【解決手段】 増幅回路は、第１の入力端子１、第２の
入力端子２、第１の出力端子３、第２の出力端子４、第
１の出力端子３に電流を出力する第１のＧｍアンプ５、
第２の出力端子４に電流を出力する第２のＧｍアンプ６
を有する。また、抵抗値Ｒ１，Ｒ２の帰還抵抗９，１０
を設けて出力インピーダンスおよび入出力ゲインを一定
にする。映像信号は交流的に出力されて受信側で終端す
るので、第１の出力端子３に接続される容量カップリン
グ１１を介して出力される。また、映像信号にサグが発
生することを防止するために、容量カップリング後の映
像信号を第２の入力端子に帰還させる帰還回路を設け、
出力端子における周波数特性の低下を補正する。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオカメラなど
に搭載され、映像信号などを特定の出力インピーダンス
で出力する増幅回路に関する。
に搭載され、映像信号などを特定の出力インピーダンス
で出力する増幅回路に関する。
【０００２】
【従来の技術】従来、映像信号を出力する増幅回路は、
出力インピーダンスを７５Ωに特定しているので、７５
Ω終端における信号の２倍の大きさの信号を低インピー
ダンス出力増幅回路で駆動し、７５Ωの抵抗を介して出
力していた。
出力インピーダンスを７５Ωに特定しているので、７５
Ω終端における信号の２倍の大きさの信号を低インピー
ダンス出力増幅回路で駆動し、７５Ωの抵抗を介して出
力していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の増幅回路では、振幅１Ｖｐｐの映像信号を出力する
場合、低インピーダンス出力増幅回路で２Ｖｐｐの信号
を出力する必要があり、低インピーダンス出力増幅回路
をバイポーラトランジスタのプッシュプル回路で構成し
た場合、電源電圧として最低４Ｖ程度が必要となる。
来の増幅回路では、振幅１Ｖｐｐの映像信号を出力する
場合、低インピーダンス出力増幅回路で２Ｖｐｐの信号
を出力する必要があり、低インピーダンス出力増幅回路
をバイポーラトランジスタのプッシュプル回路で構成し
た場合、電源電圧として最低４Ｖ程度が必要となる。
【０００４】また、低インピーダンス出力増幅回路をコ
レクタ出力で構成した場合、電源電圧を多少下げること
は可能であるが、それでも３Ｖ程度の電源電圧で動作さ
せることは難しい。
レクタ出力で構成した場合、電源電圧を多少下げること
は可能であるが、それでも３Ｖ程度の電源電圧で動作さ
せることは難しい。
【０００５】近年、携帯機器ではバッテリを長持ちさせ
るために電源電圧が低電圧化されており、ビデオカメラ
においても３Ｖ電源での動作が要求されるが、従来では
対応することができなかった。
るために電源電圧が低電圧化されており、ビデオカメラ
においても３Ｖ電源での動作が要求されるが、従来では
対応することができなかった。
【０００６】そこで、本発明は映像出力用として３Ｖの
電源電圧で動作可能である増幅回路を提供することを目
的とする。
電源電圧で動作可能である増幅回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載の増幅回路は、第１の入力
端子、第２の入力端子、第１の出力端子および第２の出
力端子を有し、前記第１の入力端子の電圧と前記第２の
入力端子の電圧との差電圧に比例した電流を前記第１の
出力端子から出力すると共に、前記差電圧に比例した電
流を前記第２の出力端子から出力する増幅回路におい
て、前記第２の出力端子と前記第２の入力端子とが接続
されていることを特徴とする。
に、本発明の請求項１に記載の増幅回路は、第１の入力
端子、第２の入力端子、第１の出力端子および第２の出
力端子を有し、前記第１の入力端子の電圧と前記第２の
入力端子の電圧との差電圧に比例した電流を前記第１の
出力端子から出力すると共に、前記差電圧に比例した電
流を前記第２の出力端子から出力する増幅回路におい
て、前記第２の出力端子と前記第２の入力端子とが接続
されていることを特徴とする。
【０００８】請求項２に記載の増幅回路では、請求項１
に係る増幅回路において前記第１の出力端子から出力さ
れる電流は、前記第２の出力端子から出力される電流に
対し、数十倍から数百倍大きいことを特徴とする。
に係る増幅回路において前記第１の出力端子から出力さ
れる電流は、前記第２の出力端子から出力される電流に
対し、数十倍から数百倍大きいことを特徴とする。
【０００９】請求項３に記載の増幅回路は、請求項１に
係る増幅回路においてバンドギャップ電圧を生成するバ
ンドギャップ回路と、前記バンドギャップ電圧が入力さ
れるＰＮ接合および外部抵抗が直列に接続され、絶対温
度に比例する電流を生成する電流生成回路と、該生成さ
れた電流に比例した電流を駆動電流とする差動入力回路
とを備え、コンダクタンスが温度変化しないように構成
されたことを特徴とする。
係る増幅回路においてバンドギャップ電圧を生成するバ
ンドギャップ回路と、前記バンドギャップ電圧が入力さ
れるＰＮ接合および外部抵抗が直列に接続され、絶対温
度に比例する電流を生成する電流生成回路と、該生成さ
れた電流に比例した電流を駆動電流とする差動入力回路
とを備え、コンダクタンスが温度変化しないように構成
されたことを特徴とする。
【００１０】請求項４に記載の増幅回路は、請求項１に
係る増幅回路において前記第１の出力端子および前記第
２の出力端子間に第１の抵抗を接続し、前記第２の出力
端子および接地間に第２の抵抗を接続し、前記第１の入
力端子に信号を入力して前記第１の出力端子から信号が
出力されることを特徴とする。
係る増幅回路において前記第１の出力端子および前記第
２の出力端子間に第１の抵抗を接続し、前記第２の出力
端子および接地間に第２の抵抗を接続し、前記第１の入
力端子に信号を入力して前記第１の出力端子から信号が
出力されることを特徴とする。
【００１１】請求項５に記載の増幅回路は、請求項１に
係る増幅回路において前記第１の出力端子および前記第
２の出力端子間に第１の抵抗を接続し、前記第２の出力
端子および接地間に第２の抵抗を接続し、前記第１の出
力端子と第１のコンデンサの一端子を接続し、該第１の
コンデンサの他端子と前記第２の出力端子との間に、第
２のコンデンサもしくは第２のコンデンサと第３の抵抗
を直列に接続し、前記第２の出力端子および前記接地間
に第３のコンデンサと第４の抵抗を直列に接続し、前記
第１の入力端子に信号を入力して前記第１のコンデンサ
の他端子から信号が出力されることを特徴とする。
係る増幅回路において前記第１の出力端子および前記第
２の出力端子間に第１の抵抗を接続し、前記第２の出力
端子および接地間に第２の抵抗を接続し、前記第１の出
力端子と第１のコンデンサの一端子を接続し、該第１の
コンデンサの他端子と前記第２の出力端子との間に、第
２のコンデンサもしくは第２のコンデンサと第３の抵抗
を直列に接続し、前記第２の出力端子および前記接地間
に第３のコンデンサと第４の抵抗を直列に接続し、前記
第１の入力端子に信号を入力して前記第１のコンデンサ
の他端子から信号が出力されることを特徴とする。
【００１２】請求項６に記載の増幅回路は、請求項１に
係る増幅回路において前記第１の出力端子および前記第
２の出力端子間に第１の抵抗を接続し、前記第２の出力
端子および接地間に第２の抵抗を接続し、前記第１の出
力端子と第１のコンデンサの一端子を接続し、該第１の
コンデンサの他端子と前記接地間に第３の抵抗を複数接
続し、該第３の抵抗間の接続点と前記第２の出力端子と
の間に、第２のコンデンサもしくは第２のコンデンサと
第４の抵抗を直列に接続し、前記第２の出力端子および
前記接地間に第３のコンデンサと第５の抵抗を直列に接
続し、前記第１の入力端子に信号を入力して前記第１の
コンデンサの他端子から信号が出力されることを特徴と
する。
係る増幅回路において前記第１の出力端子および前記第
２の出力端子間に第１の抵抗を接続し、前記第２の出力
端子および接地間に第２の抵抗を接続し、前記第１の出
力端子と第１のコンデンサの一端子を接続し、該第１の
コンデンサの他端子と前記接地間に第３の抵抗を複数接
続し、該第３の抵抗間の接続点と前記第２の出力端子と
の間に、第２のコンデンサもしくは第２のコンデンサと
第４の抵抗を直列に接続し、前記第２の出力端子および
前記接地間に第３のコンデンサと第５の抵抗を直列に接
続し、前記第１の入力端子に信号を入力して前記第１の
コンデンサの他端子から信号が出力されることを特徴と
する。
【００１３】
【発明の実施の形態】本発明の増幅回路の実施の形態に
ついて説明する。図１は実施の形態における増幅回路の
基本的構成を示す図である。図において、１は第１の入
力端子、２は第２の入力端子、３は第１の出力端子、４
は第２の出力端子、５は第１の出力端子３に電流を出力
する第１のＧｍアンプ、６は第２の出力端子４に電流を
出力する第２のＧｍアンプである。
ついて説明する。図１は実施の形態における増幅回路の
基本的構成を示す図である。図において、１は第１の入
力端子、２は第２の入力端子、３は第１の出力端子、４
は第２の出力端子、５は第１の出力端子３に電流を出力
する第１のＧｍアンプ、６は第２の出力端子４に電流を
出力する第２のＧｍアンプである。
【００１４】図２は入出力ゲインを決定する際に入力に
信号源が接続された増幅回路の構成を示す図である。図
において、７は入力信号源、８は終端抵抗、９、１０は
帰還抵抗である。ここで、第１のＧｍアンプ５および第
２のＧｍアンプ６のコンダクタンス（Ｇｍ）をそれぞれ
Ｇｍ１、Ｇｍ２とし、終端抵抗８および帰還抵抗９，１
０の抵抗値をそれぞれＲおよびＲ１，Ｒ２とする。ま
た、入力信号をｖｉｎとし、第１の出力端子３および第
２の出力端子４の電圧をそれぞれｖ１，ｖ２とすると、
第１の出力端子３および第２の出力端子４におけるキル
ヒホッフの第１法則により、数式（１）、（２）が得ら
れる。
信号源が接続された増幅回路の構成を示す図である。図
において、７は入力信号源、８は終端抵抗、９、１０は
帰還抵抗である。ここで、第１のＧｍアンプ５および第
２のＧｍアンプ６のコンダクタンス（Ｇｍ）をそれぞれ
Ｇｍ１、Ｇｍ２とし、終端抵抗８および帰還抵抗９，１
０の抵抗値をそれぞれＲおよびＲ１，Ｒ２とする。ま
た、入力信号をｖｉｎとし、第１の出力端子３および第
２の出力端子４の電圧をそれぞれｖ１，ｖ２とすると、
第１の出力端子３および第２の出力端子４におけるキル
ヒホッフの第１法則により、数式（１）、（２）が得ら
れる。
【００１５】 Ｇｍ１（ｖｉｎ−ｖ２）−ｖ１／Ｒ−（ｖ１−ｖ２）／Ｒ１＝０ ……… （１） Ｇｍ２（ｖｉｎ−ｖ２）−ｖ２／Ｒ２＋（ｖ１−ｖ２）／Ｒ１＝０ ……… （２） 数式（１）、（２）よりｖ１をｖｉｎで表すと、数式
（３）となる。
（３）となる。
【００１６】 ｖ１＝Ｒ（Ｒ１Ｇｍ１＋Ｒ２Ｇｍ１＋Ｒ２Ｇｍ２）／（Ｒ（１＋Ｒ２Ｇｍ１ ＋Ｒ２Ｇｍ２）＋Ｒ１＋Ｒ２＋Ｒ１Ｒ２Ｇｍ２）・ｖｉｎ ……… （３） これにより、Ｒ，Ｒ１，Ｒ２，Ｇｍ１，Ｇｍ２の値をそ
れぞれ決めることで、入出力ゲインが決定される。
れぞれ決めることで、入出力ゲインが決定される。
【００１７】図３は出力インピーダンスを決定する際に
出力に信号源が接続された増幅回路の構成を示す図であ
る。出力インピーダンスを計算する際、前回と同様に第
１の出力端子３および第２の出力端子４におけるキルヒ
ホッフの第１法則により、数式（４）、（５）を得る。
出力に信号源が接続された増幅回路の構成を示す図であ
る。出力インピーダンスを計算する際、前回と同様に第
１の出力端子３および第２の出力端子４におけるキルヒ
ホッフの第１法則により、数式（４）、（５）を得る。
【００１８】 （ｖ１−ｖｉｎ）／Ｒ＋Ｇｍ１ｖ２＋（ｖ１−ｖ２）／Ｒ１＝０ ……… （４） ｖ２／Ｒ２＋Ｇｍ２ｖ２−（ｖ１−ｖ２）／Ｒ１＝０ ……… （５） 数式（４）、（５）よりｖ１をｖｉｎで表すと、数式
（６）となる。
（６）となる。
【００１９】 ｖ１＝（Ｒ１＋Ｒ２＋Ｒ１Ｒ２Ｇｍ２）／（Ｒ１＋Ｒ２＋Ｒ１Ｒ２Ｇｍ２＋ １＋Ｒ２Ｇｍ１＋Ｒ２Ｇｍ２）・ｖｉｎ ……… （６） ここで、第１の出力端子３から回路側を見た出力インピ
ーダンスをＺとすると、数（６）は数式（７）となり、
出力インピーダンスＺは数式（８）で示される。
ーダンスをＺとすると、数（６）は数式（７）となり、
出力インピーダンスＺは数式（８）で示される。
【００２０】 ｖ１＝（Ｚ／（Ｚ＋Ｒ））ｖｉｎ ……… （７） Ｚ＝（Ｒ１＋Ｒ２＋Ｒ１Ｒ２Ｇｍ２）／（１＋Ｒ２（Ｇｍ１＋Ｇｍ２）） ……… （８） 以上示したように、抵抗値Ｒ１・Ｒとして精度のよい外
部抵抗を用い、Ｇｍ１，Ｇｍ２の精度を良くすること
で、終端抵抗Ｒで受けた際の出力インピーダンスと入出
力ゲインが一定である増幅回路を実現することが可能と
なる。
部抵抗を用い、Ｇｍ１，Ｇｍ２の精度を良くすること
で、終端抵抗Ｒで受けた際の出力インピーダンスと入出
力ゲインが一定である増幅回路を実現することが可能と
なる。
【００２１】したがって、出力インピーダンスが７５Ω
になるように、帰還をかけて終端時の出力レベル調整す
ることにより３Ｖ電源で動作可能な増幅回路を構成する
ことができる。
になるように、帰還をかけて終端時の出力レベル調整す
ることにより３Ｖ電源で動作可能な増幅回路を構成する
ことができる。
【００２２】つぎに、増幅回路のサグ補正について説明
する。映像信号は交流的に出力され、受信側で終端する
ので、通常、容量カップリング（コンデンサ）を介して
出力される。図４は容量カップリングを介して出力され
る増幅回路の構成を示す図である。
する。映像信号は交流的に出力され、受信側で終端する
ので、通常、容量カップリング（コンデンサ）を介して
出力される。図４は容量カップリングを介して出力され
る増幅回路の構成を示す図である。
【００２３】容量カップリング１１を介して終端される
場合、映像信号の低周波数側ではＲＣの時定数で周波数
特性が低下するので、映像信号にサグが発生し、画面内
で輝度ムラが生じてしまう。
場合、映像信号の低周波数側ではＲＣの時定数で周波数
特性が低下するので、映像信号にサグが発生し、画面内
で輝度ムラが生じてしまう。
【００２４】これを防止するためには、容量カップリン
グ後の映像信号を第２の入力端子に帰還させ、出力端子
における周波数特性の低下を補正することが必要とな
る。
グ後の映像信号を第２の入力端子に帰還させ、出力端子
における周波数特性の低下を補正することが必要とな
る。
【００２５】図５は容量カップリング後の映像信号を第
２の入力端子に帰還させる帰還回路が設けられた増幅回
路の構成を示す図である。図６は図５と同様に容量カッ
プリング後の映像信号を第２の入力端子に帰還させる帰
還回路が設けられた増幅回路の構成を示す図である。図
５の帰還回路では終端抵抗がないときの安定性が良く、
図６の帰還回路では周波数特性が良い。図７は図５ある
いは図６の増幅回路における各部の信号波形を示すタイ
ミングチャートである。
２の入力端子に帰還させる帰還回路が設けられた増幅回
路の構成を示す図である。図６は図５と同様に容量カッ
プリング後の映像信号を第２の入力端子に帰還させる帰
還回路が設けられた増幅回路の構成を示す図である。図
５の帰還回路では終端抵抗がないときの安定性が良く、
図６の帰還回路では周波数特性が良い。図７は図５ある
いは図６の増幅回路における各部の信号波形を示すタイ
ミングチャートである。
【００２６】尚、図５では容量カップリング１１の出力
側端子および第２の出力端子間に抵抗およびコンデンサ
が直列に接続されているが、コンデンサだけを接続して
もよい。図６では容量カップリング１１の出力側端子お
よび接地間に直列に接続された２つの抵抗の接続点と第
２の出力端子との間に、抵抗およびコンデンサが直列に
接続されているが、コンデンサだけを接続してもよい。
側端子および第２の出力端子間に抵抗およびコンデンサ
が直列に接続されているが、コンデンサだけを接続して
もよい。図６では容量カップリング１１の出力側端子お
よび接地間に直列に接続された２つの抵抗の接続点と第
２の出力端子との間に、抵抗およびコンデンサが直列に
接続されているが、コンデンサだけを接続してもよい。
【００２７】図８は図１の増幅回路の構成を具体的に示
す図である。この増幅回路は、バンドギャップ（Ｂａｎ
ｄｇａｐ）回路１２を有し、Ｂａｎｄｇａｐ回路１２で
発生したＢａｎｄｇａｐ電圧をＮＰＮトランジスタ（Ｔ
ｒ）１３のベースに入力し、そのエミッタおよび接地
（ＧＮＤ）間に外付抵抗１４を接続した構成を有する。
す図である。この増幅回路は、バンドギャップ（Ｂａｎ
ｄｇａｐ）回路１２を有し、Ｂａｎｄｇａｐ回路１２で
発生したＢａｎｄｇａｐ電圧をＮＰＮトランジスタ（Ｔ
ｒ）１３のベースに入力し、そのエミッタおよび接地
（ＧＮＤ）間に外付抵抗１４を接続した構成を有する。
【００２８】ここで、Ｂａｎｄｇａｐ回路１２について
説明する。図９はＢａｎｄｇａｐ回路１２の動作原理を
示す図である。Ｂａｎｄｇａｐ回路はシリコンのバンド
ギャップ（Ｂａｎｄｇａｐ）電圧（約１．２Ｖ）を出力
する回路であり、温度により変動しない特性を有する。
具体的にはサイズの違う２つのトランジスタ（１：Ｎ）
のうちＮ倍のサイズのエミッタに抵抗Ｒａを付け、同じ
ベース電位を与えて同じコレクタ電流が流れるようにす
る。このとき流れるコレクタ電流ｉは数式（９）で示す
値となる。Ｔは絶対温度てあり、ｋはボルツマン定数、
ｑは電荷である。
説明する。図９はＢａｎｄｇａｐ回路１２の動作原理を
示す図である。Ｂａｎｄｇａｐ回路はシリコンのバンド
ギャップ（Ｂａｎｄｇａｐ）電圧（約１．２Ｖ）を出力
する回路であり、温度により変動しない特性を有する。
具体的にはサイズの違う２つのトランジスタ（１：Ｎ）
のうちＮ倍のサイズのエミッタに抵抗Ｒａを付け、同じ
ベース電位を与えて同じコレクタ電流が流れるようにす
る。このとき流れるコレクタ電流ｉは数式（９）で示す
値となる。Ｔは絶対温度てあり、ｋはボルツマン定数、
ｑは電荷である。
【００２９】 ｉ＝ｋＴ・ｌｎＮ／（Ｒａ・ｑ） ……… （９） ここで、このコレクタ電流ｉを抵抗Ｒｂに流し、その両
端電圧をベースエミッタ間電圧Ｖｂｅに加算してＢａｎ
ｄｇａｐ電圧になるようにすると、数式（１０）に示す
ように温度で変動しない電圧Ｖbandgapが得られる。
端電圧をベースエミッタ間電圧Ｖｂｅに加算してＢａｎ
ｄｇａｐ電圧になるようにすると、数式（１０）に示す
ように温度で変動しない電圧Ｖbandgapが得られる。
【００３０】 Ｖbandgap＝Ｖｂｅ＋（Ｒｂ／Ｒａ）・（ｋ・ｌｎＮ／ｑ）・Ｔ ……… （１０） 数式（１０）より、Ｂａｎｄｇａｐ電圧Ｖbandgapから
ベースエミッタ間電圧Ｖｂｅを引いた電圧は絶対温度Ｔ
に比例することが分かる。この電圧を抵抗Ｒで電流変換
すると、その電流は絶対温度Ｔに比例する。
ベースエミッタ間電圧Ｖｂｅを引いた電圧は絶対温度Ｔ
に比例することが分かる。この電圧を抵抗Ｒで電流変換
すると、その電流は絶対温度Ｔに比例する。
【００３１】また、差動入力回路に電流Ｉを流したとき
のコンダクタンスｇｍは数式（１１）に示すようにな
る。
のコンダクタンスｇｍは数式（１１）に示すようにな
る。
【００３２】 ｇｍ＝ｑ・Ｉ／（ｋ・Ｔ） ……… （１１） したがって、絶対温度Ｔに比例した電流を差動入力回路
に流すことにより温度に依らないコンダクタンスｇｍを
作ることができる。
に流すことにより温度に依らないコンダクタンスｇｍを
作ることができる。
【００３３】このように、図８のＮＰＮトランジスタ
（Ｔｒ）１３のコレクタ電流は絶対温度に比例すること
となる。そして、ＮＰＮトランジスタ１３のコレクタ電
流をミラーしてエミッタ接続差動入力回路１５，１６に
流すことにより、エミッタ接続差動入力回路１５，１６
は温度に依存しない特性のコンダクタンス（Ｇｍ）を有
することになる。
（Ｔｒ）１３のコレクタ電流は絶対温度に比例すること
となる。そして、ＮＰＮトランジスタ１３のコレクタ電
流をミラーしてエミッタ接続差動入力回路１５，１６に
流すことにより、エミッタ接続差動入力回路１５，１６
は温度に依存しない特性のコンダクタンス（Ｇｍ）を有
することになる。
【００３４】さらに、エミッタ接続差動入力回路１５，
１６の出力電流は、トランジスタ１７，１８でミラーさ
れて第２の出力端子４に出力され、トランジスタ１９，
２０でミラーされて第１の出力端子３に出力される。
１６の出力電流は、トランジスタ１７，１８でミラーさ
れて第２の出力端子４に出力され、トランジスタ１９，
２０でミラーされて第１の出力端子３に出力される。
【００３５】サグ補正を伴う増幅回路では、部品コスト
およびサイズの観点から帰還回路のコンデンサは小さい
方が良く、そのためには帰還回路に使用する抵抗は大き
い方がよい。一方、図３から求めた出力インピーダンス
を小さくするにはＧｍ１＞＞Ｇｍ２とすればよく、この
とき、Ｚ≒Ｒ１（Ｇｍ２／Ｇｍ１）となる。
およびサイズの観点から帰還回路のコンデンサは小さい
方が良く、そのためには帰還回路に使用する抵抗は大き
い方がよい。一方、図３から求めた出力インピーダンス
を小さくするにはＧｍ１＞＞Ｇｍ２とすればよく、この
とき、Ｚ≒Ｒ１（Ｇｍ２／Ｇｍ１）となる。
【００３６】例えば、Ｒ１を数１０ＫΩにした場合、Ｚ
を７５ΩにするにはＧｍ１とＧｍ２の比率は約１００倍
程度に設定すればよい。一方、ミラーの精度や消費電流
を考慮すると、Ｇｍ１とＧｍ２の比率は数十倍から数百
倍に設定することが妥当である。この場合、第１の出力
端子から出力される電流は、第２の出力端子から出力さ
れる電流に対して数十倍から数百倍大きくなる。
を７５ΩにするにはＧｍ１とＧｍ２の比率は約１００倍
程度に設定すればよい。一方、ミラーの精度や消費電流
を考慮すると、Ｇｍ１とＧｍ２の比率は数十倍から数百
倍に設定することが妥当である。この場合、第１の出力
端子から出力される電流は、第２の出力端子から出力さ
れる電流に対して数十倍から数百倍大きくなる。
【００３７】このように、本実施形態の増幅回路では、
出力インピーダンスが７５Ωになるように帰還をかけて
終端時の出力レベルを調整することができるので、第１
の出力端子の信号振幅が１Ｖｐｐである場合、３Ｖ電源
での動作が可能である。
出力インピーダンスが７５Ωになるように帰還をかけて
終端時の出力レベルを調整することができるので、第１
の出力端子の信号振幅が１Ｖｐｐである場合、３Ｖ電源
での動作が可能である。
【００３８】
【発明の効果】本発明の請求項１に記載の増幅回路によ
れば、第１の入力端子、第２の入力端子、第１の出力端
子および第２の出力端子を有し、前記第１の入力端子の
電圧と前記第２の入力端子の電圧との差電圧に比例した
電流を前記第１の出力端子から出力すると共に、前記差
電圧に比例した電流を前記第２の出力端子から出力する
増幅回路において、前記第２の出力端子と前記第２の入
力端子とが接続されているので、適当な帰還回路を設け
ることにより第２の出力端子は第１の出力端子の出力イ
ンピーダンスを一定に保つように動作し、第１の出力端
子は特定の出力インピーダンスを持った出力端子として
動作する。したがって、出力インピーダンスが７５Ωに
なるように帰還をかけて終端時の出力レベルを調整する
ことができ、第１の出力端子の信号振幅が１Ｖｐｐであ
る場合、従来の映像出力増幅器の出力振幅２Ｖｐｐと異
なり、３Ｖ電源での動作が可能となる。これにより、電
源電圧３Ｖで動作可能である映像出力用の増幅回路を提
供することができる。このように、ビデオカメラなどの
携帯機器で電源電圧を３Ｖとすることができ、３Ｖと５
Ｖの両方の電源を有する場合と比べ、電源構成の簡略化
によるコストダウンやバッテリ持ち時間の長時間化など
の性能向上が達成される。
れば、第１の入力端子、第２の入力端子、第１の出力端
子および第２の出力端子を有し、前記第１の入力端子の
電圧と前記第２の入力端子の電圧との差電圧に比例した
電流を前記第１の出力端子から出力すると共に、前記差
電圧に比例した電流を前記第２の出力端子から出力する
増幅回路において、前記第２の出力端子と前記第２の入
力端子とが接続されているので、適当な帰還回路を設け
ることにより第２の出力端子は第１の出力端子の出力イ
ンピーダンスを一定に保つように動作し、第１の出力端
子は特定の出力インピーダンスを持った出力端子として
動作する。したがって、出力インピーダンスが７５Ωに
なるように帰還をかけて終端時の出力レベルを調整する
ことができ、第１の出力端子の信号振幅が１Ｖｐｐであ
る場合、従来の映像出力増幅器の出力振幅２Ｖｐｐと異
なり、３Ｖ電源での動作が可能となる。これにより、電
源電圧３Ｖで動作可能である映像出力用の増幅回路を提
供することができる。このように、ビデオカメラなどの
携帯機器で電源電圧を３Ｖとすることができ、３Ｖと５
Ｖの両方の電源を有する場合と比べ、電源構成の簡略化
によるコストダウンやバッテリ持ち時間の長時間化など
の性能向上が達成される。
【００３９】請求項２に記載の増幅回路によれば、前記
第１の出力端子から出力される電流は、前記第２の出力
端子から出力される電流に対し、数十倍から数百倍大き
いので、出力インピーダンスを小さくすることができ
る。
第１の出力端子から出力される電流は、前記第２の出力
端子から出力される電流に対し、数十倍から数百倍大き
いので、出力インピーダンスを小さくすることができ
る。
【００４０】請求項３に記載の増幅回路によれば、バン
ドギャップ電圧を生成するバンドギャップ回路と、前記
バンドギャップ電圧が入力されるＰＮ接合および外部抵
抗が直列に接続され、絶対温度に比例する電流を生成す
る電流生成回路と、該生成された電流に比例した電流を
駆動電流とする差動入力回路とを備え、コンダクタンス
が温度変化しないように構成されたので、温度安定性に
優れた増幅回路を提供できる。
ドギャップ電圧を生成するバンドギャップ回路と、前記
バンドギャップ電圧が入力されるＰＮ接合および外部抵
抗が直列に接続され、絶対温度に比例する電流を生成す
る電流生成回路と、該生成された電流に比例した電流を
駆動電流とする差動入力回路とを備え、コンダクタンス
が温度変化しないように構成されたので、温度安定性に
優れた増幅回路を提供できる。
【００４１】請求項４に記載の増幅回路によれば、前記
第１の出力端子および前記第２の出力端子間に第１の抵
抗を接続し、前記第２の出力端子および接地間に第２の
抵抗を接続し、前記第１の入力端子に信号を入力して前
記第１の出力端子から信号が出力されるので、出力イン
ピーダンスおよび入出力ゲインを一定にすることができ
る。
第１の出力端子および前記第２の出力端子間に第１の抵
抗を接続し、前記第２の出力端子および接地間に第２の
抵抗を接続し、前記第１の入力端子に信号を入力して前
記第１の出力端子から信号が出力されるので、出力イン
ピーダンスおよび入出力ゲインを一定にすることができ
る。
【００４２】請求項５に記載の増幅回路によれば、前記
第１の出力端子および前記第２の出力端子間に第１の抵
抗を接続し、前記第２の出力端子および接地間に第２の
抵抗を接続し、前記第１の出力端子と第１のコンデンサ
の一端子を接続し、該第１のコンデンサの他端子と前記
第２の出力端子との間に、第２のコンデンサもしくは第
２のコンデンサと第３の抵抗を直列に接続し、前記第２
の出力端子および前記接地間に第３のコンデンサと第４
の抵抗を直列に接続し、前記第１の入力端子に信号を入
力して前記第１のコンデンサの他端子から信号が出力さ
れるので、その周波数特性の低下を補正できるため、映
像信号にサグが発生することを防止し、また終端抵抗が
ないときの安定性を良好にすることができる。
第１の出力端子および前記第２の出力端子間に第１の抵
抗を接続し、前記第２の出力端子および接地間に第２の
抵抗を接続し、前記第１の出力端子と第１のコンデンサ
の一端子を接続し、該第１のコンデンサの他端子と前記
第２の出力端子との間に、第２のコンデンサもしくは第
２のコンデンサと第３の抵抗を直列に接続し、前記第２
の出力端子および前記接地間に第３のコンデンサと第４
の抵抗を直列に接続し、前記第１の入力端子に信号を入
力して前記第１のコンデンサの他端子から信号が出力さ
れるので、その周波数特性の低下を補正できるため、映
像信号にサグが発生することを防止し、また終端抵抗が
ないときの安定性を良好にすることができる。
【００４３】請求項６に記載の増幅回路によれば、前記
第１の出力端子および前記第２の出力端子間に第１の抵
抗を接続し、前記第２の出力端子および接地間に第２の
抵抗を接続し、前記第１の出力端子と第１のコンデンサ
の一端子を接続し、該第１のコンデンサの他端子と前記
接地間に第３の抵抗を複数接続し、該第３の抵抗間の接
続点と前記第２の出力端子との間に、第２のコンデンサ
もしくは第２のコンデンサと第４の抵抗を直列に接続
し、前記第２の出力端子および前記接地間に第３のコン
デンサと第５の抵抗を直列に接続し、前記第１の入力端
子に信号を入力して前記第１のコンデンサの他端子から
信号が出力されるので、請求項５と同様にその周波数特
性の低下を補正できるため、映像信号にサグが発生する
ことを防止し、また周波数特性を良好にすることができ
る。
第１の出力端子および前記第２の出力端子間に第１の抵
抗を接続し、前記第２の出力端子および接地間に第２の
抵抗を接続し、前記第１の出力端子と第１のコンデンサ
の一端子を接続し、該第１のコンデンサの他端子と前記
接地間に第３の抵抗を複数接続し、該第３の抵抗間の接
続点と前記第２の出力端子との間に、第２のコンデンサ
もしくは第２のコンデンサと第４の抵抗を直列に接続
し、前記第２の出力端子および前記接地間に第３のコン
デンサと第５の抵抗を直列に接続し、前記第１の入力端
子に信号を入力して前記第１のコンデンサの他端子から
信号が出力されるので、請求項５と同様にその周波数特
性の低下を補正できるため、映像信号にサグが発生する
ことを防止し、また周波数特性を良好にすることができ
る。
【図１】実施の形態における増幅回路の基本的構成を示
す図である。
す図である。
【図２】入出力ゲインを決定する際に入力に信号源が接
続された増幅回路の構成を示す図である。
続された増幅回路の構成を示す図である。
【図３】出力インピーダンスを決定する際に出力に信号
源が接続された増幅回路の構成を示す図である。
源が接続された増幅回路の構成を示す図である。
【図４】容量カップリングを介して出力される増幅回路
の構成を示す図である。
の構成を示す図である。
【図５】容量カップリング後の映像信号を第２の入力端
子に帰還させる帰還回路が設けられた増幅回路の構成を
示す図である。
子に帰還させる帰還回路が設けられた増幅回路の構成を
示す図である。
【図６】図５と同様に容量カップリング後の映像信号を
第２の入力端子に帰還させる帰還回路が設けられた増幅
回路の構成を示す図である。
第２の入力端子に帰還させる帰還回路が設けられた増幅
回路の構成を示す図である。
【図７】図５あるいは図６の増幅回路における各部の信
号波形を示すタイミングチャートである。
号波形を示すタイミングチャートである。
【図８】図１の増幅回路の構成を具体的に示す図であ
る。
る。
【図９】Ｂａｎｄｇａｐ回路１２の動作原理を示す図で
ある。
ある。
１ 第１の入力端子 ２ 第２の入力端子 ３ 第１の出力端子 ４ 第２の出力端子 ５ 第１のＧｍアンプ ６ 第２のＧｍアンプ ９、１０ 帰還抵抗 １１ 容量カップリング
Claims (6)
- 【請求項１】 第１の入力端子、第２の入力端子、第１
の出力端子および第２の出力端子を有し、 前記第１の入力端子の電圧と前記第２の入力端子の電圧
との差電圧に比例した電流を前記第１の出力端子から出
力すると共に、 前記差電圧に比例した電流を前記第２の出力端子から出
力する増幅回路において、 前記第２の出力端子と前記第２の入力端子とが接続され
ていることを特徴とする増幅回路。 - 【請求項２】 前記第１の出力端子から出力される電流
は、前記第２の出力端子から出力される電流に対し、数
十倍から数百倍大きいことを特徴とする請求項１記載の
増幅回路。 - 【請求項３】 バンドギャップ電圧を生成するバンドギ
ャップ回路と、 前記バンドギャップ電圧が入力されるＰＮ接合および外
部抵抗が直列に接続され、絶対温度に比例する電流を生
成する電流生成回路と、 該生成された電流に比例した電流を駆動電流とする差動
入力回路とを備え、 コンダクタンスが温度変化しないように構成されたこと
を特徴とする請求項１記載の増幅回路。 - 【請求項４】 前記第１の出力端子および前記第２の出
力端子間に第１の抵抗を接続し、 前記第２の出力端子および接地間に第２の抵抗を接続
し、 前記第１の入力端子に信号を入力して前記第１の出力端
子から信号が出力されることを特徴とする請求項１記載
の増幅回路。 - 【請求項５】 前記第１の出力端子および前記第２の出
力端子間に第１の抵抗を接続し、 前記第２の出力端子および接地間に第２の抵抗を接続
し、 前記第１の出力端子と第１のコンデンサの一端子を接続
し、 該第１のコンデンサの他端子と前記第２の出力端子との
間に、第２のコンデンサもしくは第２のコンデンサと第
３の抵抗を直列に接続し、 前記第２の出力端子および前記接地間に第３のコンデン
サと第４の抵抗を直列に接続し、 前記第１の入力端子に信号を入力して前記第１のコンデ
ンサの他端子から信号が出力されることを特徴とする請
求項１記載の増幅回路。 - 【請求項６】 前記第１の出力端子および前記第２の出
力端子間に第１の抵抗を接続し、 前記第２の出力端子および接地間に第２の抵抗を接続
し、 前記第１の出力端子と第１のコンデンサの一端子を接続
し、 該第１のコンデンサの他端子と前記接地間に第３の抵抗
を複数接続し、 該第３の抵抗間の接続点と前記第２の出力端子との間
に、第２のコンデンサもしくは第２のコンデンサと第４
の抵抗を直列に接続し、 前記第２の出力端子および前記接地間に第３のコンデン
サと第５の抵抗を直列に接続し、 前記第１の入力端子に信号を入力して前記第１のコンデ
ンサの他端子から信号が出力されることを特徴とする請
求項１記載の増幅回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9270337A JPH1197954A (ja) | 1997-09-18 | 1997-09-18 | 増幅回路 |
| US09/150,564 US6091294A (en) | 1997-09-18 | 1998-09-10 | Amplifier circuit |
| DE69822389T DE69822389T2 (de) | 1997-09-18 | 1998-09-17 | Verstärkerschaltung |
| EP98117672A EP0903847B1 (en) | 1997-09-18 | 1998-09-17 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9270337A JPH1197954A (ja) | 1997-09-18 | 1997-09-18 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197954A true JPH1197954A (ja) | 1999-04-09 |
Family
ID=17484856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9270337A Pending JPH1197954A (ja) | 1997-09-18 | 1997-09-18 | 増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6091294A (ja) |
| EP (1) | EP0903847B1 (ja) |
| JP (1) | JPH1197954A (ja) |
| DE (1) | DE69822389T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100921515B1 (ko) | 2006-12-05 | 2009-10-15 | 한국전자통신연구원 | 간략화된 ｎａｕｔａ 연산 상호 컨덕턴스 증폭기 |
| US7763389B2 (en) | 2007-01-25 | 2010-07-27 | Toyota Jidosha Kabushiki Kaisha | Fuel cell manufacturing device and fuel cell |
| KR100998783B1 (ko) | 2002-10-16 | 2010-12-06 | 로무 가부시키가이샤 | 버퍼 회로 및 드라이버 ｉｃ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6466089B2 (en) * | 2000-10-11 | 2002-10-15 | Texas Instruments Incorporated | Control circuit for increasing the output inpedance of a transconductor |
| US6937099B2 (en) * | 2003-12-04 | 2005-08-30 | Analog Devices, Inc. | Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage reference |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1204617A (en) * | 1968-04-10 | 1970-09-09 | Cossor Ltd A C | Circuit providing a floating output |
| US4929909A (en) * | 1989-03-27 | 1990-05-29 | Analog Devices, Inc. | Differential amplifier with gain compensation |
| US5027081A (en) * | 1990-05-03 | 1991-06-25 | Motorola, Inc. | High gain differential-to-single ended amplifier having a tee network feedback loop |
| TW239239B (ja) * | 1993-07-14 | 1995-01-21 | Philips Electronics Nv |
-
1997
- 1997-09-18 JP JP9270337A patent/JPH1197954A/ja active Pending
-
1998
- 1998-09-10 US US09/150,564 patent/US6091294A/en not_active Expired - Lifetime
- 1998-09-17 DE DE69822389T patent/DE69822389T2/de not_active Expired - Lifetime
- 1998-09-17 EP EP98117672A patent/EP0903847B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100998783B1 (ko) | 2002-10-16 | 2010-12-06 | 로무 가부시키가이샤 | 버퍼 회로 및 드라이버 ｉｃ |
| KR100921515B1 (ko) | 2006-12-05 | 2009-10-15 | 한국전자통신연구원 | 간략화된 ｎａｕｔａ 연산 상호 컨덕턴스 증폭기 |
| US7763389B2 (en) | 2007-01-25 | 2010-07-27 | Toyota Jidosha Kabushiki Kaisha | Fuel cell manufacturing device and fuel cell |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0903847B1 (en) | 2004-03-17 |
| EP0903847A1 (en) | 1999-03-24 |
| DE69822389T2 (de) | 2005-03-10 |
| US6091294A (en) | 2000-07-18 |
| DE69822389D1 (de) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPH1197954A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH027552B2 (ja) | ||
| JP3131378B2 (ja) | 映像信号クランプ回路 | |
| KR100375386B1 (ko) | 집적회로의웨이퍼단계온도보상 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPS5961206A (ja) | 差動増幅装置 | |
| JP2979643B2 (ja) | 垂直偏向回路 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH07202593A (ja) | 電圧電流変換回路 | |
| JP3509167B2 (ja) | カレントミラー装置 | |
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JPH0532872Y2 (ja) | ||
| JP2581388B2 (ja) | データ反転回路 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JPH0122288Y2 (ja) | ||
| JPH077894B2 (ja) | 電圧制御増幅器 | |
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPS6019372Y2 (ja) | 温度補償回路 | |
| JPH084216B2 (ja) | 発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |