JPH1188722A - 位相調整装置、位相調整方法及び表示装置 - Google Patents
位相調整装置、位相調整方法及び表示装置Info
- Publication number
- JPH1188722A JPH1188722A JP9237202A JP23720297A JPH1188722A JP H1188722 A JPH1188722 A JP H1188722A JP 9237202 A JP9237202 A JP 9237202A JP 23720297 A JP23720297 A JP 23720297A JP H1188722 A JPH1188722 A JP H1188722A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- clock
- image
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000010355 oscillation Effects 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Studio Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】
【課題】本発明は使い勝手を格段的に向上させ得る位相
調整装置、位相調整方法及び表示装置を実現しようとす
るものである。 【解決手段】表示画面の各水平ライン毎に発生する当該
水平ラインの画素数と同数のクロツクに基づいて、表示
画面に画像表示される画像信号の位相を調整する位相調
整装置、位相調整方法及び表示装置において、画像の任
意の水平ラインにおける所定の２画素間のクロツク数を
複数のフレームに亘つてカウントするカウント手段と、
当該カウント手段のカウント結果に基づいて、クロツク
の位相を画像信号の位相と一致するように調整する位相
調整手段とを設けたことにより、使い勝手を格段的に向
上させることができる。
調整装置、位相調整方法及び表示装置を実現しようとす
るものである。 【解決手段】表示画面の各水平ライン毎に発生する当該
水平ラインの画素数と同数のクロツクに基づいて、表示
画面に画像表示される画像信号の位相を調整する位相調
整装置、位相調整方法及び表示装置において、画像の任
意の水平ラインにおける所定の２画素間のクロツク数を
複数のフレームに亘つてカウントするカウント手段と、
当該カウント手段のカウント結果に基づいて、クロツク
の位相を画像信号の位相と一致するように調整する位相
調整手段とを設けたことにより、使い勝手を格段的に向
上させることができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）本実施の形態による表示装置の構成（図１〜図
４） （２）本実施の形態による位相調整処理手順（図５及び
図６） （３）本実施の形態による動作及び効果 （４）他の実施の形態（図７及び図８） 発明の効果
４） （２）本実施の形態による位相調整処理手順（図５及び
図６） （３）本実施の形態による動作及び効果 （４）他の実施の形態（図７及び図８） 発明の効果
【０００３】
【発明の属する技術分野】本発明は位相調整装置及び位
相調整方法並びに表示装置に関し、例えばコンピユータ
のビデオ出力のような離散的画素構造をもつ映像信号を
表示する表示装置に適用して好適なものである。
相調整方法並びに表示装置に関し、例えばコンピユータ
のビデオ出力のような離散的画素構造をもつ映像信号を
表示する表示装置に適用して好適なものである。
【０００４】
【従来の技術】従来、コンピユータから出力される離散
的画素構造を有する画像信号に基づく画像を表示する表
示装置として、ＬＣＤ（Liquid Crystal Display）や、
ＰＤＰ（Plasma Display Panel）等の表示デバイスを用
いたものがある。
的画素構造を有する画像信号に基づく画像を表示する表
示装置として、ＬＣＤ（Liquid Crystal Display）や、
ＰＤＰ（Plasma Display Panel）等の表示デバイスを用
いたものがある。
【０００５】この種の表示装置においては、通常、ＶＧ
Ａ（Video Graphics Array）信号やＳＶＧＡ（Super VG
A ）信号等の代表的な信号規格に対応するＨ（水平）及
びＶ（垂直）サイズやＨ及びＶシフト等の値が予めメモ
リ等の記憶手段に格納されており、動作時には入力した
画像信号の種類をＨ同期信号及びＶ同期信号の極性や周
波数で判別し、対応するＨ及びＶサイズやＨ及びＶシフ
ト等の値を読み出すと共に、これら読み出したＨ及びＶ
サイズやＨ及びＶシフト等の値に基づいて１Ｈラインの
トータルの画素数に等しいクロツクを発生し、当該クロ
ツクを用いて画像信号に基づく画像を適切な位置に適切
なサイズで表示し得るようになされている。
Ａ（Video Graphics Array）信号やＳＶＧＡ（Super VG
A ）信号等の代表的な信号規格に対応するＨ（水平）及
びＶ（垂直）サイズやＨ及びＶシフト等の値が予めメモ
リ等の記憶手段に格納されており、動作時には入力した
画像信号の種類をＨ同期信号及びＶ同期信号の極性や周
波数で判別し、対応するＨ及びＶサイズやＨ及びＶシフ
ト等の値を読み出すと共に、これら読み出したＨ及びＶ
サイズやＨ及びＶシフト等の値に基づいて１Ｈラインの
トータルの画素数に等しいクロツクを発生し、当該クロ
ツクを用いて画像信号に基づく画像を適切な位置に適切
なサイズで表示し得るようになされている。
【０００６】
【発明が解決しようとする課題】ところが、通常、コン
ピユータから出力される水平同期信号と画像信号との遅
延量は、コンピユータ毎に異なる。このためかかる構成
の表示装置においては、コンピユータを接続する毎にユ
ーザが表示される画像を目視確認しながら画像が一番明
瞭に表示されるように表示装置内部のクロツクを入力画
素の位相に合わせる必要があつた。
ピユータから出力される水平同期信号と画像信号との遅
延量は、コンピユータ毎に異なる。このためかかる構成
の表示装置においては、コンピユータを接続する毎にユ
ーザが表示される画像を目視確認しながら画像が一番明
瞭に表示されるように表示装置内部のクロツクを入力画
素の位相に合わせる必要があつた。
【０００７】また従来の表示装置においては、画像信号
系回路及び水平同期信号系回路の遅延量の温度特性の差
により、位相調整がずれることがあり、その度に位相調
整を行わなければならないなど、使い勝手が悪い問題が
あつた。
系回路及び水平同期信号系回路の遅延量の温度特性の差
により、位相調整がずれることがあり、その度に位相調
整を行わなければならないなど、使い勝手が悪い問題が
あつた。
【０００８】本発明は以上の点を考慮してなされたもの
で、使い勝手を格段的に向上させ得る位相調整装置、位
相調整方法及び表示装置を提案しようとするものであ
る。
で、使い勝手を格段的に向上させ得る位相調整装置、位
相調整方法及び表示装置を提案しようとするものであ
る。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、表示画面の各水平ライン毎に発生
する当該水平ラインの画素数と同数のクロツクに基づい
て、表示画面に画像表示される画像信号の位相を調整す
る位相調整装置において、画像の任意の水平ラインにお
ける所定の２画素間のクロツク数を複数のフレームに亘
つてカウントするカウント手段と、当該カウント手段の
カウント結果に基づいて、クロツクの位相を画像信号の
位相と一致するように調整する位相調整手段とを設ける
ようにした。
め本発明においては、表示画面の各水平ライン毎に発生
する当該水平ラインの画素数と同数のクロツクに基づい
て、表示画面に画像表示される画像信号の位相を調整す
る位相調整装置において、画像の任意の水平ラインにお
ける所定の２画素間のクロツク数を複数のフレームに亘
つてカウントするカウント手段と、当該カウント手段の
カウント結果に基づいて、クロツクの位相を画像信号の
位相と一致するように調整する位相調整手段とを設ける
ようにした。
【００１０】また本発明においては、表示画面の各水平
ライン毎に発生する当該水平ラインの画素数と同数のク
ロツクに基づいて、表示画面に画像表示される画像信号
の位相を調整する位相調整方法において、画像の任意の
水平ラインにおける所定の２画素間のクロツク数を複数
のフレームに亘つてカウントした後、当該カウント結果
に基づいて、クロツクの位相を画像信号の位相と一致す
るように調整するようにした。
ライン毎に発生する当該水平ラインの画素数と同数のク
ロツクに基づいて、表示画面に画像表示される画像信号
の位相を調整する位相調整方法において、画像の任意の
水平ラインにおける所定の２画素間のクロツク数を複数
のフレームに亘つてカウントした後、当該カウント結果
に基づいて、クロツクの位相を画像信号の位相と一致す
るように調整するようにした。
【００１１】さらに本発明においては、表示画面の各水
平ライン毎に発生する当該水平ラインの画素数と同数の
クロツクに基づいて位相調整された画像信号に基づく画
像を、表示画面に表示する表示装置において、画像の任
意の水平ラインにおける所定の２画素間のクロツク数を
複数のフレームに亘つてカウントするカウント手段と、
当該カウント手段のカウント結果に基づいて、クロツク
の位相を画像信号の位相と一致するように調整する位相
調整手段とを設けるようにした。
平ライン毎に発生する当該水平ラインの画素数と同数の
クロツクに基づいて位相調整された画像信号に基づく画
像を、表示画面に表示する表示装置において、画像の任
意の水平ラインにおける所定の２画素間のクロツク数を
複数のフレームに亘つてカウントするカウント手段と、
当該カウント手段のカウント結果に基づいて、クロツク
の位相を画像信号の位相と一致するように調整する位相
調整手段とを設けるようにした。
【００１２】この結果、外部入力される画像信号と水平
同期信号との遅延量が当該外部入力手段の種類に応じて
それぞれ異なる場合であつても、画像信号に基づく画像
が一番明瞭に表示されるようにクロツクの位相を常に調
整することができる。
同期信号との遅延量が当該外部入力手段の種類に応じて
それぞれ異なる場合であつても、画像信号に基づく画像
が一番明瞭に表示されるようにクロツクの位相を常に調
整することができる。
【００１３】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００１４】（１）本実施の形態による表示装置の構成 図１において、１は全体として本発明を適用した表示装
置を示し、外部のコンピユータ（図示せず）から供給さ
れる画像信号Ｓ１をスライス回路２及び信号処理回路３
に入力する。スライス回路２は、供給される画像信号Ｓ
１（図２（Ａ））を予め設定された所定のスライスレベ
ルＳＬでスライスした後、これを画像信号Ｓ２（図２
（Ｃ））としてＨカウンタ回路４に送出する。
置を示し、外部のコンピユータ（図示せず）から供給さ
れる画像信号Ｓ１をスライス回路２及び信号処理回路３
に入力する。スライス回路２は、供給される画像信号Ｓ
１（図２（Ａ））を予め設定された所定のスライスレベ
ルＳＬでスライスした後、これを画像信号Ｓ２（図２
（Ｃ））としてＨカウンタ回路４に送出する。
【００１５】また表示装置１内には外部のコンピユータ
から水平同期信号ＳＨ及び垂直同期信号ＳＶが供給さ
れ、このうち水平同期信号ＳＨはクロツク発振回路５、
制御部６及びＶカウンタ回路７に供給され、一方、垂直
同期信号ＳＶはタイミングジエネレータ８、制御部６及
びＶカウンタ回路７に供給される。
から水平同期信号ＳＨ及び垂直同期信号ＳＶが供給さ
れ、このうち水平同期信号ＳＨはクロツク発振回路５、
制御部６及びＶカウンタ回路７に供給され、一方、垂直
同期信号ＳＶはタイミングジエネレータ８、制御部６及
びＶカウンタ回路７に供給される。
【００１６】制御部６は、供給される水平同期信号ＳＨ
及び垂直同期信号ＳＶに基づいて、画像信号Ｓ１の信号
規格（例えばＶＧＡ信号、ＳＶＧＡ信号又はＸＧＡ信号
等）を判別した後、当該判別結果に応じた画像信号Ｓ１
の１Ｈラインのトータルのクロツク数を分周数（例えば
ＶＧＡ信号の場合には 800分周）となるように設定し、
これを分周データＦＤとしてクロツク発振回路５に送出
する。
及び垂直同期信号ＳＶに基づいて、画像信号Ｓ１の信号
規格（例えばＶＧＡ信号、ＳＶＧＡ信号又はＸＧＡ信号
等）を判別した後、当該判別結果に応じた画像信号Ｓ１
の１Ｈラインのトータルのクロツク数を分周数（例えば
ＶＧＡ信号の場合には 800分周）となるように設定し、
これを分周データＦＤとしてクロツク発振回路５に送出
する。
【００１７】また制御部６は、クロツク発振回路５に入
力される水平同期信号ＳＨの画像信号Ｓ２に対する遅延
量を所定の値に設定した後、これを遅延設定信号Ｓ３と
してクロツク発振回路５に送出することにより、当該ク
ロツク発振回路５から発振されるクロツクの位相を制御
し得るようになされている。
力される水平同期信号ＳＨの画像信号Ｓ２に対する遅延
量を所定の値に設定した後、これを遅延設定信号Ｓ３と
してクロツク発振回路５に送出することにより、当該ク
ロツク発振回路５から発振されるクロツクの位相を制御
し得るようになされている。
【００１８】ここでクロツク発振回路５は、図３のよう
なＰＬＬ（Phase Locked Loop ）方式からなり、遅延回
路２１は、入力された水平同期信号ＳＨ（図２（Ｂ））
を遅延設定信号Ｓ３に基づいて所定時間遅延させた後、
これを水平同期信号ＳＨＤ（図２（Ｄ））としてＨカウ
ンタ回路４及びタイミングジエネレータ８（共に図１）
並びに位相検波回路２２に送出する。
なＰＬＬ（Phase Locked Loop ）方式からなり、遅延回
路２１は、入力された水平同期信号ＳＨ（図２（Ｂ））
を遅延設定信号Ｓ３に基づいて所定時間遅延させた後、
これを水平同期信号ＳＨＤ（図２（Ｄ））としてＨカウ
ンタ回路４及びタイミングジエネレータ８（共に図１）
並びに位相検波回路２２に送出する。
【００１９】位相検波回路２２は、水平同期信号ＳＨＤ
とＶＣＯ（Voltage Controlled Oscillater ）回路２６
の出力との位相差を検出した後、チヤージポンプ回路２
４を介して当該位相差に応じた出力電圧をローパスフイ
ルタ２５に送出する。ローパスフイルタ（ＬＰＦ）２５
は、与えられた出力電圧の高周波成分を除去して平滑し
た後、これをＶＣＯ回路２６に送出する。
とＶＣＯ（Voltage Controlled Oscillater ）回路２６
の出力との位相差を検出した後、チヤージポンプ回路２
４を介して当該位相差に応じた出力電圧をローパスフイ
ルタ２５に送出する。ローパスフイルタ（ＬＰＦ）２５
は、与えられた出力電圧の高周波成分を除去して平滑し
た後、これをＶＣＯ回路２６に送出する。
【００２０】ＶＣＯ回路２６は、入力された出力電圧に
応じて周波数を変化させることにより得られるクロツク
信号Ｓ４（図２（Ｅ））をプログラマブルカウンタ回路
２３に送出する。このプログラマブルカウンタ回路２３
は、クロツク信号Ｓ４の周波数を、制御部６（図１）か
ら与えられた分周データＦＤの分周数に応じててい倍し
た後、これを比較信号Ｓ５として位相検波回路２２に送
出する。
応じて周波数を変化させることにより得られるクロツク
信号Ｓ４（図２（Ｅ））をプログラマブルカウンタ回路
２３に送出する。このプログラマブルカウンタ回路２３
は、クロツク信号Ｓ４の周波数を、制御部６（図１）か
ら与えられた分周データＦＤの分周数に応じててい倍し
た後、これを比較信号Ｓ５として位相検波回路２２に送
出する。
【００２１】このとき位相検波回路２２では、入力され
た水平同期信号ＳＨＤ及び比較信号Ｓ５の周波数が一致
するように制御されることから、ＶＣＯ回路２６のクロ
ツク信号Ｓ４の周波数は水平同期信号ＳＨＤの周波数の
分周数倍となる。このようにしてＶＣＯ回路２６はクロ
ツク信号Ｓ４をＨカウンタ回路４及びタイミングジエネ
レータ８（共に図１）に送出する。
た水平同期信号ＳＨＤ及び比較信号Ｓ５の周波数が一致
するように制御されることから、ＶＣＯ回路２６のクロ
ツク信号Ｓ４の周波数は水平同期信号ＳＨＤの周波数の
分周数倍となる。このようにしてＶＣＯ回路２６はクロ
ツク信号Ｓ４をＨカウンタ回路４及びタイミングジエネ
レータ８（共に図１）に送出する。
【００２２】Ｈカウンタ回路４は、画像信号Ｓ２、水平
同期信号ＳＨＤ及びクロツク信号Ｓ４を受け、所定ライ
ンの水平同期信号ＳＨＤ（図２（Ｄ））の立下り時点
（ライン開始時点）ｔ0 からクロツク信号Ｓ４（図２
（Ｅ））のクロツク数のカウントを開始し、画像信号Ｓ
２（図２（Ｃ））の最初の立上り時点ｔ1 でカウントを
停止する（以下、時点ｔ0 から時点ｔ1 までをカウント
期間Ｔ1 と呼ぶ）。
同期信号ＳＨＤ及びクロツク信号Ｓ４を受け、所定ライ
ンの水平同期信号ＳＨＤ（図２（Ｄ））の立下り時点
（ライン開始時点）ｔ0 からクロツク信号Ｓ４（図２
（Ｅ））のクロツク数のカウントを開始し、画像信号Ｓ
２（図２（Ｃ））の最初の立上り時点ｔ1 でカウントを
停止する（以下、時点ｔ0 から時点ｔ1 までをカウント
期間Ｔ1 と呼ぶ）。
【００２３】続いてＨカウンタ回路４は、次のラインの
水平同期信号ＳＨＤ（図２（Ｄ））における時点ｔ0 か
ら１Ｈライン期間ＴＬ経過後の立下り時間ｔ2 からクロ
ツク信号Ｓ４（図２（Ｅ））のクロツク数のカウントを
開始して、画像信号Ｓ２（図２（Ｃ））の立上り時点ｔ
3 でカウントを停止する（以下、時点ｔ0 から時点ｔ1
までをカウント期間Ｔ1 と呼ぶ）。
水平同期信号ＳＨＤ（図２（Ｄ））における時点ｔ0 か
ら１Ｈライン期間ＴＬ経過後の立下り時間ｔ2 からクロ
ツク信号Ｓ４（図２（Ｅ））のクロツク数のカウントを
開始して、画像信号Ｓ２（図２（Ｃ））の立上り時点ｔ
3 でカウントを停止する（以下、時点ｔ0 から時点ｔ1
までをカウント期間Ｔ1 と呼ぶ）。
【００２４】以下同様に、Ｈカウンタ回路４は、各ライ
ン毎（すなわち１Ｈライン期間ＴＬ毎）に水平同期信号
ＳＨＤの立下り時点ｔk からクロツク信号Ｓ４のクロツ
ク数のカウントを開始して、画像信号Ｓ２の立上り時点
ｔk+1 でカウントを停止する動作を繰り返す（以下、時
点ｔk から時点ｔk+1 までをカウント期間Ｔn と呼
ぶ）。このようにＨカウンタ回路４は、各ライン毎のカ
ウント期間Ｔn （ｎ＝１、２、……）内のクロツク数を
それぞれカウントした後、これをカウント信号Ｓ６とし
て制御部６に送出する。
ン毎（すなわち１Ｈライン期間ＴＬ毎）に水平同期信号
ＳＨＤの立下り時点ｔk からクロツク信号Ｓ４のクロツ
ク数のカウントを開始して、画像信号Ｓ２の立上り時点
ｔk+1 でカウントを停止する動作を繰り返す（以下、時
点ｔk から時点ｔk+1 までをカウント期間Ｔn と呼
ぶ）。このようにＨカウンタ回路４は、各ライン毎のカ
ウント期間Ｔn （ｎ＝１、２、……）内のクロツク数を
それぞれカウントした後、これをカウント信号Ｓ６とし
て制御部６に送出する。
【００２５】制御部６は、カウント信号Ｓ６を受ける
と、水平同期信号ＳＨによる複数のラインのうち所望の
ラインを選定するためのライン選定信号Ｓ７をＶカウン
タ回路７に送出する。
と、水平同期信号ＳＨによる複数のラインのうち所望の
ラインを選定するためのライン選定信号Ｓ７をＶカウン
タ回路７に送出する。
【００２６】Ｖカウンタ回路７は、ライン選定信号Ｓ７
に基づいて、垂直同期信号ＳＶ（図４（Ａ））の立下り
時点（フレーム開始時点）ｔ0 から水平同期信号ＳＨ
（図４（Ｂ））による複数のラインのうち選定されたラ
インまでのライン数をカウントして、当該選定されたラ
インに対応する時点ｔ1 で立下がりパルスを発生し（以
下、時点ｔ0 から時点ｔ1 までの期間をライン選定期間
ＴA と呼ぶ）、これを選択終了信号Ｓ８（図４（Ｃ））
として制御部６に送出する。なお、垂直同期信号ＳＶに
おける立下り時点ｔ0 から次の立下り時点ｔ1 までの期
間が１フレーム期間ＴＦとなる。
に基づいて、垂直同期信号ＳＶ（図４（Ａ））の立下り
時点（フレーム開始時点）ｔ0 から水平同期信号ＳＨ
（図４（Ｂ））による複数のラインのうち選定されたラ
インまでのライン数をカウントして、当該選定されたラ
インに対応する時点ｔ1 で立下がりパルスを発生し（以
下、時点ｔ0 から時点ｔ1 までの期間をライン選定期間
ＴA と呼ぶ）、これを選択終了信号Ｓ８（図４（Ｃ））
として制御部６に送出する。なお、垂直同期信号ＳＶに
おける立下り時点ｔ0 から次の立下り時点ｔ1 までの期
間が１フレーム期間ＴＦとなる。
【００２７】これにより制御部６は、連続するフレーム
毎に常に同一のラインを選定することができる。次いで
制御部６は、カウント信号Ｓ６のうち選定したラインの
カウント期間Ｔn 内のクロツク数をフレーム毎に測定し
た後、当該測定結果に応じて画像信号Ｓ２に基づく画像
の状態を判断する。
毎に常に同一のラインを選定することができる。次いで
制御部６は、カウント信号Ｓ６のうち選定したラインの
カウント期間Ｔn 内のクロツク数をフレーム毎に測定し
た後、当該測定結果に応じて画像信号Ｓ２に基づく画像
の状態を判断する。
【００２８】このときの判断の前提として、図３から明
らかなように水平同期信号ＳＨＤ（図２（Ｄ））及びク
ロツク信号Ｓ４（図２（Ｅ））は同期しているため、カ
ウントの開始時点ｔ0 、ｔ2 ……は常に安定した状態で
あるが、画像信号Ｓ２（図２（Ｃ））はクロツク信号Ｓ
４と常に同期しているとは限らない。このためＨカウン
タ回路４がカウンタ動作を停止したとき、画像信号Ｓ２
の立上り時点における位相とクロツク信号Ｓ４のクロツ
クの位相とが合わなくなるおそれがある。
らかなように水平同期信号ＳＨＤ（図２（Ｄ））及びク
ロツク信号Ｓ４（図２（Ｅ））は同期しているため、カ
ウントの開始時点ｔ0 、ｔ2 ……は常に安定した状態で
あるが、画像信号Ｓ２（図２（Ｃ））はクロツク信号Ｓ
４と常に同期しているとは限らない。このためＨカウン
タ回路４がカウンタ動作を停止したとき、画像信号Ｓ２
の立上り時点における位相とクロツク信号Ｓ４のクロツ
クの位相とが合わなくなるおそれがある。
【００２９】従つてこの判断結果が否定的である場合
（すなわち位相が合わない場合）、制御部６は、水平同
期信号ＳＨと画像信号Ｓ２との遅延量を所定の値に設定
し直した遅延設定信号Ｓ３をクロツク発振回路５に送出
して、当該クロツク発振回路５において発振されるクロ
ツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように
調整する。
（すなわち位相が合わない場合）、制御部６は、水平同
期信号ＳＨと画像信号Ｓ２との遅延量を所定の値に設定
し直した遅延設定信号Ｓ３をクロツク発振回路５に送出
して、当該クロツク発振回路５において発振されるクロ
ツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように
調整する。
【００３０】この後、クロツク発振回路５は、遅延設定
信号Ｓ３に基づいて所定時間遅延された水平同期信号Ｓ
ＨＤと位相調整されたクロツク信号Ｓ４とをタイミング
ジエネレータ８に送出する。タイミングジエネレータ８
は、水平同期信号ＳＨＤ、クロツク信号Ｓ４及び垂直同
期信号ＳＶを受けると、これらと位相が同期してなるタ
イミング信号Ｓ９及びＳ１０をそれぞれサンプルホール
ド回路９及びＬＣＤ１０に送出する。
信号Ｓ３に基づいて所定時間遅延された水平同期信号Ｓ
ＨＤと位相調整されたクロツク信号Ｓ４とをタイミング
ジエネレータ８に送出する。タイミングジエネレータ８
は、水平同期信号ＳＨＤ、クロツク信号Ｓ４及び垂直同
期信号ＳＶを受けると、これらと位相が同期してなるタ
イミング信号Ｓ９及びＳ１０をそれぞれサンプルホール
ド回路９及びＬＣＤ１０に送出する。
【００３１】これにより信号処理回路３を介して入力さ
れた画像信号Ｓ１は、サンプルホールド回路９において
タイミング信号Ｓ９と位相合わせした状態でサンプリン
グされ、続くＬＣＤ１０においてタイミング信号Ｓ１０
と同期しながら画面表示される。
れた画像信号Ｓ１は、サンプルホールド回路９において
タイミング信号Ｓ９と位相合わせした状態でサンプリン
グされ、続くＬＣＤ１０においてタイミング信号Ｓ１０
と同期しながら画面表示される。
【００３２】（２）本実施の形態による位相調整処理手
順 ここで上述した位相調整動作は、制御部６の制御のもと
にＨカウンタ回路４及びＶカウンタ回路７の各カウンタ
結果に応じて行われる。実際上制御部６は、図５及び図
６に示す位相調整処理手順ＲＴに従つて、Ｈカウンタ回
路４からカウント信号Ｓ６が与えられると、ステツプＳ
Ｐ１においてこの位相調整処理手順を開始し、続くステ
ツプＳＰ２においてＶカウンタ回路７に所望のラインを
選定させる（例えばフレーム開始時点から10番目のライ
ンを選定させる）。
順 ここで上述した位相調整動作は、制御部６の制御のもと
にＨカウンタ回路４及びＶカウンタ回路７の各カウンタ
結果に応じて行われる。実際上制御部６は、図５及び図
６に示す位相調整処理手順ＲＴに従つて、Ｈカウンタ回
路４からカウント信号Ｓ６が与えられると、ステツプＳ
Ｐ１においてこの位相調整処理手順を開始し、続くステ
ツプＳＰ２においてＶカウンタ回路７に所望のラインを
選定させる（例えばフレーム開始時点から10番目のライ
ンを選定させる）。
【００３３】そして制御部６は、ステツプＳＰ３に進
み、第１のフレームにおいて、選定されたラインのカウ
ント期間内のクロツク数ＮA を測定した後、ステツプＳ
Ｐ４に進んで第１のフレームに続く第２のフレームにお
いても、選定されたラインのカウント期間内のクロツク
数ＮB を測定する。
み、第１のフレームにおいて、選定されたラインのカウ
ント期間内のクロツク数ＮA を測定した後、ステツプＳ
Ｐ４に進んで第１のフレームに続く第２のフレームにお
いても、選定されたラインのカウント期間内のクロツク
数ＮB を測定する。
【００３４】続いてステツプＳＰ５において、制御部６
は、クロツク数ＮA 及びＮB が共に１Ｈラインのトータ
ルの分周数と同数か否かを判断し、肯定結果が得られる
と、このことは画像信号Ｓ２の信号レベルがスライスレ
ベルＳＬ以下であるか、又は黒色若しくはグレー色であ
ることを表しており、このとき制御部６はステツプＳＰ
６に移つて選択したラインを変更した後（例えば10番目
から11番目のラインに変更した後）、再度ステツプＳＰ
３に戻る。
は、クロツク数ＮA 及びＮB が共に１Ｈラインのトータ
ルの分周数と同数か否かを判断し、肯定結果が得られる
と、このことは画像信号Ｓ２の信号レベルがスライスレ
ベルＳＬ以下であるか、又は黒色若しくはグレー色であ
ることを表しており、このとき制御部６はステツプＳＰ
６に移つて選択したラインを変更した後（例えば10番目
から11番目のラインに変更した後）、再度ステツプＳＰ
３に戻る。
【００３５】これに対してステツプＳＰ５において否定
結果が得られると、制御部６は、ステツプＳＰ７に進ん
で、クロツク数ＮA 及びＮB の差が２以上であるか否か
を判断する。このステツプＳＰ７において肯定結果が得
られると、このことは画像信号Ｓ２に基づく画像がＬＣ
Ｄ１０上で有効な画面として表示されるが動画として表
示されることを表しており、このとき制御部６は再度ス
テツプＳＰ３に戻つて当該画像が動画から静止画になる
まで上述した処理を繰り返す。
結果が得られると、制御部６は、ステツプＳＰ７に進ん
で、クロツク数ＮA 及びＮB の差が２以上であるか否か
を判断する。このステツプＳＰ７において肯定結果が得
られると、このことは画像信号Ｓ２に基づく画像がＬＣ
Ｄ１０上で有効な画面として表示されるが動画として表
示されることを表しており、このとき制御部６は再度ス
テツプＳＰ３に戻つて当該画像が動画から静止画になる
まで上述した処理を繰り返す。
【００３６】これに対してステツプＳＰ７において否定
結果が得られると、このことはクロツク数ＮA 及びＮB
の差が同数又は１であることを表しており、このとき制
御部６は当該選定したラインを位相調整対象となるライ
ンとして決定する。次いでステツプＳＰ８において、制
御部６は水平同期信号ＳＨと画像信号Ｓ２との遅延量を
ＤＬ1 と設定した後、当該遅延量ＤＬ1 に基づいて、ク
ロツク発振回路５において発振されるクロツク信号Ｓ４
の位相を画像信号Ｓ２の位相と合うように調整する。
結果が得られると、このことはクロツク数ＮA 及びＮB
の差が同数又は１であることを表しており、このとき制
御部６は当該選定したラインを位相調整対象となるライ
ンとして決定する。次いでステツプＳＰ８において、制
御部６は水平同期信号ＳＨと画像信号Ｓ２との遅延量を
ＤＬ1 と設定した後、当該遅延量ＤＬ1 に基づいて、ク
ロツク発振回路５において発振されるクロツク信号Ｓ４
の位相を画像信号Ｓ２の位相と合うように調整する。
【００３７】この後、制御部６は、図６に示すステツプ
ＳＰ９に進んで、ステツプＳＰ７で選定したラインと同
一ラインについて、第１のフレームから順次各フレーム
毎にカウント期間内のクロツク数Ｎ1 、Ｎ2 、……を測
定し続け、ステツプＳＰ１０に進んで第10のフレームに
おけるカウント期間内のクロツク数Ｎ10を測定し終わる
まで再度ステツプＳＰ９と同様の処理を繰り返す。
ＳＰ９に進んで、ステツプＳＰ７で選定したラインと同
一ラインについて、第１のフレームから順次各フレーム
毎にカウント期間内のクロツク数Ｎ1 、Ｎ2 、……を測
定し続け、ステツプＳＰ１０に進んで第10のフレームに
おけるカウント期間内のクロツク数Ｎ10を測定し終わる
まで再度ステツプＳＰ９と同様の処理を繰り返す。
【００３８】続いて制御部６は、ステツプＳＰ１１にお
いて10個のクロツク数Ｎ1 〜Ｎ10のうち上述したクロツ
ク数ＮA （又はＮB ）と一致するものの数（以下、これ
を一致数と呼ぶ）Ｃ０Ｒ1 を算出した後、ステツプＳＰ
１２に進む。
いて10個のクロツク数Ｎ1 〜Ｎ10のうち上述したクロツ
ク数ＮA （又はＮB ）と一致するものの数（以下、これ
を一致数と呼ぶ）Ｃ０Ｒ1 を算出した後、ステツプＳＰ
１２に進む。
【００３９】このステツプＳＰ１２において、制御部６
は再度ステツプＳＰ８に戻り、クロツク発振回路５にお
いて発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２
の位相と合うように調整し得る範囲内で、遅延量ＤＬ1
とは異なる複数の遅延量ＤＬ2 、ＤＬ3 、……、ＤＬm
を順次設定し、当該各遅延量ＤＬ2 、ＤＬ3 、……、Ｄ
Ｌm 毎にそれぞれ上述したステツプＳＰ９−ＳＰ１０−
ＳＰ１１と同様の処理を繰り返す。
は再度ステツプＳＰ８に戻り、クロツク発振回路５にお
いて発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２
の位相と合うように調整し得る範囲内で、遅延量ＤＬ1
とは異なる複数の遅延量ＤＬ2 、ＤＬ3 、……、ＤＬm
を順次設定し、当該各遅延量ＤＬ2 、ＤＬ3 、……、Ｄ
Ｌm 毎にそれぞれ上述したステツプＳＰ９−ＳＰ１０−
ＳＰ１１と同様の処理を繰り返す。
【００４０】次いでステツプＳＰ１３において、制御部
６は、一致数ＣＯＲ1 〜ＣＯＲm のうち最も一致する数
が多いＣＯＲを検出した後、ステツプＳＰ１４に進んで
当該検出したＣＯＲの元となる遅延量ＤＬに基づいて、
クロツク発振回路５において発振されるクロツク信号Ｓ
４の位相を画像信号Ｓ２の位相と合うように調整する。
この後、制御部６はステツプＳＰ１５に進んでこの位相
調整処理手順ＲＴを終了する。
６は、一致数ＣＯＲ1 〜ＣＯＲm のうち最も一致する数
が多いＣＯＲを検出した後、ステツプＳＰ１４に進んで
当該検出したＣＯＲの元となる遅延量ＤＬに基づいて、
クロツク発振回路５において発振されるクロツク信号Ｓ
４の位相を画像信号Ｓ２の位相と合うように調整する。
この後、制御部６はステツプＳＰ１５に進んでこの位相
調整処理手順ＲＴを終了する。
【００４１】（３）本実施の形態の動作及び効果 以上の構成において、この表示装置１では、外部のコン
ピユータから送出される画像信号Ｓ１に基づく画像をＬ
ＣＤ１０に画面表示する際、まず当該ＬＣＤ１０の表示
画面上に所望の１Ｈラインを選定した後、当該ラインに
ついて、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に
基づく画像の左端との間の画素数をカウント期間内のク
ロツク数として、連続する２枚のフレームで測定する。
ピユータから送出される画像信号Ｓ１に基づく画像をＬ
ＣＤ１０に画面表示する際、まず当該ＬＣＤ１０の表示
画面上に所望の１Ｈラインを選定した後、当該ラインに
ついて、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に
基づく画像の左端との間の画素数をカウント期間内のク
ロツク数として、連続する２枚のフレームで測定する。
【００４２】次いで各フレームから得られたカウント期
間内のクロツク数ＮA 及びＮB が、共に１Ｈラインのト
ータルの分周数と同数である場合には、選定したライン
がＬＣＤ１０上で有効な画面として表示されないか、又
は黒色若しくはグレー色等であると判断して、当該ライ
ンを別のラインに変更する。
間内のクロツク数ＮA 及びＮB が、共に１Ｈラインのト
ータルの分周数と同数である場合には、選定したライン
がＬＣＤ１０上で有効な画面として表示されないか、又
は黒色若しくはグレー色等であると判断して、当該ライ
ンを別のラインに変更する。
【００４３】一方、クロツク数ＮA 及びＮB の差が２以
上である場合には、選定したラインがＬＣＤ１０上で有
効な画面として表示されるが動画として表示されると判
断して、静止画になるまで再度上述した測定処理を繰り
返す。
上である場合には、選定したラインがＬＣＤ１０上で有
効な画面として表示されるが動画として表示されると判
断して、静止画になるまで再度上述した測定処理を繰り
返す。
【００４４】他方、クロツク数ＮA 及びＮB の差が同数
又は１である場合には、選定したラインがＬＣＤ１０上
で有効な画面としてかつ静止画で表示されると判断し、
当該選定したラインを位相調整対象となるラインとして
決定する。
又は１である場合には、選定したラインがＬＣＤ１０上
で有効な画面としてかつ静止画で表示されると判断し、
当該選定したラインを位相調整対象となるラインとして
決定する。
【００４５】この後、コンピユータから出力される水平
同期信号ＳＨと画像信号Ｓ１との遅延量を複数設定し、
当該各遅延量に基づいて、それぞれ画像信号Ｓ１の位相
と合うようにＬＣＤ１０内部のクロツクの位相を調整す
る。
同期信号ＳＨと画像信号Ｓ１との遅延量を複数設定し、
当該各遅延量に基づいて、それぞれ画像信号Ｓ１の位相
と合うようにＬＣＤ１０内部のクロツクの位相を調整す
る。
【００４６】続いて各遅延量に応じて位相調整した状態
で、それぞれ先程決定したラインと同一ラインについ
て、連続するフレーム毎に順次カウント期間内のクロツ
ク数を測定した後、当該測定した10個のクロツク数のう
ちクロツク数ＮA （又はＮB ）との一致数がいくつある
かを算出する。このうち最も一致数の多いものを検出
し、当該最多の一致数の元となる遅延量に基づいて、Ｌ
ＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と
合うように調整する。
で、それぞれ先程決定したラインと同一ラインについ
て、連続するフレーム毎に順次カウント期間内のクロツ
ク数を測定した後、当該測定した10個のクロツク数のう
ちクロツク数ＮA （又はＮB ）との一致数がいくつある
かを算出する。このうち最も一致数の多いものを検出
し、当該最多の一致数の元となる遅延量に基づいて、Ｌ
ＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と
合うように調整する。
【００４７】この結果、この表示装置１では、外部入力
される水平同期信号ＳＨと画像信号Ｓ１との遅延量がコ
ンピユータの種類に応じてそれぞれ異なる場合であつて
も、画像信号Ｓ１に基づく画像が一番明瞭に表示される
ようにＬＣＤ１０内部のクロツクの位相が常に調整され
た状態となるため、画像信号Ｓ１に基づく画像をＬＣＤ
１０の表示画面上の適切な位置に適切なサイズで表示す
ることができる。
される水平同期信号ＳＨと画像信号Ｓ１との遅延量がコ
ンピユータの種類に応じてそれぞれ異なる場合であつて
も、画像信号Ｓ１に基づく画像が一番明瞭に表示される
ようにＬＣＤ１０内部のクロツクの位相が常に調整され
た状態となるため、画像信号Ｓ１に基づく画像をＬＣＤ
１０の表示画面上の適切な位置に適切なサイズで表示す
ることができる。
【００４８】さらに画像信号系回路及び水平同期信号系
回路の遅延量の温度特性の差が原因となつて、ＬＣＤ１
０内部でクロツクの位相調整がずれた場合であつても、
その度にユーザが位相調整を行う煩雑さを回避すること
ができる。
回路の遅延量の温度特性の差が原因となつて、ＬＣＤ１
０内部でクロツクの位相調整がずれた場合であつても、
その度にユーザが位相調整を行う煩雑さを回避すること
ができる。
【００４９】以上の構成によれば、外部のコンピユータ
から送出される画像信号Ｓ１に基づく画像をＬＣＤ１０
に画面表示する際、選定した所望の１Ｈラインについ
て、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に基づ
く画像の左端との間の画素数をカウント期間内のクロツ
ク数として連続する２枚のフレームでカウントし、当該
カウント結果に基づいてＬＣＤ１０内部のクロツクの位
相を画像信号Ｓ１の位相と合うように調整することによ
り、外部入力される水平同期信号ＳＨと画像信号Ｓ１と
の遅延量がコンピユータの種類に応じてそれぞれ異なる
場合であつても、画像信号Ｓ１に基づく画像が一番明瞭
に表示されるようにＬＣＤ１０内部のクロツクの位相を
常に調整することができ、かくして使い勝手を格段と向
上させ得る表示装置１を実現することができる。
から送出される画像信号Ｓ１に基づく画像をＬＣＤ１０
に画面表示する際、選定した所望の１Ｈラインについ
て、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に基づ
く画像の左端との間の画素数をカウント期間内のクロツ
ク数として連続する２枚のフレームでカウントし、当該
カウント結果に基づいてＬＣＤ１０内部のクロツクの位
相を画像信号Ｓ１の位相と合うように調整することによ
り、外部入力される水平同期信号ＳＨと画像信号Ｓ１と
の遅延量がコンピユータの種類に応じてそれぞれ異なる
場合であつても、画像信号Ｓ１に基づく画像が一番明瞭
に表示されるようにＬＣＤ１０内部のクロツクの位相を
常に調整することができ、かくして使い勝手を格段と向
上させ得る表示装置１を実現することができる。
【００５０】（４）他の実施の形態 なお上述の実施の形態においては、コンピユータから出
力する画像信号Ｓ１をアナログ信号処理した場合につい
て述べたが、本発明はこれに限らず、画像信号Ｓ１をデ
イジタル信号処理するようにしても良い。この場合、図
１との対応部分に同一符号を付して示す図７において、
表示装置３０では、画像信号Ｓ１をＡ／Ｄ（アナログ／
デイジタル）変換回路３１を介してデイジタル変換した
後、これを画像信号Ｓ２０として比較器３２及び信号処
理回路３３に送出する。
力する画像信号Ｓ１をアナログ信号処理した場合につい
て述べたが、本発明はこれに限らず、画像信号Ｓ１をデ
イジタル信号処理するようにしても良い。この場合、図
１との対応部分に同一符号を付して示す図７において、
表示装置３０では、画像信号Ｓ１をＡ／Ｄ（アナログ／
デイジタル）変換回路３１を介してデイジタル変換した
後、これを画像信号Ｓ２０として比較器３２及び信号処
理回路３３に送出する。
【００５１】比較器３２は、供給される画像信号Ｓ２０
を予め設定された所定の閾値レベルを基準として２値化
した後、これを画像信号Ｓ２１としてＨカウンタ４に供
給する。例えば８ビツトデータの場合、画像信号Ｓ２０
は０から255 までの値を有するため、比較器３２におい
て閾値を例えば180 と設定することにより、画像信号Ｓ
２０のうち180 より小さい値を削除してなる画像信号Ｓ
２１を出力する。これによりデイジタル信号であつても
本実施の形態におけるアナログ信号（図２（Ａ））と同
様に所定レベルで画像信号をスライスすることができ
る。
を予め設定された所定の閾値レベルを基準として２値化
した後、これを画像信号Ｓ２１としてＨカウンタ４に供
給する。例えば８ビツトデータの場合、画像信号Ｓ２０
は０から255 までの値を有するため、比較器３２におい
て閾値を例えば180 と設定することにより、画像信号Ｓ
２０のうち180 より小さい値を削除してなる画像信号Ｓ
２１を出力する。これによりデイジタル信号であつても
本実施の形態におけるアナログ信号（図２（Ａ））と同
様に所定レベルで画像信号をスライスすることができ
る。
【００５２】一方、信号処理回路３３は、デイジタル化
された画像信号Ｓ２０に対してホワイトバランス、コン
トラスト、ブライト、ガンマ補正及び画素数変換（スキ
ヤンコンバート）等の処理を施した後、Ｄ／Ａ（デイジ
タル／アナログ）変換回路３４を介してアナログ変換し
た画像信号Ｓ２２をサンプルホールド回路９に送出す
る。
された画像信号Ｓ２０に対してホワイトバランス、コン
トラスト、ブライト、ガンマ補正及び画素数変換（スキ
ヤンコンバート）等の処理を施した後、Ｄ／Ａ（デイジ
タル／アナログ）変換回路３４を介してアナログ変換し
た画像信号Ｓ２２をサンプルホールド回路９に送出す
る。
【００５３】ところでＡ／Ｄ変換回路３１にはクロツク
発振回路５から出力されるクロツクがタイミングジエネ
レータ８を介して与えられる。このクロツク発振回路５
から出力されるクロツクの位相と画像信号Ｓ１の位相と
が合つていない場合、画像信号Ｓ１に基づく画像のエツ
ジで、デイジタル変換後の画像信号Ｓ２０が安定しない
おそれがある。このとき画像信号Ｓ２０に基づく画像の
エツジで１クロツク分のジツタが生じ、この結果、比較
器３２でスライスされた画像信号Ｓ２１も１クロツク分
のジツタが生じることとなる。
発振回路５から出力されるクロツクがタイミングジエネ
レータ８を介して与えられる。このクロツク発振回路５
から出力されるクロツクの位相と画像信号Ｓ１の位相と
が合つていない場合、画像信号Ｓ１に基づく画像のエツ
ジで、デイジタル変換後の画像信号Ｓ２０が安定しない
おそれがある。このとき画像信号Ｓ２０に基づく画像の
エツジで１クロツク分のジツタが生じ、この結果、比較
器３２でスライスされた画像信号Ｓ２１も１クロツク分
のジツタが生じることとなる。
【００５４】従つて制御部６は、上述した位相調整処理
手順ＲＴ（図５及び図６）と同様に、Ｈカウンタ回路４
から出力されるカウント信号Ｓ２２のうち選定した１Ｈ
ラインのカウント期間内のクロツク数をフレーム毎にカ
ウントする。このカウント結果によれば各フレーム毎の
クロツク数の偏差は１となることから、制御部６は、連
続するフレームでクロツク数の偏差が０となるように制
御することにより、アナログ信号処理の場合と同様に、
ＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相
と合うように調整することができる。
手順ＲＴ（図５及び図６）と同様に、Ｈカウンタ回路４
から出力されるカウント信号Ｓ２２のうち選定した１Ｈ
ラインのカウント期間内のクロツク数をフレーム毎にカ
ウントする。このカウント結果によれば各フレーム毎の
クロツク数の偏差は１となることから、制御部６は、連
続するフレームでクロツク数の偏差が０となるように制
御することにより、アナログ信号処理の場合と同様に、
ＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相
と合うように調整することができる。
【００５５】また上述の実施の形態においては、画像信
号Ｓ１の位相調整を自動的に処理する場合について述べ
たが、本発明はこれに限らず、位相調整をユーザの操作
によつて処理するようにしても良い。この場合、図１と
の対応部分に同一符号を付して示す図８のような表示装
置４０において、ユーザは外部に設定された入力手段
（図示せず）を用いて、クロツク発振回路５に入力され
る水平同期信号ＳＨの画像信号Ｓ２に対する遅延量を設
定し、これを遅延設定信号Ｓ３０として表示装置４０内
のクロツク発振回路５に供給する。
号Ｓ１の位相調整を自動的に処理する場合について述べ
たが、本発明はこれに限らず、位相調整をユーザの操作
によつて処理するようにしても良い。この場合、図１と
の対応部分に同一符号を付して示す図８のような表示装
置４０において、ユーザは外部に設定された入力手段
（図示せず）を用いて、クロツク発振回路５に入力され
る水平同期信号ＳＨの画像信号Ｓ２に対する遅延量を設
定し、これを遅延設定信号Ｓ３０として表示装置４０内
のクロツク発振回路５に供給する。
【００５６】これにより制御部６は、Ｈカウンタ回路４
から得られるカウント信号Ｓ６に基づいて、当該カウン
ト信号Ｓ６のうち選定したラインのカウント期間内のク
ロツク数をフレーム毎にカウントした後、当該カウント
結果に応じてクロツク発振回路５から発振されるクロツ
クの位相が画像信号Ｓ１の位相と合つているか否かを表
す情報を位相状態信号Ｓ３１として表示装置４０内部に
設けられた表示部（表示手段）４１に送出して画面表示
させる。
から得られるカウント信号Ｓ６に基づいて、当該カウン
ト信号Ｓ６のうち選定したラインのカウント期間内のク
ロツク数をフレーム毎にカウントした後、当該カウント
結果に応じてクロツク発振回路５から発振されるクロツ
クの位相が画像信号Ｓ１の位相と合つているか否かを表
す情報を位相状態信号Ｓ３１として表示装置４０内部に
設けられた表示部（表示手段）４１に送出して画面表示
させる。
【００５７】この結果、ユーザはクロツク発振回路５か
ら発振されるクロツクの位相が画像信号Ｓ１の位相と合
つているか否かの状態を目視確認しながら位相調整をす
ることができる。このように、ユーザは画像信号Ｓ１に
基づく画像を直接目視するよりも、上述のように位相が
合つているか否かの状態を目視する方が格段と容易に位
相調整することができる。
ら発振されるクロツクの位相が画像信号Ｓ１の位相と合
つているか否かの状態を目視確認しながら位相調整をす
ることができる。このように、ユーザは画像信号Ｓ１に
基づく画像を直接目視するよりも、上述のように位相が
合つているか否かの状態を目視する方が格段と容易に位
相調整することができる。
【００５８】さらに上述の実施の形態においては、画像
信号Ｓ１に基づく画像の任意の水平ラインにおける所定
の２画素間のクロツク数を複数のフレームに亘つてカウ
ントするカウント手段を、制御部６、Ｈカウンタ回路
４、クロツク発振回路５及びＶカウンタ回路７から構成
するようにした場合について述べたが、本発明はこれに
限らず、この他種々の構成を適用できる。
信号Ｓ１に基づく画像の任意の水平ラインにおける所定
の２画素間のクロツク数を複数のフレームに亘つてカウ
ントするカウント手段を、制御部６、Ｈカウンタ回路
４、クロツク発振回路５及びＶカウンタ回路７から構成
するようにした場合について述べたが、本発明はこれに
限らず、この他種々の構成を適用できる。
【００５９】さらに上述の実施の形態においては、カウ
ント手段（制御部６、Ｈカウンタ回路４、クロツク発振
回路５及びＶカウンタ回路７）のカウント結果に基づい
てクロツクの位相を画像信号の位相と一致するように調
整する位相調整手段を、制御部６から構成するようにし
た場合について述べたが、本発明はこれに限らず、この
他種々の構成を適用できる。
ント手段（制御部６、Ｈカウンタ回路４、クロツク発振
回路５及びＶカウンタ回路７）のカウント結果に基づい
てクロツクの位相を画像信号の位相と一致するように調
整する位相調整手段を、制御部６から構成するようにし
た場合について述べたが、本発明はこれに限らず、この
他種々の構成を適用できる。
【００６０】
【発明の効果】上述のように本発明によれば、表示画面
の各水平ライン毎に発生する当該水平ラインの画素数と
同数のクロツクに基づいて、表示画面に画像表示される
画像信号の位相を調整する位相調整装置において、画像
の任意の水平ラインにおける所定の２画素間のクロツク
数を複数のフレームに亘つてカウントするカウント手段
と、当該カウント手段のカウント結果に基づいて、クロ
ツクの位相を画像信号の位相と一致するように調整する
位相調整手段とを設けたことにより、画像信号に基づく
画像が一番明瞭に表示されるようにクロツクの位相を常
に調整することができ、かくして使い勝手を格段的に向
上させ得る位相調整装置を実現することができる。
の各水平ライン毎に発生する当該水平ラインの画素数と
同数のクロツクに基づいて、表示画面に画像表示される
画像信号の位相を調整する位相調整装置において、画像
の任意の水平ラインにおける所定の２画素間のクロツク
数を複数のフレームに亘つてカウントするカウント手段
と、当該カウント手段のカウント結果に基づいて、クロ
ツクの位相を画像信号の位相と一致するように調整する
位相調整手段とを設けたことにより、画像信号に基づく
画像が一番明瞭に表示されるようにクロツクの位相を常
に調整することができ、かくして使い勝手を格段的に向
上させ得る位相調整装置を実現することができる。
【００６１】また本発明によれば、表示画面の各水平ラ
イン毎に発生する当該水平ラインの画素数と同数のクロ
ツクに基づいて、表示画面に画像表示される画像信号の
位相を調整する位相調整方法において、画像の任意の水
平ラインにおける所定の２画素間のクロツク数を複数の
フレームに亘つてカウントした後、当該カウント結果に
基づいて、クロツクの位相を画像信号の位相と一致する
ように調整することにより、画像信号に基づく画像が一
番明瞭に表示されるようにクロツクの位相を常に調整す
ることができ、かくして使い勝手を格段的に向上させ得
る位相調整方法を実現することができる。
イン毎に発生する当該水平ラインの画素数と同数のクロ
ツクに基づいて、表示画面に画像表示される画像信号の
位相を調整する位相調整方法において、画像の任意の水
平ラインにおける所定の２画素間のクロツク数を複数の
フレームに亘つてカウントした後、当該カウント結果に
基づいて、クロツクの位相を画像信号の位相と一致する
ように調整することにより、画像信号に基づく画像が一
番明瞭に表示されるようにクロツクの位相を常に調整す
ることができ、かくして使い勝手を格段的に向上させ得
る位相調整方法を実現することができる。
【００６２】さらに本発明によれば、表示画面の各水平
ライン毎に発生する当該水平ラインの画素数と同数のク
ロツクに基づいて位相調整された画像信号に基づく画像
を、表示画面に表示する表示装置において、画像の任意
の水平ラインにおける所定の２画素間のクロツク数を複
数のフレームに亘つてカウントするカウント手段と、当
該カウント手段のカウント結果に基づいて、クロツクの
位相を画像信号の位相と一致するように調整する位相調
整手段とを設けることにより、画像信号に基づく画像が
一番明瞭に表示されるようにクロツクの位相を常に調整
することができ、かくして使い勝手を格段的に向上させ
得る表示装置を実現することができる。
ライン毎に発生する当該水平ラインの画素数と同数のク
ロツクに基づいて位相調整された画像信号に基づく画像
を、表示画面に表示する表示装置において、画像の任意
の水平ラインにおける所定の２画素間のクロツク数を複
数のフレームに亘つてカウントするカウント手段と、当
該カウント手段のカウント結果に基づいて、クロツクの
位相を画像信号の位相と一致するように調整する位相調
整手段とを設けることにより、画像信号に基づく画像が
一番明瞭に表示されるようにクロツクの位相を常に調整
することができ、かくして使い勝手を格段的に向上させ
得る表示装置を実現することができる。
【図１】本実施の形態による表示装置の構成を示すブロ
ツク図である。
ツク図である。
【図２】Ｈカウンタ回路の動作の説明に供するタイミン
グチヤートである。
グチヤートである。
【図３】Ｖカウンタ回路の動作の説明に供するタイミン
グチヤートである。
グチヤートである。
【図４】クロツク発振回路の内部構成を示すブロツク図
である。
である。
【図５】位相調整処理手順の説明に供するフローチヤー
トである。
トである。
【図６】位相調整処理手順の説明に供するフローチヤー
トである。
トである。
【図７】他の実施の形態による表示装置の構成を示すブ
ロツク図である。
ロツク図である。
【図８】他の実施の形態による表示装置の構成を示すブ
ロツク図である。
ロツク図である。
１、３０、４０……表示装置、２……スライス回路、
３、３３……信号処理回路、４……Ｈカウンタ回路、５
……クロツク発振回路、６……制御部、７……Ｖカウン
タ回路、８……タイミングジエネレータ、９……サンプ
ルホールド回路、１０……ＬＣＤ、３１……Ａ／Ｄ変換
回路、３２……比較器、３４……Ｄ／Ａ変換回路。
３、３３……信号処理回路、４……Ｈカウンタ回路、５
……クロツク発振回路、６……制御部、７……Ｖカウン
タ回路、８……タイミングジエネレータ、９……サンプ
ルホールド回路、１０……ＬＣＤ、３１……Ａ／Ｄ変換
回路、３２……比較器、３４……Ｄ／Ａ変換回路。
Claims (8)
- 【請求項１】表示画面の各水平ライン毎に発生する当該
水平ラインの画素数と同数のクロツクに基づいて、上記
表示画面に画像表示される画像信号の位相を調整する位
相調整装置において、 上記画像の任意の上記水平ラインにおける所定の２画素
間のクロツク数を複数のフレームに亘つてカウントする
カウント手段と、 上記カウント手段のカウント結果に基づいて、上記クロ
ツクの位相を上記画像信号の位相と一致するように調整
する位相調整手段とを具えることを特徴とする位相調整
装置。 - 【請求項２】上記カウント手段は、 上記カウント結果に基づいて、上記水平ラインの画像が
有効な静止画像であるか否かを判断し、当該判断結果が
否定的である場合には上記水平ラインと別の水平ライン
を位相調整対象として選定することを特徴とする請求項
１に記載の位相調整装置。 - 【請求項３】上記カウント手段のカウント結果を表示す
る表示手段を具えることを特徴とする請求項１に記載の
位相調整装置。 - 【請求項４】表示画面の各水平ライン毎に発生する当該
水平ラインの画素数と同数のクロツクに基づいて、上記
表示画面に画像表示される画像信号の位相を調整する位
相調整方法において、 上記画像の任意の上記水平ラインにおける所定の２画素
間のクロツク数を複数のフレームに亘つてカウントする
第１のステツプと、 上記カウント結果に基づいて、上記クロツクの位相を上
記画像信号の位相と一致するように調整する第２のステ
ツプとを具えることを特徴とする位相調整方法。 - 【請求項５】上記第１のステツプでは、 上記カウント結果に基づいて、上記水平ラインの画像が
有効な静止画像であるか否かを判断し、当該判断結果が
否定的である場合には上記水平ラインと別の水平ライン
を位相調整対象として選定することを特徴とする請求項
４に記載の位相調整方法。 - 【請求項６】表示画面の各水平ライン毎に発生する当該
水平ラインの画素数と同数のクロツクに基づいて位相調
整された画像信号に基づく画像を、上記表示画面に表示
する表示装置において、 上記画像の任意の上記水平ラインにおける所定の２画素
間のクロツク数を複数のフレームに亘つてカウントする
カウント手段と、 上記カウント手段のカウント結果に基づいて、上記クロ
ツクの位相を上記画像信号の位相と一致するように調整
する位相調整手段とを具えることを特徴とする表示装
置。 - 【請求項７】上記カウント手段は、 上記カウント結果に基づいて、上記水平ラインの画像が
有効な静止画像であるか否かを判断し、当該判断結果が
否定的である場合には上記水平ラインと別の水平ライン
を位相調整対象として選定することを特徴とする請求項
６に記載の表示装置。 - 【請求項８】上記カウント手段のカウント結果を表示す
る表示手段を具えることを特徴とする請求項６に記載の
表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23720297A JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
| US09/145,429 US6621480B1 (en) | 1997-09-02 | 1998-09-01 | Phase adjuster, phase adjusting method and display device |
| EP98307034A EP0905675A3 (en) | 1997-09-02 | 1998-09-02 | Phase adjustment apparatus and method for a display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23720297A JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188722A true JPH1188722A (ja) | 1999-03-30 |
| JP3879951B2 JP3879951B2 (ja) | 2007-02-14 |
Family
ID=17011896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23720297A Expired - Fee Related JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6621480B1 (ja) |
| EP (1) | EP0905675A3 (ja) |
| JP (1) | JP3879951B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540475A (ja) * | 1999-03-26 | 2002-11-26 | フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 平面スクリーンの位相調整用の方法及び装置 |
| US6753926B1 (en) | 1999-04-12 | 2004-06-22 | Nec Corporation | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit |
| JP2008300911A (ja) * | 2007-05-29 | 2008-12-11 | Sony Corp | 画像処理装置および方法、プログラム、並びに記録媒体 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327400B1 (en) * | 2000-06-21 | 2008-02-05 | Pixelworks, Inc. | Automatic phase and frequency adjustment circuit and method |
| US6782068B1 (en) | 2000-06-30 | 2004-08-24 | Cypress Semiconductor Corp. | PLL lockout watchdog |
| JP4875248B2 (ja) * | 2001-04-16 | 2012-02-15 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置 |
| JP3905760B2 (ja) * | 2002-01-07 | 2007-04-18 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示装置 |
| US20040083115A1 (en) * | 2002-01-07 | 2004-04-29 | Donna Hodges | Methods for improving business decisions |
| TWI223769B (en) * | 2003-07-09 | 2004-11-11 | Benq Corp | Method of transmitting display data |
| US7271788B2 (en) * | 2003-11-20 | 2007-09-18 | National Semiconductor Corporation | Generating adjustable-delay clock signal for processing color signals |
| US7232710B2 (en) * | 2003-12-17 | 2007-06-19 | Ut-Battelle, Llc | Method of making cascaded die mountings with springs-loaded contact-bond options |
| KR100829778B1 (ko) * | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
| US9814106B2 (en) * | 2013-10-30 | 2017-11-07 | Apple Inc. | Backlight driver chip incorporating a phase lock loop (PLL) with programmable offset/delay and seamless operation |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665530A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Pll circuit |
| JPS56160157A (en) * | 1980-04-22 | 1981-12-09 | Sony Corp | Bit clock reproducing circuit |
| JPH0644818B2 (ja) * | 1984-04-13 | 1994-06-08 | 日本電信電話株式会社 | 表示装置 |
| JPH02250085A (ja) | 1989-03-24 | 1990-10-05 | Toshiba Corp | 画像表示装置 |
| JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
| JPH06232738A (ja) * | 1993-02-03 | 1994-08-19 | Mitsubishi Electric Corp | 同期パルス発生回路 |
| US5528309A (en) * | 1994-06-28 | 1996-06-18 | Sigma Designs, Incorporated | Analog video chromakey mixer |
| US5731843A (en) * | 1994-09-30 | 1998-03-24 | Apple Computer, Inc. | Apparatus and method for automatically adjusting frequency and phase of pixel sampling in a video display |
| US5668594A (en) * | 1995-01-03 | 1997-09-16 | Intel Corporation | Method and apparatus for aligning and synchronizing a remote video signal and a local video signal |
| JP3149124B2 (ja) | 1995-03-06 | 2001-03-26 | 株式会社コンテック | 色信号サンプリング方法 |
| US5594763A (en) * | 1995-06-06 | 1997-01-14 | Cirrus Logic, Inc. | Fast synchronizing digital phase-locked loop for recovering clock information from encoded data |
| JP3622270B2 (ja) | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
| JP3823420B2 (ja) | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| JP2954043B2 (ja) * | 1996-11-15 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Ｏｓｄ装置 |
-
1997
- 1997-09-02 JP JP23720297A patent/JP3879951B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-01 US US09/145,429 patent/US6621480B1/en not_active Expired - Fee Related
- 1998-09-02 EP EP98307034A patent/EP0905675A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540475A (ja) * | 1999-03-26 | 2002-11-26 | フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 平面スクリーンの位相調整用の方法及び装置 |
| US6753926B1 (en) | 1999-04-12 | 2004-06-22 | Nec Corporation | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit |
| JP2008300911A (ja) * | 2007-05-29 | 2008-12-11 | Sony Corp | 画像処理装置および方法、プログラム、並びに記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3879951B2 (ja) | 2007-02-14 |
| EP0905675A2 (en) | 1999-03-31 |
| US6621480B1 (en) | 2003-09-16 |
| EP0905675A3 (en) | 2000-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220023B2 (ja) | 液晶表示装置 | |
| US6933937B2 (en) | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display | |
| TWI397055B (zh) | 模式偵測電路與方法 | |
| EP0805430B1 (en) | Video adapter and digital image display apparatus | |
| US6097379A (en) | Liquid crystal display device | |
| EP1873742A2 (en) | Image display apparatus and method of adjusting clock phase | |
| JPH1188722A (ja) | 位相調整装置、位相調整方法及び表示装置 | |
| JP2000089709A (ja) | 画質自動調整装置及び表示装置 | |
| JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
| US8310431B2 (en) | Image display apparatus and frequency adjustment method thereof | |
| US6753926B1 (en) | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit | |
| US6501310B2 (en) | Sampling clock adjusting method, and an interface circuit for displaying digital image | |
| JPH09504911A (ja) | 画像を変換する方法およびデバイス | |
| US7257499B2 (en) | Method and apparatus for determining a frequency for the sampling of an analog signal | |
| JP2008276132A (ja) | ドットクロック発生回路、半導体装置及びドットクロック発生方法 | |
| JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
| JPH1049103A (ja) | 表示制御装置 | |
| JP3427298B2 (ja) | ビデオ信号変換装置およびｌｃｄ装置 | |
| KR100531382B1 (ko) | Ａｄｃ 샘플링 위상 결정 장치 및 방법 | |
| JP2000013635A (ja) | クロック制御回路 | |
| JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
| JPH10340074A (ja) | 映像信号処理回路 | |
| JP3409844B2 (ja) | クロック位相自動調整システムおよび方法 | |
| JP2001265276A (ja) | ドットマトリクス型ディスプレイ用表示調整方法及び表示装置 | |
| JP2000231366A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
| LAPS | Cancellation because of no payment of annual fees |