JPH0644818B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0644818B2 JPH0644818B2 JP59074365A JP7436584A JPH0644818B2 JP H0644818 B2 JPH0644818 B2 JP H0644818B2 JP 59074365 A JP59074365 A JP 59074365A JP 7436584 A JP7436584 A JP 7436584A JP H0644818 B2 JPH0644818 B2 JP H0644818B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- clock signal
- supplied
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、例えば電話回線を伝送路として利用するビデ
オテツクス（キヤプテン）等の文字画像情報システムに
おいて必要な、テレビジヨン受像機用の同期信号、表示
クロツク信号等の信号を発生させる信号発生回路を有す
る表示装置に関する。
オテツクス（キヤプテン）等の文字画像情報システムに
おいて必要な、テレビジヨン受像機用の同期信号、表示
クロツク信号等の信号を発生させる信号発生回路を有す
る表示装置に関する。
背景技術とその問題点 ビデオテツクス（キヤプテン）等の文字画像情報システ
ムにおいては、これに使用される表示装置としてのカラ
ーテレビジヨン受像機用の垂直、水平同期信号、色副搬
送波（3.58MHz）等の信号、表示用の表示クロツク信号
（例えばキヤプテンの場合は5.727MHz）が必要である。
従来、これらの信号は第１図に示すような信号発生回路
にて発生されている。
ムにおいては、これに使用される表示装置としてのカラ
ーテレビジヨン受像機用の垂直、水平同期信号、色副搬
送波（3.58MHz）等の信号、表示用の表示クロツク信号
（例えばキヤプテンの場合は5.727MHz）が必要である。
従来、これらの信号は第１図に示すような信号発生回路
にて発生されている。
同図において、(1)は3.58MHzの４倍の周波数、即ち14.3
2MHzの信号を発生する発振器であり、この発振信号はテ
レビ同期信号発生回路(2)に供給される。そして、この
テレビ同期信号発生回路(2)より垂直同期信号ＰＶ及び
水平同期信号ＰＨが発生される。
2MHzの信号を発生する発振器であり、この発振信号はテ
レビ同期信号発生回路(2)に供給される。そして、この
テレビ同期信号発生回路(2)より垂直同期信号ＰＶ及び
水平同期信号ＰＨが発生される。
また、発振器(1)よりの14.32MHzの発振信号は、分周器
(3)にて４分周され、この分周器(3)より3.58MHzの色副
搬送波SCが得られる。この場合、水平同期信号ＰＨ及び
色副搬送波SCは、発振器(1)よりの発振信号に基づいて
形成されたものであるから位相同期状態にある。
(3)にて４分周され、この分周器(3)より3.58MHzの色副
搬送波SCが得られる。この場合、水平同期信号ＰＨ及び
色副搬送波SCは、発振器(1)よりの発振信号に基づいて
形成されたものであるから位相同期状態にある。
また、分周器(3)よりの3.58MHzの色副搬送波SCは、分周
器(4)にて５分周された後位相比較器(5)に供給される。
器(4)にて５分周された後位相比較器(5)に供給される。
また、この第１図において、(6)は電圧制御型発振器を
示し、これよりの発振信号が、夫々1/2の分周比及び1/8
の分周比を有する分周カウンタ(7)及び(8)を介して位相
比較器(5)に供給され、上述した3.58MHzの色副搬送波SC
の５分周された信号と位相比較される。この位相比較器
(5)からの比較誤差信号は、ローパスフイルタ(9)を介し
て発振器(6)に制御電圧として供給される。従って、こ
の発振器(6)よりは11.454MHzの発振信号が出力され、分
周器(7)より5.727MHzの信号が得られ、これが表示クロ
ツク信号CLKとされる。この場合、当然のことながら、
表示クロツク信号CLKは色副送波SCと位相同期状態にあ
る。
示し、これよりの発振信号が、夫々1/2の分周比及び1/8
の分周比を有する分周カウンタ(7)及び(8)を介して位相
比較器(5)に供給され、上述した3.58MHzの色副搬送波SC
の５分周された信号と位相比較される。この位相比較器
(5)からの比較誤差信号は、ローパスフイルタ(9)を介し
て発振器(6)に制御電圧として供給される。従って、こ
の発振器(6)よりは11.454MHzの発振信号が出力され、分
周器(7)より5.727MHzの信号が得られ、これが表示クロ
ツク信号CLKとされる。この場合、当然のことながら、
表示クロツク信号CLKは色副送波SCと位相同期状態にあ
る。
上述したように、5.727MHzの表示クロツク信号CLKは、
3.58MHzの色副搬送波SCの8/5倍の周波数をもつており、
位相同期する場合、色副搬送波SCの５分周したものと、
表示クロツク信号CLKを８分周したものとで位相同期が
とられる。そのため、表示クロツク信号CLK（第２図Ａ
に図示）と色副搬送波SC（第２図Ｂに図示）との位相差
は、この第２図に示すようにＰ１〜Ｐ５までの５ポイン
トの状態を有する。また、上述したように、水平同期信
号ＰＨは、色副搬送波SCと位相同期関係にあるから、こ
の水平同期信号ＰＨ（立上り）と表示クロツク信号CLK
（立上り）との位相差も第２図Ｃ〜Ｇに示すようにＰ１
〜Ｐ５までの５ポイントの状態を有する。
3.58MHzの色副搬送波SCの8/5倍の周波数をもつており、
位相同期する場合、色副搬送波SCの５分周したものと、
表示クロツク信号CLKを８分周したものとで位相同期が
とられる。そのため、表示クロツク信号CLK（第２図Ａ
に図示）と色副搬送波SC（第２図Ｂに図示）との位相差
は、この第２図に示すようにＰ１〜Ｐ５までの５ポイン
トの状態を有する。また、上述したように、水平同期信
号ＰＨは、色副搬送波SCと位相同期関係にあるから、こ
の水平同期信号ＰＨ（立上り）と表示クロツク信号CLK
（立上り）との位相差も第２図Ｃ〜Ｇに示すようにＰ１
〜Ｐ５までの５ポイントの状態を有する。
この場合、水平同期信号ＰＨと表示クロツク信号CLKと
の位相差が、Ｐ１〜Ｐ５のどのポイントを取るかは、テ
レビ同期信号発生回路(2)を構成するカウンタ等の初期
状態、位相比較器(5)、発振器(6)等よりなるPLL（フエ
ーズ・ロツク・ループ）回路の引き込み時間等の影響を
受け、電源投入時の初期状態で決定される。
の位相差が、Ｐ１〜Ｐ５のどのポイントを取るかは、テ
レビ同期信号発生回路(2)を構成するカウンタ等の初期
状態、位相比較器(5)、発振器(6)等よりなるPLL（フエ
ーズ・ロツク・ループ）回路の引き込み時間等の影響を
受け、電源投入時の初期状態で決定される。
ところで、ビデオテツクス（キヤプテン）等の文字画像
情報システムにおいては、文字画像情報をテレビジヨン
受像機に表示する場合、水平方向の表示位置が水平同期
信号ＰＨを基準として、所定位置（時間）であると決め
られている。従つて、その表示位置を示すパルス（以
下、表示位置パルスという）が回路上必要となる。
情報システムにおいては、文字画像情報をテレビジヨン
受像機に表示する場合、水平方向の表示位置が水平同期
信号ＰＨを基準として、所定位置（時間）であると決め
られている。従つて、その表示位置を示すパルス（以
下、表示位置パルスという）が回路上必要となる。
従来、この表示位置パルスは、表示クロツク信号CLKが
5.727MHzであるので、図示せずも水平同期信号ＰＨ（立
上り）でカウンタ等をリセツト（あるいはプリセツト）
し、表示クロツク信号CLK（立上り）をカウントするこ
とで作成されている。
5.727MHzであるので、図示せずも水平同期信号ＰＨ（立
上り）でカウンタ等をリセツト（あるいはプリセツト）
し、表示クロツク信号CLK（立上り）をカウントするこ
とで作成されている。
しかしながら、上述したように水平同期信号ＰＨと表示
クロツク信号CLKとは、位相差をＰ１〜Ｐ５までの５ポ
イント取る可能性がある。このポイントが、ポイントＰ
１のように水平同期信号ＰＨ（立上り）と表示クロツク
信号CLK（立上り）との位置が近接したところとなれば
（電源投入時の状態でいくらでも取り得る）、水平同期
信号ＰＨがなくなる点で、表示クロツク信号CLK、即ち
表示位置パルスを形成するカウンタのクロツク信号から
見ると、このカウンタのリセツト（あるいはプリセツ
ト）が解除されたのか、されていないのか分らない状態
となる。そのため、このカウンタのカウント開始が、極
端な場合には１水平期間毎に１クロツク分異なり、表示
位置パルスが１クロツク分ずれることがある。そして、
これによりテレビジヨン受像機の再生画面上に水平方向
のジツターが生じることがある。
クロツク信号CLKとは、位相差をＰ１〜Ｐ５までの５ポ
イント取る可能性がある。このポイントが、ポイントＰ
１のように水平同期信号ＰＨ（立上り）と表示クロツク
信号CLK（立上り）との位置が近接したところとなれば
（電源投入時の状態でいくらでも取り得る）、水平同期
信号ＰＨがなくなる点で、表示クロツク信号CLK、即ち
表示位置パルスを形成するカウンタのクロツク信号から
見ると、このカウンタのリセツト（あるいはプリセツ
ト）が解除されたのか、されていないのか分らない状態
となる。そのため、このカウンタのカウント開始が、極
端な場合には１水平期間毎に１クロツク分異なり、表示
位置パルスが１クロツク分ずれることがある。そして、
これによりテレビジヨン受像機の再生画面上に水平方向
のジツターが生じることがある。
発明の目的 本発明は斯る点に鑑みてなされたもので、表示クロツク
信号と水平同期信号とが常に一定位相関係（例えば、表
示クロツク信号の立上りと水平同期信号の立上りが一致
しないような位相関係）で得られるようにした信号発生
回路を有する表示装置を提供するものである。
信号と水平同期信号とが常に一定位相関係（例えば、表
示クロツク信号の立上りと水平同期信号の立上りが一致
しないような位相関係）で得られるようにした信号発生
回路を有する表示装置を提供するものである。
発明の概要 本発明による表示装置は上記目的を達成するため、例え
ば、第３図及び第４図に示すように、発振器(1)と、こ
の発振器からの発振信号に基づいて水平同期信号ＰＨが
発生される同期信号発生回路(2′）と、上記発振信号が
分周されて色副搬送波SCが形成される分周器(3)と、こ
の色副搬送波が比較信号として供給され、クロツク信号
CLK0が形成されるＰＬＬ回路(5)(9)(6)(10)と、上記色
副搬送波と上記クロツク信号とが所定位相差を有するポ
イントを検出する検出手段(13)と、この検出手段の出力
を用いて上記同期信号発生回路の動作を開始させる手段
(11)(12)(14)(15)(16)(17)と、上記検出手段の出力から
上記クロック信号の１クロック期間後に表示クロック信
号を出力し、上記水平同期信号の立ち上がりと上記表示
クロック信号の立ち下がりとを一致させる手段(18)と、
上記水平同期信号の立ち上がりでリセットされると共に
上記表示クロック信号をカウントして表示位置パルスを
生成するカウンタ（図示していない）とから成り、この
表示位置パルスを用いて文字画像情報を受像機に表示す
るようにしたものである。
ば、第３図及び第４図に示すように、発振器(1)と、こ
の発振器からの発振信号に基づいて水平同期信号ＰＨが
発生される同期信号発生回路(2′）と、上記発振信号が
分周されて色副搬送波SCが形成される分周器(3)と、こ
の色副搬送波が比較信号として供給され、クロツク信号
CLK0が形成されるＰＬＬ回路(5)(9)(6)(10)と、上記色
副搬送波と上記クロツク信号とが所定位相差を有するポ
イントを検出する検出手段(13)と、この検出手段の出力
を用いて上記同期信号発生回路の動作を開始させる手段
(11)(12)(14)(15)(16)(17)と、上記検出手段の出力から
上記クロック信号の１クロック期間後に表示クロック信
号を出力し、上記水平同期信号の立ち上がりと上記表示
クロック信号の立ち下がりとを一致させる手段(18)と、
上記水平同期信号の立ち上がりでリセットされると共に
上記表示クロック信号をカウントして表示位置パルスを
生成するカウンタ（図示していない）とから成り、この
表示位置パルスを用いて文字画像情報を受像機に表示す
るようにしたものである。
このように構成することにより、表示クロツク信号と水
平同期信号とが常に一定位相関係（例えば表示クロツク
信号の立上りと水平同期信号の立上りが一致しないよう
な位相関係）で得られる。
平同期信号とが常に一定位相関係（例えば表示クロツク
信号の立上りと水平同期信号の立上りが一致しないよう
な位相関係）で得られる。
実施例 以下、第３図を参照しながら本発明による信号発生回路
を有する表示装置の一実施例について説明しよう。この
第３図において第１図と対応する部分には同一符号を付
し、その詳細説明は省略する。
を有する表示装置の一実施例について説明しよう。この
第３図において第１図と対応する部分には同一符号を付
し、その詳細説明は省略する。
同図において、(2′）はテレビ同期信号発生回路であ
り、発振器(1)より14.32MHzの発振信号がそのクロツク
端子CKに供給される。そして、この発振信号に基づいて
垂直同期信号ＰＶ及び水平同期信号ＰＨが発生される。
このテレビ同期信号発生回路(2′）はリセツト端子RESE
Tを有しており、このリセツト端子RESETに低レベル
“０”の信号が供給されている間はリセツト状態（例え
ばこれを構成するカウンタがリセツト状態）とされたま
ま保持され、この端子RESETに高レベル“１”の信号が
供給されて始めて動作が開始される。
り、発振器(1)より14.32MHzの発振信号がそのクロツク
端子CKに供給される。そして、この発振信号に基づいて
垂直同期信号ＰＶ及び水平同期信号ＰＨが発生される。
このテレビ同期信号発生回路(2′）はリセツト端子RESE
Tを有しており、このリセツト端子RESETに低レベル
“０”の信号が供給されている間はリセツト状態（例え
ばこれを構成するカウンタがリセツト状態）とされたま
ま保持され、この端子RESETに高レベル“１”の信号が
供給されて始めて動作が開始される。
また、上述した第１図例と同様に、発振器(1)よりの14.
32MHzの発振信号は、分周器(3)にて４分周され、この分
周器(3)より3.58MHzの色副搬送波SCが得られる。そし
て、この色副搬送波SCは、分周器(4)にて５分周された
後位相比較器(5)に供給される。
32MHzの発振信号は、分周器(3)にて４分周され、この分
周器(3)より3.58MHzの色副搬送波SCが得られる。そし
て、この色副搬送波SCは、分周器(4)にて５分周された
後位相比較器(5)に供給される。
また、PLL回路を構成する電圧制御型発振器(6)よりの発
振信号は、分周器(10)に供給されて１６分周された後位
相比較器(5)に供給され、上述した3.58MHzの色副搬送波
SCの５分周された信号と位相比較される。分周器(10)
は、例えば０〜15迄カウントするアツプモードのカウン
タで構成される。この位相比較器(5)からの比較誤差信
号はローパスフイルタ(9)を介して発振器(6)に制御電圧
として供給される。従つて、この発振器(6)よりは11.45
4MHzの発振信号CLK0（第４図Ａに図示）が出力される。
振信号は、分周器(10)に供給されて１６分周された後位
相比較器(5)に供給され、上述した3.58MHzの色副搬送波
SCの５分周された信号と位相比較される。分周器(10)
は、例えば０〜15迄カウントするアツプモードのカウン
タで構成される。この位相比較器(5)からの比較誤差信
号はローパスフイルタ(9)を介して発振器(6)に制御電圧
として供給される。従つて、この発振器(6)よりは11.45
4MHzの発振信号CLK0（第４図Ａに図示）が出力される。
またこの第３図において、(11)はタイマー回路を示し、
このタイマー回路(11)には発振器(6)より発振信号CLK0
が供給される。このタイマー回路(11)においては、例え
ばその供給される発振信号CLK0がカウントされ、上述し
たPLL回路が安定するまでの所定時間、その出力側に低
レベル“０”の信号が、その後高レベル“１”の信号が
出力されるようになされている。このタイマー回路(11)
の出力信号はアンド回路(12)の一方の入力端子に供給さ
れる。
このタイマー回路(11)には発振器(6)より発振信号CLK0
が供給される。このタイマー回路(11)においては、例え
ばその供給される発振信号CLK0がカウントされ、上述し
たPLL回路が安定するまでの所定時間、その出力側に低
レベル“０”の信号が、その後高レベル“１”の信号が
出力されるようになされている。このタイマー回路(11)
の出力信号はアンド回路(12)の一方の入力端子に供給さ
れる。
またこの第３図において、(13)は3.58MHzの色副搬送波S
C（第４図Ｃに図示）の立上りと発振器(6)よりの11.454
MHzの発振信号CLK0（第４図Ａに図示）の立上りとが一
致するポイントＰ１を検出するための検出回路である。
即ちこの検出回路(13)には、例えば分周器(10)を構成す
るカウンタの各ビツトの信号が供給され、これより、第
４図Ｆに示すようにこのカウンタのカウント値が最大
（カウンタがダウンモードの場合には最小）となつてい
る１クロツク期間（発振信号CLK0の１周期）、即ちポイ
ントＰ１の直前の１クロツク期間のみ高レベル“１”と
なる検出信号ＳＭが得られる。そして、この検出信号Ｓ
Ｍはアンド回路(12)の他方の入力端子に供給される。
C（第４図Ｃに図示）の立上りと発振器(6)よりの11.454
MHzの発振信号CLK0（第４図Ａに図示）の立上りとが一
致するポイントＰ１を検出するための検出回路である。
即ちこの検出回路(13)には、例えば分周器(10)を構成す
るカウンタの各ビツトの信号が供給され、これより、第
４図Ｆに示すようにこのカウンタのカウント値が最大
（カウンタがダウンモードの場合には最小）となつてい
る１クロツク期間（発振信号CLK0の１周期）、即ちポイ
ントＰ１の直前の１クロツク期間のみ高レベル“１”と
なる検出信号ＳＭが得られる。そして、この検出信号Ｓ
Ｍはアンド回路(12)の他方の入力端子に供給される。
アンド回路(12)の出力信号はJ-Kフリツプフロツプ(14)
のＪ端子に供給される。このフリツプフロツプ(14)のＫ
端子は接地され、そのクロツク端子CKには発振器(6)の
発振信号（第４図Ａに図示）がクロツク信号として供給
される。
のＪ端子に供給される。このフリツプフロツプ(14)のＫ
端子は接地され、そのクロツク端子CKには発振器(6)の
発振信号（第４図Ａに図示）がクロツク信号として供給
される。
また、正の直流電圧＋Ｂが供給される電源端子(15)は時
定数回路を構成する抵抗器(16)及びコンデンサ(17)の直
列回路を介して接地され、この抵抗器(16)及びコンデン
サ(17)の接続点Ｐに得られる信号がフリツプフロツプ(1
4)のクリア端子▲▼に供給される。この接続点Ｐ
には電源投入後所定期間Ｔ０（抵抗器(16)及びコンデン
サ(17)の時定数で決まる）、低レベル“０”となる信号
が得られる。
定数回路を構成する抵抗器(16)及びコンデンサ(17)の直
列回路を介して接地され、この抵抗器(16)及びコンデン
サ(17)の接続点Ｐに得られる信号がフリツプフロツプ(1
4)のクリア端子▲▼に供給される。この接続点Ｐ
には電源投入後所定期間Ｔ０（抵抗器(16)及びコンデン
サ(17)の時定数で決まる）、低レベル“０”となる信号
が得られる。
フリツプフロツプ(14)の出力端子Ｑに得られる信号ＳＱ
は、上述したテレビ同期信号発生回路(2′）のリセツト
端子RESETに供給される。
は、上述したテレビ同期信号発生回路(2′）のリセツト
端子RESETに供給される。
また、この信号ＳＱはＤフリツプフロツプ(18)のクリア
端子▲▼に供給される。このフリツプフロツプ(1
8)のクロツク端子CKには発振器(6)の発振信号CLK0（第
４図Ａに図示）が供給され、このフリツプフロツプ(18)
は、この発振信号CLK0の立上りで動作するようになされ
ている。このフリツプフロツプ(18)の出力端子に得ら
れる信号はそのＤ端子に供給され、その出力端子Ｑより
5.727MHzの表示クロツク信号CLKが出力される。
端子▲▼に供給される。このフリツプフロツプ(1
8)のクロツク端子CKには発振器(6)の発振信号CLK0（第
４図Ａに図示）が供給され、このフリツプフロツプ(18)
は、この発振信号CLK0の立上りで動作するようになされ
ている。このフリツプフロツプ(18)の出力端子に得ら
れる信号はそのＤ端子に供給され、その出力端子Ｑより
5.727MHzの表示クロツク信号CLKが出力される。
なお、第４図Ｂに示すものは第１図例における表示クロ
ツク信号CLK、同図Ｄに示すものは分周器(10)の出力信
号、同図Ｅに示すものは分周器(4)の出力信号である。
ツク信号CLK、同図Ｄに示すものは分周器(10)の出力信
号、同図Ｅに示すものは分周器(4)の出力信号である。
本例は以上のように構成されているので以下のような動
作をする。
作をする。
電源が投入されると、接続点ｐには所定期間Ｔ０だけ低
レベル“０”の信号が得られ、これがフリツプフロツプ
(14)のクリア端子▲▼に供給される。従つて、フ
リツプフロツプ(14)は、このＴ０の期間クリア状態を維
持し、その出力端子Ｑに得られる信号ＳＱは低レベル
“０”である。この信号ＳＱはテレビ同期信号発生回路
(2′）のRESET端子に供給されるので、このＴ０の期
間、このテレビ同期信号発生回路(2′）はリセツト状態
が維持され、動作は開始されない。また、信号ＳＱはフ
リツプフロツプ(18)のクリア端子▲▼に供給され
るので、この期間このフリツプフロツプ(18)はクリア状
態を維持し、その出力端子Ｑから表示クロツク信号CLK
は得られない。
レベル“０”の信号が得られ、これがフリツプフロツプ
(14)のクリア端子▲▼に供給される。従つて、フ
リツプフロツプ(14)は、このＴ０の期間クリア状態を維
持し、その出力端子Ｑに得られる信号ＳＱは低レベル
“０”である。この信号ＳＱはテレビ同期信号発生回路
(2′）のRESET端子に供給されるので、このＴ０の期
間、このテレビ同期信号発生回路(2′）はリセツト状態
が維持され、動作は開始されない。また、信号ＳＱはフ
リツプフロツプ(18)のクリア端子▲▼に供給され
るので、この期間このフリツプフロツプ(18)はクリア状
態を維持し、その出力端子Ｑから表示クロツク信号CLK
は得られない。
次に、発振器(6)，位相比較器(5)等よりなるPLL回路が
安定する所定期間経過後にタイマー回路(11)の出力側に
高レベル“１”の信号が得られ、これがアンド回路(12)
の一方の入力端子に供給される。また、検出回路(13)か
らは第４図Ｆに示すような検出信号ＳＭが得られ、これ
がアンド回路(12)の他方の入力端子に供給される。従つ
て、この検出信号ＳＭの高レベルとなる期間ｔ０〜
ｔ１、アンド回路(12)の出力側よりフリツプフロツプ(1
4)のＪ端子には高レベル“１”の信号が供給される。
安定する所定期間経過後にタイマー回路(11)の出力側に
高レベル“１”の信号が得られ、これがアンド回路(12)
の一方の入力端子に供給される。また、検出回路(13)か
らは第４図Ｆに示すような検出信号ＳＭが得られ、これ
がアンド回路(12)の他方の入力端子に供給される。従つ
て、この検出信号ＳＭの高レベルとなる期間ｔ０〜
ｔ１、アンド回路(12)の出力側よりフリツプフロツプ(1
4)のＪ端子には高レベル“１”の信号が供給される。
このとき、上述した所定期間Ｔ０が経過していると、時
点ｔ１においてフリツプフロツプ(14)の出力端子Ｑに得
られる信号ＳＱ（第４図Ｇに図示）は低レベル“０”か
ら高レベル“１”となる。フリツプフロツプ(14)のＫ端
子は接地されているのであるから、フリツプフロツプ(1
4)は時点ｔ１以後この状態を維持する。
点ｔ１においてフリツプフロツプ(14)の出力端子Ｑに得
られる信号ＳＱ（第４図Ｇに図示）は低レベル“０”か
ら高レベル“１”となる。フリツプフロツプ(14)のＫ端
子は接地されているのであるから、フリツプフロツプ(1
4)は時点ｔ１以後この状態を維持する。
時点ｔ１において、フリツプフロツプ(14)の出力端子Ｑ
に得られる信号ＳＱが高レベル“１”となると、この信
号ＳＱがテレビ同期信号発生回路(2′）のリセツト端子
RESETに供給されるので、このテレビ同期信号発生回路
(2′）はこの時点ｔ１からその動作を開始する。また、
この時点ｔ１において、信号ＳＱが高レベル“１”とな
ると、フリツプフロツプ(18)のクリア状態は解除され
る。そして、この時点ｔ１において、フリツプフロツプ
(18)のＤ端子にはその出力端子より高レベル“１”の
信号が供給されているので、その出力端子Ｑからは、時
点ｔ１より１クロツク期間後の時点ｔ２から5.727MHzの
表示クロツク信号CLK（第４図Ｈに図示）が出力され
る。
に得られる信号ＳＱが高レベル“１”となると、この信
号ＳＱがテレビ同期信号発生回路(2′）のリセツト端子
RESETに供給されるので、このテレビ同期信号発生回路
(2′）はこの時点ｔ１からその動作を開始する。また、
この時点ｔ１において、信号ＳＱが高レベル“１”とな
ると、フリツプフロツプ(18)のクリア状態は解除され
る。そして、この時点ｔ１において、フリツプフロツプ
(18)のＤ端子にはその出力端子より高レベル“１”の
信号が供給されているので、その出力端子Ｑからは、時
点ｔ１より１クロツク期間後の時点ｔ２から5.727MHzの
表示クロツク信号CLK（第４図Ｈに図示）が出力され
る。
このように本例によれば、テレビ同期信号発生回路
(2′）の動作が開始された時点ｔ１より１クロツク分後
の時点ｔ２から5.727MHzの表示クロツク信号CLKが出力
されるようになされているので、水平同期信号ＰＨ（第
４図Ｉに図示）の立上りは表示クロツク信号CLK（第４
図Ｈに図示）の立下りと常に一致（第４図において時点
ｔ３参照）することとなる。換言すれば、本例において
は表示クロツク信号CLKの立上りと水平同期信号ＰＨの
立上りとが一致することはない。従つて、本例の信号発
生回路より得られる表示クロツク信号CLKと水平同期信
号ＰＨとを使用して表示位置パルスを形成すれば、その
形式位置は常に一定で変動することがない。そのため、
表示画面に水平方向のジツターを生じることがない。
(2′）の動作が開始された時点ｔ１より１クロツク分後
の時点ｔ２から5.727MHzの表示クロツク信号CLKが出力
されるようになされているので、水平同期信号ＰＨ（第
４図Ｉに図示）の立上りは表示クロツク信号CLK（第４
図Ｈに図示）の立下りと常に一致（第４図において時点
ｔ３参照）することとなる。換言すれば、本例において
は表示クロツク信号CLKの立上りと水平同期信号ＰＨの
立上りとが一致することはない。従つて、本例の信号発
生回路より得られる表示クロツク信号CLKと水平同期信
号ＰＨとを使用して表示位置パルスを形成すれば、その
形式位置は常に一定で変動することがない。そのため、
表示画面に水平方向のジツターを生じることがない。
発明の効果 以上述べた実施例からも明らかなように、本発明による
表示装置によれば、表示クロック信号の立ち上がりと水
平同期信号の立ち上がりとが必ずずれた位置関係にな
り、カウンタが水平同期信号の立ち上がりでリセットさ
れた後に、確実に表示クロック信号の次の立ち上がりで
カウントを開始することができる。したがって、この表
示位置パルスを使用すれば、表示画面の水平方向にジッ
ターを生じることがなくなる効果が得られる。
表示装置によれば、表示クロック信号の立ち上がりと水
平同期信号の立ち上がりとが必ずずれた位置関係にな
り、カウンタが水平同期信号の立ち上がりでリセットさ
れた後に、確実に表示クロック信号の次の立ち上がりで
カウントを開始することができる。したがって、この表
示位置パルスを使用すれば、表示画面の水平方向にジッ
ターを生じることがなくなる効果が得られる。
第１図は信号発生回路の従来例を示す構成図、第２図は
その説明に供する線図、第３図は本発明による信号発生
回路の一実施例を示す構成図、第４図はその説明に供す
る線図である。 (1)は発振器、(2′）はテレビ同期信号発生回路、(3)
(4)及び(10)は夫々分周器、(5)は位相比較器、(6)は電
圧制御型発振器、(13)は検出回路、(14)はJ-Kフリツプ
フロツプ、(18)はＤフリツプフロツプである。
その説明に供する線図、第３図は本発明による信号発生
回路の一実施例を示す構成図、第４図はその説明に供す
る線図である。 (1)は発振器、(2′）はテレビ同期信号発生回路、(3)
(4)及び(10)は夫々分周器、(5)は位相比較器、(6)は電
圧制御型発振器、(13)は検出回路、(14)はJ-Kフリツプ
フロツプ、(18)はＤフリツプフロツプである。
フロントページの続き (72)発明者 前田 悟 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 谷口 郁夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【請求項１】発振器と、 この発振器からの発振信号に基づいて水平同期信号が発
生される同期信号発生回路と、 上記発振信号が分周されて色副搬送波が形成される分周
器と、 この色副搬送波が比較信号として供給され、クロック信
号が形成されるＰＬＬ回路と、 上記色副搬送波と上記クロック信号とが所定位相差を有
するポイントを検出する検出手段と、 この検出手段の出力を用いて上記同期信号発生回路の動
作を開始させる手段と、 上記検出手段の出力から上記クロック信号の１クロック
期間後に表示クロック信号を出力し、上記水平同期信号
の立ち上がりと上記表示クロック信号の立ち下がりとを
一致させる手段と、 上記水平同期信号の立ち上がりでリセットされると共に
上記表示クロック信号をカウントして表示位置パルスを
生成するカウンタとから成り、この表示位置パルスを用
いて文字画像情報を受像機に表示するようにしたことを
特徴とする表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074365A JPH0644818B2 (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
| AU40973/85A AU581883B2 (en) | 1984-04-13 | 1985-04-10 | Signal generator circuit |
| US06/722,355 US4617594A (en) | 1984-04-13 | 1985-04-12 | Signal generator circuit |
| CA000478972A CA1248596A (en) | 1984-04-13 | 1985-04-12 | Signal generator circuit |
| EP85302625A EP0159893B1 (en) | 1984-04-13 | 1985-04-15 | Signal generator circuits |
| DE8585302625T DE3587002T2 (de) | 1984-04-13 | 1985-04-15 | Signalgeneratorschaltungen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59074365A JPH0644818B2 (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60217779A JPS60217779A (ja) | 1985-10-31 |
| JPH0644818B2 true JPH0644818B2 (ja) | 1994-06-08 |
Family
ID=13545053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59074365A Expired - Lifetime JPH0644818B2 (ja) | 1984-04-13 | 1984-04-13 | 表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4617594A (ja) |
| EP (1) | EP0159893B1 (ja) |
| JP (1) | JPH0644818B2 (ja) |
| AU (1) | AU581883B2 (ja) |
| CA (1) | CA1248596A (ja) |
| DE (1) | DE3587002T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769704A (en) * | 1985-06-04 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Synchronization signal generator |
| US4970596A (en) * | 1988-09-07 | 1990-11-13 | North American Philips Corp. | Pseudo line locked write clock for picture-in-picture video applications |
| AU618411B2 (en) * | 1988-10-13 | 1991-12-19 | Sony Corporation | Flicker reduction apparatus |
| KR0157585B1 (ko) * | 1993-09-24 | 1998-12-15 | 김광호 | 디스크재생장치의 동기내삽회로 및 동기상태검출회로 |
| JP3846735B2 (ja) * | 1994-12-06 | 2006-11-15 | フィリップス エレクトロニクス ネムローゼ フェン ノートシャップ | 垂直位置−ジッタ除去 |
| US5675273A (en) * | 1995-09-08 | 1997-10-07 | International Business Machines Corporation | Clock regulator with precision midcycle edge timing |
| JP3879951B2 (ja) * | 1997-09-02 | 2007-02-14 | ソニー株式会社 | 位相調整装置、位相調整方法及び表示装置 |
| JP2000305655A (ja) | 1999-04-19 | 2000-11-02 | Mitsubishi Electric Corp | 周波数逓倍回路内蔵のマイクロコンピュータ |
| US10439754B2 (en) | 2016-04-13 | 2019-10-08 | The Boeing Company | Methods and apparatus to implement a third-order signal scrambler |
| US10476708B2 (en) | 2016-04-13 | 2019-11-12 | The Boeing Company | Methods and apparatus to implement a signal scrambler |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1593424A (en) * | 1977-09-26 | 1981-07-15 | Philips Electronic Associated | Television receiver arrangement |
| JPS6033030B2 (ja) * | 1978-12-23 | 1985-07-31 | ソニー株式会社 | 同期信号発生器 |
| US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
| JPS5860886A (ja) * | 1981-10-07 | 1983-04-11 | Hitachi Ltd | クロツク発生回路 |
| JPS5871784A (ja) * | 1981-10-26 | 1983-04-28 | Hitachi Ltd | 固体カラ−ビデオカメラの同期信号発生回路 |
| JPS58111977A (ja) * | 1981-12-25 | 1983-07-04 | ソニー株式会社 | カラ−表示回路 |
| JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
-
1984
- 1984-04-13 JP JP59074365A patent/JPH0644818B2/ja not_active Expired - Lifetime
-
1985
- 1985-04-10 AU AU40973/85A patent/AU581883B2/en not_active Ceased
- 1985-04-12 US US06/722,355 patent/US4617594A/en not_active Expired - Lifetime
- 1985-04-12 CA CA000478972A patent/CA1248596A/en not_active Expired
- 1985-04-15 DE DE8585302625T patent/DE3587002T2/de not_active Expired - Lifetime
- 1985-04-15 EP EP85302625A patent/EP0159893B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU4097385A (en) | 1985-10-17 |
| DE3587002D1 (de) | 1993-03-04 |
| DE3587002T2 (de) | 1993-07-22 |
| AU581883B2 (en) | 1989-03-09 |
| EP0159893A2 (en) | 1985-10-30 |
| EP0159893B1 (en) | 1993-01-20 |
| EP0159893A3 (en) | 1988-07-27 |
| JPS60217779A (ja) | 1985-10-31 |
| CA1248596A (en) | 1989-01-10 |
| US4617594A (en) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000089B1 (ko) | 수평주사 주파수 체배회로 | |
| JPH071423B2 (ja) | パルス発生回路 | |
| JPH0644818B2 (ja) | 表示装置 | |
| KR970005217B1 (ko) | 텔레비젼 편향 장치 | |
| JPS6033030B2 (ja) | 同期信号発生器 | |
| JPS6033031B2 (ja) | Ｐａｌ方式の同期信号発生器 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| CN1112753A (zh) | 锁相环的鉴相器 | |
| JPS6161308B2 (ja) | ||
| JPH0139020Y2 (ja) | ||
| JPS6076813A (ja) | Ｐｌｌ回路 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPS602710Y2 (ja) | 自動位相制御装置 | |
| JPS6150549B2 (ja) | ||
| JP2933221B2 (ja) | 垂直同期再生回路 | |
| JPS5843310Y2 (ja) | フアクシミリ装置における電源同期装置 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JPH0134511B2 (ja) | ||
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| RU1780113C (ru) | Устройство синхронизации информации, воспроизводимой с магнитного носител | |
| JPH088650B2 (ja) | 周波数制御回路 | |
| JPS6323711B2 (ja) | ||
| JPH0799870B2 (ja) | テレビの選局表示装置 | |
| JPH024087A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |