JPH1187262A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH1187262A JPH1187262A JP9238408A JP23840897A JPH1187262A JP H1187262 A JPH1187262 A JP H1187262A JP 9238408 A JP9238408 A JP 9238408A JP 23840897 A JP23840897 A JP 23840897A JP H1187262 A JPH1187262 A JP H1187262A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- titanium tungsten
- aluminum
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000126 substance Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 28
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 239000000243 solution Substances 0.000 abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011259 mixed solution Substances 0.000 abstract description 4
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 abstract description 2
- 229960001231 choline Drugs 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010306 acid treatment Methods 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002738 chelating agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- OTYBMLCTZGSZBG-UHFFFAOYSA-L potassium sulfate Chemical compound [K+].[K+].[O-]S([O-])(=O)=O OTYBMLCTZGSZBG-UHFFFAOYSA-L 0.000 description 1
- 229910052939 potassium sulfate Inorganic materials 0.000 description 1
- 235000011151 potassium sulphates Nutrition 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば電極として
用いられる、チタンを5〜15%含むタングステンの混
合物膜の加工工程を用いて生成した半導体装置及びその
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device produced by using a tungsten mixed film containing 5 to 15% of titanium, which is used as an electrode, for example, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、タングステンやチタンタングステ
ンをウェットエッチングで加工する場合には、過酸化水
素水や過酸化水素水とアンモニア水の混合液等が用いら
れている。かかるウェットエッチングでは、ドライエッ
チングのように、エッチング室等のチタンの付着はな
く、パーティクルの発生も抑えられるといった利点があ
る。かかる点に鑑みて、トランジスタの形成工程等に汎
用されている。2. Description of the Related Art Conventionally, when tungsten or titanium tungsten is processed by wet etching, a hydrogen peroxide solution or a mixed solution of a hydrogen peroxide solution and an ammonia solution has been used. In such wet etching, there is an advantage that, unlike dry etching, there is no adhesion of titanium in an etching chamber or the like and generation of particles is suppressed. In view of such a point, it is widely used in a transistor forming process and the like.
【0003】例えば、特開平8−53781号公報で
は、チタンタングステン合金薄膜のエッチャントにED
TA及び硫酸カリウムを添加した40〜60℃の30%
の過酸化水素水を用いて化学的にエッチングする技術が
開示されている。[0003] For example, in Japanese Patent Application Laid-Open No. 8-53881, ED is used as an etchant for a titanium tungsten alloy thin film.
30% of 40-60 ° C with addition of TA and potassium sulfate
A technique of chemically etching using a hydrogen peroxide solution is disclosed.
【0004】さらに、特開平8−250462号公報で
は、コンタクトホールにチタンタングステン膜をパター
ンニングする際、過酸化水素水又は混合液でウェットエ
ッチングした後、フッ酸系ガスでドライエッチングし、
エッチング時の導電性残査を除去し、配線間リークを低
減する技術が開示されている。Further, in Japanese Patent Application Laid-Open No. 8-250462, when patterning a titanium tungsten film in a contact hole, wet etching with a hydrogen peroxide solution or a mixed solution is performed, followed by dry etching with a hydrofluoric acid-based gas.
There has been disclosed a technique for removing a conductive residue at the time of etching and reducing leakage between wirings.
【0005】そして、特開平2−100376号公報で
は、コンタクトメタルにチタンタングステンを用い、レ
ジストマスクと過酸化水素水溶液によりエッチング除去
し、パターニングする技術が開示されている。Japanese Patent Application Laid-Open No. Hei 2-100376 discloses a technique in which titanium tungsten is used as a contact metal and is etched and removed by a resist mask and an aqueous hydrogen peroxide solution to perform patterning.
【0006】一方、シリコン基板の上に、チタンを5〜
15%含むタングステンの混合物膜を500〜5000
[オングストローム]と、アルミニウムを1〜5μm積
層した二層構造の電極を有する半導体装置のメタル工程
においては、その加工方法は、厚いアルミニウムをウェ
ット法にて加工した後、更にチタンタングステンを加工
する2段階エッチングを行うことが行われている。On the other hand, on a silicon substrate, titanium
500-5000 tungsten mixture film containing 15%
[Angstrom] and a metal process of a semiconductor device having a two-layered electrode in which aluminum is laminated in a thickness of 1 to 5 μm, the processing method is to process thick aluminum by a wet method and then further process titanium tungsten. Performing step etching has been performed.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記チ
タンタングステンを加工する方法において、ウェット法
を用いることにより、ドライ法における反応性イオンエ
ッチング(RIE;ReactiveIon Etching) を用い枚葉処理
を行う為にコストがかかるといった問題点は解決できる
ものの、バッチ処理が可能なウェット法では、薬液の選
定が確定していないといった従来からの問題があった。However, in the above-described method of processing titanium tungsten, a wet method is used, and the cost for performing single-wafer processing using reactive ion etching (RIE) in a dry method is increased. However, in the wet method capable of batch processing, there has been a conventional problem that the selection of a chemical solution has not been determined.
【0008】本発明は、上記問題に鑑みてなされたもの
で、その目的とするところは、薬液を確定した安価なウ
ェット法によりAlと選択性のあるチタンタングステン
の加工を可能とした半導体装置及びその製造方法を提供
することができる。The present invention has been made in view of the above-mentioned problems, and has as its object to provide a semiconductor device capable of processing titanium tungsten having selectivity with Al by an inexpensive wet method in which a chemical solution is determined. The manufacturing method can be provided.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の態様による半導体装置は、半導体基
板と、半導体基板上に生成されたPN接合と、上記半導
体基板の表面に積層され、その一部が部分的に除去され
た絶縁膜と、上記半導体基板及び絶縁膜上に成膜された
チタンタングステンと、上記チタンタングステン上に積
層されたアルミニウムと、を具備し、上記チタンタング
ステン及びアルミニウムによる二層のメタルを選択的に
パターン形成し、上記アルミニウムをエッチングし、上
記チタンタングステンの加工薬液として、加熱した過酸
化水素水を用いて加工することを特徴とする。To achieve the above object, a semiconductor device according to a first aspect of the present invention comprises a semiconductor substrate, a PN junction formed on the semiconductor substrate, and a semiconductor device having a PN junction formed on the surface of the semiconductor substrate. An insulating film stacked and partially removed, titanium tungsten formed on the semiconductor substrate and the insulating film, and aluminum stacked on the titanium tungsten; It is characterized in that a two-layer metal of tungsten and aluminum is selectively formed, the aluminum is etched, and processing is performed using a heated hydrogen peroxide solution as a processing liquid for the titanium tungsten.
【0010】第2の態様による半導体装置の製造方法
は、半導体基板上にPN接合を有する半導体装置におい
て、上記半導体基板の表面に絶縁膜を形成し、当該絶縁
膜を部分的に除去する第1の工程と、上記半導体基板の
全体にチタンタングステンを成膜する第2の工程と、上
記チタンタングステン上にアルミニウムを1〜5μm積
層する第3の工程と、上記チタンタングステン及びアル
ミニウムによる二層のメタルを選択的にパターン形成す
る第4の工程と、上記アルミニウムをエッチングする第
5の工程と、を有し、チタンタングステンの加工薬液と
して、加熱した過酸化水素水を用いて加工することを特
徴とする。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a PN junction on a semiconductor substrate, wherein an insulating film is formed on a surface of the semiconductor substrate and the insulating film is partially removed. A second step of forming a film of titanium tungsten on the entire semiconductor substrate, a third step of stacking aluminum on the titanium tungsten by 1 to 5 μm, and a two-layer metal of titanium tungsten and aluminum. And a fifth step of etching the aluminum, wherein the processing is performed by using a heated hydrogen peroxide solution as a processing solution for titanium tungsten. I do.
【0011】即ち、本発明の第1の態様による半導体装
置では、半導体基板上にPN接合が生成され、上記半導
体基板の表面に絶縁膜が形成され、その一部が部分的に
除去され、上記半導体基板及び絶縁膜上にチタンタング
ステンが成膜され、上記チタンタングステン上にアルミ
ニウムが積層され、特に上記チタンタングステン及びア
ルミニウムによる二層のメタルが選択的にパターン形成
され、上記アルミニウムがエッチングされ、上記チタン
タングステンの加工薬液として、加熱した過酸化水素水
を用いて加工される。That is, in the semiconductor device according to the first aspect of the present invention, a PN junction is formed on the semiconductor substrate, an insulating film is formed on the surface of the semiconductor substrate, and a part thereof is partially removed. Titanium tungsten is formed on a semiconductor substrate and an insulating film, aluminum is stacked on the titanium tungsten, and a two-layer metal formed by the titanium tungsten and aluminum is selectively patterned, and the aluminum is etched. Titanium tungsten is processed using a heated hydrogen peroxide solution as a processing chemical.
【0012】第2の態様による半導体装置の製造方法で
は、半導体基板上にPN接合を有する半導体装置におい
て、第1の工程では上記半導体基板の表面に絶縁膜が形
成され、当該絶縁膜が部分的に除去され、第2の工程で
は上記半導体基板の全体にチタンタングステンが成膜さ
れ、第3の工程では上記チタンタングステン上にアルミ
ニウムが1〜5μm積層され、第4の工程では上記チタ
ンタングステン及びアルミニウムによる二層のメタルが
選択的にパターン形成され、第5の工程では上記アルミ
ニウムがエッチングされ、特にチタンタングステンの加
工薬液として、加熱した過酸化水素水が用いられ加工さ
れる。In a method of manufacturing a semiconductor device according to a second aspect, in a semiconductor device having a PN junction on a semiconductor substrate, an insulating film is formed on a surface of the semiconductor substrate in a first step, and the insulating film is partially formed. In a second step, a film of titanium tungsten is formed on the entirety of the semiconductor substrate, in a third step, aluminum is stacked on the titanium tungsten in a thickness of 1 to 5 μm, and in a fourth step, the titanium tungsten and aluminum are deposited. In the fifth step, the aluminum is etched, and processing is performed using a heated hydrogen peroxide solution as a processing liquid for titanium tungsten in particular.
【0013】[0013]
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。本発明は、電極として用
いられる、チタン(以下、Tiとする)を5〜15%含
むタングステン(以下、Wとする)の混合物膜(以下、
TiW)の加工工程に特徴を有し、当該TiWのエッチ
ング用の薬液としては、例えば30〜35wt%の過酸化
水素水を35〜80℃に加熱して用いる。Embodiments of the present invention will be described below with reference to the drawings. The present invention provides a mixture film of tungsten (hereinafter, referred to as W) containing 5 to 15% of titanium (hereinafter, referred to as Ti) used as an electrode.
It has a feature in the processing step of TiW), and as a chemical solution for etching the TiW, for example, a 30 to 35 wt% aqueous hydrogen peroxide solution heated to 35 to 80 ° C is used.
【0014】図1には、特徴のある加工方法により電極
を形成した本発明の実施の形態に係る半導体装置の製造
工程を示し説明する。本発明の半導体装置では、先ずシ
リコン(以下、Siとする)基板1にPN接合2、酸化
膜3を形成した後(図1(a)参照)、フォトリソグラ
フィ法により当該酸化膜3を開口しコンタクトホールを
形成する。そして、フォトレジストを剥離した後、汚
染、自然酸化膜の除去を目的としたコリン系の処理、希
フッ酸(HF)による処理を実施する(図1(b)参
照)。FIG. 1 shows a manufacturing process of a semiconductor device according to an embodiment of the present invention in which electrodes are formed by a characteristic processing method. In the semiconductor device of the present invention, first, after a PN junction 2 and an oxide film 3 are formed on a silicon (hereinafter referred to as Si) substrate 1 (see FIG. 1A), the oxide film 3 is opened by photolithography. Form a contact hole. Then, after the photoresist is removed, a choline-based treatment and a treatment with diluted hydrofluoric acid (HF) for the purpose of removing contamination and a natural oxide film are performed (see FIG. 1B).
【0015】次いで、2000[オングストローム]の
TiW膜4を、次に3.8μmのAl5をスパッタす
る。このときのTiW膜4のターゲット組成としては、
Tiが10%、Wが90%のものを用いる。続いて、こ
れらはメタル加工である為、マスクパターンとしてのフ
ォトレジスト6をマスクにして、Al5をアンモニア、
過酸化水素、キレート剤、水の混合液によりエッチング
する。Next, a 2000 [Angstrom] TiW film 4 is sputtered, and then 3.8 μm Al5 is sputtered. At this time, the target composition of the TiW film 4 is as follows.
A material containing 10% of Ti and 90% of W is used. Subsequently, since these are metal processing, Al5 is changed to ammonia, using photoresist 6 as a mask pattern as a mask.
Etching is performed with a mixed solution of hydrogen peroxide, a chelating agent and water.
【0016】さらに、その下層のTiW膜4を本方法を
用いてエッチングする。即ち、35wt%の過酸化水素水
を40,60,75+/−5℃に制御した薬液にて10
分間浸してTiW膜4をエッチングし、ゲートとエミッ
タを分離する。このときのマスク上の抜き寸法は5μm
幅のものである。その後、フォトレジストを剥離し、裏
面に電極を形成する(図1(c),(d)参照)。この
ようにして製造された本実施の形態に係る半導体装置の
構成は図2に示される通りである。Further, the underlying TiW film 4 is etched using this method. That is, a 35 wt% aqueous hydrogen peroxide solution is controlled at 40, 60, 75 +/− 5 ° C. with a chemical solution of 10%.
Then, the TiW film 4 is etched by soaking for a minute to separate the gate and the emitter. The size of the blank on the mask at this time is 5 μm.
Of width. After that, the photoresist is removed, and an electrode is formed on the back surface (see FIGS. 1C and 1D). The configuration of the semiconductor device according to the present embodiment manufactured as described above is as shown in FIG.
【0017】ここで、図2には、ドライ法又はウェット
法による端部の加工形状を示し説明する。同図に示され
るサンプルの電気的特性、耐圧特性を評価すると、図2
(b)に示される過酸化水素水によるウェット加工の特
性は、図2(a)に示されるドライ法によるRIEの加
工サンプルと比較し、耐圧低下(フィールド酸化膜上に
残るメタル起因)、G−Eショート(Siとメタルとの
コンタクト部上の残さが原因)は見られない。また、歩
留りは、ドライ、ウェット法いずれも67〜78、70
%で差がない。つまり、これにより、加工法起因の歩留
りの低下はないことは明らかである。Here, FIG. 2 shows and illustrates a processed shape of an end portion by a dry method or a wet method. When the electrical characteristics and breakdown voltage characteristics of the sample shown in FIG.
The characteristics of the wet processing using the hydrogen peroxide solution shown in FIG. 2B are lower than those of the RIE processed sample by the dry method shown in FIG. No -E short (caused by the residue on the contact portion between Si and metal) is not observed. The yield was 67 to 78, 70 for both dry and wet methods.
There is no difference in%. That is, it is clear that there is no reduction in yield due to the processing method.
【0018】次に図3は薬液のエッチング温度とエッチ
ングレート、サイドエッチング量の関係を示す図であ
る。尚、同図において、白抜きの点で示したのはエッチ
ング温度とエッチングレートの関係に係る特性であり、
バツ印で示したのはエッチング温度とサイドエッチング
量の関係に係る特性である。Next, FIG. 3 is a view showing the relationship between the etching temperature of the chemical solution, the etching rate, and the amount of side etching. Note that, in the drawing, the white dots indicate the characteristics related to the relationship between the etching temperature and the etching rate,
The characteristics indicated by the crosses indicate the relationship between the etching temperature and the side etching amount.
【0019】温度が低いとエッチングレートが非常に低
くなり、35℃以上での使用が必要であることが判る。
かかるエッチングレートは、500オングストローム/
分(40℃)程度だが、残差除去のためにエッチング時
間は、例えば膜厚2000オングストロームのTiWで
10分間程度は必要となる。It can be seen that when the temperature is low, the etching rate becomes very low, and it is necessary to use at a temperature of 35 ° C. or higher.
Such an etching rate is 500 angstroms /
Min (40 ° C.), but an etching time of about 10 minutes is necessary for removing the residual with, for example, a 2000-Å-thick TiW film.
【0020】一方、過剰のエッチング時間によるサイド
エッチングの進行は、Al底部の捲れ、剥がれによるダ
ストが発生しショートの原因となる。これを抑えるため
には、エッチング温度が80℃以下であることが必要で
ある。このときの加工実績は、マスク寸法で線幅4μm
以上である。On the other hand, the progress of side etching due to excessive etching time generates dust due to curling and peeling of the Al bottom, which causes a short circuit. In order to suppress this, the etching temperature needs to be 80 ° C. or lower. The processing results at this time are as follows: line width 4 μm in mask dimensions
That is all.
【0021】以上説明したように、本発明では、電極の
加工工程において過酸化水素水を用いることで、パター
ニングのために用いるベースレジン、感光剤、溶剤(E
CA)を主成分とするレジストの劣化や、Alの大きな
後退の問題も生じない。そして、安価なウェット法によ
る加工を実現する。As described above, in the present invention, by using aqueous hydrogen peroxide in the electrode processing step, the base resin, photosensitive agent, solvent (E) used for patterning are used.
There is no problem of deterioration of the resist containing CA) as a main component and significant retreat of Al. Then, processing by an inexpensive wet method is realized.
【0022】[0022]
【発明の効果】以上詳述したように、本発明によれば、
薬液を確定した安価なウェット法によりAlと選択性の
あるチタンタングステンの加工を可能とした半導体装置
及びその製造方法を提供することができる。As described in detail above, according to the present invention,
It is possible to provide a semiconductor device capable of processing titanium tungsten having selectivity with Al by an inexpensive wet method in which a chemical solution is determined, and a method of manufacturing the same.
【図1】本発明の実施の形態に係る半導体装置の構造工
程を示す図である。FIG. 1 is a diagram showing a structure process of a semiconductor device according to an embodiment of the present invention.
【図2】本発明の実施の形態に係る半導体装置の構造を
示す図である。FIG. 2 is a diagram showing a structure of a semiconductor device according to an embodiment of the present invention.
【図3】本発明の実施の形態によるドライ法とウェット
法の加工形状端部の構造を示す図である。FIG. 3 is a diagram showing a structure of a processed end portion of a dry method and a wet method according to an embodiment of the present invention.
【図4】本発明の実施の形態に係るエッチング温度とエ
ッチングレート、サイドエッチング量の関係を示す図で
ある。FIG. 4 is a diagram showing a relationship between an etching temperature, an etching rate, and a side etching amount according to the embodiment of the present invention.
1 シリコン基板 2 PN接合 3 酸化膜 4 チタンタングステン 5 アルミニウム 6 レジスト Reference Signs List 1 silicon substrate 2 PN junction 3 oxide film 4 titanium tungsten 5 aluminum 6 resist
Claims (10)
除去された絶縁膜と、 上記半導体基板及び上記絶縁膜上に成膜されたチタンタ
ングステンと、 上記チタンタングステン上に積層されたアルミニウム
と、を具備し、上記チタンタングステン及びアルミニウ
ムによる二層を選択的にパターン形成し、上記アルミニ
ウムをエッチングし、上記チタンタングステンの加工薬
液として加熱した過酸化水素水を用いて加工することを
特徴とする半導体装置。A semiconductor substrate; a PN junction formed on the semiconductor substrate; an insulating film laminated on a surface of the semiconductor substrate, a part of which is partially removed; and the semiconductor substrate and the insulating film. A titanium tungsten film formed thereon, and aluminum laminated on the titanium tungsten, selectively patterning two layers of the titanium tungsten and the aluminum, etching the aluminum, and etching the titanium tungsten A semiconductor device characterized by processing using a heated hydrogen peroxide solution as a processing chemical liquid.
タンを5〜15%含み、その膜厚が500〜5000オ
ングストロームであることを特徴とする請求項1に記載
の半導体装置。2. The semiconductor device according to claim 1, wherein the titanium-tungsten film composition contains 5 to 15% of titanium, and the film thickness is 500 to 5,000 angstroms.
度を35〜80℃、薬液濃度を30〜35wt%にて用い
加工することを特徴とする請求項1に記載の半導体装
置。3. The semiconductor device according to claim 1, wherein the processing is performed using a hydrogen peroxide solution of the chemical at an operating temperature of 35 to 80 ° C. and a chemical concentration of 30 to 35 wt%.
形且つ斜辺が丸みを帯びた形状であり、その下のチタン
タングステンは当該台形底部の下からサイドエッチング
量2μmの範囲を満たすことを特徴とする請求項1に記
載の半導体装置。4. The processed shape is characterized in that aluminum has a trapezoidal shape and a hypotenuse is rounded, and titanium tungsten thereunder satisfies a range of a side etching amount of 2 μm from under the trapezoidal bottom. The semiconductor device according to claim 1.
の幅が4μm以上であることを特徴とする請求項1に記
載の半導体装置。5. The semiconductor device according to claim 1, wherein the width of the titanium tungsten blank pattern is 4 μm or more.
装置において、 上記半導体基板の表面に絶縁膜を形成し、当該絶縁膜を
部分的に除去する第1の工程と、 上記半導体基板の全体にチタンタングステンを成膜する
第2の工程と、 上記チタンタングステン上にアルミニウムを1〜5μm
積層する第3の工程と、 上記チタンタングステン及びアルミニウムによる二層の
メタルを選択的にパターン形成する第4の工程と、 上記アルミニウムをエッチングする第5の工程と、を有
し、チタンタングステンの加工薬液として、加熱した過
酸化水素水を用いて加工することを特徴とする半導体装
置の製造方法。6. A semiconductor device having a PN junction on a semiconductor substrate, comprising: a first step of forming an insulating film on a surface of the semiconductor substrate and partially removing the insulating film; A second step of forming a titanium tungsten film, and aluminum of 1 to 5 μm on the titanium tungsten.
A third step of laminating; a fourth step of selectively patterning a two-layer metal of titanium tungsten and aluminum; and a fifth step of etching the aluminum. A method for manufacturing a semiconductor device, wherein processing is performed using a heated hydrogen peroxide solution as a chemical solution.
タンを5〜15%含み、その膜厚が500〜5000オ
ングストロームであることを特徴とする請求項6に記載
の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 6, wherein said titanium tungsten film composition contains 5 to 15% of titanium and has a thickness of 500 to 5000 Å.
度を35〜80℃、薬液濃度を30〜35wt%にて用い
加工することを特徴とする請求項6に記載の半導体装置
の製造方法。8. The method for manufacturing a semiconductor device according to claim 6, wherein the hydrogen peroxide solution of the chemical solution is processed using an operating temperature of 35 to 80 ° C. and a chemical concentration of 30 to 35 wt%. .
形且つ斜辺が丸みを帯びた形状で、その下のチタンタン
グステンは当該台形底部の下からサイドエッチング量2
μmの範囲を満たすことを特徴とする請求項6に記載の
半導体装置の製造方法。9. The shape after the processing is such that aluminum has a trapezoidal shape and a hypotenuse is rounded, and titanium tungsten thereunder has a side etching amount of 2 from the bottom of the trapezoidal shape.
The method according to claim 6, wherein a range of μm is satisfied.
ンの幅が4μm以上であることを特徴とする請求項6に
記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 6, wherein the width of the titanium tungsten punched pattern is 4 μm or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9238408A JPH1187262A (en) | 1997-09-03 | 1997-09-03 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9238408A JPH1187262A (en) | 1997-09-03 | 1997-09-03 | Semiconductor device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1187262A true JPH1187262A (en) | 1999-03-30 |
Family
ID=17029772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9238408A Pending JPH1187262A (en) | 1997-09-03 | 1997-09-03 | Semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1187262A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043201A (en) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device and semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305518A (en) * | 1987-05-18 | 1988-12-13 | エヌ・ベー・フィリップス・フルーイランペンファブリケン | Manufacture of semiconductor device |
JPH0334319A (en) * | 1989-06-29 | 1991-02-14 | Nec Corp | Manufacture of semiconductor device |
JPH06232256A (en) * | 1992-12-29 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | Crack stop formation of semiconductor device and semiconductor device |
JPH0853781A (en) * | 1994-06-15 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | Selective etching of tiw for c4 manufacturing |
-
1997
- 1997-09-03 JP JP9238408A patent/JPH1187262A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305518A (en) * | 1987-05-18 | 1988-12-13 | エヌ・ベー・フィリップス・フルーイランペンファブリケン | Manufacture of semiconductor device |
JPH0334319A (en) * | 1989-06-29 | 1991-02-14 | Nec Corp | Manufacture of semiconductor device |
JPH06232256A (en) * | 1992-12-29 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | Crack stop formation of semiconductor device and semiconductor device |
JPH0853781A (en) * | 1994-06-15 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | Selective etching of tiw for c4 manufacturing |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043201A (en) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06140396A (en) | Semiconductor device and manufacture thereof | |
JPH0821581B2 (en) | Method for manufacturing semiconductor device | |
JP4075228B2 (en) | Manufacturing method of semiconductor device | |
JPH09129622A (en) | Method of etching silicon carbide | |
US5989970A (en) | Method for fabricating semiconductor device having thin-film resistor | |
JPS62271435A (en) | How to remove resist | |
US6461968B1 (en) | Method for fabricating a semiconductor device | |
JPH04251925A (en) | Manufacture of semiconductor device | |
JP3259529B2 (en) | Selective etching method | |
US5930650A (en) | Method of etching silicon materials | |
JPH1187262A (en) | Semiconductor device and manufacture thereof | |
JP2701773B2 (en) | Etching method | |
JP2004031892A (en) | Manufacturing method of semiconductor device using amorphous carbon | |
JP3264035B2 (en) | Dry etching method | |
JP2004363371A (en) | Method of manufacturing electronic device | |
JPH07321091A (en) | Etching and wiring forming method | |
JP2004079582A (en) | Metal wiring etching method | |
JPH11238732A (en) | Wiring structure and formation of bonding pad opening | |
JP3344051B2 (en) | Method for manufacturing thin film transistor | |
JPH0864580A (en) | Manufacture of semiconductor device | |
JPH09181081A (en) | Fabrication of semiconductor device | |
JPH11168072A (en) | Method for manufacturing semiconductor device | |
JPH09321052A (en) | Semiconductor device and manufacturing method thereof | |
JPH0669169A (en) | Manufacture of semiconductor device | |
JPH04164321A (en) | Manufacture of semiconductor device |