[go: up one dir, main page]

JPH1174257A - フッ素含有酸化ケイ素薄膜及びその製造方法 - Google Patents

フッ素含有酸化ケイ素薄膜及びその製造方法

Info

Publication number
JPH1174257A
JPH1174257A JP10185052A JP18505298A JPH1174257A JP H1174257 A JPH1174257 A JP H1174257A JP 10185052 A JP10185052 A JP 10185052A JP 18505298 A JP18505298 A JP 18505298A JP H1174257 A JPH1174257 A JP H1174257A
Authority
JP
Japan
Prior art keywords
thin film
fluorine
silicon oxide
producing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10185052A
Other languages
English (en)
Inventor
Dean R Denison
アール． デニソン ジーン
Ajay Saproo
サプルー アジャイ
David T Hodul
ティー． ホーダル デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JPH1174257A publication Critical patent/JPH1174257A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】改良された安定性を有する、フッ素ドープされ
た酸化ケイ素薄膜およびその製造方法の提供 【解決手段】 シリコン、酸素及びフッ素を含有する反
応物質ガスを処理室へ供給し、処理室でプラズマを生成
するステップと、基板を基板支持機構上に支持するステ
ップと、薄膜の温度を３００℃以上に維持しながら、基
板にプラズマを接触させてフッ素含有ＳｉＯｘ薄膜を堆
積するステップと、窒素含有ＳｉＯｘ薄膜の露出表面を
高密度プラズマに接触させて、窒化するステップとを含
むフッ素含有酸化ケイ素薄膜の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は改良された安定性を
有する、フッ素を含有する酸化ケイ素薄膜の製造および
その表面処理に関する。
【０００２】
【従来の技術】ＣＶＤ装置は半導体集積回路における様
々な薄膜形成に一般的に用いられている。ＣＶＤ装置は
ＳｉＯ2、Ｓｉ3Ｎ4、Ｓｉ等の薄膜を高純度かつ高品質
で形成することができる。薄膜形成時の反応過程におい
て、半導体基板は５００〜１０００℃の高温状態に加熱
可能なように反応容器内に配置される。堆積ささせる原
材料は、気体分子が熱的に分離され、ガス中あるいは基
板上で結合して薄膜を形成するよう、気体成分の形で容
器を通して供給してもよい。
【０００３】プラズマＣＶＤ装置はプラズマ反応を利用
して、上述のＣＶＤ装置に似た反応を形成するが、薄膜
を形成する手段として比較的低い温度である。プラズマ
ＣＶＤ装置は、反応チャンバーの一部または別個に設け
られるプラズマ発生チャンバーと、ガス導入システム及
び排気システムから構成されるプロセスチャンバーを含
む。このようなプラズマＣＶＤ装置は例えば、米国特許
第4,401,504及び本願出願人が保有する米国特許第5,20
0,232号に開示されている。
【０００４】このような装置においてプラズマは、電子
サイクロトロン共鳴（ＥＣＲ）を通して放出される高密
度のマイクロ波によって生成される。基板テーブルが反
応チャンバー内に設けられ、プラズマ発生チャンバーで
生成されたプラズマは反応チャンバー内にプラズマ流を
形成するためにプラズマ抽出オリフィスを通り抜ける。
基板テーブルは基板に高周波バイアスを印加する高周波
（ｒｆ）バイアス供給要素及び、プラズマ活動による基
板温度の上昇を防ぐための冷却機構を含んでもよい。
【０００５】高密度ＥＣＲを堆積、エッチング及びスパ
ッタリングなど、半導体要素製造のための種々のプロセ
スに使用したプラズマ装置は米国特許第4,902,934号に
開示されている。この種のプラズマ装置は基板（シリコ
ンウエハーのような）を良好な熱的接触で、かつ良好な
垂直度で保持するための静電チャック（ＥＳＣ）を有し
ている。このチャックは冷却及び加熱機能を有していて
もよい。一般的に、このような反応チャンバーは真空状
態で動作してもよく、またプラズマ発生チャンバーは水
冷される壁に覆われていてもよい。内部で堆積が可能な
別のタイプの反応器としては、平行平板型反応器および
高密度の変形結合型プラズマ（ＴＣＰ（登録商標）。誘
導結合型プラズマ（ＩＣＰ）とも呼ばれる）反応器など
を挙げることができる。これら反応器は本願出願人保有
の米国特許第4,340,462号及び米国特許第4,948,458号に
開示されている。
【０００６】静電チャック装置は米国特許第3,993,509
号、同第4,184,188号及び同第4,384,918号に開示されて
いる。このような装置において、典型的にはウエハー基
板は誘電体層上に配置され、静電チャッキング装置のウ
エハー支持面はサポートするウエハー基板に対し大きく
ても小さくてもよい。誘電体層のウエハー（または基
板）との接触面近くに埋め込まれた電極に、静電圧及び
高周波バイアスが印加される。
【０００７】半導体プロセスにおいて、装置は小さい配
線間隔と大きな相互接続抵抗をもって製造される。非常
に重要なスピードパスにおける遅延を削減するため、低
誘電率物質を隣接する金属線間に埋め込んだり、金属間
誘電物質にフッ素を添加して誘電率を低下させることが
提案されている。１９９５年２月２１日から２２日のＤ
ＵＭＩＣコンファレンスにおいてエル・カイン（L.Qai
n）らによって発表された論文、「高密度プラズマデポ
ジション及び低誘電率ＳｉＯＦ薄膜で塞がれた深いサブ
ミクロンギャップ」（"High Density Plasma Depositio
n and Deep Submicron Gap Fill with Low Dielectric
Constant SiOF Films")において、室温で高密度プラズ
マを用いた、シリコン試料上への最大１０原子％のフッ
素を含有するＳｉＯＦ薄膜の堆積が記述されている。こ
の論文はＳｉＦ4＋Ｏ2＋Ａｒ混合堆積ガス中に水素を添
加することにより薄膜中のフッ素を削減可能であること
を示している。薄膜の誘電率は３．７であり、Ｓｉ
Ｆ4：ＳｉＦ4＋Ｏ2の比が０．２９の条件において屈折
率が最低となっている。
【０００８】また同じＤＵＭＩＣコンファレンスにおけ
る別の論文で、ディー・シュックマン（D. Schuchman
n）らの「ＰＥＣＶＤによるＦ−ＴＥＯＳ薄膜及び高密
度プラズマによるＳｉＯＦ薄膜の比較」（"Comparison
of PECVD F-TEOS Films and High Density Plasma SiOF
Films"）がある。この論文はギャップの埋め込みにこ
れまで用いられているフッ素化ＴＥＯＳ（Ｆ−ＴＥＯ
Ｓ）薄膜と、ＳｉＦ4＋Ｏ2＋Ａｒを用いたプラズマと誘
導結合された高密度プラズマ（ＨＤＰ）により堆積され
た薄膜との比較を示している。論文によれば、ＨＤＰ薄
膜はＦ−ＴＥＯＳ薄膜に比べ、良好な湿度及び熱安定性
を有していることがわかった。
【０００９】同コンファレンスにおけるまた別の論文と
しては、ティー・フクダ（T. Fukuda）らの「ＥＣＲプ
ラズマＣＶＤによる低誘電率ＳｉＯＦ薄膜の製造」（"P
reparation of SiOF Films with Low Dielectric Const
ant by ECR Plasma CVD"）、ケイ・ヒューズ（K. Hewe
s）らの「フッ素ドープＰＥＴＥＯＳのギャップ埋め込
み能力及び薄膜特性の評価」（"An Evaluation of Flua
rine Doped PETEOS on Gap Fill Ability and Film Cha
racterization"）、エム・シャピロ(M. Shapiro）ら
の、「２周波数プラズマＣＶＤによるフッ化ケイ素ガラ
スの吸水性及び安定性」（"Dual Frequency Plasma CVD
Fluorosilicate Glass Water Absorption and Stabili
ty"）およびエイチ・ミヤジマ（H. Miyajima）らの「低
誘電率フッ素ドープＰＥＣＶＤＳｉＯ2の吸水機構」（"
Water-Absorption mechanisms of F-doped PECVD SiO2
with Low-Dielectric Constant"）がある。
【００１０】これら論文のうち、フクダは高周波バイア
スＥＣＲプラズマにより堆積されたＳｉＯＦ薄膜がＳＯ
Ｇ及びＴＥＯＳ−Ｏ3薄膜に対し優れていることを開示
している。ＳｉＯＦ薄膜は優れた平滑性と欠陥なしに満
たされたハーフサブミクロンのギャップを提供する。さ
らに、フクダによれば、（Ｏ2／（ＳｉＦ4＋ＳｉＨ4）
＝１．６）としたＳｉＦ4、ＳｉＨ4、Ｏ2ガス反応物質
を用い、基板を水冷された静電チャックで支持した高周
波バイアスＥＣＲプラズマＣＶＤプロセスにおける、Ｓ
ｉＦ4／（ＳｉＦ4＋ＳｉＨ4）ガスフローレートを増加
することにより、ＳｉＯＦ薄膜の誘電率を４．０から
３．２に減少できる。
【００１１】ヒューズは、シャワーハンドガスミキサー
により反応チャンバーに導入されたＴＥＯＳ、Ｏ2及び
Ｃ2Ｆ6からのフッ化ケイ素ガラス薄膜のＣＶＤを開示し
ている。
【００１２】シャピロは、ＳｉＯx薄膜へのフッ素添加
などにより相互レベル絶縁体（interlevel insulator）
のキャパシタンスを削減すれば、ＵＬＳＩ装置の速度工
場が可能であるが、薄膜への水分混入は誘電率を上昇さ
せ、また水分放出は周囲の金属に欠陥や腐食を発生しう
ることを開示している。
【００１３】ミヤジマは、４％以上のフッ素を含有する
フッ素ドープＳｉＯ2薄膜の吸水性は、薄膜の粘着特性
及び装置の信頼性を低下させるため深刻な問題であるこ
と、また平行平板型プラズマＣＶＤにより堆積された薄
膜は、ＴＥＯＳ、Ｏ2及びＣＦ4を堆積ガスとして用いる
高密度ヘリコン波プラズマによるものに比べて耐吸水性
が低いことを開示している。
【００１４】１５℃で液相堆積（liquid-phase deposit
ion）したＳｉＯ2の高密度化における熱アニールの効果
が、ジェイ・エレクトロケミカルズ、１４２巻、１０
号、１９９５年１０月（J. Electrochem. Vol.42, No.1
0, October 1995）に掲載された、シー・イェー（C. Ye
h）らの論文「フッ素濃度の制御及び液相堆積ＳｉＯ2- x
Ｆx薄膜における熱アニールの効果」（"Controlling Fl
uorine Concentrationand Thermal Annealing Effect o
n Liquid-Phase Deposited SiO2-xFxFilms"）に開示さ
れている。イェーは、フッ素原子及び酸素原子の間の水
素原子が非常に電気的に陰性であるため、アニーリング
中にリストラクチャリングが起こること、３００℃から
５００℃のアニーリングがＳｉＯ−Ｈ結合を破壊してＳ
ｉＯ-を、７００℃を超えるアニーリングはさらにＳｉ
Ｆ結合を破壊してＳｉ+を形成しうることを開示してい
る。
【００１５】集積回路の小型化、高速化によって、パル
ス伝播の劣化及び装置消費電力の低減のため、金属間誘
電体の誘電率を低下させる必要がある。３．４の誘電率
を得る一つの方法は、ＳｉＯ2にフッ素を添加すること
である。フッ素ドープされたＳｉＯ2は一般に「ＦＳ
Ｇ」と呼ばれる。ＦＳＧはＣ2Ｆ6をＴＥＯＳ（テトラエ
トキシシラン）／Ｏ2堆積プロセスに加えるか、ＳｉＦ4
／Ｏ2混合ガス又はＳｉＦ4、ＳｉＨ4及びＯ2の混合ガス
を用いたプラズマ堆積などいくつかの方法で得ることが
できる。
【００１６】ＦＳＧ堆積の好ましい方法は高密度プラズ
マ源を用いることである。それは狭いギャップ埋め込み
や隣接する金属線間の高アスペクトギャップなど、優れ
た点が実証されているからである。ＦＳＧプロセスに共
通する一つの問題は、得られる誘電体物質が親水性であ
り、ＳｉＯＨ結合を介して大気中の水分を吸収すること
である。この水分吸収は「ドリフト」と呼ばれる経時的
な誘電率の増加を生む可能性がある。この経時的な誘電
率の増加は、薄膜の不安定な性質と言われていいる。
【００１７】継続中の出願である第08/604,018号に開示
したように、５０％を超えるＳｉＦ 4を含むシリコン輸
送堆積ガスを用い、３００℃を超えるプロセス温度で堆
積することによって薄膜の安定性を改良することができ
る。薄膜の安定性は大きく改善されるが、誘電率３．５
以下の状態から大気中の水分に曝すと一週間後には０．
１程度上昇しうる。このような大気暴露は半導体製造工
程においてウエハーが次のプロセスステップを待つ間の
保管時に起こりうる。本願において「不安定性」とは薄
膜が周囲温度における空気（例えば工場内で典型的な５
０±１０％の相対湿度）に７日間放置された時のΔＫ、
すなわち誘電率の変化で定義する。誘電率は７日間の期
間中少なくとも５回測定され、データの最小二乗の１次
または２次適合が５日におけるドリフトの計算に使用さ
れる。安定性のためには、この値は０．０５未満である
ことが好ましい。
【００１８】タケイシ(Takeishi)らは、酸化物薄膜のＮ
2Ｏ、Ｎ2及びＯ2中でのアニーリングによる薄膜安定性
効果について調査している（ジェイ・エレクトロケミス
トリーソサエティ 143,381(1996)）"J. Electrochem.
Soc., 143,381(1996)"。タケイシらは、薄膜をＮ2Ｏプ
ラズマ、Ｎ2プラズマ、Ｏ2プラズマ及びプラズマなしの
Ｏ2中で４００℃に熱した。Ｃ2Ｆ6をフッ素現として用
いたプラズマＣＶＤＴＥＯＳ／Ｏ2によって堆積された
薄膜は、窒素及びＮ2Ｏ処理された薄膜に関しては安定
性において改善が見られた。タケイシらの処理の主要な
問題点は、安定性の改良を達成するには３０分のプラズ
マ処理が必要なことである。このように長い処理は単一
ウエハプロセス技術を用いた製造プロセスへの適用にお
いて重要な問題となる。
【００１９】ハッタンガディ（Hattangady）らは、ゲー
ト酸化物を離れた場所で発生させたＨｅ−Ｎ2プラズマ
に曝して酸化物表面を窒素化するプロセスを研究した。
ハッタンガディらによると、ＳｉＯ2薄膜の表面窒化度
合いは温度の上昇とともに増加し、およそ５０分の十分
長い暴露時間で飽和する。
【００２０】
【発明の実施の形態】本発明は、以下のステップからな
るフッ素含有ＳｉＯｘ薄膜の製造方法を提供する。すな
わち、シリコン、酸素及びフッ素を含有する反応物質ガ
スを処理室へ供給し、処理室でプラズマを生成するステ
ップと、基板を基板支持機構上に支持するステップと、
薄膜の温度を３００℃以上に維持しながら、基板にプラ
ズマを接触させてフッ素含有ＳｉＯｘ薄膜を堆積するス
テップと、窒素含有ＳｉＯｘ薄膜の露出表面を高密度プ
ラズマに接触させて、窒化するステップとを含むフッ素
含有酸化ケイ素薄膜の製造方法である。
【００２１】本発明の種々の観点から、窒化は１分未満
かつ基板への高周波バイアスの印加なしで実施可能であ
る。また窒化はＮ2、Ｎ2Ｏ及びＮＨ3から選ばれた窒素
含有ガスを用いて行うことができる。窒化における窒素
イオンエネルギーは２０〜５０ｅＶ、窒素流束は少なく
とも１ｍＡ／ｃｍ2、窒素流量は少なくとも５０ｓｃｃ
ｍとそれぞれすることができる。さらに、窒化において
反応物質、反応物質の比及び／または基板温度はＳｉＯ
x薄膜の物性を改良するために調整可能である。
【００２２】堆積はＳｉＦ4及びＳｉＨ4ガスまたはＳｉ
Ｆ4ガス単独を用いて実施可能であり、ＳｉＦ4及びＳｉ
Ｈ4ガスを用いる場合にはＳｉＦ4/（ＳｉＨ4＋Ｓｉ
Ｆ4）の比が０．５を超えない範囲で反応室に供給でき
る。堆積される薄膜の温度はＳｉＦ4/（ＳｉＨ4＋Ｓｉ
Ｆ4）の比の関数として制御できる。例えば、堆積時の
薄膜温度は３６０℃を下回らないように維持し、同時に
ＳｉＦ4/（ＳｉＨ4＋ＳｉＦ4）の比が０．４を超えない
ように維持する、又は堆積時の薄膜温度は３２０℃を下
回らないように維持し、同時にＳｉＦ4/（ＳｉＨ4＋Ｓ
ｉＦ4）の比が０．３を超えないように維持することが
できる。
【００２３】堆積プロセスにおいては、フッ素含有量が
２〜１２原子％の薄膜を得ることができる。望むならガ
ス中にアルゴンなど１つかそれ以上の追加要素をギャッ
プ埋め込みの援助及び／又はプラズマを高密度プラズマ
にするのに必要な量含んでもよい。さらに、堆積プロセ
スはＥＣＲ又はＴＣＰ（登録商標）（ＩＣＰ）リアクタ
の反応室においても実施できる。基板は半導体ウエハ及
び／又は基板上の金属層上に堆積された薄膜でもよい。
また、基板支持機構は基板と基板支持機構の対向面間の
空間に温度制御ガスを供給するためのガス流路を有して
いてもよい。
【００２４】本発明によれば、７．５という高い誘電率
を有するため、中間誘電体層としての用途を排除されて
きた事実にも関わらず、窒化シリコンが効果的な湿度バ
リアとして用いられる。窒化シリコンの高い誘電率の問
題は、本発明によるプロセス条件の制御によって解決さ
れる。特に本発明によれば、合成された誘電率の低減の
ために厚くすることなしに、酸化物薄膜表面上の効果的
な窒化物封緘層を提供することが可能である。窒化物封
緘層は薄膜への水分拡散を防止することによりＦＳＧの
安定性を向上する。
【００２５】本発明者はＦＳＧ薄膜上の窒化物層形成に
影響しうるプロセス条件を調査した。これら条件には高
密度プラズマの励起パワー、ガス流量、基板バイアス、
薄膜堆積条件である温度及び薄膜中のフッ素含有量を含
む。以下の実施例においては、窒素イオンを発生する電
子サイクロトロン共鳴（ＥＣＲ）高密度プラズマ源を用
いて窒化物層を形成したが、他の高密度プラズマ源、例
えば誘導結合型プラズマ源などを用いても同様の結果を
得ることができる。本発明によれば、高密度プラズマを
用いることにより非常に短い処理時間でよいことを見い
だした。そして酸化物薄膜の初期堆積に用いる条件を調
整することによって窒化物薄膜の物性を改良できること
は予期せぬ発見である。
【００２６】また本発明よれば、窒化の前に高い堆積温
度を用いることが窒化後の良好な薄膜安定性を実現しう
ることもまた予期しない発見である。さらに驚くこと
に、高密プラズマプロセスを用いた酸化物表面への窒素
流束のため、本発明による効果的な窒化処理は一分又は
それ以下で達成される。高密度プラズマからの窒素イオ
ンエネルギーはＳｉ−Ｏ結合又はＳｉ−Ｆ結合の結合力
よりも十分大きな２０〜５０ｅＶ程度であることが好ま
しい。それ自身、イオンエネルギーを増加させるための
更なるバイアスを基板に印加する必要はない。実際、本
発明による他の驚くべき発見は、イオンエネルギーを５
０ｅＶを超えて増加すると、窒化物層による不動態化の
質が低下するほか、安定性も悪くなる。
【００２７】本発明によれば、窒化はすでに堆積された
フッ素ドープＳｉＯ2薄膜の表面上に向けられた、１ｍ
Ａ／ｃｍ2を超える電流密度の窒素流束を用いることに
より実施できる。前もって堆積しておくフッ化ＳｉＯ2
薄膜を形成する間の堆積温度は３００℃を超えることが
好ましい。窒化処理における暴露時間ｔ（秒）は、Ｉを
窒素流束（ｍＡ／ｃｍ2）とした時に、ｔ＝６００／Ｉ
程度であることが好ましい。すなわち、電流密度が１0
ｍＡ／ｃｍ2であれば薄膜の暴露時間は一分程度にな
る。窒素源は窒素を含有するものであれば、Ｎ2はもと
より、Ｎ2Ｏ、ＮＨ3などを用いてもよいが、窒化処理時
間が短く、いかなる点においても最適であることから、
Ｎ2が好ましい。
【００２８】前述したタケイシら及びハッタンガディら
にの文献に比べて、本願発明の長所の１つは７日間での
誘電率のドリフトを０．０４未満に削減することが可能
なことである。また、本発明が従来技術に比較して大き
く改善された薄膜安定性を可能とするプロセスを提供す
ることは明らかである。本発明はまた、窒化以前の堆積
温度が薄膜の安定性に大きく影響することを見いだし
た。さらに、高密度プラズマの使用が本発明による窒化
プロセスを従来技術によるプロセスが必要とした３０分
にかわって、３０秒で行うことを可能とした。
【００２９】本発明によるフッ素ドープされた薄膜は、
低い誘電率を有し、シリコンウエハーのような基板が金
属層及び誘電体中間層で被覆された集積回路製造に好適
である。信号伝播におけるＲＣ時定数の削減、クロスト
ークの削減及び電力消費の削減のため、フッ素ドープの
二酸化シリコン薄膜は２〜１２原子％のフッ素を含有す
ることができ、これにより電極間のキャパシタンスを減
少する。本願発明による窒化は、薄膜が大気中の湿気や
基板の化学的／機械的研磨における液体への浸漬などの
水分に曝された際の保護を提供する。
【００３０】本願発明によれば、フッ素ドープの二酸化
シリコン薄膜はシラン（ＳｉＨ4）、テトラフルオロシ
ラン（ＳｉＦ4）および酸素源の混合物を用いた高密度
堆積によって得ることができる。堆積された薄膜のフッ
素含有量及び誘電率は、ＳｉＨ4及びＳｉＦ4の比を調整
することによって制御できる。プラズマからの酸素の流
束及びエネルギーもまた堆積された薄膜のフッ素含有量
及び誘電率に影響する。必要に応じて、ギャップ埋め込
みを促進するためにアルゴンのような不活性ガスをガス
混合物に加えてもよい。
【００３１】反応物質の比の制御に加えて、薄膜成長の
温度が堆積された薄膜の水分安定性に影響を及ぼすこと
を見いだした。しかしながら、表１に示すように、水分
安定性達成のための薄膜温度は、ＳｉＦ4に対するＳｉ
Ｈ4の比に少なくともある程度依存する。一般的には、
低い薄膜温度は低いＳｉＨ4／（ＳｉＨ4＋ＳｉＦ4）比
に対して使用できる。
【００３２】
【表１】 表１において、Ｘは薄膜が耐水分性を持たない薄膜、Ｏ
は水分耐性薄膜を示す。表から、薄膜の成長温度を２８
０℃を超える温度に保つことが望ましいこと、また、Ｓ
ｉＨ4／（ＳｉＨ4＋ＳｉＦ4）比にもよるが、温度を３
２０℃以上もしくは３６０℃以上に維持することが望ま
しいことがわかる。
【００３３】本発明による製造方法は、高密度プラズマ
中で実施することが好ましい。
【００３４】このような高密度プラズマはＥＣＲやＴＣ
Ｐ（ＩＣＰ）リアクタ等、種々のリアクタにより生成す
ることができる。
【００３５】図１に、基板を高密度プラズマで処理可能
なＥＣＲリアクタ１を示す。リアクタは基板がプラズマ
ガスで処理される反応質２を有している。高密度プラズ
マを生成するため、リアクタはプラズマ生成室３を有し
ている。高密度プラズマは、マイクロ波ガイド４を通し
て伝達されるマイクロ波エネルギーと、電磁石コイル５
で作られる磁気エネルギーとの組み合わせにより、プラ
ズマ生成室３内で生成される。高密度プラズマは、酸素
及び／又はアルゴンのような適当なガス又はガス混合物
及びオリフィス３ａを通して取り出されるイオンビーム
から得ることができる。基板６は基板温度制御機構を有
する静電チャックのような基板支持機構７上に支持され
る。
【００３６】プラズマ生成室３で生成された高密度プラ
ズマは、高周波源９及びインピーダンスマッチング他の
ための付随回路１０により基板に高周波バイアスを印加
することにより、角型部８内に閉じこめ、基板６に導い
てもよい。反応室２は、汎用的に記載した吸引ポート１
１から、適当な真空装置により吸引される。１つかそれ
以上のシリコン及び／又はフッ素含有反応物質を高密度
プラズマ中へ導入するため、角型部８はＳｉＨ4やＳｉ
Ｆ4などの反応物質を高密度プラズマへ導入できるよう
に、内周面に、ガス供給リングのようなガス噴射装置を
１つかそれ以上有していてもよい。単独又は複数の反応
物質は、汎用的に記載した一つ又はそれ以上の流路１２
を通じて供給してもよい。プラズマ生成室３でプラズマ
を発生させるため、汎用的に記載した一つ又はそれ以上
の流路１３から、酸素及びアルゴンをプラズマ発生室３
に導入してもよい。
【００３７】矢印１４で示したマイクロ波エネルギー
は、誘電体ウィンドウ１５を介してプラズマ生成室３へ
移動する。プラズマ生成室３の壁は、水供給管１７によ
り冷却されている。基板保持機構７の下に配置された電
磁石コイル１８は、磁界を基板６の近傍に形成する。直
流電源１９は基板６を静電的に固定する基板支持機構７
に電力を供給する。
【００３８】図２に、基板を高密度プラズマで処理可能
なＴＣＰリアクタ２０を示す。リアクタは、基板２３に
近接してプラズマ２２が生成される処理室２１を有して
いる。基板は水冷された基板支持機構２４に支持され、
基板の温度制御は基板と基板支持機構の間の空間に導管
２５によってヘリウムガスを供給して行う。基板支持機
構はアルミ電極又は電極が埋め込まれたセラミック物質
を有していてもよく、電極は高周波源２６及び高周波マ
ッチング他のための付随回路２７により電力供給され
る。処理中の基板温度は温度プローブ２９に接続された
温度監視装置２８により監視される。
【００３９】処理室２１内を真空にするため、出力ポー
ト３０に接続されたターボポンプ（図示せず）及び所望
の真空度を維持するための圧力調整バルブ（図示せず）
を用いてもよい。酸素及びシランなどの反応物質は、反
応物質ガスを誘電体ウィンドウ３３の下面周囲に延びる
ガス供給リングに供給する導管３１及び３２により処理
室２１へ供給してもよい。反応物質はまた、誘電シャワ
ーヘッドウィンドウを通して供給してもよい。ＴＣＰコ
イル３４は、処理室の外かつウィンドウ近傍に配置さ
れ、高周波源３５及びインピーダンスマッチング他のた
めの付随回路３６により高周波電力を供給される。基板
が処理室内で処理される時には、高周波源３５がＴＣＰ
コイル３４に１３．５６ＭＨｚの高周波電流を、高周波
源２６は下部電極に４００ｋＨｚの高周波電流を供給す
る。
【００４０】以下に説明する実施例は、本発明の多くの
見地を説明する。
【００４１】（実施例１）本発明によるＮ2プラズマ処
理の安定性データを測定するため、ＦＳＧ薄膜の窒化を
実施した。この実験においては、暴露時間と高周波バイ
アスの薄膜安定性への影響を測定した。
【００４２】マイクロ波出力１７００ワット、高周波バ
イアス２４００ワット、ＳｉＦ4流量８０ｓｃｃｍ、Ｏ2
流量１０４ｓｃｃｍ、アルゴン流量４０ｓｃｃｍ、静電
チャッククランプ電圧６００ボルト及び主フィールドコ
イル電流、ミラー電流、先端電流がそれぞれ６１アンペ
ア、５３アンペア、４７アンペアの条件で、ＥＣＲリア
クタの標準プロセスによりＦＳＧ薄膜を得た。得られた
ＦＳＧ薄膜を表２に示す条件で窒化し、誘電率の変化を
測定した。結果を表２及び図３に示す。
【００４３】
【表２】 誘電率の変化はウエハーを大気中に一週間放置して測定
した。ウエハー１、２、５及び８はドリフトを示してい
ないが、他のウエハーは０．１を超えるドリフトを示し
ている。比較のため、ＦＳＧ薄膜を２９０℃、３２０℃
及び３５０℃で堆積し、窒化を行わなかった場合の誘電
率変化はそれぞれ０．２０、０．１７及び０．０９であ
った。
【００４４】（実施例２）マイクロ波出力、Ｎ2流量及
びプラズマ処理前のＦＳＧ薄膜堆積温度の耐水分バリア
安定性に対する影響を調べるため、別の実験を行った。
実験結果を表３に示す。
【００４５】
【表３】 表２及び図３から、低いエネルギー流束が良い耐水分安
定性を与えることがわかる。事実、いかなる高周波バイ
アスの印加も窒化物層の効果を低減させている。表３に
示した結果は、窒素流束は多ければ多いほどよく（最大
のマイクロ波出力及び最大の窒素ガス流量）、また驚く
べき予期せぬ結果として、プラズマ処理前の薄膜堆積温
度は高ければ高いほど良い。プラズマ処理前の薄膜体積
温度は、例えば３２０℃を超えることが好ましい。図４
〜図６は、それぞれ２９０℃、３２０℃及び３５０℃で
ＦＳＧを堆積した場合の、マイクロ波出力と窒素流量に
対するΔｋの変化を示す図である。これらの図から、Δ
ｋの値がＦＳＧ体積温度の上昇、高周波バイアスの低
減、窒素流量及び／又はマイクロ波出力の増加によって
改善されることがわかる。
【００４６】以上本発明の原理、好ましい実施例及び操
作モードについて説明したが、本発明は上述した特定の
実施例に限定されるものではない。よって、上述の実施
例は限定的ではなく例証的なものと認識されるべきもの
である。そして当業者がこれら実施例に基づいてなし得
る変形例は本発明の請求の範囲に記載された範囲に含ま
れることは明らかである。
【図面の簡単な説明】
【図１】 本願発明によるプロセスを実施可能な高密度
プラズマＥＣＲリアクタの模式図
【図２】 本願発明によるプロセスを実施可能な高密度
プラズマＴＣＰ（登録商標）リアクタの模式図
【図３】 窒化プラズマへの暴露時間と高周波バイアス
に対する誘電率の変化を示す図
【図４】 ２９０℃で堆積したＦＳＧ薄膜の窒化におけ
る、マイクロ波出力及び窒素流量に対する誘電率の変化
を示す図
【図５】 ３２０℃で堆積したＦＳＧ薄膜の窒化におけ
る、マイクロ波出力及び窒素流量に対する誘電率の変化
を示す図
【図６】 ３５０℃で堆積したＦＳＧ薄膜の窒化におけ
る、マイクロ波出力及び窒素流量に対する誘電率の変化
を示す図
【符号の説明】
１ ＥＣＲリアクタ ２ 反応室 ３ プラズマ生成室 ４ マイクロ波ガイド ５，１８ 電磁石コイル ６，２３ 基板 ７，２４ 基板支持機構 ９，２６，３５ 高周波源 １０，２７，３６ 付随回路 １７ 水供給管 ２０ ＴＣＰリアクタ ２１ 処理室 ２２ プラズマ ２８ 温度監視装置 ２９ 温度プローブ ３４ ＴＣＰコイル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アジャイ サプルー アメリカ合衆国 94043 カルフォルニア 州 マウンテンビュー， ロック ストリ ート 1921番地， アパートメント ナン バー12 (72)発明者 デビッド ティー． ホーダル アメリカ合衆国 94618 カルフォルニア 州 オークランド， ハーバード ドライ ブ 5410番地

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 フッ素含有ＳｉＯｘ薄膜の製造方法であ
    って、 シリコン、酸素及びフッ素を含有する反応物質ガスを処
    理室へ供給し、処理室でプラズマを生成するステップ
    と、 基板を基板支持機構上に支持するステップと、 薄膜の温度を３００℃以上に維持しながら、基板にプラ
    ズマを接触させてフッ素含有ＳｉＯｘ薄膜を堆積するス
    テップと、 窒素含有ＳｉＯｘ薄膜の露出表面を高密度プラズマに接
    触させて、窒化するステップとを含むフッ素含有酸化ケ
    イ素薄膜の製造方法。
  2. 【請求項２】 前記窒化が、１分未満であり、かつ基板
    への高周波バイアスの印加なしで行われることを特徴と
    する請求項１記載のフッ素含有酸化ケイ素薄膜の製造方
    法。
  3. 【請求項３】 前記窒化が、Ｎ2、Ｎ2Ｏ及びＮＨ3から
    選ばれた窒素含有ガスを用いて行われることを特徴とす
    る請求項１記載のフッ素含有酸化ケイ素薄膜の製造方
    法。
  4. 【請求項４】 前記窒化が２０〜５０ｅＶの窒素エネル
    ギーで行われる特徴とする請求項１記載のフッ素含有酸
    化ケイ素薄膜の製造方法。
  5. 【請求項５】 前記窒化が少なくとも１ｍＡ／ｃｍ2の
    窒素流束で行われる特徴とする請求項１記載のフッ素含
    有酸化ケイ素薄膜の製造方法。
  6. 【請求項６】 前記窒化が少なくとも５０ｓｃｃｍの窒
    素流量で行われる特徴とする請求項１記載のフッ素含有
    酸化ケイ素薄膜の製造方法。
  7. 【請求項７】 前記フッ素含有ＳｉＯｘ薄膜の堆積に用
    いる前記反応物質ガスが、ＳｉＦ4及びＳｉＨ4を含有
    し、ＳｉＦ4ガス及びＳｉＨ4ガスがＳｉＨ4／（ＳｉＨ4
    ＋ＳｉＦ4）の比が０．５を超えない条件で反応室に供
    給されることを特徴とする請求項１記載のフッ素含有酸
    化ケイ素薄膜の製造方法。
  8. 【請求項８】 前記フッ素含有ＳｉＯｘ薄膜の堆積温度
    が少なくとも３５０℃であることを特徴とする請求項１
    記載のフッ素含有酸化ケイ素薄膜の製造方法。
  9. 【請求項９】 前記フッ素含有ＳｉＯｘ薄膜の堆積温度
    が３２０℃を下回らないように維持されるとともに、Ｓ
    ｉＨ4／（ＳｉＨ4＋ＳｉＦ4）の比が０．４を超えない
    ことを特徴とする請求項１記載のフッ素含有酸化ケイ素
    薄膜の製造方法。
  10. 【請求項１０】 フッ素含有量が２〜１２原子％である
    ことを特徴とする請求項１記載のフッ素含有酸化ケイ素
    薄膜の製造方法。
  11. 【請求項１１】 前記ＳｉＯｘ薄膜が、前記基板上の導
    電線間のギャップに堆積され、前記反応物質ガスが前記
    ギャップの埋め込みを促進するに足りる量のアルゴンを
    含むことを特徴とする請求項１記載のフッ素含有酸化ケ
    イ素薄膜の製造方法。
  12. 【請求項１２】 前記堆積を基板へ高周波バイアス印加
    しながら行うとともに、すべての工程をＥＣＲリアクタ
    の処理室内で行うことを特徴とする請求項１記載のフッ
    素含有酸化ケイ素薄膜の製造方法。
  13. 【請求項１３】 全行程をＴＣＰ又はＩＣＰリアクタの
    反応室内で行うことを特徴とする請求項１記載のフッ素
    含有酸化ケイ素薄膜の製造方法。
  14. 【請求項１４】 前記基板が半導体ウエハーであること
    を特徴とする請求項１記載のフッ素含有酸化ケイ素薄膜
    の製造方法。
  15. 【請求項１５】 前記薄膜が金属層上に堆積されること
    を特徴とする請求項１記載のフッ素含有酸化ケイ素薄膜
    の製造方法。
  16. 【請求項１６】 前記基板支持機構が基板及び対向する
    面の間に温度制御ガスを供給するガス流路を有すること
    を特徴とする請求項１記載のフッ素含有酸化ケイ素薄膜
    の製造方法。
  17. 【請求項１７】 大気中に１週間おいた後の誘電率変化
    Δｋが０．１未満であることを特徴とする請求項１記載
    のフッ素含有酸化ケイ素薄膜の製造方法。
  18. 【請求項１８】 大気中に１週間おいた後の誘電率変化
    Δｋが０．０５未満であることを特徴とする請求項１記
    載のフッ素含有酸化ケイ素薄膜の製造方法。
  19. 【請求項１９】 半導体基板上に設けられたフッ素ドー
    プ酸化シリコン薄膜であって、窒化物閉じこめ層を有
    し、大気中に１週間おいた後の誘電率変化Δｋが０．１
    未満であるフッ素ドープ酸化シリコン薄膜。
  20. 【請求項２０】 前記Δｋが０．０５未満であることを
    特徴とする請求項１９記載のフッ素ドープ酸化ケイ素薄
    膜。
JP10185052A 1997-06-30 1998-06-30 フッ素含有酸化ケイ素薄膜及びその製造方法 Pending JPH1174257A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/886,148 US5869149A (en) 1997-06-30 1997-06-30 Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US08/886148 1997-06-30

Publications (1)

Publication Number Publication Date
JPH1174257A true JPH1174257A (ja) 1999-03-16

Family

ID=25388479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185052A Pending JPH1174257A (ja) 1997-06-30 1998-06-30 フッ素含有酸化ケイ素薄膜及びその製造方法

Country Status (3)

Country Link
US (1) US5869149A (ja)
JP (1) JPH1174257A (ja)
GB (1) GB2326886B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274148A (ja) * 2000-03-24 2001-10-05 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2007233333A (ja) * 2006-02-01 2007-09-13 Seiko Epson Corp 光学物品およびその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191026B1 (en) * 1996-01-09 2001-02-20 Applied Materials, Inc. Method for submicron gap filling on a semiconductor substrate
US6042901A (en) * 1996-02-20 2000-03-28 Lam Research Corporation Method for depositing fluorine doped silicon dioxide films
US6284677B1 (en) * 1997-04-18 2001-09-04 United Semiconductor Corp. Method of forming fluorosilicate glass (FSG) layers with moisture-resistant capability
US6451686B1 (en) * 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6261973B1 (en) * 1997-12-31 2001-07-17 Texas Instruments Incorporated Remote plasma nitridation to allow selectively etching of oxide
US6239491B1 (en) * 1998-05-18 2001-05-29 Lsi Logic Corporation Integrated circuit structure with thin dielectric between at least local interconnect level and first metal interconnect level, and process for making same
US6444593B1 (en) * 1998-12-02 2002-09-03 Advanced Micro Devices, Inc. Surface treatment of low-K SiOF to prevent metal interaction
JP2000277298A (ja) * 1999-03-25 2000-10-06 Shimadzu Corp Ｅｃｒプラズマ装置
US6413871B2 (en) * 1999-06-22 2002-07-02 Applied Materials, Inc. Nitrogen treatment of polished halogen-doped silicon glass
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
AU1197501A (en) * 1999-11-30 2001-06-12 Intel Corporation Improved flourine doped sio2 film
US6268294B1 (en) * 2000-04-04 2001-07-31 Taiwan Semiconductor Manufacturing Company Method of protecting a low-K dielectric material
US6294832B1 (en) * 2000-04-10 2001-09-25 National Science Council Semiconductor device having structure of copper interconnect/barrier dielectric liner/low-k dielectric trench and its fabrication method
US6468927B1 (en) * 2000-05-19 2002-10-22 Applied Materials, Inc. Method of depositing a nitrogen-doped FSG layer
WO2002013234A2 (en) * 2000-08-04 2002-02-14 Applied Materials, Inc. Stabilized surface between a fluorosilicate glass dielectric and a liner/barrier layer
US6511922B2 (en) 2001-03-26 2003-01-28 Applied Materials, Inc. Methods and apparatus for producing stable low k FSG film for HDP-CVD
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
TWI240763B (en) * 2001-05-16 2005-10-01 Ind Tech Res Inst Liquid phase deposition production method and device
US7816188B2 (en) * 2001-07-30 2010-10-19 Sandisk 3D Llc Process for fabricating a dielectric film using plasma oxidation
US6605549B2 (en) 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
JP3925366B2 (ja) * 2001-10-17 2007-06-06 株式会社村田製作所 弾性表面波装置およびその製造方法
US20030224619A1 (en) * 2002-06-04 2003-12-04 Yoshi Ono Method for low temperature oxidation of silicon
US6902960B2 (en) * 2002-11-14 2005-06-07 Sharp Laboratories Of America, Inc. Oxide interface and a method for fabricating oxide thin films
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US7608300B2 (en) * 2003-08-27 2009-10-27 Applied Materials, Inc. Methods and devices to reduce defects in dielectric stack structures
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US20050260356A1 (en) * 2004-05-18 2005-11-24 Applied Materials, Inc. Microcontamination abatement in semiconductor processing
US7229931B2 (en) * 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
US7183227B1 (en) * 2004-07-01 2007-02-27 Applied Materials, Inc. Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas
US7087536B2 (en) * 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
US8043470B2 (en) * 2007-11-21 2011-10-25 Lam Research Corporation Electrode/probe assemblies and plasma processing chambers incorporating the same
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR100953016B1 (ko) * 2008-01-22 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE102012201953A1 (de) * 2012-02-09 2013-08-14 Singulus Technologies Ag Verfahren und Vorrichtung zur Passivierung von Solarzellen mit einer Aluminiumoxid-Schicht
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
CN112567521B (zh) * 2018-06-29 2023-09-01 长江存储科技有限责任公司 半导体结构及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1443215A (en) * 1973-11-07 1976-07-21 Mullard Ltd Electrostatically clamping a semiconductor wafer during device manufacture
US4184188A (en) * 1978-01-16 1980-01-15 Veeco Instruments Inc. Substrate clamping technique in IC fabrication processes
CA1159012A (en) * 1980-05-02 1983-12-20 Seitaro Matsuo Plasma deposition apparatus
US4384918A (en) * 1980-09-30 1983-05-24 Fujitsu Limited Method and apparatus for dry etching and electrostatic chucking device used therein
US4340462A (en) * 1981-02-13 1982-07-20 Lam Research Corporation Adjustable electrode plasma processing chamber
JPS63244619A (ja) * 1987-03-30 1988-10-12 Sumitomo Metal Ind Ltd プラズマ装置
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US4948458A (en) * 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5200232A (en) * 1990-12-11 1993-04-06 Lam Research Corporation Reaction chamber design and method to minimize particle generation in chemical vapor deposition reactors
JP2699695B2 (ja) * 1991-06-07 1998-01-19 日本電気株式会社 化学気相成長法
KR960006961B1 (ko) * 1991-09-13 1996-05-25 니뽄 덴끼 가부시끼가이샤 반도체 디바이스의 배선 구조 및 절연막 형성방법과 이것의 표면 보호막 형성 방법
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
KR0131439B1 (ko) * 1992-11-24 1998-04-14 나카무라 타메아키 반도체장치 및 그 제조방법
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JP3152829B2 (ja) * 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JP3348263B2 (ja) * 1995-02-08 2002-11-20 富士通株式会社 半導体装置の製造方法
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
TW302525B (ja) * 1995-02-28 1997-04-11 Hitachi Ltd
US6042901A (en) * 1996-02-20 2000-03-28 Lam Research Corporation Method for depositing fluorine doped silicon dioxide films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274148A (ja) * 2000-03-24 2001-10-05 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2007233333A (ja) * 2006-02-01 2007-09-13 Seiko Epson Corp 光学物品およびその製造方法

Also Published As

Publication number Publication date
GB2326886A (en) 1999-01-06
US5869149A (en) 1999-02-09
GB2326886B (en) 2002-08-07
GB9814050D0 (en) 1998-08-26

Similar Documents

Publication Publication Date Title
JPH1174257A (ja) フッ素含有酸化ケイ素薄膜及びその製造方法
KR100500899B1 (ko) 불소첨가이산화규소필름의증착방법
TW518693B (en) In situ deposition and integration of silicon nitride in a high density plasma reactor
US6071573A (en) Process for precoating plasma CVD reactors
US6159871A (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
EP0584252B1 (en) A PROCESS FOR DEPOSITING A SIOx FILM HAVING REDUCED INTRINSIC STRESS AND/OR REDUCED HYDROGEN CONTENT
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
US7309662B1 (en) Method and apparatus for forming a film on a substrate
TWI439565B (zh) 使用含氧前驅物的介電阻絕物的沉積方法
US6633076B2 (en) Methods and apparatus for producing stable low k FSG film for HDP-CVD
EP0936282A2 (en) Low-k fluorinated amorphous carbon dielectric and method of making the same
JP2001507081A (ja) 誘導結合プラズマｃｖｄ
JP3178375B2 (ja) 絶縁膜の形成方法
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
EP1432843B1 (en) Method for making carbon doped oxide film
JP3532830B2 (ja) 半導体装置及びその製造方法
US20020142104A1 (en) Plasma treatment of organosilicate layers
JP2003174029A (ja) 半導体装置の製造方法
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
US6562735B1 (en) Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
JP3440714B2 (ja) シリコン化合物系絶縁膜の成膜方法
JPH0969518A (ja) シリコン化合物系絶縁膜の成膜方法
JPH09199501A (ja) ＳｉＦ４を用いて安定な弗素ドープ膜を堆積するプロセス及び装置
EP1146142A2 (en) Process for forming fluorosilicate glass layers using high density plasma, for copper damascene integrated circuits
JPH1092816A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090306