JPH1139279A - マイクロコンピュータおよびマルチチップモジュール - Google Patents

Abstract

(57)【要約】 【課題】 従来のマイコンやＭＣＭモジュールでは基板
レイアウトの複雑化、不要輻射ノイズの発生、テストコ
ストの増加の課題があった。 【解決手段】 外部メモリアクセス用のバスを駆動する
出力トランジスタを専用に設け、このトランジスタのサ
イズを他の入出力ポート向けトランジスタのものよりも
小さくマイコンを構成し、このマイコンと外部メモリを
プリント基板を介して表裏接続してＭＣＭモジュールと
してワンチップマイコン化した時と同様のピン配置とし
た。ＭＣＭモジュールのマイコンにセレクタ回路を搭載
しこれと接続した外部メモリのテストをできるようにし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体集積回路装
置に関するものであり、特に、マイクロコンピュータお
よびこれを用いたマルチチップモジュールに関するもの
である。

【０００２】

【従来の技術】近年、半導体素子の接続端子の増加に伴
い、基板に実装する際の配線の引き回しは困難になって
きている。また、大規模化した基板に信号を正確に伝え
るためにも駆動能力の大きいバスでの配線が必要となっ
てきている。そのため、不要輻射ノイズも多くなりこれ
を低減させる技術が必要となっている。また、近年の半
導体製造コストに占めるテストコストの割合も増大して
おり、テスト容易化設計のニーズが高まっている。以
下、従来例について述べる。

【０００３】従来例１．図１４は、従来のマイクロコン
ピュータ（以下、単にマイコンともいう）を含む回路の
基板設計を示すブロック図であり、図において、１はプ
リント基板（以下、単に基板という）、２はＲＯＭを内
蔵したマイクロコンピュータ、３は外部メモリ、４，５
はそれぞれ第１および第２周辺回路、６，７はバスであ
る。外部メモリ３はマイクロコンピュータ２から各回路
素子間をつなぐバス６を介して接続され、周辺回路４，
５はマイクロコンピュータ２からバス６を介して各々接
続されるとともに周辺回路４，５同士もバス７を介して
互いに接続されている。

【０００４】マイクロコンピュータ２が外部メモリ３を
アクセスする場合、バス６を介してデータおよびアドレ
スを伝送する。次に、マイクロコンピュータ２が周辺回
路４，５を制御する場合もバス６を介して行う。また、
周辺回路４，５間でデータ等のやりとりをする場合はバ
ス７を介して行う。

【０００５】図１５は、マイクロコンピュータ２の構成
を示すブロック図であり、図において、６５は出力トラ
ンジスタ群でありバス６に接続されている。この出力ト
ランジスタ群６５は、マイクロコンピュータ２が外部メ
モリ３をアクセスする場合、あるいは、周辺回路４，５
を制御する場合にアクティブになる。このとき、外部メ
モリ３が接続しているバス６は、周辺回路４，５もまた
接続するように構成されているので寄生容量が大きく、
このバス６を高速でドライブしなければならず、出力ト
ランジスタ群６５を構成するトランジスタの駆動能力を
小さくすることができない。

【０００６】次に動作について説明する。選択端子が内
部ＲＯＭをアクセスする時はノーマルポートとして、ま
たは外部メモリをアクセスする時はアドレスないしデー
タバスとして、動作するメモリ拡張モードにおいて、マ
イクロコンピュータ２が外部メモリ３をアクセスする場
合にはそのアドレスあるいはデータバスは高速に動作す
る。例えば、マイクロコンピュータ２が１０ＭＨｚの基
本クロックで動作している場合、外部メモリ３を１００
ｎｓでアクセスすることになる。また、マイクロコンピ
ュータ２は内部ＲＯＭをアクセスし、外部メモリ３に接
続されている端子がノーマルポートとして、周辺回路
４，５にそのプログラムの内容により必要なときにアク
セスする。このときの動作速度は、外部メモリ３をアク
セスする速度より速くはならない。また、マイクロコン
ピュータ２と周辺回路の両方から第２周辺回路が制御さ
れる場合、バス７を介してこれらの回路素子間を結ぶた
めの信号も必要となる。

【０００７】ここで、図１６は、電流ループが作る平面
と観測点がなす角度を示す説明図であり、図において、
６２は電流によって作られる閉路、６３は電流閉路が作
る平面、６４は電源である。「電子技術１９９６，Ｖｏ
ｌ．３８，Ｎｏ．５」によると、不要輻射ノイズによる
放射エネルギー量Ｅ_M は、次の式（１）で与えられる。 Ｅ_M ＝１２０√（μ_s ／ε_s ）π² ＩＳ（ｅ^jKr ／λ² ｄ）ｓｉｎθ（Ｖ／ｍ） ・・・（１） ここで、μ_s は比透磁率、ε_s は比誘電率、Ｉは電流
量、Ｓは電流によって作られるループによって占められ
る面積、Ｋ_r は伝播係数、λは波長、θは電流ループが
作る平面と観測点がなす角度である。

【０００８】バス６は周辺回路４，５や外部メモリ３の
ような複数の回路素子が接続されているので、基板上で
配線を引き回す必要があり、これらの回路素子の負荷容
量がバス６配線に寄生し、さらにそのバス６を高速駆動
できるようにするために出力トランジスタ群６５の駆動
能力を大きくする必要がある。しかしながら、駆動能力
の大きなトランジスタを用いた場合、外部素子のインピ
ーダンスが一定ならば配線を流れる電流量は増加してし
まう。

【０００９】図１７はトランジスタの駆動能力による出
力波形の立ち上がりを比較するための時間と電圧との関
係を表すグラフ図である。一般に図１７に示すように、
駆動能力の大きなトランジスタを使用した場合の出力波
形７１のほうが、駆動能力の小さなトランジスタを使用
した場合の出力波形７２より急峻な立ち上がりとなり、
波長λは小さくなる。したがって、式（１）より不要輻
射ノイズによる放射エネルギー量Ｅ_M は増大してしま
う。

【００１０】さらに、電流を押さえるため基板上にバッ
ファを用いてバス６の駆動能力を高めることは可能であ
るが部品点数が増えてしまうという問題がある。更に、
どちらを用いたとしても配線長が長くなり、寄生容量が
増大するため回路を高速化することは難しい。一般に、
配線遅延は容量と抵抗に比例するためである。加えて、
いずれの方法でも出力トランジスタ群６５の駆動能力を
あげると電流量は増大するので消費電力も大きくなりさ
らに不要輻射も大きくなるという問題がある。

【００１１】従来例２．前述した図１４のようなマイク
ロコンピュータを含む回路の従来の基板設計においては
基板上に配置すべき素子数の増加に伴い、これらの最適
な配置は困難になっている。そこで、基板設計時に基板
を多層にし信号線の交錯が可能な多層基板化、周辺素子
を基板裏面に配置する両面実装などが行われている。

【００１２】図１８は、従来のマイクロコンピュータ
２’および外部メモリ３’のピン端子の配置図であり、
（ａ）は外部メモリ３’のピン端子の配置図、（ｂ）は
マイクロコンピュータ２’のピン端子の配置図である。
図において、３０ａ〜３０ｈはマイクロコンピュータ
２’がバス６を介して外部メモリ３’と接続している配
線ないしピン端子で、それぞれ同一配線番号が結線され
ている。この配置図では、マイクロコンピュータ２’と
外部メモリ３’とがバス６を介して接続しているピン端
子３０ａ〜３０ｈの順番が互いに一致しないため、基板
の配線を交差させる必要があるため最短で結線ができな
い。

【００１３】従来例３．従来の半導体集積回路の設計に
おいては、一部特殊用途（クロックやアナログ電源等）
を除いてはチップ内の回路の電源は共通化されている。
図１９は、マイクロコンピュータの電源接続を示す概略
図であり、図において、２ｅはマイクロコンピュータ、
３３’，３４’はそれぞれ電源線，ＧＮＤ線、３９’，
４０’は各々電源パッド，ＧＮＤパッド、３７ｂ，３８
ｂはバス、３７ａは外部メモリへつながるバス３７ｂを
駆動するための出力トランジスタ群、３８ａは周辺回路
へつながるバス３８ｂを駆動するための出力トランジス
タ群である。

【００１４】次に動作について説明する。電源パッド３
９’に接続している電源線３３’は、出力トランジスタ
群３７ａに供給するととともに出力トランジスタ群３８
ａにも供給している。また、ＧＮＤパッド４０’に接続
しているＧＮＤ線３４’もまた、出力トランジスタ群３
７ａに供給するとともに出力トランジスタ群３８ａにも
供給している。ここで、メモリバス３７ｂへつながる出
力トランジスタ群３７ａのトランジスタが高速でスイッ
チングを行った場合には、前述の式（１）の波長λが小
さくなる。したがって電源線３３’が例えば１００ＭＨ
ｚといった高周波数にて揺らされ、チップ内部において
輻射が発生し、他の出力ピンからこの輻射ノイズが他の
電源線を介して回り込み放射されてしまう。

【００１５】従来例４．マルチチップモジュール（以
下、ＭＣＭと略称する）技術によって、複数のベアチッ
プを包含した形でのアセンブリが可能になり製品の小型
軽量化を実現している。このＭＣＭ内に配線が多くアク
セス頻度の高いメモリとマイクロコンピュータの両方を
内包することにより、基板上の配線を減らすことは有効
である。しかしながら、ＭＣＭに実装する汎用メモリが
必要となり、セットメーカーにとってはコスト上昇につ
ながるので、ワンチップマイクロコンピュータが内蔵す
る安価なマスクＲＯＭ版への置き換えが必要となる。

【００１６】従来例５．図２０は従来のマルチチップモ
ジュール（ＭＣＭ）の構成を示すブロック図であり、図
において、５３’はＭＣＭパッケージ、５４’はマイク
ロコンピュータ、５５は外部メモリ、１０１はノーマル
ポート、１０２はメモリバス、５７はマイクロコンピュ
ータチップ５４’のノーマルポート入出力信号線群、５
８はマイクロコンピュータチップ５４’のメモリバス信
号線群である。このメモリバス信号線群５８は外部メモ
リ５５に接続されているが他に接続する必要がないため
ＭＣＭパッケージ５３’の外部端子に接続していない。

【００１７】

【発明が解決しようとする課題】従来例１のマイクロコ
ンピュータは以上のように構成されているので、バス６
での寄生容量が大きくこれが装置全体のアクセス速度の
向上の妨げになっており、また高速化を図ろうとすると
出力トランジスタ等の駆動能力との関係から電流量が増
え消費電力の増大につながるとともに不要輻射ノイズも
増大してしまうといった課題があった。

【００１８】従来例２のマイクロコンピュータは以上の
ように構成されているので、マイクロコンピュータ２か
らでるバス６の距離は長くなり電流によって作られるル
ープ面積Ｓが大きくなるので上述の式（１）より不要輻
射も増加し、基板の配線が引き回されるため寄生容量も
増加して遅延量も大きく高速で動作はできないといった
課題があった。

【００１９】従来例３のマイクロコンピュータ２ｅは以
上のように構成されているので、高速スイッチング動作
している出力トランジスタ群３７ａ，３８ａ同士で輻射
ノイズが発生して電源，ＧＮＤ線３３’，３４’に回り
込むという課題があった。

【００２０】従来例４のマルチチップモジュール（ＭＣ
Ｍ）は以上のように構成されているので、マルチチップ
モジュールに実装するマイクロコンピュータチップと汎
用メモリチップを単純にマルチチップモジュール基板上
で結線した場合、ワンチップマイクロコンピュータ化し
たときに比べ、ピン配置が異なったりノイズ特性や消費
電力特性が悪くなったりして、基板設計が煩雑になると
いう課題があった。

【００２１】従来例５のマルチチップモジュール（ＭＣ
Ｍ）は以上のように構成されているので、マイクロコン
ピュータ５４’と外部メモリ５５のみ結線されているメ
モリバス配線群５８はマルチチップモジュールパッケー
ジの外部端子として出てこないため、外部メモリ５５の
製品検査および不良解析ができないという課題がある。
また、マイクロコンピュータ５４’にこの機能を事前評
価できる回路を挿入するかあるいはプログラミングする
必要があり、その評価方法も固定されるため、自由度が
なかった。しかも、マルチチップモジュール５３’を製
品検査するときのテストパターンも新規に作成する必要
があり開発時間がかかるという課題があった。

【００２２】この発明は上記のような課題を解決するた
めになされたもので、高速動作、不要輻射低減、低消費
電力化を実現するワンチップマイコンのようなマイクロ
コンピュータを得ることを目的とする。また、この発明
は、上記に加えて高速で動作するバスの配線容量を最小
化したマイクロコンピュータを得ることを目的とする。
さらに、この発明は、電源線およびＧＮＤ線における放
射ノイズを低減したマイクロコンピュータを得ることを
目的とする。さらに、この発明は、短納期で駆動能力を
変えることができるマイクロコンピュータを得ることを
目的とする。さらに、この発明は、短工期でマスクＲＯ
Ｍ内蔵のワンチップマイクロコンピュータへの置き換え
ができるマルチチップモジュールを得ることを目的とす
る。さらに、この発明は、外部メモリの不良検査が可能
でテストパターンの開発が不要なマイクロコンピュータ
を得ることを目的とする。

【００２３】

【課題を解決するための手段】請求項１記載の発明に係
るマイクロコンピュータは、外付けメモリをアクセスす
るのに必要な第１信号線を駆動する第１トランジスタお
よび第１端子を専用に設けるとともに、この第１トラン
ジスタのサイズを他の入出力ポートに使用している第２
トランジスタのサイズより小さくするものである。

【００２４】請求項２記載の発明に係るマイクロコンピ
ュータは、外付けメモリをアクセスするのに必要な第１
信号線を駆動する第１トランジスタが接続している第１
端子と前記外付けメモリ以外の外付け回路を駆動する第
２トランジスタが接続している第２端子を交互に配列す
るものである。

【００２５】請求項３記載の発明に係るマイクロコンピ
ュータは、マイクロコンピュータと外付けメモリとを基
板上で表裏配置したときに各々の端子間の基板上配線を
最短に設定しても互いにクロスしないように、外付けメ
モリをアクセスするために必要なマイクロコンピュータ
端子の配列をこれらと接続している外付けメモリ端子の
配列に合わせた外付けメモリのチップセットにするもの
である。

【００２６】請求項４記載の発明に係るマイクロコンピ
ュータは、外付けメモリをアクセスするための第１信号
線を駆動する第１トランジスタ用の第１電源線および第
１ＧＮＤ線と、他の外付け回路をアクセスするための第
２トランジスタ用の第２電源線および第２ＧＮＤ線とを
チップのパッドから分離するものである。

【００２７】請求項５記載の発明に係るマイクロコンピ
ュータは、第１電源線および第１ＧＮＤ線からなる第１
電源系と、第２電源線および第２ＧＮＤ線からなる第２
電源系とをウェーハプロセス工程中に使用する１枚以上
のマスクを指定することにより選択できるものである。

【００２８】請求項６記載の発明に係るマイクロコンピ
ュータは、レジスタの内容により第１および第２トラン
ジスタに供給する電源系を第１および第２電源系から選
択するセレクタ回路を有するものである。

【００２９】請求項７記載の発明に係るマイクロコンピ
ュータは、２つの電源系のうちのいずれか１つを選択す
るとともに選択された電源系より供給されるトランジス
タも選択できるものである。

【００３０】請求項８記載の発明に係るマルチチップモ
ジュールは、マイクロコンピュータを応用したものであ
り、マルチチップモジュールのピン配置がこのマイクロ
コンピュータを内蔵メモリ化した時のピン配置とほぼ同
様であるものである。

【００３１】請求項９記載の発明に係るマイクロコンピ
ュータは、ノンアクティブ信号またはアクティブ信号の
制御信号を入力して入出力信号を選択・接続するセレク
タであって、その出力端子がノンアクティブ信号に応答
してマイクロコンピュータからの入出力信号のみを接続
し、あるいはアクティブ信号に応答してマイクロコンピ
ュータからの入出力信号を分離するとともに外付けメモ
リの入出力信号を接続するセレクタを有するものであ
る。

【００３２】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの実施の形態１によるマイクロ
コンピュータを含む回路の基板設計を示すブロック図で
あり、マイクロコンピュータに外部メモリのアクセス専
用の端子を具備させたことによりバス分離をおこなった
ものである。図において、１はプリント基板（以下、単
に基板という）、２ａはＲＯＭを内蔵したマイクロコン
ピュータ、３は外部メモリ（外付けメモリ）、４，５は
第１および第２周辺回路（外付け回路）、１３は第１信
号線としてのバス、１４は第２端子としてのバス、７は
周辺回路４，５間を接続するためのバスである。外部メ
モリ３はマイクロコンピュータ２ａからバス１３を介し
て接続され、周辺回路４，５はマイクロコンピュータ２
ａからバス１４を介して各々接続されるとともに、互い
にバス７を介して接続されている。

【００３３】図２は、マイクロコンピュータ２ａの構成
を示すブロック図であり、図において、１７，１８はそ
れぞれ第１および第２トランジスタとしての出力トラン
ジスタ群、１３，１４はバスである。マイクロコンピュ
ータ２ａが外部メモリ３をアクセスするとき、アクティ
ブとなる出力トランジスタ群１７がバス１３に接続され
ており、出力トランジスタ群１８がバス１４に接続され
ている。

【００３４】この構成によれば、マイクロコンピュータ
２ａと外部メモリ３のみを結線することで基板上配線を
引き回す必要がなく、周辺回路４，５がこれに関係して
接続されてないため寄生容量が小さくなり、したがって
出力トランジスタ群１７の駆動能力を小さくすることが
できる。一方、出力トランジスタ群１８は周辺回路４，
５に接続するためプリント基板上に配線が引きまわされ
ることが多く、寄生容量が大きくなるため駆動能力は大
きくする必要がある。例えば、出力トランジスタ群１７
の出力インピーダンスは２００オーム程度の高インピー
ダンスであるのに対して、出力トランジスタ群１８の出
力インピーダンスは５０オーム程度の低インピーダンス
に設定する必要がある。

【００３５】次に動作について説明する。バス１３とバ
ス１４は互いに分離・独立しているので、外部メモリ３
をアクセスしているときは周辺回路４，５に向けたバス
１４は駆動されない。同様に、周辺回路４，５をアクセ
スしているときはバス１３は駆動されない。

【００３６】ここで、バス１３はマイクロコンピュータ
２ａと外部メモリ３間のデータバス、アドレスバスとし
て働き、プログラムのデータのやりとりに用いられるた
めにアクセス頻度が高い。しかし、この実施の形態１の
ような外付けメモリ専用のバス１３を与えた構成にすれ
ば、外部メモリ３とマイクロコンピュータ２ａ間の基板
上の配線負荷容量を減少できるので、周辺回路４，５を
アクセスする出力トランジスタ群１８に比べて出力トラ
ンジスタ群１７のサイズ・駆動能力をあげなくても、基
板上の遅延量も少なく高速動作が可能である。

【００３７】また、アクセス頻度の高いバス１３を駆動
する出力トランジスタ群１７の駆動能力を低く抑えるこ
とができるので回路全体を流れる電流量は少なくて済
み、低消費電力化を図ることができる。また、上記の式
（１）に基づいて発散される放射エネルギー強度は抑え
られ、不要輻射を抑制することができる。さらに、外部
メモリ３に比べるとアクセス頻度の低い周辺回路４，５
をつなぐバス１４は変化する頻度が少ないため、時間的
に総合して考えた場合、発散されるエネルギー強度は抑
えられ、不要輻射を抑制することが可能である。加え
て、基板上にバッファを実装する必要がないので、部品
点数が増えることもない。

【００３８】以上のように、この実施の形態１によれ
ば、外部メモリ３をアクセスするのに必要なバス１３と
周辺回路４，５をアクセスするためのバス１４を分離・
独立しするように構成にしたので、バス１３の配線負荷
容量を減少でき、これによりバス１３を駆動する出力ト
ランジスタ群１７の負担が小さくなり、各々のトランジ
スタのサイズは小さくて済むのでこれを流れる電流量も
少なくて済み、したがって高速動作、不要輻射低減、お
よび低消費電力化を実現できるという効果が得られる。

【００３９】実施の形態２．図２は上記マイクロコンピ
ュータ２ａの構成を示すブロック図であり、その内容は
前記実施の形態１で示したとおりである。バス１３を駆
動するマイクロコンピュータ２ａの第１出力端子には出
力トランジスタ群１７が接続され、これら第１出力端子
は隣り合っている。一方、バス１４を駆動するマイクロ
コンピュータ２ａの第２出力端子には出力トランジスタ
群１８が接続され、これら第２出力端子もまた隣り合う
ようになっている。

【００４０】ここで、マイクロコンピュータ２ａと外部
メモリ３を基板の表裏に実装した場合には、出力端子か
ら基板のスルーホールを通して裏面の外部メモリ３に結
線する必要がある。マイクロコンピュータ２ａがファイ
ンピッチパッケージに封止されている場合はこのスルー
ホールが１列に並ばず、スルーホール間の余裕をとる必
要性があるためジグザグ配置になってしまう。このた
め、バス１３を最短に設定できないという問題がある。

【００４１】図３は、マイクロコンピュータ２ａの内部
構成の改良例を示す部分説明図である。図において、１
３は外部メモリ３と接続するバス、１４は周辺回路４，
５と接続するバス、Ｔ１〜Ｔ６は外部メモリ３と裏面コ
ンタクトをとるスルーホールである。

【００４２】次に動作について説明する。バス１３を駆
動する出力トランジスタ群１７とバス１４を駆動する出
力トランジスタ群１８とが交互にマイクロコンピュータ
２ａの出力端子からそれぞれのバス１３，１４に接続さ
れているので、バス１３に結線する配線に対してスルー
ホールＴ１〜Ｔ６をジグザグにすることなく、Ｔ１〜Ｔ
３とＴ４〜Ｔ６のように１列に並べて裏面の外部メモリ
３に接続することができる。したがって、高速に変化す
る信号が通過するバス１３の配線を最短にでき配線容量
をさらに減少することができる。

【００４３】以上のように、この実施の形態２によれ
ば、高速で動作するバス１３の配線を短くでき配線容量
をさらに減少させることができるので、実施の形態１の
効果に加えて、高速動作、不要輻射低減、および低消費
電力化が図ることができる効果が得られる。

【００４４】実施の形態３．図４は、この実施の形態３
によるプリント基板へのマイクロコンピュータを含む回
路素子の実装図である。図において、１はプリント基
板、２ａはマイクロコンピュータ、３は外部メモリ、２
６は読み出し専用メモリすなわちＲＯＭ、２７，２８は
第１および第２周辺回路（外付け回路）である。マイク
ロコンピュータ２ａと外部メモリ３が基板をはさんで表
裏に実装した状態でピン配置が一致できるようにマイク
ロコンピュータを図５のようにピン配置する。

【００４５】例えば、図５は、マイクロコンピュータ２
ａの裏面に外部メモリ３を実装したときの説明図であ
り、図において、３０ａ〜３０ｈは信号線とつながるマ
イクロコンピュータ２ａのピン端子（マイクロコンピュ
ータ端子）、３０ａ’〜３０ｈ’も同様に信号線とつな
がる外部メモリ３のピン端子（外付けメモリ端子）であ
り、Ａ−Ａ線に対してマイクロコンピュータ２ａと外部
メモリのピン端子の配置が軸対称になっている。これに
よれば、マイクロコンピュータ２ａの裏面に外部メモリ
３を実装することができ、それを結ぶバス１３の配線長
さを最短にできる。すなわち、マイクロコンピュータ２
ａと外部メモリ３間のバス１３の配線は一般に１対１で
互いに対応しているため、外部メモリ３のピン端子３０
ａ’と接続すべきマイクロコンピュータ２のピン端子を
３０ａとし、ピン端子３０ｂ’に対しては３０ｂという
風に、同じ数字が接続すべき信号線であるとする。図５
では、外部メモリ側の３０ａ’〜３０ｈ’は順に左回り
に番号づける。このとき、マイクロコンピュータ側の３
０ａ〜３０ｈは順に右回りに番号づけるようにチップ設
計時にピン設定を行う。例えば、チップとしてＭ５Ｍ２
８Ｆ１０２Ｊをとりあげると、右回りにＡ１５〜Ａ０、
Ｄ０〜Ｄ１５の順になっている。したがって、マイクロ
コンピュータのピン配置は左回りにＡ１５〜Ａ０、Ｄ０
〜Ｄ１５の順にしておくことになる。

【００４６】以上のように、この実施の形態３によれ
ば、外部メモリ３とマイクロコンピュータ２ａの接続す
べき信号線の各々が逆回りに対応するように構成したの
で、マイクロコンピュータ２ａと外部メモリ３を背中合
わせにしたときには、ちょうど最短の距離で各信号線が
交錯することなしにそれぞれのピン端子間を接続するこ
とができる効果が得られる。また、交錯する信号線がな
くなるため、２層基板での設計が簡易にできる効果が得
られる。

【００４７】また、マイクロコンピュータ２ａと外部メ
モリ３間のバス１３の電流によって作られるループ面積
が小さくなり、上記放射エネルギーを表す式（１）の面
積Ｓが小さくなることにより不要輻射の低減が図ること
ができ、しかもバス１３が最短になることで寄生容量が
小さくなり高速動作ができるという効果が得られる。こ
れを上述の実施の形態１の構成に応用すれば更に大きな
効果が得られる。

【００４８】実施の形態４．図６は、マイクロコンピュ
ータチップの回路構成を示すブロック図であり、図にお
いて、２ｅはマイクロコンピュータ、３３，３５はそれ
ぞれ第１および第２電源線（それぞれＶＤＤ１とＶＤＤ
２レベル）、３４，３６はそれぞれ第１および第２ＧＮ
Ｄ線、３９，４１は第１および第２電源パッド（それぞ
れＶＤＤ１とＶＤＤ２レベル）、４０，４２は第１およ
び第２ＧＮＤパッドである。ＶＤＤ２レベルにて第２電
源パッド４１に接続している第２電源線３５は高速で動
作する出力トランジスタ群３８ａのみに供給しており、
接地電位にて第２ＧＮＤパッド４２に接続している第２
ＧＮＤ線３６もまた出力トランジスタ群３８ａのみに供
給している。一方、ＶＤＤ１レベルにて第１電源パッド
３９に接続している第１電源線３３は出力トランジスタ
群３７ａのみに供給しており、第１ＧＮＤパッド４０に
接続している第１ＧＮＤ線３４もまた出力トランジスタ
群３７ａのみに供給している。

【００４９】以上のように、この実施の形態４によれ
ば、出力トランジスタ群３７ａと出力トランジスタ群３
８ａに供給する電源線をそれぞれ第１および第２電源線
３３，３５、接地線をそれぞれ第１および第２ＧＮＤ線
３４，３６に独立・分離するように構成したので、外付
けメモリとアクセスするために高周波で動作している出
力トランジスタ群３７ａに供給する第１電源線３３と第
１ＧＮＤ線３４はその線上にノイズが発生したとして
も、第２電源線３５、第２ＧＮＤ線３６に回り込むこと
がなく、放射ノイズを抑えることができるという効果が
得られる。

【００５０】実施の形態５．この実施の形態５によれ
ば、前記実施の形態４の２つの電源系を用いて、そのど
ちらに属する電源を使用するかの選択手段としてマスク
オプションを使用する。または、電源線の選択をすると
ともに出力トランジスタを選択できるマスクオプション
を使用することで、さらに大きな効果が得られる。例え
ば、アルミニウムからなる金属配線を２層使用する２層
アルミプロセスの場合、第１金属配線と第２金属配線の
コンタクトをとるスルーホール形成工程において、この
マスクオプションを適用することによりそのコンタクト
部分を取り替えてどちらの電源線を使うかを選択できる
ようにする。さらに、電源線の選択と同時に出力トラン
ジスタもまた選択できるようにする。

【００５１】以上のように、この実施の形態５によれ
ば、スルーホール形成のためのマスクにマスクオプショ
ンを適用することにより２つの電源線の片方を選択でき
るように構成した。これにより、各々のトランジスタの
駆動能力に適した電源線の選択を通常工程の流れの中で
消化できるので、開発工期という制約無しに電源線選択
の最適化が実現できるという効果が得られる。加えて、
電源線の選択をするとともに出力トランジスタをも選択
できるマスクオプションを使用することで、顧客の要求
やセットに合わせて短納期で駆動能力を変えた製品を納
入することができるので、さらにその効果が大きくな
る。

【００５２】実施の形態６．この実施の形態６によれ
ば、上述の実施の形態４と同様に、電源線を２系統用意
しているマイクロコンピュータチップにおいて、ソフト
ウェアでどちらの電源線を用いるかを可能にした。すな
わち、半導体集積回路の設計時に電源線を２系統回路の
うちのどちらかの電源線を内部レジスタの入力データに
より選択できるセレクタ回路を設ける。図７はセレクタ
回路の一例を示す回路図であり、（ａ）は電源線側のセ
レクタ回路図、（ｂ）はＧＮＤ線側のセレクタ回路図で
ある。図８は、セレクタ回路をマイクロコンピュータ２
ｅと接続したときのブロック構成図である。図におい
て、３３，３５は第１および第２電源線、３４，３６は
第１および第２ＧＮＤ線、Ｉ７１，Ｉ７２はインバータ
ゲート、ＳＬはセレクト信号、８１は電源線側のセレク
タ、８２はＧＮＤ線側のセレクタである。セレクト信号
ＳＬは内部レジスタより出力される信号であり、内部レ
ジスタ値はユーザがソフトウェアにて設定可能である。

【００５３】次に動作について説明する。このセレクト
信号ＳＬが“Ｌ”の時はセレクタ８１，８２ではそれぞ
れ第１電源線３３と第１ＧＮＤ線３４が内部電源として
選択され、一方セレクト信号が“Ｈ”の時は第２電源線
３５と第２ＧＮＤ線３６が内部電源として選択される。

【００５４】以上のように、この実施の形態６によれ
ば、電源線のソフトウェアでの切り替えが可能なため、
ユーザが必要に応じてプログラム作成と同時進行で最適
な方のトランジスタを選択することができる。また、使
用するチップセットに応じて電源線の分離が図れるた
め、ノイズ源となり得る特定信号線のみ別電源とするこ
とがプログラム選択によってできるという効果が得られ
る。

【００５５】実施の形態７．上述の実施の形態１，実施
の形態３，実施の形態４により構成されるマイクロコン
ピュータチップを用いることにより、マルチチップモジ
ュール（ＭＣＭ）のチップ構成は、外部メモリ３とマイ
クロコンピュータ２ａ，２ｅを内包した形で行うことが
できる。これを図を用いて説明する。

【００５６】図９は、この実施の形態７のマルチチップ
モジュールの平面図であり、図１０はこのマルチチップ
モジュールのＢ−Ｂ線に沿った断面図、図１１はプリン
ト基板のチップ配置図であり、（ａ）は上面図、（ｂ）
は下面図である。図において、１は基板、２はマイクロ
コンピュータ、３は外部メモリ、１３，１４はバス、４
３はモールド樹脂、４４はリード線、４５はマルチチッ
プモジュールである。ここで、外部メモリ３とマイクロ
コンピュータ２間のバス１３は上記実施の形態１で示さ
れた方式により駆動能力を小さめに設定してある。ま
た、この方法を用いることで外部メモリ３とマイクロコ
ンピュータ２をつなぐバス１３の配線はモールドの外部
に出力させないで行うことが可能である。また、外部に
は図１で分離したバス１４を経由して出力することによ
りマスク版と同じピン配置にて行うことが可能となる。

【００５７】以上のように、この実施の形態７によれ
ば、マイクロコンピュータ２と外部メモリ３を内包した
マルチチップモジュールは、シングルチップマイクロコ
ンピュータと同様に、チップ外部に出力する全ての端子
が使用可能になる。したがって、マルチチップモジュー
ルとマイクロコンピュータが同様のピン配置、機能を持
たせるためその置き換えは容易に行うことができるとい
う効果が得られる。なおかつ、ＭＣＭは既存チップの組
合せのため、例えば３週間程度の短工期で納入できる。
一方シングルチップマイコンの場合、３ヶ月程度かかる
場合がある。

【００５８】さらに、実施の形態１、３、４のいずれか
を使うことにより不要輻射の低減や低消費電力化が図る
ことができる。その理由は上記実施の形態１で述べたと
おりである。また、通常マルチチップモジュールにおい
てはモールドする複数のチップの配置に制約がある。加
えてパッケージのサイズにも制限があるためあまり大き
な面積のものをそのままアセンブリすることはできな
い。マルチチップモジュールにおいても多層配線を用い
ることは可能であるが、多層にすることにより製造コス
トは高くなる。しかしながら、この実施の形態７によれ
ば、マイクロコンピュータ２と外部メモリ３は基板１の
裏面を利用して接続できるので基板１の有効活用が図
れ、また、構成も簡素化されるため、アセンブリコスト
も低減可能になるという効果が得られる。

【００５９】実施の形態８．図１２は、マルチチップモ
ジュール（ＭＣＭ）の構成を示すブロック図である。図
において、５３はＭＣＭパッケージ、５４はマイクロコ
ンピュータ、５５は外部メモリ、５６はテストセレク
タ、１０１はノーマルポート、１０２はメモリバス、５
７ａは入出力信号線群、５７ｂはノーマルポート出力信
号線群、５８ａは外部メモリ信号線群、５８ｂはメモリ
バス信号線群である。入出力信号線群５７ａはＭＣＭパ
ッケージ５３の外部端子を介してマイクロコンピュータ
５４に接続しており、メモリバス信号線群５８ｂは外部
メモリ５５とマイクロコンピュータ５４間のデータ／ア
ドレスバスを含み、テストセレクタ５６はテスト信号が
ノンアクティブのときノーマルポート信号線群５７ｂが
入出力信号線群５７ａに接続されるとともにメモリバス
信号線群５８ｂが外部メモリ５５に接続することを選択
するものである。

【００６０】図１３はテストセレクタ５６を構成する回
路図である。図において、ＴＧ１〜ＴＧ３はＰＭＯＳと
ＮＭＯＳトランジスタからなる伝送ゲート、Ｉ７３はイ
ンバータゲート、その他の構成は図１２と同様であるか
ら同一部分には同一符号を付して重複説明を省略する。

【００６１】次に動作について説明する。図１３におい
て、テスト信号入力はノンアクティブすなわち“Ｌ”の
とき通常動作で、アクティブすなわち“Ｈ”のときテス
トモードとなる。すなわち“Ｌ”のときは、伝送ゲート
ＴＧ１およびＴＧ２がオンとなり、入出力信号線群５７
ａとノーマルポート信号線群５７ｂと、外部メモリ信号
線群５８ａとメモリバス信号線群５８ｂとがそれぞれ接
続する。一方、テスト信号入力が“Ｈ”のときは伝送ゲ
ートＴＧ３がオンとなり入出力信号線群５７ａと外部メ
モリ信号線群５８ａが接続し外部メモリ５５をテストで
きる。

【００６２】以上のように構成されているので、テスト
信号をアクティブすなわち“Ｈ”にすればマイクロコン
ピュータ５４にのみ結線されている外部メモリ５５の外
部メモリ信号線群５８ａをＭＣＭパッケージの外部端子
を介して入出力信号線群５７ａに接続できるので、メモ
リチップだけのテストを行うことができるので、外部メ
モリ５５およびマイクロコンピュータ５４のテスト方式
をそのまま流用できる。

【００６３】以上のように、この実施の形態８によれ
ば、不良解析時は外部メモリ５５だけのテストを行うこ
とができるために、外部メモリ５５とマイクロコンピュ
ータ５４のテストを切り分けることが簡単に行える。切
り分けたあとは外部メモリ５５とマイクロコンピュータ
５４のテストをそのまま流用できるため、必要なパター
ンを直接入力し、自由度の高い不良解析が行うことがで
きる効果が得られる。さらに、製品のテスト時にも外部
メモリ５５とマイクロコンピュータ５４のそれぞれのテ
ストパターンをそのまま流用することが可能となるた
め、テストパターンの開発時間が短縮されるという効果
が得られる。

【００６４】

【発明の効果】以上のように、請求項１記載の発明によ
れば、外付けメモリをアクセスするのに必要な第１信号
線を駆動する第１トランジスタおよび第１端子を専用に
設けるとともに、この第１トランジスタのサイズを他の
入出力ポートに使用している第２トランジスタのサイズ
より小さくするように構成したので、外付けメモリとマ
イクロコンピュータとの間の第１信号線の配線負荷容量
を最小にすることができ、駆動能力をあげなくても基板
上の遅延量も少なく高速動作が実現できる効果がある。
加えて、アクセス頻度の高い外付けメモリと接続するバ
スを駆動する第１トランジスタの駆動能力を低く抑える
ことができるので回路全体を流れる電流量は少なくな
り、低消費電力化を図ることができる効果がある。しか
も、上述の式（１）により発散されるエネルギー強度は
抑えられ、不要輻射を抑えることができる効果がある。
さらに、他の外付け回路をつなぐ配線はアクセス頻度が
少なくなり、前記の発散されるエネルギー強度は抑えら
れ、不要輻射を抑制することができる効果がある。

【００６５】請求項２記載の発明によれば、外付けメモ
リをアクセスするのに必要な第１信号線を駆動する第１
トランジスタが接続している第１端子と前記外付けメモ
リ以外の外付け回路を駆動する第２トランジスタが接続
している第２端子を交互に配列するように構成したの
で、高速で動作する第１信号線の配線容量を最小にでき
るので、高速動作、不要輻射低減、および低消費電力化
を実現できる効果がある。

【００６６】請求項３記載の発明によれば、マイクロコ
ンピュータと外付けメモリとを基板上で表裏配置したと
きに各々の端子間の基板上配線を最短に設定しても互い
にクロスしないように、マイクロコンピュータ端子の配
列を外付けメモリ端子の配列に合わせた外付けメモリの
チップセットにするように構成したので、交錯する配線
がなくなるので２層基板での設計ができる効果がある。
しかも、マイクロコンピュータと外付けメモリ間の配線
を流れる電流によって作られるループ面積が小さくな
り、上述の式（１）のＳが小さくなることで不要輻射の
低減を実現できる効果がある。しかも配線が最短になる
ことで寄生容量が小さくなり高速動作を実現できる効果
がある。

【００６７】請求項４記載の発明によれば、第１トラン
ジスタ用の第１電源線および第１ＧＮＤ線と、第２トラ
ンジスタ用の第２電源線および第２ＧＮＤ線とをチップ
のパッドから分離するように構成したので、外付けメモ
リをアクセスしている第１トランジスタのような高周波
で動作している第１電源線および第１ＧＮＤ線の配線上
にノイズが発生したとしても、第２電源線および第２Ｇ
ＮＤ線にそれが回り込むことがなく、放射ノイズを抑え
ることができる効果がある。

【００６８】請求項５記載の発明によれば、第１電源線
および第１ＧＮＤ線からなる第１電源系と、第２電源線
および第２ＧＮＤ線からなる第２電源系とをウェーハプ
ロセス工程中に使用する１枚以上のマスクを指定するこ
とにより選択できるように構成したので、スルーホール
形成工程等におけるマスクのマスクオプションで第１お
よび第２電源線の片方を選択可能にすることによって、
第１および第２トランジスタの駆動能力に適した電源線
の選択を開発工期に関係なく実現できる効果がある。

【００６９】請求項６記載の発明によれば、レジスタの
内容により第１および第２トランジスタに供給する電源
系を２つの電源系から選択するセレクタ回路を有するよ
うに構成したので、第１および第２電源線のソフトウェ
アによる切り替えが可能なため、ユーザが必要に応じて
プログラム作成と同時進行で最適な方のトランジスタを
選択できる効果がある。しかも、使用するチップセット
に応じて第１および第２電源線の分離ができるので、ノ
イズ源となり得る外付けメモリと接続する特定の第１信
号線のみ別電源とすることがプログラム選択により実現
できる効果がある。

【００７０】請求項７記載の発明によれば、２つの電源
系のうちのいずれか１つを選択するとともに選択された
電源系より供給されるトランジスタも選択できるように
構成したので、電源線の選択をするとともに第１および
第２トランジスタを選択できるマスクオプションを使用
することで、客先のセットに合わせて短納期で駆動能力
を変えた製品を納入できる効果がある。

【００７１】請求項８記載の発明によれば、マルチチッ
プモジュールにおいて、このピン配置が上記マイクロコ
ンピュータをワンチップ化した時のピン配置とほぼ同様
であるように構成したので、シングルチップマイクロコ
ンピュータと同じように、チップ外部に出力する全ての
端子が使用可能となる。したがって、マルチチップモジ
ュールとマイクロコンピュータが同様のピン配置・機能
を有するためこれらの置き換えは容易に行える効果があ
る。しかも、請求項１、３、４のいずれかを使うことに
より、不要輻射の低減や低消費電力化を実現できる効果
がある。さらに、マイクロコンピュータと外付けメモリ
は裏面を使用した接続となるので基板の有効活用が図る
ことができ構成も簡素化されるため、アセンブリコスト
も低減できる効果がある。

【００７２】請求項９記載の発明によれば、セレクタを
有しておりその出力端子がノンアクティブ信号に応答し
てマイクロコンピュータからの入出力信号のみを接続
し、あるいはアクティブ信号に応答してマイクロコンピ
ュータからの入出力信号を分離するとともに外付けメモ
リの入出力信号を接続するように構成したので、不良解
析時は、外付けメモリとマイクロコンピュータを切り分
けて独自のテストを行うことができるので、必要なパタ
ーンを直接入力して自由度の高い不良解析を行うことが
できる効果がある。しかも、製品テストの時にも外付け
メモリとマイクロコンピュータのそれぞれのテストパタ
ーンをそのまま流用することができるので、テストパタ
ーンの開発時間が短縮される効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるマイクロコン
ピュータを含む回路の基板設計を示すブロック図であ
る。

【図２】 この発明の実施の形態１によるマイクロコン
ピュータの部分説明図である。

【図３】 この発明の実施の形態２によるマイクロコン
ピュータの部分説明図である。

【図４】 この発明の実施の形態３によるマイクロコン
ピュータの構成図である。

【図５】 この発明の実施の形態３による外部メモリと
マイクロコンピュータの配置説明図である。

【図６】 この発明の実施の形態４によるマイクロコン
ピュータチップを示す回路構成図である。

【図７】 この発明の実施の形態６によるセレクタの回
路図であり、（ａ）は電源向け回路図であり、（ｂ）は
ＧＮＤ向け回路図である。

【図８】 この発明の実施の形態４によるセレクタのブ
ロック構成図である。

【図９】 この発明の実施の形態７によるマルチチップ
モジュールの平面図である。

【図１０】 この発明の実施の形態７によるマルチチッ
プモジュールのＢ−Ｂ線に沿った断面図である。

【図１１】 この発明の実施の形態７によるマルチチッ
プモジュールのプリント基板のチップ配置図であり、
（ａ）は上面図、（ｂ）は下面図である。

【図１２】 この発明の実施の形態８によるマルチチッ
プモジュールの構成を示すブロック図である。

【図１３】 この発明の実施の形態８によるテストセレ
クタを構成する回路図である。

【図１４】 従来のワンボードマイクロコンピュータ装
置を示すブロック図である。

【図１５】 従来のマイクロコンピュータの部分説明図
である。

【図１６】 電流ループが作る平面と観測点がなす角度
を示す説明図である。

【図１７】 トランジスタの駆動能力による出力波形の
立ち上がりを比較するための時間と電圧との関係を表す
グラフ図である。

【図１８】 従来のマイクロコンピュータと外部メモリ
のピン端子の構成図であり、（ａ）は外部メモリのピン
端子の配置図、（ｂ）はマイクロコンピュータのピン端
子の配置図である。

【図１９】 従来のマイクロコンピュータの電源接続を
示す概略図である。

【図２０】 従来のマルチチップモジュール（ＭＣＭ）
の構成を示すブロック図である。

【符号の説明】

１ プリント基板（基板）、２，２ａ，２ｅ，５４ マ
イクロコンピュータ、３，５５ 外部メモリ（外付けメ
モリ）、４，２７ 第１周辺回路（外付け回路）、５，
２８ 第２周辺回路（外付け回路）、１３ バス（第１
信号線）、１４バス（第２端子）、３０ａ〜３０ｈ ピ
ン端子（マイクロコンピュータ端子）、３０ａ’〜３０
ｈ’ ピン端子（外付けメモリ端子）、３３，３５ 第
１および第２電源線、４５ マルチチップモジュール。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 外付けメモリをアクセスできるマイクロ
   コンピュータにおいて、外付けメモリをアクセスするの
   に必要な第１信号線を駆動する第１トランジスタおよび
   第１端子を専用に設けるとともに、この第１トランジス
   タのサイズを他の入出力ポートに使用している第２トラ
   ンジスタのサイズより小さくすることを特徴とするマイ
   クロコンピュータ。
2. 【請求項２】 外付けメモリをアクセスできるマイクロ
   コンピュータにおいて、外付けメモリをアクセスするの
   に必要な第１信号線を駆動する第１トランジスタが接続
   している第１端子と上記外付けメモリ以外の外付け回路
   を駆動する第２トランジスタが接続している第２端子を
   交互に配列するマイクロコンピュータ。
3. 【請求項３】 外付けメモリをアクセスできるマイクロ
   コンピュータにおいて、上記マイクロコンピュータと上
   記外付けメモリとを基板上で表裏配置したときに、上記
   マイクロコンピュータおよび上記外付けメモリの各々の
   端子間の基板上配線を最短に設定しても互いにクロスし
   ないように、上記外付けメモリをアクセスするために必
   要な上記マイクロコンピュータ端子の配列をこれらと接
   続している上記外付けメモリ端子の配列に合わせた上記
   外付けメモリのチップセットにすることを特徴とするマ
   イクロコンピュータ。
4. 【請求項４】 外付けメモリをアクセスするための第１
   信号線を駆動する第１トランジスタ用の第１電源線およ
   び第１ＧＮＤ線と、他の外付け回路をアクセスするため
   の第２トランジスタ用の第２電源線および第２ＧＮＤ線
   とをチップのパッドから分離することを特徴とするマイ
   クロコンピュータ。
5. 【請求項５】 第１電源線および第１ＧＮＤ線からなる
   第１電源系と、第２電源線および第２ＧＮＤ線からなる
   第２電源系とをウェーハプロセス工程中に使用する１枚
   以上のマスクを指定することにより選択できることを特
   徴とする請求項４記載のマイクロコンピュータ。
6. 【請求項６】 レジスタの内容により第１および第２ト
   ランジスタに供給する電源系を第１および第２電源系か
   ら選択するセレクタ回路を更に備えた請求項４記載のマ
   イクロコンピュータ。
7. 【請求項７】 ２つの電源系のうちのいずれか１つを選
   択するとともに選択された電源系より供給されるトラン
   ジスタも選択できることを特徴とする請求項５または請
   求項６記載のマイクロコンピュータ。
8. 【請求項８】 マイクロコンピュータと外付けメモリを
   使ったマルチチップモジュールにおいて、このピン配置
   が上記マイクロコンピュータを内蔵メモリ化した時のピ
   ン配置とほぼ同様であることを特徴とするマルチチップ
   モジュール。
9. 【請求項９】 汎用メモリチップとマルチチップモジュ
   ール化された外付けメモリとをアクセスできるマイクロ
   コンピュータにおいて、ノンアクティブ信号またはアク
   ティブ信号の制御信号を入力して入出力信号を選択・接
   続するセレクタであって、その出力端子が上記ノンアク
   ティブ信号に応答して上記マイクロコンピュータからの
   入出力信号のみを接続し、あるいは上記アクティブ信号
   に応答して上記マイクロコンピュータからの入出力信号
   を分離するとともに上記外付けメモリの入出力信号を接
   続するセレクタを有することを特徴とするマイクロコン
   ピュータ。