JPH11355065A - 増幅器および第１の差動信号対を増幅するための方法 - Google Patents
増幅器および第１の差動信号対を増幅するための方法Info
- Publication number
- JPH11355065A JPH11355065A JP11126116A JP12611699A JPH11355065A JP H11355065 A JPH11355065 A JP H11355065A JP 11126116 A JP11126116 A JP 11126116A JP 12611699 A JP12611699 A JP 12611699A JP H11355065 A JPH11355065 A JP H11355065A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- pair
- current
- amplifier
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000000295 complement effect Effects 0.000 claims abstract description 12
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000012544 monitoring process Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 製造コストの大幅な増加なしに、合成トラン
スコンダクタンスを実質的に一定に維持することが可能
な作動増幅器を提供する。 【解決手段】 差動増幅器（１１０）は、同等の導電型
の主差動トランジスタ対（１１０Ａ、１１２Ａ）および
これに対して相補的モードで動作する副差動トランジス
タ対（１１０Ｂ、１１２Ｂ）を含む。モニタリング回路
は、主差動トランジスタ対から負荷（１２６）への電流
を測定し、入力差動信号のコモンモード振幅が変化する
とき、負荷への総電流を実質的に一定に維持するため
に、副差動トランジスタ対から負荷への電流を変化させ
る。これは、差動増幅器の有効なダイナミックレンジを
増大させる役目を果たす。
スコンダクタンスを実質的に一定に維持することが可能
な作動増幅器を提供する。 【解決手段】 差動増幅器（１１０）は、同等の導電型
の主差動トランジスタ対（１１０Ａ、１１２Ａ）および
これに対して相補的モードで動作する副差動トランジス
タ対（１１０Ｂ、１１２Ｂ）を含む。モニタリング回路
は、主差動トランジスタ対から負荷（１２６）への電流
を測定し、入力差動信号のコモンモード振幅が変化する
とき、負荷への総電流を実質的に一定に維持するため
に、副差動トランジスタ対から負荷への電流を変化させ
る。これは、差動増幅器の有効なダイナミックレンジを
増大させる役目を果たす。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器に係
り、特に、拡張されたコモンモード動作範囲を有する差
動増幅器に関する。
り、特に、拡張されたコモンモード動作範囲を有する差
動増幅器に関する。
【０００２】
【従来の技術】差動増幅器は、広く普及した形式の増幅
器であり、電流ミラーおよび演算増幅器の入力段として
一般に使用されるアナログ回路において特に有用であ
る。基本的な従来の形式による差動増幅器における問題
点は、増幅器回路のＶDDおよびＶ SSの電源電圧間の電位
差の一部分に限定される比較的狭いコモンモード動作範
囲を有する傾向にあることである。
器であり、電流ミラーおよび演算増幅器の入力段として
一般に使用されるアナログ回路において特に有用であ
る。基本的な従来の形式による差動増幅器における問題
点は、増幅器回路のＶDDおよびＶ SSの電源電圧間の電位
差の一部分に限定される比較的狭いコモンモード動作範
囲を有する傾向にあることである。
【０００３】この制限は、この形式の差動増幅器が、入
力トランジスタのゲート・ソース間電圧ＶGSとテール電
流源のドレイン・ソース間飽和電圧ＶDSの和に耐えるに
十分なものよりも小さい大きさのコモンモード電圧ＶCM
では適切に動作しないために生じる。 ＶCM＞ＶDD−ＶDSMIN−ＶGS
力トランジスタのゲート・ソース間電圧ＶGSとテール電
流源のドレイン・ソース間飽和電圧ＶDSの和に耐えるに
十分なものよりも小さい大きさのコモンモード電圧ＶCM
では適切に動作しないために生じる。 ＶCM＞ＶDD−ＶDSMIN−ＶGS
【０００４】ここで、ＶDSMINは、増幅器を飽和状態に
保つために必要なテール電流源の最小の許容可能なドレ
イン・ソース間電圧である。差動増幅器についての目標
は、一般に、ＶCMの値がＶDDの値に近づくまで十分な動
作を可能にし、増幅器の動作範囲を最大化し、そしてダ
イナミックレンジを可能にすることである。
保つために必要なテール電流源の最小の許容可能なドレ
イン・ソース間電圧である。差動増幅器についての目標
は、一般に、ＶCMの値がＶDDの値に近づくまで十分な動
作を可能にし、増幅器の動作範囲を最大化し、そしてダ
イナミックレンジを可能にすることである。
【０００５】
【発明が解決しようとする課題】この問題点を解決する
通常のアプローチは、第１の入力対段に並列に、第２の
入力対段を追加することである。第２の入力対段は、第
１の入力対段のトランジスタと相補的なタイプのトラン
ジスタである。たとえば、第１の入力段は、ｐタイプの
トランジスタを使用し、第２の入力段は、ｎタイプのト
ランジスタを使用する。各段は、下側電源電圧ＶSSまで
動作するＰＭＯＳ入力段と上側電源電圧Ｖ DDまで動作す
るＮＭＯＳ入力段とで、入力コモンモード範囲の一部を
カバーする。
通常のアプローチは、第１の入力対段に並列に、第２の
入力対段を追加することである。第２の入力対段は、第
１の入力対段のトランジスタと相補的なタイプのトラン
ジスタである。たとえば、第１の入力段は、ｐタイプの
トランジスタを使用し、第２の入力段は、ｎタイプのト
ランジスタを使用する。各段は、下側電源電圧ＶSSまで
動作するＰＭＯＳ入力段と上側電源電圧Ｖ DDまで動作す
るＮＭＯＳ入力段とで、入力コモンモード範囲の一部を
カバーする。
【０００６】２つの段の合成トランスコンダクタンスの
変化を最小にするために、一方の段から他方の段へバイ
アス電流を変換する様々なスキームが考案されてきた。
合成トランスコンダクタンスの大幅な変化は、所望の補
償および増幅器の設計が困難となるので、一般に望まし
くない。しかし、そのようなアプローチがうまく行くか
どうかは、ＮＭＯＳおよびＰＭＯＳデバイスの特性間の
よく制御された関係に大きく依存する。そして、これは
製造コストの大幅な増加なしに実際に実現することが困
難である。本発明は、異なるアプローチに関する。
変化を最小にするために、一方の段から他方の段へバイ
アス電流を変換する様々なスキームが考案されてきた。
合成トランスコンダクタンスの大幅な変化は、所望の補
償および増幅器の設計が困難となるので、一般に望まし
くない。しかし、そのようなアプローチがうまく行くか
どうかは、ＮＭＯＳおよびＰＭＯＳデバイスの特性間の
よく制御された関係に大きく依存する。そして、これは
製造コストの大幅な増加なしに実際に実現することが困
難である。本発明は、異なるアプローチに関する。
【０００７】
【課題を解決するための手段】本発明は、第２の入力
段、すなわち副差動対として、第１の入力段対、すなわ
ち主差動対と同じ導電型のトランジスタ対を使用し、第
２の対のそれぞれへの入力電圧を第１の対に与えられる
入力電圧と相補的になるようにし、負荷に給電するため
に第２の段の出力ドレインを第１の対の出力ドレインに
結合することにより、上記問題点を解決する。
段、すなわち副差動対として、第１の入力段対、すなわ
ち主差動対と同じ導電型のトランジスタ対を使用し、第
２の対のそれぞれへの入力電圧を第１の対に与えられる
入力電圧と相補的になるようにし、負荷に給電するため
に第２の段の出力ドレインを第１の対の出力ドレインに
結合することにより、上記問題点を解決する。
【０００８】負荷への総電流を実質的に一定に維持する
第２の対のテール電流源の適切な制御により、コモンモ
ード電圧の有効な動作範囲は、正側および負側の電源電
圧間の電位差に実質的に拡張される。好都合なことに、
第２の入力電圧の対は、第１および第２の対と反対の導
電型でありかつソースフォロアとして接続されたトラン
ジスタ対により供給される。
第２の対のテール電流源の適切な制御により、コモンモ
ード電圧の有効な動作範囲は、正側および負側の電源電
圧間の電位差に実質的に拡張される。好都合なことに、
第２の入力電圧の対は、第１および第２の対と反対の導
電型でありかつソースフォロアとして接続されたトラン
ジスタ対により供給される。
【０００９】本発明の一実施形態において、制御は、第
１の（主）入力段の実質的なコピーを提供することによ
りなされる。これは、第１の入力段の電流を測定し、か
つ２つの段により負荷へ提供される総電流を実質的に一
定に維持するように、第２の（副）入力段からの電流を
分流するためにこの測定された電流を使用する。
１の（主）入力段の実質的なコピーを提供することによ
りなされる。これは、第１の入力段の電流を測定し、か
つ２つの段により負荷へ提供される総電流を実質的に一
定に維持するように、第２の（副）入力段からの電流を
分流するためにこの測定された電流を使用する。
【００１０】別の実施形態において、制御は、主入力段
のスケールダウンされたコピーを提供し、かつ主入力段
および副入力段により負荷へ提供される総電流を実質的
に一定に維持するように、副入力段からの電流を分流す
るためにこのスケールされた電流を使用する。
のスケールダウンされたコピーを提供し、かつ主入力段
および副入力段により負荷へ提供される総電流を実質的
に一定に維持するように、副入力段からの電流を分流す
るためにこのスケールされた電流を使用する。
【００１１】別の側面から、本発明は、差動信号の第１
の対を増幅する方法であり、それらの出力信号が共通負
荷に結合された同様な導電型のトランジスタの第１およ
び第２の差動増幅器への相補的形式の差動信号を増幅す
るステップと、第１の差動増幅器のコピーにおける差異
１の差動増幅器の出力電流を測定するステップと、負荷
への結合電流を一定に維持するために第２の差動増幅器
の出力電流を制御するためにこの測定された電流を使用
するステップとからなる。
の対を増幅する方法であり、それらの出力信号が共通負
荷に結合された同様な導電型のトランジスタの第１およ
び第２の差動増幅器への相補的形式の差動信号を増幅す
るステップと、第１の差動増幅器のコピーにおける差異
１の差動増幅器の出力電流を測定するステップと、負荷
への結合電流を一定に維持するために第２の差動増幅器
の出力電流を制御するためにこの測定された電流を使用
するステップとからなる。
【００１２】
【発明の実施の形態】図１は、本発明が改良しようとす
る種類の従来技術による基本的な差動増幅器１０を示
す。この増幅器は、ｐチャネルＭＯＳＦＥＴ１２Ａおよ
び１２Ｂの対を含み、それらのソースは、共に、電流ソ
ースｐチャネルＭＯＳＦＥＴ１６のゲートをバイアス源
ＶBIASに結合することにより、正側電源電圧ＶDDの端子
１４に接続されている。
る種類の従来技術による基本的な差動増幅器１０を示
す。この増幅器は、ｐチャネルＭＯＳＦＥＴ１２Ａおよ
び１２Ｂの対を含み、それらのソースは、共に、電流ソ
ースｐチャネルＭＯＳＦＥＴ１６のゲートをバイアス源
ＶBIASに結合することにより、正側電源電圧ＶDDの端子
１４に接続されている。
【００１３】トランジスタ１２Ａおよび１２Ｂのドレイ
ンは、負荷２０、典型的には電流ミラーのような能動負
荷に供給する。これは、負側電源電圧ＶSSの端子２２に
接続されており、２つの差動信号ＶCM−ΔＶおよびＶCM
＋ΔＶは、トランジスタ１２Ａおよび１２Ｂのゲートに
与えられ、２つの信号の電位差は、電流源１６により提
供される電流を２つのトランジスタ１２Ａおよび１２Ｂ
間で対応して分配するように働く。上述したように、コ
モンモード入力電圧が過大であると、増幅器は、意図す
るように増幅器を動作させるために重要な飽和状態に維
持するための電流源１６にかかるドレイン・ソース間電
圧が不十分になるので、動作しなくなる。
ンは、負荷２０、典型的には電流ミラーのような能動負
荷に供給する。これは、負側電源電圧ＶSSの端子２２に
接続されており、２つの差動信号ＶCM−ΔＶおよびＶCM
＋ΔＶは、トランジスタ１２Ａおよび１２Ｂのゲートに
与えられ、２つの信号の電位差は、電流源１６により提
供される電流を２つのトランジスタ１２Ａおよび１２Ｂ
間で対応して分配するように働く。上述したように、コ
モンモード入力電圧が過大であると、増幅器は、意図す
るように増幅器を動作させるために重要な飽和状態に維
持するための電流源１６にかかるドレイン・ソース間電
圧が不十分になるので、動作しなくなる。
【００１４】また、上述したように、通常の解決法は、
実質的に並列な２つの入力段を用い、一方はｐチャネル
トランジスタの差動対を使用し、他方はｎチャネルトラ
ンジスタの差動対を使用し、各対が入力コモンモード範
囲の異なる部分をカバーするようにしている。しかし、
動作範囲についての線形増幅のために、アナログ増幅器
で一般に重要なように、ｎ型およびｐ型のトランジスタ
の増幅特性が近くなるように整合させることが必要とな
り、これは困難でありかつ増幅器のコストを増大させる
ことになる。
実質的に並列な２つの入力段を用い、一方はｐチャネル
トランジスタの差動対を使用し、他方はｎチャネルトラ
ンジスタの差動対を使用し、各対が入力コモンモード範
囲の異なる部分をカバーするようにしている。しかし、
動作範囲についての線形増幅のために、アナログ増幅器
で一般に重要なように、ｎ型およびｐ型のトランジスタ
の増幅特性が近くなるように整合させることが必要とな
り、これは困難でありかつ増幅器のコストを増大させる
ことになる。
【００１５】これは、電源電圧が増幅器中で使用される
トランジスタのしきい値電圧と同等である、たとえば、
現在一般的になったように電源電圧が１ボルトであり、
トランジスタが０．５ボルトのしきい値電圧を有する場
合に、とくに困難となる。本発明はこのような状況にお
いて特に重要である。
トランジスタのしきい値電圧と同等である、たとえば、
現在一般的になったように電源電圧が１ボルトであり、
トランジスタが０．５ボルトのしきい値電圧を有する場
合に、とくに困難となる。本発明はこのような状況にお
いて特に重要である。
【００１６】本発明によれば、図２に示された種類の増
幅器１００において、基本的な増幅器について説明され
た制限が克服される。増幅器１００は、基本的増幅器の
差動トランジスタ対に対応する主差動トランジスタ対１
１０Ａ、１１２Ａ（たとえばＰ−ＭＯＳＦＥＴ）により
提供される第１の入力段を含む。このトランジスタの差
動対は、ｐ型電流源１１３により正側電源端子ＶDDに接
続されたソースを有する。
幅器１００において、基本的な増幅器について説明され
た制限が克服される。増幅器１００は、基本的増幅器の
差動トランジスタ対に対応する主差動トランジスタ対１
１０Ａ、１１２Ａ（たとえばＰ−ＭＯＳＦＥＴ）により
提供される第１の入力段を含む。このトランジスタの差
動対は、ｐ型電流源１１３により正側電源端子ＶDDに接
続されたソースを有する。
【００１７】また、第２の入力段として、主差動対１１
０Ａ、１１２Ａに整合された副差動ｐ−ＭＯＳＦＥＴト
ランジスタ対１１０Ｂ、１１２Ｂを含み、トランジスタ
１１０Ｂのドレインはトランジスタ１１０Ａのドレイン
に接続され、トランジスタ１１２Ｂのドレインはトラン
ジスタ１１２Ａのドレインに接続されている。トランジ
スタ１１０Ａおよび１１２Ａのソースは、共に、ｐ型電
流源１１４を介して正側電源端子ＶDDに接続されてい
る。トランジスタ１１０Ａのゲートには、第１の入力端
子１２０Ａから差動電圧ＶCM−ΔＶが直接供給され、ト
ランジスタ１１２Ａのゲートには、第２の入力端子１２
０Ｂから差動電圧ＶCM＋ΔＶが直接供給される。
０Ａ、１１２Ａに整合された副差動ｐ−ＭＯＳＦＥＴト
ランジスタ対１１０Ｂ、１１２Ｂを含み、トランジスタ
１１０Ｂのドレインはトランジスタ１１０Ａのドレイン
に接続され、トランジスタ１１２Ｂのドレインはトラン
ジスタ１１２Ａのドレインに接続されている。トランジ
スタ１１０Ａおよび１１２Ａのソースは、共に、ｐ型電
流源１１４を介して正側電源端子ＶDDに接続されてい
る。トランジスタ１１０Ａのゲートには、第１の入力端
子１２０Ａから差動電圧ＶCM−ΔＶが直接供給され、ト
ランジスタ１１２Ａのゲートには、第２の入力端子１２
０Ｂから差動電圧ＶCM＋ΔＶが直接供給される。
【００１８】トランジスタ１１０Ｂのゲートは、ｎ−Ｍ
ＯＳＦＥＴ１２２Ａを介して間接的に第１の入力端子１
２０Ａにより給電されており、ｎ−ＭＯＳＦＥＴ１２２
Ａは、そのゲートが入力端子１２０Ａに接続されたソー
スフォロアとして接続されている。トランジスタ１１２
Ａのゲートは、ｎ−ＭＯＳＦＥＴ１２２Ｂを介して間接
的に第２の入力端子１２０Ｂにより給電されており、ｎ
−ＭＯＳＦＥＴ１２２Ｂは、そのゲートが第２の入力端
子１２０Ｂに接続されたソースフォロアとして接続され
ている。
ＯＳＦＥＴ１２２Ａを介して間接的に第１の入力端子１
２０Ａにより給電されており、ｎ−ＭＯＳＦＥＴ１２２
Ａは、そのゲートが入力端子１２０Ａに接続されたソー
スフォロアとして接続されている。トランジスタ１１２
Ａのゲートは、ｎ−ＭＯＳＦＥＴ１２２Ｂを介して間接
的に第２の入力端子１２０Ｂにより給電されており、ｎ
−ＭＯＳＦＥＴ１２２Ｂは、そのゲートが第２の入力端
子１２０Ｂに接続されたソースフォロアとして接続され
ている。
【００１９】図２に示されているように、ＭＯＳＦＥＴ
１２２Ａおよび１２２Ｂのドレインは、それぞれ正側電
源端子ＶDDに接続されており、それらの各ソースは、そ
れぞれトランジスタ１１０Ｂおよび１１２Ｂのゲートに
接続されており、それぞれ電流源１２５Ａおよび１２５
Ｂを介して、典型的には接地された負側電源端子ＶSSに
接続されている。トランジスタ１１０Ｂおよび１１２Ｂ
の各ドレインは、それぞれトランジスタ１１０Ａおよび
１１２Ａのドレインに接続されており、かつ典型的には
演算増幅器に給電する電流ミラーである負荷１２６に給
電する２つの差動出力に接続されている。
１２２Ａおよび１２２Ｂのドレインは、それぞれ正側電
源端子ＶDDに接続されており、それらの各ソースは、そ
れぞれトランジスタ１１０Ｂおよび１１２Ｂのゲートに
接続されており、それぞれ電流源１２５Ａおよび１２５
Ｂを介して、典型的には接地された負側電源端子ＶSSに
接続されている。トランジスタ１１０Ｂおよび１１２Ｂ
の各ドレインは、それぞれトランジスタ１１０Ａおよび
１１２Ａのドレインに接続されており、かつ典型的には
演算増幅器に給電する電流ミラーである負荷１２６に給
電する２つの差動出力に接続されている。
【００２０】ここまで説明してきた回路部分は、基本的
に、差動増幅器の整合された対を含み、これらは、各対
が入力コモンモード電圧範囲の異なる部分で動作し、か
つこれらの対に相補的信号が供給されるように接続され
かつ動作する。動作範囲全体について２つの段の合成ト
ランスコンダクタンスの変化を最小化するように、一方
の段から他方の段にバイアス電流を移動させる問題が残
る。
に、差動増幅器の整合された対を含み、これらは、各対
が入力コモンモード電圧範囲の異なる部分で動作し、か
つこれらの対に相補的信号が供給されるように接続され
かつ動作する。動作範囲全体について２つの段の合成ト
ランスコンダクタンスの変化を最小化するように、一方
の段から他方の段にバイアス電流を移動させる問題が残
る。
【００２１】電圧ＶCMが十分に大きい場合、主１１０Ａ
および１１２Ａは、電流源１１３Ａにより提供されるそ
れらのテール電流が減少するにつれて、オフになる傾向
にある。ソースフォロア１２２Ａおよび１２２Ｂにより
提供されるＤＣ電圧シフトが十分に大きい場合、副入力
対のトランジスタ１１０Ｂおよび１１２Ｂは、同じ問題
を経験することはなく、ＶDDに等しいＶCMまで入力差動
増幅器としての動作を継続することになる。
および１１２Ａは、電流源１１３Ａにより提供されるそ
れらのテール電流が減少するにつれて、オフになる傾向
にある。ソースフォロア１２２Ａおよび１２２Ｂにより
提供されるＤＣ電圧シフトが十分に大きい場合、副入力
対のトランジスタ１１０Ｂおよび１１２Ｂは、同じ問題
を経験することはなく、ＶDDに等しいＶCMまで入力差動
増幅器としての動作を継続することになる。
【００２２】この電流構成は以下の特性を有することが
留意されるべきである。ＶDDが１ボルトで、全てのトラ
ンジスタが約０．３Ｖ〜０．５Ｖの範囲のしきい値電圧
を示す場合、回路は容易に上述したレベルシフト基準を
満足するように構成でき、実際にＶＣＭに等しい電源端
子間電圧で動作できる。これは、本発明の重要なアプリ
ケーションでは１ボルト電源での動作が期待されている
ので、重要である。また、上述したしきい値電圧の範囲
は、１ボルト電源電圧で動作するように設計されるデバ
イスの集積回路製造技術における現在の標準である。
留意されるべきである。ＶDDが１ボルトで、全てのトラ
ンジスタが約０．３Ｖ〜０．５Ｖの範囲のしきい値電圧
を示す場合、回路は容易に上述したレベルシフト基準を
満足するように構成でき、実際にＶＣＭに等しい電源端
子間電圧で動作できる。これは、本発明の重要なアプリ
ケーションでは１ボルト電源での動作が期待されている
ので、重要である。また、上述したしきい値電圧の範囲
は、１ボルト電源電圧で動作するように設計されるデバ
イスの集積回路製造技術における現在の標準である。
【００２３】さらに、図示した「負荷」１２６は、演算
増幅器の入力段の負荷ばかりでなく、後続の段を含む増
幅器の他の回路を代表しうる。テール電流の適切な制御
で、負荷は入力副対により影響を受けることがなく、い
かなる差動増幅器も、電源端子間入力容量についての考
慮をすることなく設計された差動増幅器であっても、修
正なしにこの方法で改造することができる。
増幅器の入力段の負荷ばかりでなく、後続の段を含む増
幅器の他の回路を代表しうる。テール電流の適切な制御
で、負荷は入力副対により影響を受けることがなく、い
かなる差動増幅器も、電源端子間入力容量についての考
慮をすることなく設計された差動増幅器であっても、修
正なしにこの方法で改造することができる。
【００２４】このために、負荷および後続の回路には、
１１０Ａ、１１０Ｂ、１１２Ａ、１１２Ｂの入力デバイ
スを通る電流の和がＶCMの範囲について一定である場
合、ＤＣバイアス条件のいかなる変化も生じない、これ
が達成される１つの方法は、以下のものである。最初
に、トランジスタ１１０Ａ、１１２Ａおよびそのテール
電流源トランジスタ１１３Ａからなるオリジナルの入力
段が、変更なしに残される。次に、ＶCMが変化すると
き、オリジナルの入力テール電流源トランジスタ１１３
Ａにより供給される電流の測定に使用するオリジナルの
入力段の近似的なコピーが提供される。
１１０Ａ、１１０Ｂ、１１２Ａ、１１２Ｂの入力デバイ
スを通る電流の和がＶCMの範囲について一定である場
合、ＤＣバイアス条件のいかなる変化も生じない、これ
が達成される１つの方法は、以下のものである。最初
に、トランジスタ１１０Ａ、１１２Ａおよびそのテール
電流源トランジスタ１１３Ａからなるオリジナルの入力
段が、変更なしに残される。次に、ＶCMが変化すると
き、オリジナルの入力テール電流源トランジスタ１１３
Ａにより供給される電流の測定に使用するオリジナルの
入力段の近似的なコピーが提供される。
【００２５】最後に、トランジスタ１１０Ｂおよび１１
２Ｂからなる副入力段が、オリジナルの入力段の公称バ
イアス電流とコピー回路により測定された電流との差で
バイアスされる。これは、ＶCM＝０であり、トランジス
タ１１０Ｂおよび１１２Ｂのオリジナルの入力段は、全
バイアス、たとえばマスタテール電流源１１５により提
供される電流ＩOで動作することになる。ＶCMが増加す
ると、このテール電流は、ＩO−ｆ（ＶCM）に減少する
けいこうにある。ここで、ｆ（ＶCM）は、ＶCMが変化す
るときのデール電流の変化である。
２Ｂからなる副入力段が、オリジナルの入力段の公称バ
イアス電流とコピー回路により測定された電流との差で
バイアスされる。これは、ＶCM＝０であり、トランジス
タ１１０Ｂおよび１１２Ｂのオリジナルの入力段は、全
バイアス、たとえばマスタテール電流源１１５により提
供される電流ＩOで動作することになる。ＶCMが増加す
ると、このテール電流は、ＩO−ｆ（ＶCM）に減少する
けいこうにある。ここで、ｆ（ＶCM）は、ＶCMが変化す
るときのデール電流の変化である。
【００２６】図２の回路の追加部分は、説明された効果
を達成するための１つの例示的な技術である。まず、並
列接続されたｐ−ＭＯＳＦＥＴ１３０Ａおよび１３０Ｂ
を含むＶDDとＶSSとの間のパスが追加される。トランジ
スタ１３０Ａおよび１３０Ｂのソースは、共に、テール
電流源１３２を介して正側電源端子ＶDDに接続されてい
る。トランジスタ１３０Ａおよび１３０Ｂのドレイン
は、共に、電流ミラーを介して、負側電源端子ＶSSに接
続されている。電流ミラーは、ｎ−ＭＯＳＦＥＴトラン
ジスタ１３６Ａおよび１３６Ｂにより形成される。
を達成するための１つの例示的な技術である。まず、並
列接続されたｐ−ＭＯＳＦＥＴ１３０Ａおよび１３０Ｂ
を含むＶDDとＶSSとの間のパスが追加される。トランジ
スタ１３０Ａおよび１３０Ｂのソースは、共に、テール
電流源１３２を介して正側電源端子ＶDDに接続されてい
る。トランジスタ１３０Ａおよび１３０Ｂのドレイン
は、共に、電流ミラーを介して、負側電源端子ＶSSに接
続されている。電流ミラーは、ｎ−ＭＯＳＦＥＴトラン
ジスタ１３６Ａおよび１３６Ｂにより形成される。
【００２７】ｐ−ＭＯＳＦＥＴトランジスタ１３０Ａお
よび１３０Ｂのゲートには、それぞれ、入力端子、たと
えば端子１２０Ｂからの信号が供給される。より正確な
コピーが、入力端子１２０Ａおよび１２０Ｂからトラン
ジスタ１３６Ａ、１３６Ｂのゲートにそれぞれ別個の信
号を与えることにより提供されることになる。しかし、
ΔＶは、ＶCMに比べて一般に小さい。したがって、本発
明の測定回路における使用のために、入力端子１２０Ａ
および１２０Ｂの信号のうちのいずれか１つが、この例
におけるようにトランジスタ１１０Ａ、１１２Ａに供給
される２つの別個の信号の代わりに使用されうる。
よび１３０Ｂのゲートには、それぞれ、入力端子、たと
えば端子１２０Ｂからの信号が供給される。より正確な
コピーが、入力端子１２０Ａおよび１２０Ｂからトラン
ジスタ１３６Ａ、１３６Ｂのゲートにそれぞれ別個の信
号を与えることにより提供されることになる。しかし、
ΔＶは、ＶCMに比べて一般に小さい。したがって、本発
明の測定回路における使用のために、入力端子１２０Ａ
および１２０Ｂの信号のうちのいずれか１つが、この例
におけるようにトランジスタ１１０Ａ、１１２Ａに供給
される２つの別個の信号の代わりに使用されうる。
【００２８】電流ミラーは、まずトランジスタ１３６Ｂ
のショートされたゲート・ドレインにより形成されるキ
ャパシタを、トランジスタ１３０Ａ、１３０Ｂにより提
供される電流で充電し、次に得られた電圧をトランジス
タ１３６Ａに移動させることにより、動作する。トラン
ジスタ１３６Ａは、トランジスタ１１０Ａ、１１２Ｂに
より形成される副差動対のための２次電流源として働
く。トランジスタ１１０Ａ、１１２Ｂの主差動対から負
荷１２６への電流が増加する限りにおいて、対１３０
Ａ、１３０Ｂを通る電流も増加し、電流源１１４により
提供されるより多くの電流が、トランジスタ１３６Ａを
通して負側電源端子ＶＳＳへの流れよりも、トランジス
タ１１０Ｂ、１１２Ｂの副差動対を通して負荷への流れ
へ多く分流される。
のショートされたゲート・ドレインにより形成されるキ
ャパシタを、トランジスタ１３０Ａ、１３０Ｂにより提
供される電流で充電し、次に得られた電圧をトランジス
タ１３６Ａに移動させることにより、動作する。トラン
ジスタ１３６Ａは、トランジスタ１１０Ａ、１１２Ｂに
より形成される副差動対のための２次電流源として働
く。トランジスタ１１０Ａ、１１２Ｂの主差動対から負
荷１２６への電流が増加する限りにおいて、対１３０
Ａ、１３０Ｂを通る電流も増加し、電流源１１４により
提供されるより多くの電流が、トランジスタ１３６Ａを
通して負側電源端子ＶＳＳへの流れよりも、トランジス
タ１１０Ｂ、１１２Ｂの副差動対を通して負荷への流れ
へ多く分流される。
【００２９】逆に、トランジスタ１１０Ａ、１１２Ｂの
主差動対から負荷１２６への電流が減少する限りにおい
て、トランジスタ１１０Ｂ、１１２Ｂの副差動対を通る
流れから負荷へより少ない電流が分流される。結果とし
て、所望の通り、負荷への電流が実質的に一定に維持さ
れる。
主差動対から負荷１２６への電流が減少する限りにおい
て、トランジスタ１１０Ｂ、１１２Ｂの副差動対を通る
流れから負荷へより少ない電流が分流される。結果とし
て、所望の通り、負荷への電流が実質的に一定に維持さ
れる。
【００３０】ほとんどの線形応答にとって好都合なこと
に、増幅器トランジスタ１１０Ａ、１１０Ｂ、１１２
Ａ、１１２Ｂ、１３０Ａおよび１３０Ｂは、すべて同様
の電流特性を有するように整合されている。同様に、線
形応答のために、電流源として使用されるトランジスタ
１１３、１１４，１１５および１３２は、好都合に全て
互いに整合している。
に、増幅器トランジスタ１１０Ａ、１１０Ｂ、１１２
Ａ、１１２Ｂ、１３０Ａおよび１３０Ｂは、すべて同様
の電流特性を有するように整合されている。同様に、線
形応答のために、電流源として使用されるトランジスタ
１１３、１１４，１１５および１３２は、好都合に全て
互いに整合している。
【００３１】トランジスタ１１０Ａ、１１０Ｂ、１１２
Ａおよび１１２Ｂにより形成される合成入力段のトラン
スコンダクタンスは、前述したように動作させられた場
合、１１０Ａ、１１０Ｂのいずれか一方のトランスコン
ダクタンスに等しい最小値から、両者が公称バイアス電
流の半分で動作するときの動作点に対応する最大値まで
変化する。
Ａおよび１１２Ｂにより形成される合成入力段のトラン
スコンダクタンスは、前述したように動作させられた場
合、１１０Ａ、１１０Ｂのいずれか一方のトランスコン
ダクタンスに等しい最小値から、両者が公称バイアス電
流の半分で動作するときの動作点に対応する最大値まで
変化する。
【００３２】図２に示された一実施形態による差動増幅
器１００において、主差動対回路、副差動対回路、およ
びモニタリング回路のそれぞれは、多くが負荷以外に分
流されて実質的に無駄になるが、必要なときに公称バイ
アス電流ＩOの実質的に全てを引き出していることがあ
る。図３は、電流、特にモニタリング回路のために使用
される電流をより効率的に使用する差動増幅器２００を
示す。この節約は、主回路に流れる電流を監視するため
の主回路のスケールダウンされたバージョンを使用する
ことにより達成される。このスケーリングは、１／Ｎの
係数により、Ｎは典型的には４である。
器１００において、主差動対回路、副差動対回路、およ
びモニタリング回路のそれぞれは、多くが負荷以外に分
流されて実質的に無駄になるが、必要なときに公称バイ
アス電流ＩOの実質的に全てを引き出していることがあ
る。図３は、電流、特にモニタリング回路のために使用
される電流をより効率的に使用する差動増幅器２００を
示す。この節約は、主回路に流れる電流を監視するため
の主回路のスケールダウンされたバージョンを使用する
ことにより達成される。このスケーリングは、１／Ｎの
係数により、Ｎは典型的には４である。
【００３３】図３に示された差動増幅器２００におい
て、図２の実施形態中の構成要素に対応する様々な構成
要素には、図２中で使用された参照符号に対して１００
大きい参照符号が付されている。特に示さない限り、２
つの実施形態中の対応する構成要素は、実質的に同じよ
うに動作する。
て、図２の実施形態中の構成要素に対応する様々な構成
要素には、図２中で使用された参照符号に対して１００
大きい参照符号が付されている。特に示さない限り、２
つの実施形態中の対応する構成要素は、実質的に同じよ
うに動作する。
【００３４】差動増幅器２００において、主回路は、差
動対２１０Ａ，２１２Ａを含み、それらのソース電極
は、それぞれテール電流源２１３に接続され、それらの
ゲート電極は、それぞれ入力端子２２０Ａ、２２０Ｂに
接続され、それらのドレイン電極は負荷２２６に接続さ
れている。
動対２１０Ａ，２１２Ａを含み、それらのソース電極
は、それぞれテール電流源２１３に接続され、それらの
ゲート電極は、それぞれ入力端子２２０Ａ、２２０Ｂに
接続され、それらのドレイン電極は負荷２２６に接続さ
れている。
【００３５】副回路は、差動対２１０Ｂ，２１２Ｂを含
み、それらのソース電極は、テール電流源２１４に接続
されている。電流源２１４のゲートは、スケールされた
ｐ−ＭＯＳＦＥＴ２４６のゲートおよびドレインに接続
されている。ｐ−ＭＯＳＦＥＴ２４６のソース電極は、
ＶDDに接続されている。トランジスタ２４６のゲートお
よびドレイン電極は、ｎ−ＭＯＳＦＥＴ２３６Ａのドレ
インとｐ−ＭＯＳＦＥＴ２４３のドレインとの結合点に
接続されている。ｎ−ＭＯＳＦＥＴ２３６Ａは、電流ミ
ラーの一部であり、ｐ−ＭＯＳＦＥＴ２４３は、モニタ
リング回路の一部である。
み、それらのソース電極は、テール電流源２１４に接続
されている。電流源２１４のゲートは、スケールされた
ｐ−ＭＯＳＦＥＴ２４６のゲートおよびドレインに接続
されている。ｐ−ＭＯＳＦＥＴ２４６のソース電極は、
ＶDDに接続されている。トランジスタ２４６のゲートお
よびドレイン電極は、ｎ−ＭＯＳＦＥＴ２３６Ａのドレ
インとｐ−ＭＯＳＦＥＴ２４３のドレインとの結合点に
接続されている。ｎ−ＭＯＳＦＥＴ２３６Ａは、電流ミ
ラーの一部であり、ｐ−ＭＯＳＦＥＴ２４３は、モニタ
リング回路の一部である。
【００３６】モニタリング回路は、スケールされたテー
ル電流源２３２を含み、そのソース電極は、電源端子Ｖ
DDに接続され、そのゲート電極は、主電流源２１５に接
続されている。トランジスタ２３２のドレインは、ｎ−
ＭＯＳＦＥＴ２３６Ｂのドレインに接続されており、ｎ
−ＭＯＳＦＥＴ２３６Ｂのソースは、電源端子ＶSSに接
続され、そのゲートは、そのドレインおよびｎ−ＭＯＳ
ＦＥＴ２３６Ａのゲートに接続されている。
ル電流源２３２を含み、そのソース電極は、電源端子Ｖ
DDに接続され、そのゲート電極は、主電流源２１５に接
続されている。トランジスタ２３２のドレインは、ｎ−
ＭＯＳＦＥＴ２３６Ｂのドレインに接続されており、ｎ
−ＭＯＳＦＥＴ２３６Ｂのソースは、電源端子ＶSSに接
続され、そのゲートは、そのドレインおよびｎ−ＭＯＳ
ＦＥＴ２３６Ａのゲートに接続されている。
【００３７】前述したように、トランジスタ２３６Ａの
ソース電極は、電源端子ＶSSに接続され、そのドレイン
電極は、テール電流源２１４のゲートに接続されてい
る。モニタリング回路の一部として、スケールされたｐ
−ＭＯＳＦＥＴ２４２、スケールされたｐ−ＭＯＳＦＥ
Ｔ２４３、およびスケールされたｎ−ＭＯＳＦＥＴ２３
６Ａが全て直列接続されてなるＶDDとＶSSとの間の追加
的パスがある。トランジスタ２４２のゲートは、テール
電流源２１５のゲート・ドレインに接続されており、ト
ランジスタ２４３のゲートは、入力電圧ＶCM＋ΔＶが供
給されることになる入力端子２２０Ｂに接続されてい
る。代替的に、これは、入力端子２２０Ａに接続するこ
ともできる。
ソース電極は、電源端子ＶSSに接続され、そのドレイン
電極は、テール電流源２１４のゲートに接続されてい
る。モニタリング回路の一部として、スケールされたｐ
−ＭＯＳＦＥＴ２４２、スケールされたｐ−ＭＯＳＦＥ
Ｔ２４３、およびスケールされたｎ−ＭＯＳＦＥＴ２３
６Ａが全て直列接続されてなるＶDDとＶSSとの間の追加
的パスがある。トランジスタ２４２のゲートは、テール
電流源２１５のゲート・ドレインに接続されており、ト
ランジスタ２４３のゲートは、入力電圧ＶCM＋ΔＶが供
給されることになる入力端子２２０Ｂに接続されてい
る。代替的に、これは、入力端子２２０Ａに接続するこ
ともできる。
【００３８】主回路のスケールダウンされたバージョン
としての役目を果たすために、テール電流源２３２およ
び２４２のサイズは、トランジスタ２１３、２１４およ
び２１５、すなわち他のテール電流源から１／Ｎすなわ
ち１／４の係数でスケールダウンされている。結果とし
て、電流源２３２を通って流れる電流は、公称ＩO／Ｎ
となり、電流源２４２を通って流れる電流も、公称ＩO
／Ｎとなる。
としての役目を果たすために、テール電流源２３２およ
び２４２のサイズは、トランジスタ２１３、２１４およ
び２１５、すなわち他のテール電流源から１／Ｎすなわ
ち１／４の係数でスケールダウンされている。結果とし
て、電流源２３２を通って流れる電流は、公称ＩO／Ｎ
となり、電流源２４２を通って流れる電流も、公称ＩO
／Ｎとなる。
【００３９】同様に、トランジスタ２４３および２４６
のサイズは、主トランジスタおよび副トランジスタとし
て働くトランジスタの１／Ｎにスケールダウンされてい
る。結果として、電流源２１３から負荷へ流れる電流が
ＩOであり、かつそれから負荷へ流れる電流がＩXである
場合、電流源２３２を通って電流ミラーに流れ込む電流
はＩO／Ｎとなり、かつトランジスタ２４３を通って流
れる電流はＩX／Ｎとなる。
のサイズは、主トランジスタおよび副トランジスタとし
て働くトランジスタの１／Ｎにスケールダウンされてい
る。結果として、電流源２１３から負荷へ流れる電流が
ＩOであり、かつそれから負荷へ流れる電流がＩXである
場合、電流源２３２を通って電流ミラーに流れ込む電流
はＩO／Ｎとなり、かつトランジスタ２４３を通って流
れる電流はＩX／Ｎとなる。
【００４０】この結果、トランジスタ２４６を通って流
れる電流がＩO／Ｎ−ＩX／Ｎとなり、これは、負荷への
電流として供給されるべき副パス中の電流ＩO−ＩXの流
れを与えるように、電流源２１４をバイアスすることに
なる。これは、主パスにより供給されるＩXの負荷電流
に加えられる場合、負荷への所望のＩO総電流となる。
れる電流がＩO／Ｎ−ＩX／Ｎとなり、これは、負荷への
電流として供給されるべき副パス中の電流ＩO−ＩXの流
れを与えるように、電流源２１４をバイアスすることに
なる。これは、主パスにより供給されるＩXの負荷電流
に加えられる場合、負荷への所望のＩO総電流となる。
【００４１】ここに説明された具体的な回路は、本発明
の一般的原理の単なる例示であると理解されるべきであ
る。本発明の精神および範囲から離れることなしに、様
々な変形が可能である。特に、ＶＣＭが変化するときの
主差動対により負荷に供給される電流の変化を測定し、
総電流を実質的に一定に維持するために、副差動対によ
り負荷に供給される電流の変化を補償するためにその測
定結果を使用するための代替的な構成が可能である。
の一般的原理の単なる例示であると理解されるべきであ
る。本発明の精神および範囲から離れることなしに、様
々な変形が可能である。特に、ＶＣＭが変化するときの
主差動対により負荷に供給される電流の変化を測定し、
総電流を実質的に一定に維持するために、副差動対によ
り負荷に供給される電流の変化を補償するためにその測
定結果を使用するための代替的な構成が可能である。
【００４２】
【発明の効果】以上述べたように、本発明によれば、製
造コストの大幅な増加なしに、合成トランスコンダクタ
ンスを実質的に一定に維持することが可能な作動増幅器
を提供することができる。
造コストの大幅な増加なしに、合成トランスコンダクタ
ンスを実質的に一定に維持することが可能な作動増幅器
を提供することができる。
【図１】従来技術による基本形の差動増幅器の回路構成
を示す図。
を示す図。
【図２】本発明の一実施形態による差動増幅器の回路構
成を示す図。
成を示す図。
【図３】本発明の他の一実施形態による差動増幅器の回
路構成を示す図。
路構成を示す図。
１００ 増幅器 １１０Ａ、１１２Ａ 主差動トランジスタ対（ｐ−
ＭＯＳＦＥＴ） １１０Ｂ、１１２Ｂ 副差動トランジスタ対（ｐ−
ＭＯＳＦＥＴ） １１３、１１４ ｐ型電流源 １２２Ａ、１２２Ｂ ｎ−ＭＯＳＦＥＴ １２５Ａ、１２５Ｂ 電流源 １２６ 負荷（電流ミラー）
ＭＯＳＦＥＴ） １１０Ｂ、１１２Ｂ 副差動トランジスタ対（ｐ−
ＭＯＳＦＥＴ） １１３、１１４ ｐ型電流源 １２２Ａ、１２２Ｂ ｎ−ＭＯＳＦＥＴ １２５Ａ、１２５Ｂ 電流源 １２６ 負荷（電流ミラー）
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ.
Claims (16)
- 【請求項１】 それぞれが同等の導電型でありかつ第１
および第２の差動増幅器として接続された第１および第
２の整合されたトランジスタ対と、 第１の差動増幅器への入力としてコモンモード電圧を有
する第１の差動信号対と第２の差動増幅器への入力とし
て前記第１の対と相補的な第２の差動信号対とを与える
手段と、 共通負荷中で第１および第２の差動増幅器の出力を結合
させる手段と、 前記第１の差動信号対のコモンモード振幅が変化すると
きの前記第１の差動増幅器を通る電流を測定するための
手段と、 前記第１の差動信号対のコモンモード電圧が変化すると
き、前記第１および第２の差動増幅器を通って前記負荷
へ流れる総電流を実質的に一定に維持するために、前記
第２の差動増幅器を通って流れる電流を反対向きに変化
させるように、前記測定された電流を使用するための手
段とを有することを特徴とする増幅器。 - 【請求項２】 前記第２の差動増幅器へ第２の差動信号
対を与えるための手段が、前記導電型と反対の導電型の
ソースフォロアの対を含むことを特徴とする請求項１記
載の増幅器。 - 【請求項３】 前記第１の差動増幅器を通る電流を測定
する手段が、前記第１のトランジスタ対と整合されてお
り、かつ前記差動対へ供給されるものと実質的に同じ入
力信号が供給される第３のトランジスタ対を含むことを
特徴とする請求項１記載の増幅器。 - 【請求項４】 前記第３のトランジスタ対は、前記第２
の差動対を通って負荷に流れる電流量を適切に制御する
ために、電流源をバイアスする電流ミラーに供給するこ
とを特徴とする請求項３記載の増幅器。 - 【請求項５】 前記第２の差動増幅器へ第２の差動信号
対を与えるための手段が、前記導電型と反対の導電型の
ソースフォロアの対を含むことを特徴とする請求項３記
載の増幅器。 - 【請求項６】 前記第１の差動増幅器を通る電流を測定
する手段が、前記第１の差動対を通って流れる電流のス
ケールダウンされたバージョンを使用するための手段を
含むことを特徴とする請求項１記載の増幅器。 - 【請求項７】 前記第１の差動増幅器を通る電流を測定
する手段が、前記第１の差動増幅器中のトランジスタに
対して、スケールダウンされたサイズのトランジスタを
含むことを特徴とする請求項６記載の増幅器。 - 【請求項８】 前記第１の差動増幅器を通る電流を測定
する手段が、前記第１の差動増幅器中のトランジスタに
対して、スケールダウンされたサイズのトランジスタを
含むことを特徴とする請求項２記載の増幅器。 - 【請求項９】 前記第１の差動増幅器を通る電流を測定
するための手段が、前記第２の差動対を通って負荷に流
れる電流量を適切に制御するために、電流源をバイアス
する電流ミラーに供給することを特徴とする請求項３記
載の増幅器。 - 【請求項１０】 第１の差動信号対を、所定の導電型で
ありかつ第１の差動増幅器として接続された第１の整合
されたトランジスタ対に与えるステップと、 第１の差動信号対に相補的な第２の差動信号対を、前記
所定の導電型でありかつ第２の差動増幅器として接続さ
れた第２の整合されたトランジスタ対に与えるステップ
と、 共通負荷中での使用のために第１および第２の差動増幅
器の出力電流を結合させるステップと、 前記第１の差動増幅器のコピー中の出力電流を測定する
ステップと、 前記負荷への結合された出力電流を実質的に一定に維持
するために、前記第２の差動増幅器の出力電流を制御す
るために前記測定された電流を使用するステップとを有
することを特徴とする第１の差動信号対を増幅するため
の方法。 - 【請求項１１】 前記第１の差動信号対が、ソースフォ
ロアに与えられ、このソースフォロアは、前記第１の差
動信号対と相補的な第２のトランジスタ対に与えるため
の第２の差動信号対を提供することを特徴とする請求項
１０記載の方法。 - 【請求項１２】 第１の差動信号対が供給されるべき第
１の差動増幅器として接続された所定の導電型の第１の
整合されたトランジスタ対と、 前記第１の差動信号対と相補的な第２の差動信号対が供
給されるべき第２の差動増幅器として接続された前記所
定の導電型の第２の整合されたトランジスタ対とを有
し、 前記第１および第２の差動対の出力電流は、出力負荷に
供給するために結合されており、 前記第２の差動対のトランジスタをバイアスして前記出
力負荷への結合電流が一定になるようにするために、前
記第１の差動対をコピーしかつ前記第１の対の出力電流
の測定を提供するための回路をさらに有することを特徴
とする増幅のために差動信号の入力対が供給されるよう
に適合された増幅器。 - 【請求項１３】 前記コピーするための回路は、第１の
差動信号の測定結果である信号が入力として供給される
前記所定の導電型の第３のトランジスタ対を含むことを
特徴とする請求項１２記載の増幅器。 - 【請求項１４】 前記第１の差動信号対と相補的な前記
第２の差動信号対を、前記第２の整合されたトランジス
タ対に提供するためのソースフォロア対を含むことを特
徴とする請求項１３記載の増幅器。 - 【請求項１５】 コモンモード電圧を有する第１の差動
信号対が供給されるように適合された第１の差動増幅器
として接続された所定の導電型の第１の整合されたトラ
ンジスタ対と、 前記第１の差動信号対と相補的な第２の差動信号対が供
給されるように適合された第２の差動増幅器として接続
された前記所定の導電型の第２の整合されたトランジス
タ対と、 共通負荷に供給するために、第１および第２の差動増幅
器の出力電流を結合させる手段と、 前記第１の差動信号対のコモンモード電圧が変化すると
きの前記第１の差動増幅器を通る電流を測定するための
手段と、 前記コモンモード電圧が変化するとき、前記負荷への電
流を実質的に一定に維持するために、前記第２の差動増
幅器を通って流れる電流を変化させるために、前記測定
された電流を使用するための手段とを有することを特徴
とする差動信号を増幅するための増幅器。 - 【請求項１６】 第１の差動信号対が供給されるように
適合された第１の差動増幅器として接続された所定の導
電型の第１の整合されたトランジスタ対と、前記第１の
差動信号対と相補的な第２の差動信号対が供給されるよ
うに適合された第２の差動増幅器として接続された前記
所定の導電型の第２の整合されたトランジスタ対と、 負荷に供給するために、第１および第２の差動増幅器の
出力電流を結合させる電流結合回路と、 前記第１の差動信号対のコモンモード電圧が変化すると
き、前記負荷への電流を実質的に一定に維持するよう
に、前記第２の差動増幅器を通って流れる電流を変化さ
せる電流コントローラとを有することを特徴とする差動
信号を増幅するための増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/074887 | 1998-05-08 | ||
| US09/074,887 US6121836A (en) | 1998-05-08 | 1998-05-08 | Differential amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11355065A true JPH11355065A (ja) | 1999-12-24 |
Family
ID=22122256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11126116A Pending JPH11355065A (ja) | 1998-05-08 | 1999-05-06 | 増幅器および第１の差動信号対を増幅するための方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6121836A (ja) |
| EP (1) | EP0955725B1 (ja) |
| JP (1) | JPH11355065A (ja) |
| DE (1) | DE69934629T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006126436A1 (ja) * | 2005-05-26 | 2008-12-25 | ザインエレクトロニクス株式会社 | 信号変換回路 |
| WO2009001872A1 (ja) * | 2007-06-27 | 2008-12-31 | Thine Electronics, Inc. | 信号変換回路及びレール・ツー・レール回路 |
| JP2012080245A (ja) * | 2010-09-30 | 2012-04-19 | Fujitsu Semiconductor Ltd | オペアンプ |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232789B1 (en) | 1997-05-28 | 2001-05-15 | Cascade Microtech, Inc. | Probe holder for low current measurements |
| WO2002043242A1 (en) * | 2000-07-21 | 2002-05-30 | Ixys Corporation | Differential amplifier having active load device scaling |
| US6509794B1 (en) * | 2000-08-08 | 2003-01-21 | Fairchild Semiconductor Corporation | Systems for rail-to-rail dynamically controlled amplifiers and input stages |
| DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
| WO2002049208A2 (en) * | 2000-12-15 | 2002-06-20 | Broadcom Corporation | Differential amplifier with large input common mode signal range |
| AU2003233659A1 (en) | 2002-05-23 | 2003-12-12 | Cascade Microtech, Inc. | Probe for testing a device under test |
| US6664851B1 (en) * | 2002-10-09 | 2003-12-16 | Agilent Technologies, Inc. | Selectable single mode or differential mode operation in a single amplifier |
| US6724205B1 (en) | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
| US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
| US7427868B2 (en) | 2003-12-24 | 2008-09-23 | Cascade Microtech, Inc. | Active wafer probe |
| JP4527416B2 (ja) * | 2004-02-24 | 2010-08-18 | 富士通セミコンダクター株式会社 | 差動増幅器及び半導体装置 |
| EP1601100A1 (en) * | 2004-05-27 | 2005-11-30 | STMicroelectronics S.r.l. | Transistor amplifying stage |
| DE202005021435U1 (de) | 2004-09-13 | 2008-02-28 | Cascade Microtech, Inc., Beaverton | Doppelseitige Prüfaufbauten |
| US7449899B2 (en) | 2005-06-08 | 2008-11-11 | Cascade Microtech, Inc. | Probe for high frequency signals |
| EP1932003A2 (en) | 2005-06-13 | 2008-06-18 | Cascade Microtech, Inc. | Wideband active-passive differential signal probe |
| WO2007146285A2 (en) * | 2006-06-09 | 2007-12-21 | Cascade Microtech, Inc. | Differential signal probe with integral balun |
| US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
| US7443186B2 (en) * | 2006-06-12 | 2008-10-28 | Cascade Microtech, Inc. | On-wafer test structures for differential signals |
| US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
| US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
| US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
| US7646220B2 (en) | 2007-09-27 | 2010-01-12 | Omnivision Technologies, Inc. | Reduced voltage subLVDS receiver |
| US8102211B2 (en) | 2010-06-08 | 2012-01-24 | Qualcomm, Incorporated | Rail-to-rail input stage circuit with dynamic bias control |
| TWI623194B (zh) * | 2016-11-29 | 2018-05-01 | 瑞昱半導體股份有限公司 | 運算放大器及其差分放大電路 |
| CN108155882B (zh) * | 2016-12-06 | 2021-04-20 | 瑞昱半导体股份有限公司 | 运算放大器及其差分放大电路 |
| US10164591B1 (en) | 2017-08-23 | 2018-12-25 | Qualcomm Incorporated | Differential amplifier with common-mode biasing technique |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
| JP3123094B2 (ja) * | 1991-02-28 | 2001-01-09 | 日本電気株式会社 | 演算増幅器 |
| JP3383042B2 (ja) * | 1993-12-22 | 2003-03-04 | 株式会社東芝 | 差動入力回路 |
| JP2892287B2 (ja) * | 1994-02-04 | 1999-05-17 | 松下電器産業株式会社 | 演算増幅器 |
| US5461342A (en) * | 1994-07-13 | 1995-10-24 | Texas Instruments Incorporated | Wide bandwidth, phase-stable amplifier circuit and method |
| JPH08102629A (ja) * | 1994-09-30 | 1996-04-16 | Ando Electric Co Ltd | 差動増幅回路 |
| US5650753A (en) * | 1995-06-13 | 1997-07-22 | Advanced Micro Devices, Inc. | Low-voltage rail-to-rail operational amplifier |
| CN1079611C (zh) * | 1996-03-05 | 2002-02-20 | 皇家菲利浦电子有限公司 | 运算放大器 |
| US5854574A (en) * | 1996-04-26 | 1998-12-29 | Analog Devices, Inc. | Reference buffer with multiple gain stages for large, controlled effective transconductance |
-
1998
- 1998-05-08 US US09/074,887 patent/US6121836A/en not_active Expired - Lifetime
-
1999
- 1999-04-27 DE DE69934629T patent/DE69934629T2/de not_active Expired - Lifetime
- 1999-04-27 EP EP99303281A patent/EP0955725B1/en not_active Expired - Lifetime
- 1999-05-06 JP JP11126116A patent/JPH11355065A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006126436A1 (ja) * | 2005-05-26 | 2008-12-25 | ザインエレクトロニクス株式会社 | 信号変換回路 |
| US7812645B2 (en) | 2005-05-26 | 2010-10-12 | Thine Electronics, Inc. | Signal converting circuit |
| WO2009001872A1 (ja) * | 2007-06-27 | 2008-12-31 | Thine Electronics, Inc. | 信号変換回路及びレール・ツー・レール回路 |
| JP2009010640A (ja) * | 2007-06-27 | 2009-01-15 | Thine Electronics Inc | 信号変換回路及びレール・ツー・レール回路 |
| US8159300B2 (en) | 2007-06-27 | 2012-04-17 | Thine Electronics, Inc. | Signal conversion circuit and rail-to-rail circuit |
| TWI452830B (zh) * | 2007-06-27 | 2014-09-11 | Thine Electronics Inc | Signal conversion circuit and track-to-rail circuit |
| JP2012080245A (ja) * | 2010-09-30 | 2012-04-19 | Fujitsu Semiconductor Ltd | オペアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0955725A3 (en) | 2004-11-17 |
| EP0955725B1 (en) | 2007-01-03 |
| US6121836A (en) | 2000-09-19 |
| DE69934629T2 (de) | 2007-10-04 |
| EP0955725A2 (en) | 1999-11-10 |
| DE69934629D1 (de) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11355065A (ja) | 増幅器および第１の差動信号対を増幅するための方法 | |
| US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
| US6590413B1 (en) | Self-tracking integrated differential termination resistance | |
| US6064267A (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
| EP1104108B1 (en) | Current detector circuits | |
| US5748040A (en) | Fully differential high gain cascode amplifier | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| US6384683B1 (en) | High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier | |
| US7821296B2 (en) | Stacked buffers | |
| JPS5934706A (ja) | 電力増幅回路 | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| US4336503A (en) | Driver circuit having reduced cross-over distortion | |
| KR100574968B1 (ko) | 옵셋 보상회로를 갖는 연산증폭기 | |
| KR100313504B1 (ko) | 알티알 입력단의 트랜스컨덕턴스 제어회로 | |
| JPH0159763B2 (ja) | ||
| US6462619B1 (en) | Input stag of an operational amplifier | |
| US20050030681A1 (en) | Source follower with rail-to-rail voltage swing | |
| US5864228A (en) | Current mirror current source with current shunting circuit | |
| US6538496B1 (en) | Low voltage, high impedance current mirrors | |
| US20090033311A1 (en) | Current Source with Power Supply Voltage Variation Compensation | |
| US11545936B2 (en) | Amplifier biasing techniques | |
| US6876182B1 (en) | MOSFET current mirror circuit with cascode output | |
| US6633441B1 (en) | Method and apparatus for measuring an output signal of a floating transducer | |
| US20210328563A1 (en) | Circuit employing mosfets and corresponding method | |
| US6605933B2 (en) | Power metal oxide semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040312 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040709 |