[go: up one dir, main page]

JPH11354580A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11354580A
JPH11354580A JP10160686A JP16068698A JPH11354580A JP H11354580 A JPH11354580 A JP H11354580A JP 10160686 A JP10160686 A JP 10160686A JP 16068698 A JP16068698 A JP 16068698A JP H11354580 A JPH11354580 A JP H11354580A
Authority
JP
Japan
Prior art keywords
semiconductor device
bump
electrode pad
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10160686A
Other languages
English (en)
Other versions
JP3727172B2 (ja
Inventor
Nobuhito Ouchi
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16068698A priority Critical patent/JP3727172B2/ja
Priority to US09/140,662 priority patent/US6229222B1/en
Priority to TW087114452A priority patent/TW388975B/zh
Priority to KR10-1998-0036521A priority patent/KR100433863B1/ko
Publication of JPH11354580A publication Critical patent/JPH11354580A/ja
Application granted granted Critical
Publication of JP3727172B2 publication Critical patent/JP3727172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 コストの増大を招くことなく、薄型化や小型
化や軽量化等の要求を満足する半導体装置を実現する。 【解決手段】 半導体チップ１の表面の回路形成領域１
ａに、電極パッド領域１ｂに形成された電極パッド３と
電気的に接続された電極パッド４を設け、半導体チップ
１の表面を樹脂封止する樹脂２の表面には、電極パッド
４と電気的に接続されるバンプ電極７を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に半導体装置を形成する半導体チップにおいて、少な
くとも電子回路が形成された半導体チップの表面を樹脂
にて封止する構造の半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体装置は様々な分野にて活用されて
いる。特に、近年における携帯機器（例えば、ＩＣカー
ド、携帯電話、携帯ゲーム、携帯可能なパソコン等）の
普及に伴い、これら携帯機器に用いられる半導体装置に
対して、薄型化、小型化、軽量化が要求されている。
【０００３】このような要求に対しては、様々な半導体
装置が提案されている。例えば、下記文献に開示される
ものがある。 文献１：特開平３ー１０４１４１号公報 文献２：特開平８ー０６４７２５号公報 文献１には、ＩＣチップのパッド電極と接続された突出
部を、ＩＣチップ全体を樹脂封止する樹脂封止部の表面
から突出するように構成したものである。文献２は、半
導体チップの周囲部に形成された電極パッド上にバンプ
あるいはＡｕボールを形成し、このバンプあるいはＡｕ
ボールを、モールド樹脂の表面から露出するように構成
したものである。
【０００４】これら文献からも理解できるように、半導
体装置を構成する半導体チップには、その表面に電子回
路が形成されている。この電子回路と半導体チップの外
部（例えば、半導体チップが実装される基板等）との信
号の授受は、バンプと、半導体チップの表面に形成され
る電極パッドとを介して行われる。つまり、電極パッド
は、半導体チップの表面に形成された電子回路と外部か
らの信号を授受するバンプとにそれぞれ電気的に接続さ
れている。
【０００５】
【発明が解決しようとする課題】半導体装置を構成する
半導体チップの表面には、電子回路が構成された回路形
成領域と、この電子回路と、これら電子回路と半導体装
置の外部との間で信号の授受を行うバンプとにそれぞれ
電気的に接続された電極パッドが形成された電極パッド
領域とに分けられる。回路形成領域は、半導体チップの
表面の中央部分が該当し、電極パッド領域は、半導体チ
ップの各辺近傍の領域（回路形成領域の周辺）が該当す
る。これは、電極パッドがバンプを介して半導体装置の
外部と信号の授受を行うための接続をし易くすること
や、ウェハー状態から半導体チップ単位へのスクライブ
時に、電子回路への悪影響を避けること等の理由による
ものである。
【０００６】半導体装置におけるバンプの位置は、一般
に標準化された位置となっている。このため、半導体装
置の小型化に伴う、半導体チップの小型化が進むとバン
プの位置を所望の位置に設けることが困難となる。例え
ば、上記文献１あるいは文献２に開示の半導体装置を利
用することを考慮する。この場合、文献１あるいは文献
２に開示の半導体装置のバンプ位置に対応する電極パッ
ドと、この電極パッドに電気的に接続され、標準化に対
応する所望の位置に配置されたバンプとが形成された別
の基板を用意し、文献１あるいは文献２に開示の半導体
装置をこの基板に搭載して対応することが考えられる。
【０００７】しかしながら、このようにすると、別の基
板を必要とすることとなり、この基板分のコストが高く
なることになる。また、一度完成した半導体装置と基板
とを接続して、新たな１つの半導体装置（ユニット）と
して扱うこととなるので、製造工程が複雑になること
や、半導体装置と基板との接続不良や接続後のはがれの
問題が生じ易くなる。
【０００８】本発明の主目的は、上記課題を解決し、コ
ストの増大を招くことなく、薄型化や小型化や軽量化等
の要求を満足する半導体装置を提供することである。
【０００９】また、本発明の他の目的は、半導体装置と
しての強度を低減することなく、主目的を達成する半導
体装置を提供することである。
【００１０】また、本発明の他の目的は、半導体装置を
構成する半導体チップにおける電子回路のレイアウトの
自由度を損なうことなく、主目的を達成する半導体装置
を提供することである。
【００１１】また、本発明の他の目的は、製造工程が複
雑化することなく、上記それぞれの目的を達成する半導
体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、電子回路が形成された回路
形成領域と、回路形成領域の周辺であって、回路形成領
域に形成された電子回路と電気的に接続される第１の電
極パッドが複数形成された電極パッド領域とを持つ表面
を有する半導体チップから構成される半導体装置におい
て、半導体チップの表面の回路形成領域内に形成され、
各々が複数の第１の電極パッドのうちの対応する第１の
電極パッドと電気的に接続される複数の第２の電極パッ
ドと、半導体チップの表面を封止する封止樹脂と、各々
が封止樹脂から突出し、複数の第２の電極パッドのうち
の対応する第２の電極パッドと電気的に接続された、導
電材料からなる複数のバンプと、を有するものとしてい
る。
【００１３】また、本発明は、バンプを金属材料にて覆
うようにしてもよい。
【００１４】また、本発明は、半導体チップの裏面を絶
縁材にて覆うようにしてもよいし、この絶縁材をテープ
状としてもよい。
【００１５】また、本発明は、第１の電極パッドと第２
の電極パッドとは、半導体チップ表面に設けられた配線
層にて電気的に接続されるようにしてもよいし、第１の
電極パッドと第２の電極パッドとは、ワイヤにて電気的
に接続されるようにしてもよい。
【００１６】また、本発明は、半導体チップの表面の回
路形成領域を絶縁材料からなる保護層にて覆い、第２の
電極パッドを保護層上に形成するようにしてもよい。
【００１７】上記目的を達成するため、本発明の半導体
装置の製造方法は、電子回路が形成された回路形成領域
と、回路形成領域の周辺であって、回路形成領域に形成
された電子回路と電気的に接続される第１の電極パッド
が複数形成された電極パッド領域とを持つ表面を有する
半導体チップから構成される半導体装置の製造方法にお
いて、半導体チップの表面に、複数の第１の電極パッド
を電極パッド領域に、複数の第２の電極パッドを回路形
成領域に、半導体チップの表面に第１の電極パッドと第
２の電極パッドとを電気的に接続する配線層を、それぞ
れ形成する工程と、第２の電極パッド上に第１のバンプ
を形成する工程と、半導体チップの表面を、第１のバン
プを介して半導体チップが外部と信号の授受が可能なよ
うに樹脂にて封止する工程と、を有するものである。
【００１８】また、本発明は、第１のバンプ上に第２の
バンプを形成し、第２のバンプを樹脂にて封止する工程
の前あるいは後に形成するようにしてもよい。
【００１９】さらに、上記目的を達成するため、本発明
の半導体装置の他の製造方法は、電子回路が形成された
回路形成領域と、回路形成領域の周辺であって、回路形
成領域に形成された電子回路と電気的に接続される第１
の電極パッドが複数形成された電極パッド領域とを持つ
表面を有する半導体チップから構成される半導体装置の
製造方法において、半導体チップの表面に、複数の第１
の電極パッドを電極パッド領域に、複数の第２の電極パ
ッドを回路形成領域に、それぞれ形成する工程と、第２
の電極パッド上に第１のバンプを形成する工程と、第１
の電極パッドと第１のバンプとを電気的に接続するワイ
ヤを設ける工程と、第１のバンプ上にワイヤとの接続部
を挟むように第２のバンプを形成する工程と、半導体チ
ップの表面を、第２のバンプの少なくとも一部が露出す
るように樹脂にて封止する工程と、を有するものであ
る。
【００２０】また、本発明は、第２の電極パッドの形成
前に前記半導体チップの表面の回路形成領域上を、絶縁
材料からなる保護層にて覆い、第２の電極パッドは保護
層上に形成するようにしてもよい。
【００２１】また、本発明は、第２のバンプを樹脂にて
封止する工程の後に、金属材料にて覆うようにしてもよ
い。
【００２２】また、本発明は、半導体チップの裏面を絶
縁性テープにて覆う工程を含むようにしてもよい。
【００２３】
【発明の実施の形態】本発明の実施の形態における半導
体装置及びその製造方法についてを、図面を用いて以下
に説明する。図１は、本発明の第１の実施の形態におけ
る半導体装置１０の構成を説明する断面図である。
【００２４】図１において、１は半導体チップである。
半導体チップ１の表面の中央部分には電子回路が形成さ
れている。３は主電極パッドとしての、第１の電極パッ
ドである。電極パッド３は半導体チップ１の表面に形成
された電子回路に電気的に接続されている。電極パッド
３は、半導体チップ３の辺の近傍に設けられている。４
は副電極パッドとしての、第２の電極パッドである。電
極パッド４は、半導体チップ１の表面の、電子回路が形
成されている回路形成領域内に形成されている。５は、
電極パッド３と電極パッド４とを電気的に接続する配線
層である。配線層５は半導体チップ１の表面上に形成さ
れている。
【００２５】図２は、半導体装置１０における上記説明
の構成を示す上面図である。図２に示されるように、半
導体チップ１の表面の領域１ａ（点線で囲まれている領
域）が回路形成領域であり、領域１ｂ（半導体チップ１
の側辺近傍で、領域１ａの周辺の領域）が電極パッド領
域となっている。領域１ｂには複数の電極パッド３が整
列配置されている。領域１ａには、各電極パッド３に対
応する電極パッド４が複数、整列配置されている。各電
極パッド３とこの電極パッド３に対応する各電極パッド
４とは配線層５にて電気的に接続されている。なお、図
２中のＡ−Ａ’断面図が図１に相当する。図２におい
て、電極パッド３が、半導体チップ１の２つの辺に沿っ
て形成されているものを示したが、これに限定されるも
のではない。例えば、半導体チップ１の４つの辺それぞ
れに沿って、複数の電極パッド３が配置されるものであ
ってもよく、１つの辺のみに沿って複数の電極パッド３
が配置されるものであってもよい。また、電極パッド領
域である領域１ｂは、多少の電子素子や配線が形成され
ていてもよく、電極パッド３が、電子素子や配線が形成
されていない部分において、図２のように配置できる領
域であればよい。
【００２６】図１に戻り、６は第１のバンプであるバン
プ電極である。７は第２のバンプであるバンプ電極であ
る。２は封止樹脂である。封止樹脂２は、半導体チップ
１の表面を樹脂にて封止することで、半導体チップ１の
表面に形成された電子回路等を半導体装置１０の外部か
らの衝撃や水分等の悪影響を及ぼす要因から保護するも
のである。封止樹脂２の表面からはバンプ電極７の少な
くとも一部が露出するようになっている。このバンプ電
極７、電極パッド４、配線層５、電極パッド３を介し
て、半導体装置１０の外部の装置（例えば、電子回路が
プリントされた基板等）と、半導体チップ１の表面に形
成された電子回路とが信号の授受を行うことができる。
【００２７】ここで、バンプ電極７を形成せずに、バン
プ電極６だけ形成し、封止樹脂２の表面からバンプ電極
６の一部を露出するようにすることも可能である。ただ
し、この場合、半導体チップ１の表面を充分保護できる
程度に封止樹脂２を設けると、封止樹脂２から露出する
バンプ電極６の面積は狭くなる。このため、バンプ電極
６と電気的に接続されたバンプ電極７を設けておけば、
封止樹脂２から露出するバンプ電極の面積（つまり、バ
ンプ電極７の表面積）が広くすることができる。バンプ
電極７を設けた場合、半導体装置１０を外部の装置に搭
載する際に、半導体装置１０と外部の装置との電気的な
接続がよりし易くなる。
【００２８】また、電極パッド４は回路形成領域である
領域１ａ内に形成しているので、形成されている電子回
路と電極パッド４とで短絡することが考えられる。しか
しながら、半導体チップ１の表面（少なくとも、回路形
成領域である領域１ａ）に薄い絶縁膜をコーティングし
ておき、この絶縁膜上に電極パッド４を設けるので問題
ない。この薄い絶縁膜のコーティングを半導体チップ１
の表面全面に設ける場合、電極パッド３や配線層５の形
成も薄い絶縁膜の形成後に行うか、薄い絶縁膜にコンタ
クトホールを形成して、その後に形成する配線層５によ
り電極パッド３と電極パッド４とが電気的に接続可能と
しておけばよい。
【００２９】このように形成された第１の実施の形態に
おける半導体装置１０は、電極パッド４を、半導体チッ
プ１の表面の任意の位置に設けることができる。よっ
て、半導体装置１０の小型化に伴い、半導体チップ１の
サイズが小さくなっても、標準化されたバンプの位置に
対して容易に対応することができる。また、半導体装置
としての厚さも、半導体チップ１の厚さと封止樹脂２の
厚さを足した程度であり、封止樹脂２は半導体チップ１
の表面のみ封止するので、薄型化、軽量化にも充分対応
することができる。さらに、半導体装置としての構成要
素は、半導体チップ１、バンプ６や７、封止樹脂２程度
でよく、その他に基板等を必要としないので、コストも
低減できる。
【００３０】次に、第２の実施の形態における半導体装
置についてを、図面を用いて、以下に説明する。図３
は、第２の実施の形態における半導体装置２０の断面図
である。断面位置は、第１の実施の形態と同様である。
また、図３において、第１の実施の形態と同様な構成に
ついては、同様な符号を付けている。
【００３１】図３において、半導体装置２０は、バンプ
電極７を金属材料、例えば、はんだボール２１にて覆う
構成としている。図３におけるその他の構成は、図１に
おける半導体装置１０と同様である。
【００３２】第２の実施の形態においては、第１の実施
の形態の効果に加えて、はんだボール２１を設けること
により、半導体装置２０を外部装置である基板等に搭載
する際、基板等の外部装置と接続される半導体装置２０
のバンプ部分の面積を実質的に広くすることができ、そ
の接続強度を向上することができる。特に、半導体装置
２０と外部装置である基板等との膨張係数が大きく異な
る場合に、バンプ電極７をそのまま基板に接続するのに
比べて、バンプ電極７を金属材料にて覆うことで、膨張
係数差による接続部分に与えるストレスによる影響を低
減できる。なお、第２の実施の形態においては、はんだ
ボールとしているが、金ボールであってもよく、金属材
料にてバンプ電極７を覆うものであれば、第２の実施の
形態における効果が得られる。
【００３３】次に、第３の実施の形態における半導体装
置についてを、図面を用いて、以下に説明する。図４
は、第３の実施の形態における半導体装置３０の断面図
である。断面位置は、第１の実施の形態と同様である。
また、図４において、第２の実施の形態と同様な構成に
ついては、同様な符号を付けている。
【００３４】図４において、半導体装置３０は、半導体
チップ１の裏面を絶縁材料３１にて覆うようにしてい
る。第３の実施の形態においては絶縁材料３１は樹脂か
らなり、テープ状である。図４におけるその他の構成
は、図３における半導体装置２０と同様である。
【００３５】第３の実施の形態においては、第１及び第
２の実施の形態の効果に加えて、半導体チップ１の裏面
を絶縁材料３１にて覆うことにより、半導体装置３０の
製造工程や半導体装置３０の実装後において、半導体チ
ップ１に対して、加熱や応力等の何らかの外的要因によ
り反りや傷が生ずることを防止することができる。ま
た、半導体チップ１の裏面に電子回路や配線を構成して
も、半導体チップ１の裏面を絶縁材料３１にて覆うた
め、裏面に構成される電子回路や配線を、半導体装置１
０の外部からの衝撃や水分等の悪影響を及ぼす要因から
保護することができる。また、絶縁材料３１をテープ状
とすることで、絶縁材料３１を半導体チップ１の裏面へ
設ける作業が貼り付けでよいので、容易となる。なお、
図４においては、バンプ電極７を金属材料２１にて覆う
ものとしているが、第３の実施の形態においては金属材
料２１は必ずしも必要ない。図４において、金属材料２
１を設けないものであれば、第１の実施の形態における
効果と第３の実施の形態における絶縁材料３１による効
果が得られるものとなる。
【００３６】なお、第３の実施の形態においては、絶縁
材料３１を設けた分、半導体装置としての厚さは厚くな
るが、第１あるいは第２の実施の形態の半導体装置に比
べて大幅に厚くなるものではない。
【００３７】ここで、第３の実施の形態における半導体
装置３０を外部装置、例えばプリント基板１０１に実装
した状態を、図５に示す。
【００３８】図５に示すように、半導体装置３０の表面
とプリント基板１０１の表面が対抗するように配置し、
半導体装置３０の金属材料であるはんだボール２１と、
プリント基板１０１の表面に形成されたプリント電極１
０２とを電気的に接続し、固定する。このように実装す
ることで、半導体装置３０の半導体チップ１に形成され
ている電子回路とプリント基板１０１に実装されている
他の半導体装置との信号の授受が、金属材料２１とプリ
ント電極１０２とを介して可能となる。
【００３９】なお、図５においては、半導体装置３０を
例に実装状態を説明したが、はんだボール２１のない第
１の実施例における半導体装置１０の場合は、バンプ電
極７とプリント電極１０２を接続する構成とすればよ
く、絶縁材料３１のない第２の実施の形態における半導
体装置２０の場合は、図５において、絶縁材料３１を除
いて考慮すればよい。
【００４０】次に、第３の実施の形態における半導体装
置３０の製造工程においてを図面を用いて説明する。図
６は、第３の実施の形態における半導体装置３０の製造
工程を示す図である。
【００４１】まず、半導体チップ１が複数形成されたウ
ェハを準備する。この半導体チップ１の表面に電極パッ
ド３、電極パッド４、配線層５を形成する。また、ウェ
ハの裏面にテープ状の絶縁材料３１をこの時点で貼り付
けている。絶縁材料３１の貼り付けは必ずしも、この時
点でなくともよい。ここでは、以降の製造工程にて半導
体チップ１に反りや傷等が生じることをより確実に防止
すること、及びウェハ状態で絶縁材料３１を貼り付ける
ことで、複数の半導体チップ１に対する絶縁材料３１の
貼り付け作業の容易化を考慮して、この工程にて絶縁材
料３１の貼り付けを行っている。この後、ウェハをダイ
シングし、ウェハに形成された半導体チップ１をそれぞ
れ単体に分割する。この分割された状態を図６（ａ）に
示す。
【００４２】次に、図６（ｂ）に示すように、電極パッ
ド４上に第１のバンプであるバンプ電極６を、電極パッ
ド４と電気的に接続されるように形成する。バンプ電極
６の形成は、通常のワイヤボンド方式の場合におけるバ
ンプの形成と同様である。
【００４３】次に、図６（ｃ）に示すように、樹脂２の
塗布を行う。樹脂２は、半導体チップ１の表面の略中央
に塗布される。この時点では、樹脂２は流動性を有して
いる。
【００４４】この後、樹脂２の流動性を利用して、図６
（ｃ）の状態のまましばらく放置するか、図６（ｃ）の
状態の半導体チップ１を回転させ、遠心力により、樹脂
２を半導体チップ１の表面に広げるようにする。後者の
場合の方が、より速く、均一に樹脂２を半導体チップ１
の表面に広げることができる。この後、樹脂２を所定の
温度で硬化させる。この状態を図６（ｄ）に示す。図６
（ｄ）の状態において、硬化した樹脂２の表面にはバン
プ電極６の一部が露出するようにする必要がある。よっ
て、図６（ｃ）にて塗布する樹脂２の量は、半導体チッ
プ１の表面に広げ、硬化した樹脂２の表面からバンプ電
極６の一部が露出する程度に調整されている。
【００４５】次に、図６（ｅ）に示すように、樹脂２の
表面から露出しているバンプ電極６の上に、バンプ電極
６と電気的に接続されるように、第２のバンプであるバ
ンプ電極７を形成する。バンプ電極７の形成はバンプ電
極６の形成と同様な方式で行えばよい。
【００４６】次に、図６（ｆ）に示すように、フラック
ス１０３を付けた金属材料であるはんだボール２１をバ
ンプ電極７に隣接するように配置する。これはフラック
ス１０３の表面張力により配置可能である。この後、２
００℃程度の温度でリフローする。この処理により、は
んだボール２１はバンプ電極７を覆うこととなる。これ
により、図６（ｇ）に示すように、半導体装置が完成す
る。
【００４７】このように、図６に示す本発明の実施の形
態の半導体装置の製造工程においては、複雑な処理を必
要とするものではない。また、本発明の実施の形態の半
導体装置の製造工程においては、金型を用いるものでも
ないので、新たな金型を製造する必要もない。よって、
本発明の実施の形態の半導体装置は、容易に、コストの
増大を招くことなく製造することができる。
【００４８】なお、図６においては、半導体装置３０を
例に製造工程を説明したが、はんだボール２１のない第
１の実施例における半導体装置１０の場合は、図６
（ｆ）、図６（ｇ）の工程がないものとして考慮すれば
よく、絶縁材料３１のない第２の実施の形態における半
導体装置２０の場合は、図６（ａ）にて、絶縁材料３１
を設けないものとして考慮すればよい。
【００４９】なお、第３の実施の形態における半導体装
置３０の製造工程においては、図６の工程に限られるも
のではない。例えば、図７に示す製造工程としてもよ
い。図７は、第３の実施の形態における半導体装置３０
の他の製造工程を示す図である。図７の製造工程につい
て以下に説明する。
【００５０】図７（ａ）は図６（ａ）と同様の処理を行
う。図７（ｂ）は図６（ｂ）と同様の処理を行う。図７
（ｃ）において、図６（ｃ）とは異なり、樹脂２の塗布
前に、第２のバンプであるバンプ電極７をバンプ電極６
上に、バンプ電極６と電気的に接続するように、形成す
る。この後、図７（ｄ）において、図６（ｃ）のように
樹脂２を塗布し、塗布した樹脂２を半導体チップ１の表
面に広げる。半導体チップ１の表面に広げた樹脂２を所
定の温度で硬化した状態が図７（ｅ）となる。この後、
図７（ｆ）は図６（ｆ）と同様の処理を行い、図７
（ｇ）は図６（ｇ）と同様な処理を行う。
【００５１】このように、図７に示す本発明の実施の形
態の半導体装置の製造工程においては、樹脂２の塗布前
に、バンプ電極６と電気的に接続するバンプ電極７を形
成している。このため、塗布する樹脂２の量が多くなっ
ても、硬化した樹脂２の表面には、バンプ電極６と電気
的に接続されたバンプ電極７の一部が確実に露出するこ
とになる。図７に示す製造工程は、図６に示す製造工程
に比べて、塗布する樹脂２の量の調整にかかる工数が低
減できる。
【００５２】なお、図７に示す製造工程は、半導体装置
３０を例に説明したが、はんだボール２１のない第１の
実施例における半導体装置１０の場合は、図７（ｆ）、
図７（ｇ）の工程がないものとして考慮すればよく、絶
縁材料３１のない第２の実施の形態における半導体装置
２０の場合は、図７（ａ）にて、絶縁材料３１を設けな
いものとして考慮すればよい。
【００５３】次に、第４の実施の形態における半導体装
置についてを、図面を用いて、以下に説明する。図８
は、第４の実施の形態における半導体装置４０の断面図
である。また、図８において、図４に示す第３の実施の
形態と同様な構成については、同様な符号を付けてい
る。
【００５４】図８において、半導体装置４０は、半導体
チップ１の表面に設けられた配線層５の代わりにワイヤ
４１を設けている。図８におけるその他の構成は、図４
における半導体装置３０と同様である。なお、図８の断
面図は、図２における配線層５の代わりにワイヤ４１を
設けたものとして考慮すれば、図２におけるＡ−Ａ’断
面図と同様の位置である。
【００５５】図８におけるワイヤ４１は、一端が電極パ
ッド３と接続され、他端がバンプ電極６とバンプ電極７
との接続部分に接続されている。
【００５６】図８における第４の実施の形態において
は、第１〜第３の実施の形態の効果に加えて、配線層５
の代わりにワイヤ４１を用いているので、配線層５を形
成するための工程を削減することができる。また、半導
体チップ１の表面における配線層５の形成に伴うレイア
ウト上の制約があったとしても、第４の実施の形態のよ
うにすれば、レイアウト上の制約は生じない。
【００５７】次に、第５の実施の形態における半導体装
置についてを、図面を用いて、以下に説明する。図９
は、第５の実施の形態における半導体装置５０の断面図
である。また、図９において、図８に示す第４の実施の
形態と同様な構成については、同様な符号を付けてい
る。
【００５８】図９において、半導体装置５０は、半導体
チップ１の回路形成領域（図２における領域１ａに相当
する部分）に、絶縁材料からなる保護層５１を設けてい
る。また、電極パッド４は保護層５１上に形成されてい
る。図９におけるその他の構成は、図８における半導体
装置４０と同様である。なお、図９の断面図は、図２に
おける配線層５の代わりにワイヤ４１を設けたものとし
て考慮すれば、図２におけるＡ−Ａ’断面図と同様の位
置である。
【００５９】保護層５１の厚さは比較的厚く形成してい
る。少なくとも、半導体チップ１の表面にコーティング
する薄い絶縁膜より厚くしている。
【００６０】図９における第５の実施の形態において
は、第１〜第４の実施の形態の効果に加えて、保護層５
１を設け、電極パッド４を保護層５１上に設けているの
で、電極パッド４上にバンプ電極６やバンプ電極７を形
成する際に、電極パッド４の真下に形成されている電子
回路を破壊することが防止できる。つまり、半導体チッ
プ１の表面において、電子回路が形成されている部分は
衝撃に弱く、クラックが生じ易い。このため、保護層５
１を設けることにより、バンプ電極６やバンプ電極７の
形成における衝撃を保護層５１にて吸収することができ
る。なお、保護層５１は回路形成領域の全てを覆うもの
でも、一部（電極パッド４の下部分）でもよいが、回路
形成領域の全てに設けた方は衝撃を分散することができ
るので好ましい。
【００６１】なお、第４の実施の形態における半導体装
置４０及び第５の実施の形態における半導体装置５０は
はんだボール２１や絶縁材料３１を設けるものとして示
しているが、これらは必ずしも必要でない。はんだボー
ル２１を設けない構成であれば、第１、第３の実施の形
態特有の効果に加えて第４あるいは第５の実施の形態特
有の効果が得られるものとなり、絶縁材料３１を設けな
い構成であれば、第１、第２の実施の形態特有の効果に
加えて第４あるいは第５の実施の形態特有の効果が得ら
れるものとなり、はんだボール２１及び絶縁材料３１を
ともに設けない構成であれば、第１の実施の形態の効果
に加えて第４あるいは第５の実施の形態特有の効果が得
られるものとなる。
【００６２】ここで、第５の実施の形態における半導体
装置５０を外部装置、例えばプリント基板１０１に実装
した状態を、図１０に示す。
【００６３】図１０に示すように、半導体装置５０の表
面とプリント基板１０１の表面が対抗するように配置
し、半導体装置５０の金属材料であるはんだボール２１
と、プリント基板１０１の表面に形成されたプリント電
極１０２とを電気的に接続し、固定する。このように実
装することで、半導体装置５０の半導体チップ１に形成
されている電子回路とプリント基板１０１に実装されて
いる他の半導体装置との信号の授受が、金属材料２１と
プリント電極１０２とを介して可能となる。
【００６４】なお、図１０においては、半導体装置５０
を例に実装状態を説明したが、はんだボール２１のない
半導体装置の場合は、バンプ電極７とプリント電極１０
２を接続する構成とすればよく、絶縁材料３１のない半
導体装置の場合は、図１０において、絶縁材料３１を除
いて考慮すればよい。
【００６５】次に、第５の実施の形態における半導体装
置５０の製造工程においてを図面を用いて説明する。図
１１は、第５の実施の形態における半導体装置５０の製
造工程を示す図である。
【００６６】まず、半導体チップ１が複数形成されたウ
ェハを準備する。この半導体チップ１の表面に電極パッ
ド３、保護層５１、電極パッド４を形成する。また、ウ
ェハの裏面にテープ状の絶縁材料３１をこの時点で貼り
付けている。絶縁材料３１の貼り付けは必ずしも、この
時点でなくともよい。この理由は、図６（ａ）の説明に
て記載したものと同様である。この後、ウェハをダイシ
ングし、ウェハに形成された半導体チップ１をそれぞれ
単体に分割する。この分割された状態を図１１（ａ）に
示す。
【００６７】なお、図１１（ａ）においては、保護層５
１を形成した後に、電極パッド３及び電極パッド４を同
時に形成してもよく、電極パッド３と電極パッド４とを
個別に形成してもよいが、前者の方が製造工程が少なく
て済む。
【００６８】次に、電極パッド４上に第１のバンプであ
るバンプ電極６を、電極パッド４と電気的に接続される
ように形成する。この後、ワイヤ４１を、バンプ電極６
と電極パッド３とにそれぞれ電気的に接続する。バンプ
電極６の形成及びワイヤ４１の接続は、通常のワイヤボ
ンド方式の場合と同様である。ワイヤ４１を接続した状
態を図１１（ｂ）に示す。
【００６９】次に、図１１（ｃ）に示すように、バンプ
電極６上に、バンプ電極６と電気的に接続されるように
第２のバンプであるバンプ電極７を形成する。バンプ電
極６とワイヤ４１との接続状態を強化するため、このバ
ンプ電極７はバンプ電極６とワイヤ４１との接続部分上
に設けるとよい。バンプ電極６の形成は、通常のワイヤ
ボンド方式におけるバンプ電極の形成の場合と同様であ
る。
【００７０】図１１（ｄ）は図７（ｄ）と同様の処理を
行う。図１１（ｅ）は図７（ｅ）と同様の処理を行う。
図１１（ｆ）は図７（ｆ）と同様の処理を行う。図１１
（ｇ）は図７（ｇ）と同様の処理を行う。
【００７１】このように、図１１に示す本発明の実施の
形態の半導体装置の製造工程においても、図６あるいは
図７に示す製造工程と同様に、複雑な処理を必要とする
ものではなく、金型を用いるものでもないので、新たな
金型を製造する必要もない。よって、本発明の実施の形
態の半導体装置は、容易に、コストの増大を招くことな
く製造することができる。さらに、図１１に示す製造工
程においては、図１１（ｃ）にて示すように、バンプ電
極６とワイヤ４１との接続部分上にバンプ電極７を形成
しているので、図１１（ｄ）及び図１１（ｅ）にて示す
樹脂２の塗布及び塗布した樹脂２を半導体チップ１の表
面に広げる際に、広がる樹脂２によりワイヤ４１がバン
プ電極６から離れることを防止することができる。
【００７２】なお、図１１に示す製造工程は、半導体装
置５０を例に説明したが、はんだボール２１のない半導
体装置の場合は、図１１（ｆ）、図１１（ｇ）の工程が
ないものとして考慮すればよく、絶縁材料３１のない半
導体装置の場合は、図１１（ａ）にて、絶縁材料３１を
設けないものとして考慮すればよい。また、保護層５１
のない第４に実施の形態における半導体装置４０の場合
は、図１１（ａ）にて、保護層５１を設けないものとし
て考慮すればよい。
【００７３】以上、詳細に説明したが、本発明は上記実
施の形態の構成及び製造方法に限定されるものではな
い。
【００７４】例えば、バンプ電極６とバンプ電極７との
間にワイヤ４１が接続されているが、電極パッド４とバ
ンプ電極６との間に接続するものでもよく、電極パッド
４の形成を、ウェハをダイシングして半導体チップ１に
分割してから行ってもよい。本発明は、上記実施の形態
の構成及び製造方法に限定されることなく、変更可能で
ある。
【００７５】
【発明の効果】上述したように、本発明により、コスト
の増大を招くことなく、薄型化や小型化や軽量化等の要
求を満足することができる。
【００７６】また、本発明は、半導体装置としての強度
を低減することなく、主目的を達成することができる。
【００７７】また、本発明は、半導体装置を構成する半
導体チップにおける電子回路のレイアウトの自由度を損
なうことなく、主目的を達成することができる。
【００７８】また、本発明は、製造工程が複雑化するこ
となく、上記それぞれの目的を達成する半導体装置の製
造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置
１０の構成を説明する断面図である。
【図２】本発明の第１の実施の形態における半導体装置
１０の構成を説明する上面図である。
【図３】本発明の第２の実施の形態における半導体装置
２０の構成を説明する断面図である。
【図４】本発明の第３の実施の形態における半導体装置
３０の構成を説明する断面図である。
【図５】本発明の第３の実施の形態における半導体装置
３０を外部装置に実装した状態を示す図である。
【図６】本発明の第３の実施の形態における半導体装置
３０の製造工程を示す図である。
【図７】本発明の第３の実施の形態における半導体装置
３０の他の製造工程を示す図である。
【図８】本発明の第４の実施の形態における半導体装置
４０の構成を説明する断面図である。
【図９】本発明の第５の実施の形態における半導体装置
５０の構成を説明する断面図である。
【図１０】本発明の第５の実施の形態における半導体装
置５０を外部装置に実装した状態を示す図である。
【図１１】本発明の第５の実施の形態における半導体装
置５０の製造工程を示す図である。
【符号の説明】
１０、２０、３０、４０、５０ 半導体装置 １ 半導体チップ ２ 封止樹脂 ３ 電極パッド（第１の電極パッド） ４ 電極パッド（第２の電極パッド） ５ 配線層 ６、７ バンプ電極 ２１ はんだボール ３１ 絶縁材料 ４１ ワイヤ ５１ 保護層 １０１ プリント基板 １０２ プリント電極 １０３ フラックス

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 電子回路が形成された回路形成領域と、
    該回路形成領域の周辺であって、該回路形成領域に形成
    された電子回路と電気的に接続される第１の電極パッド
    が複数形成された電極パッド領域とを持つ表面を有する
    半導体チップから構成される半導体装置において、 前記半導体チップの表面の前記回路形成領域内に形成さ
    れ、各々が前記複数の第１の電極パッドのうちの対応す
    る第１の電極パッドと電気的に接続される複数の第２の
    電極パッドと、前記半導体チップの表面を封止する封止
    樹脂と、 各々が前記封止樹脂から突出し、前記複数の第２の電極
    パッドのうちの対応する第２の電極パッドと電気的に接
    続された、導電材料からなる複数のバンプと、を有する
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記バンプは金属材料にて覆うことを特徴とする半導体装
    置。
  3. 【請求項３】 請求項１または請求項２に記載の半導体
    装置において、前記半導体チップの裏面を絶縁材にて覆
    うことを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、前
    記絶縁材はテープ状であることを特徴とする半導体装
    置。
  5. 【請求項５】 請求項１ないし４のいずれか１つに記載
    の半導体装置において、前記第１の電極パッドと前記第
    ２の電極パッドとは、前記半導体チップの表面に設けら
    れた配線層にて電気的に接続されることを特徴とする半
    導体装置。
  6. 【請求項６】 請求項１ないし４のいずれか１つに記載
    の半導体装置において、前記第１の電極パッドと前記第
    ２の電極パッドとは、ワイヤにて電気的に接続されるこ
    とを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、前
    記半導体チップの表面の前記回路形成領域は絶縁材料か
    らなる保護層にて覆われ、前記第２の電極パッドは該保
    護層上に形成されていることを特徴とする半導体装置。
  8. 【請求項８】 電子回路が形成された回路形成領域と、
    該回路形成領域の周辺であって、該回路形成領域に形成
    された電子回路と電気的に接続される第１の電極パッド
    が複数形成された電極パッド領域とを持つ表面を有する
    半導体チップから構成される半導体装置の製造方法にお
    いて、 前記半導体チップの表面に、前記複数の第１の電極パッ
    ドを前記電極パッド領域に、複数の第２の電極パッドを
    前記回路形成領域に、該半導体チップの表面に該第１の
    電極パッドと該第２の電極パッドとを電気的に接続する
    配線層を、それぞれ形成する工程と、 前記第２の電極パッド上に第１のバンプを形成する工程
    と、 前記半導体チップの表面を、前記第１のバンプを介して
    該半導体チップが外部と信号の授受が可能なように樹脂
    にて封止する工程と、 を有することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、前記第１のバンプ上には第２のバンプが形成さ
    れ、該第２のバンプは前記樹脂にて封止する工程の前に
    形成されることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項８記載の半導体装置の製造方法
    において、前記第１のバンプ上には第２のバンプが形成
    され、該第２のバンプは前記樹脂にて封止する工程の後
    に形成されることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 電子回路が形成された回路形成領域
    と、該回路形成領域の周辺であって、該回路形成領域に
    形成された電子回路と電気的に接続される第１の電極パ
    ッドが複数形成された電極パッド領域とを持つ表面を有
    する半導体チップから構成される半導体装置の製造方法
    において、 前記半導体チップの表面に、前記複数の第１の電極パッ
    ドを前記電極パッド領域に、複数の第２の電極パッドを
    前記回路形成領域に、それぞれ形成する工程と、 前記第２の電極パッド上に第１のバンプを形成する工程
    と、 前記第１の電極パッドと前記第１のバンプとを電気的に
    接続するワイヤを設ける工程と、 前記第１のバンプ上に前記ワイヤとの接続部を挟むよう
    に第２のバンプを形成する工程と、 前記半導体チップの表面を、前記第２のバンプの少なく
    とも一部が露出するように樹脂にて封止する工程と、 を有することを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、前記第２の電極パッドの形成前に前記半導
    体チップの表面の前記回路形成領域上を、絶縁材料から
    なる保護層にて覆い、該第２の電極パッドは該保護層上
    に形成することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項８ないし１２のいずれか１つに
    記載の半導体装置の製造方法において、前記第２のバン
    プは前記樹脂にて封止する工程の後に、金属材料にて覆
    うことを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 請求項８ないし１３のいずれか１に記
    載の半導体装置の製造方法において、前記半導体チップ
    の裏面を絶縁性テープにて覆う工程を含むことを特徴と
    する半導体装置の製造方法。
JP16068698A 1998-06-09 1998-06-09 半導体装置 Expired - Lifetime JP3727172B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP16068698A JP3727172B2 (ja) 1998-06-09 1998-06-09 半導体装置
US09/140,662 US6229222B1 (en) 1998-06-09 1998-08-26 Semiconductor device and method of fabricating the same
TW087114452A TW388975B (en) 1998-06-09 1998-09-01 Semiconductor device and its fabrication
KR10-1998-0036521A KR100433863B1 (ko) 1998-06-09 1998-09-04 반도체장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16068698A JP3727172B2 (ja) 1998-06-09 1998-06-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003195850A Division JP2004031974A (ja) 2003-07-11 2003-07-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11354580A true JPH11354580A (ja) 1999-12-24
JP3727172B2 JP3727172B2 (ja) 2005-12-14

Family

ID=15720283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16068698A Expired - Lifetime JP3727172B2 (ja) 1998-06-09 1998-06-09 半導体装置

Country Status (4)

Country Link
US (1) US6229222B1 (ja)
JP (1) JP3727172B2 (ja)
KR (1) KR100433863B1 (ja)
TW (1) TW388975B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
CN1190837C (zh) * 1999-02-15 2005-02-23 株式会社日立制作所 半导体装置
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104141A (ja) 1989-09-18 1991-05-01 Seiko Epson Corp 半導体装置
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
JP3385604B2 (ja) * 1996-05-08 2003-03-10 ソニー株式会社 はんだバンプの形成方法
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
JP2870530B1 (ja) * 1997-10-30 1999-03-17 日本電気株式会社 スタックモジュール用インターポーザとスタックモジュール

Also Published As

Publication number Publication date
JP3727172B2 (ja) 2005-12-14
KR20000004851A (ko) 2000-01-25
US6229222B1 (en) 2001-05-08
KR100433863B1 (ko) 2004-11-09
TW388975B (en) 2000-05-01

Similar Documents

Publication Publication Date Title
US7009303B2 (en) Multi-chip module
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6166443A (en) Semiconductor device with reduced thickness
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
JP3450238B2 (ja) 半導体装置及びその製造方法
US6704609B1 (en) Multi-chip semiconductor module and manufacturing process thereof
JP2000077563A (ja) 半導体装置およびその製造方法
KR20000076871A (ko) 반도체장치
JP2001007472A (ja) 電子回路装置およびその製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20040047607A (ko) 멀티 칩 모듈
US7847414B2 (en) Chip package structure
US7960214B2 (en) Chip package
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3727172B2 (ja) 半導体装置
JP2004128356A (ja) 半導体装置
JP2002057238A (ja) 集積回路パッケージ
US20040094831A1 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
US6472759B1 (en) Ball grid array type semiconductor device
JP2004031974A (ja) 半導体装置の製造方法
JP2003152021A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3316532B2 (ja) 半導体装置及びその製造方法
JP2970595B2 (ja) Ｂｇａ型半導体装置
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040402

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041008

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term