JPH11352463A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH11352463A JPH11352463A JP15730198A JP15730198A JPH11352463A JP H11352463 A JPH11352463 A JP H11352463A JP 15730198 A JP15730198 A JP 15730198A JP 15730198 A JP15730198 A JP 15730198A JP H11352463 A JPH11352463 A JP H11352463A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- crystal panel
- image
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 画面のアスペクト比が１６：９であるワイド
画面の液晶パネルを持つ画像表示装置において、アスペ
クト比が４：３の映像を表示させたとき、画像が液晶パ
ネルの走査開始側に片寄って表示させことを防ぐ。 【解決手段】 アナログ−デジタル変換回路２３で映像
信号をデジタルデータに変換してラインメモリ装置２４
に記録するとき、記録・再生制御回路２２によって映像
信号のブランキング期間中のラインメモリ装置２４への
書き込みクロック信号の周波数を高くすることでブラン
キング期間のデータ数を拡大する。これを一定速度で読
み出すことで、一水平走査期間中における映像表示期間
を変換することができ、液晶パネルの中央部にアスペク
ト比が４：３である画像を表示できるようにする。
画面の液晶パネルを持つ画像表示装置において、アスペ
クト比が４：３の映像を表示させたとき、画像が液晶パ
ネルの走査開始側に片寄って表示させことを防ぐ。 【解決手段】 アナログ−デジタル変換回路２３で映像
信号をデジタルデータに変換してラインメモリ装置２４
に記録するとき、記録・再生制御回路２２によって映像
信号のブランキング期間中のラインメモリ装置２４への
書き込みクロック信号の周波数を高くすることでブラン
キング期間のデータ数を拡大する。これを一定速度で読
み出すことで、一水平走査期間中における映像表示期間
を変換することができ、液晶パネルの中央部にアスペク
ト比が４：３である画像を表示できるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネル上に画
像を表示する画像表示装置に関するものである。
像を表示する画像表示装置に関するものである。
【０００２】
【従来の技術】近年、ビデオテープレコーダー、ビデオ
ディスクプレーヤーなどの映像機器、映像ソフトの充実
に伴い迫力のある映像を楽しむための大画面画像表示装
置の要望が高まってきている。従来からの大画面の画像
表示装置としては、ＣＲＴを用いたテレビがあったが、
画像表示部にＣＲＴを用いているためＣＲＴの物理的制
約などから装置の小型化に制限があった。この制限を取
り除き、装置を小型化するために画像表示部に液晶パネ
ルを用いた画像表示装置が提案されている。
ディスクプレーヤーなどの映像機器、映像ソフトの充実
に伴い迫力のある映像を楽しむための大画面画像表示装
置の要望が高まってきている。従来からの大画面の画像
表示装置としては、ＣＲＴを用いたテレビがあったが、
画像表示部にＣＲＴを用いているためＣＲＴの物理的制
約などから装置の小型化に制限があった。この制限を取
り除き、装置を小型化するために画像表示部に液晶パネ
ルを用いた画像表示装置が提案されている。
【０００３】従来の液晶パネルを用いた画像表示装置の
一例としては、例えば特開平４−１８８１０４号公報に
記載されたものがある。
一例としては、例えば特開平４−１８８１０４号公報に
記載されたものがある。
【０００４】図４は、液晶パネルを用いた従来の画像表
示装置の一例の構成図を示したものである。
示装置の一例の構成図を示したものである。
【０００５】図４において、入力された映像信号は映像
信号処理回路６２で液晶パネル５１に画像を表示するた
めの形に処理され水平走査ドライバー回路５４に加えら
れる。また、同期信号分離回路６３で映像信号から水平
同期信号と垂直同期信号を分離し、液晶パネル駆動制御
回路６４に加えられる。液晶パネル駆動制御回路６４は
入力された同期信号より液晶パネル５１に画像を表示す
るための制御信号を発生し、水平走査ドライバー回路５
４と垂直走査ドライバー回路５５に加えられる。
信号処理回路６２で液晶パネル５１に画像を表示するた
めの形に処理され水平走査ドライバー回路５４に加えら
れる。また、同期信号分離回路６３で映像信号から水平
同期信号と垂直同期信号を分離し、液晶パネル駆動制御
回路６４に加えられる。液晶パネル駆動制御回路６４は
入力された同期信号より液晶パネル５１に画像を表示す
るための制御信号を発生し、水平走査ドライバー回路５
４と垂直走査ドライバー回路５５に加えられる。
【０００６】液晶パネル５１に画像を表示するために水
平走査ドライバー回路５４は水平方向の走査を行い、垂
直走査ドライバー回路５５は垂直方向の走査を行う。こ
こで垂直方向の走査は、液晶パネル５１の１ラインずつ
順番にすべてのラインについて行われる。各々のドライ
バー回路より画像を表示するタイミングで映像信号線５
６と走査信号線５７に信号が印加され、トランジスタ５
３を制御して表示画素５２に信号を印加することで液晶
パネル５１に画像が表示される。
平走査ドライバー回路５４は水平方向の走査を行い、垂
直走査ドライバー回路５５は垂直方向の走査を行う。こ
こで垂直方向の走査は、液晶パネル５１の１ラインずつ
順番にすべてのラインについて行われる。各々のドライ
バー回路より画像を表示するタイミングで映像信号線５
６と走査信号線５７に信号が印加され、トランジスタ５
３を制御して表示画素５２に信号を印加することで液晶
パネル５１に画像が表示される。
【０００７】最近、臨場感のある映像を楽しむため画面
のアスペクト比を１６：９にした映像ソフトが増えてき
ており、また、このような映像を表示するために画像表
示部のアスペクト比を１６：９にしたワイド画面の液晶
パネルも作られてきている。
のアスペクト比を１６：９にした映像ソフトが増えてき
ており、また、このような映像を表示するために画像表
示部のアスペクト比を１６：９にしたワイド画面の液晶
パネルも作られてきている。
【０００８】
【発明が解決しようとする課題】このように、画像表示
部のアスペクト比が１６：９であるワイド画面の画像表
示装置において、画面のアスペクト比が４：３である通
常の画像を表示しようとした場合、液晶パネルを用いた
画像表示装置の場合は、水平方向の走査は順番にすべて
の映像信号線について走査して表示画素に映像信号を書
き込んでいかなければならないので、液晶パネル上に表
示される画像は、画面の水平走査開始側である画面左側
によってしまい、かつ、画面右側には画像の一部が表示
されてしまうという課題があった。
部のアスペクト比が１６：９であるワイド画面の画像表
示装置において、画面のアスペクト比が４：３である通
常の画像を表示しようとした場合、液晶パネルを用いた
画像表示装置の場合は、水平方向の走査は順番にすべて
の映像信号線について走査して表示画素に映像信号を書
き込んでいかなければならないので、液晶パネル上に表
示される画像は、画面の水平走査開始側である画面左側
によってしまい、かつ、画面右側には画像の一部が表示
されてしまうという課題があった。
【０００９】
【課題を解決するための手段】上記した課題を解決する
ために、本発明の画像表示装置は、液晶パネル上に画像
を表示する画像表示装置であって、映像信号を表示する
ための液晶パネルと、入力された映像信号を記録する記
録手段と、前記記録手段に記録された映像信号を再生す
る再生手段と、前記記録手段と再生手段を制御する制御
手段を具備し、前記液晶パネルに表示する画像を前記液
晶パネルと異なったアスペクト比で表示させることを特
徴とするものである。
ために、本発明の画像表示装置は、液晶パネル上に画像
を表示する画像表示装置であって、映像信号を表示する
ための液晶パネルと、入力された映像信号を記録する記
録手段と、前記記録手段に記録された映像信号を再生す
る再生手段と、前記記録手段と再生手段を制御する制御
手段を具備し、前記液晶パネルに表示する画像を前記液
晶パネルと異なったアスペクト比で表示させることを特
徴とするものである。
【００１０】本発明によれば、アスペクト比が１６：９
であるワイド画面の液晶パネルを用いた画像表示装置に
おいて、画像のアスペクト比が４：３である通常の映像
を表示させる場合に、映像の水平方向の表示位置を制御
することが可能となり、映像を画面の中央に表示するこ
とができる画像表示装置を提供することができる。
であるワイド画面の液晶パネルを用いた画像表示装置に
おいて、画像のアスペクト比が４：３である通常の映像
を表示させる場合に、映像の水平方向の表示位置を制御
することが可能となり、映像を画面の中央に表示するこ
とができる画像表示装置を提供することができる。
【００１１】
【発明の実施の形態】本発明の画像表示装置は、液晶パ
ネル上に画像を表示する画像表示装置であって、映像信
号を表示するための液晶パネルと、入力されたアナログ
映像信号をデジタルデータ化するアナログ−デジタル変
換手段と、前記デジタルデータ化した映像信号を記録す
る記録手段と、前記記録手段に記録された映像信号を再
生して映像信号に変換する再生手段と、前記アナログ−
デジタル変換手段と記録手段と再生手段を制御する制御
手段を具備し、前記入力されたアナログ映像信号のブラ
ンキング期間中と映像表示期間中で前記記録手段にデジ
タルデータを記録する速度を違えてデジタルデータを記
録したのち一定速度で再生することによって、前記液晶
パネルに表示する画像を前記液晶パネルと異なったアス
ペクト比で表示させることを特徴としたものであり、ア
スペクト比が１６：９であるワイド画面の液晶パネルを
用いた画像表示装置において、アスペクト比が４：３で
ある映像を液晶パネルの画面中央に表示することができ
るという作用を有する。
ネル上に画像を表示する画像表示装置であって、映像信
号を表示するための液晶パネルと、入力されたアナログ
映像信号をデジタルデータ化するアナログ−デジタル変
換手段と、前記デジタルデータ化した映像信号を記録す
る記録手段と、前記記録手段に記録された映像信号を再
生して映像信号に変換する再生手段と、前記アナログ−
デジタル変換手段と記録手段と再生手段を制御する制御
手段を具備し、前記入力されたアナログ映像信号のブラ
ンキング期間中と映像表示期間中で前記記録手段にデジ
タルデータを記録する速度を違えてデジタルデータを記
録したのち一定速度で再生することによって、前記液晶
パネルに表示する画像を前記液晶パネルと異なったアス
ペクト比で表示させることを特徴としたものであり、ア
スペクト比が１６：９であるワイド画面の液晶パネルを
用いた画像表示装置において、アスペクト比が４：３で
ある映像を液晶パネルの画面中央に表示することができ
るという作用を有する。
【００１２】以下、本発明の実施の形態について、図１
から図３を用いて説明する。 （実施の形態１）図１は第１の発明の一実施例における
画像表示装置の構成を示す構成図であり、１は画面のア
スペクト比が１６：９であるワイド画面の液晶パネル、
２は液晶パネル１において画像を表示するための表示画
素部、３は表示画素部２への画像表示を制御するための
トランジスタ、４は液晶パネル１に画像表示を行うため
に水平方向の走査を行う水平走査ドライバー回路、５は
同様に垂直方向の走査を行う垂直走査ドライバー回路、
６は水平走査ドライバー回路４からの映像信号を伝達す
るための映像信号線、７は同様に垂直走査ドライバー回
路５からの走査信号を伝達するための走査信号線、１１
は入力された映像信号によって画像のアスペクト比や表
示位置を切り替える画像表示制御回路、１２は映像信号
を液晶パネル１に画像を表示するための形に処理する映
像信号処理回路、１３は映像信号から水平同期信号と垂
直同期信号を分離する同期分離回路、１４は液晶パネル
１に画像を表示するための制御信号を発生する液晶パネ
ル駆動制御回路である。一般の液晶パネルでは表示画素
部の画素数は、例えば（横）８５２画素×（縦）４８０
画素、といった多くの表示画素を有しているが、図１で
は簡単のため省略している。
から図３を用いて説明する。 （実施の形態１）図１は第１の発明の一実施例における
画像表示装置の構成を示す構成図であり、１は画面のア
スペクト比が１６：９であるワイド画面の液晶パネル、
２は液晶パネル１において画像を表示するための表示画
素部、３は表示画素部２への画像表示を制御するための
トランジスタ、４は液晶パネル１に画像表示を行うため
に水平方向の走査を行う水平走査ドライバー回路、５は
同様に垂直方向の走査を行う垂直走査ドライバー回路、
６は水平走査ドライバー回路４からの映像信号を伝達す
るための映像信号線、７は同様に垂直走査ドライバー回
路５からの走査信号を伝達するための走査信号線、１１
は入力された映像信号によって画像のアスペクト比や表
示位置を切り替える画像表示制御回路、１２は映像信号
を液晶パネル１に画像を表示するための形に処理する映
像信号処理回路、１３は映像信号から水平同期信号と垂
直同期信号を分離する同期分離回路、１４は液晶パネル
１に画像を表示するための制御信号を発生する液晶パネ
ル駆動制御回路である。一般の液晶パネルでは表示画素
部の画素数は、例えば（横）８５２画素×（縦）４８０
画素、といった多くの表示画素を有しているが、図１で
は簡単のため省略している。
【００１３】図２は画像表示制御回路１１の構成を示し
たブロック図である。画像表示制御回路２１は、デジタ
ル−アナログ変換手段であって入力されたアナログ映像
信号をデジタルデータ化するためのアナログ−デジタル
変換回路２３、記録手段であってデジタルデータ化した
映像信号を記録するためのラインメモリ回路２４、再生
手段であってラインメモリ回路２４に記録された映像信
号を再生してアナログ映像信号に変換するデジタル−ア
ナログ変換回路２５と基準クロック発生回路２１、記録
・再生制御回路２２で構成される。
たブロック図である。画像表示制御回路２１は、デジタ
ル−アナログ変換手段であって入力されたアナログ映像
信号をデジタルデータ化するためのアナログ−デジタル
変換回路２３、記録手段であってデジタルデータ化した
映像信号を記録するためのラインメモリ回路２４、再生
手段であってラインメモリ回路２４に記録された映像信
号を再生してアナログ映像信号に変換するデジタル−ア
ナログ変換回路２５と基準クロック発生回路２１、記録
・再生制御回路２２で構成される。
【００１４】基準クロック発生回路２１は同期信号分離
回路１３で発生された垂直同期信号と水平同期信号を基
準として、画像表示制御回路１１の動作の基準となる基
準クロック信号を発生する。基準クロック信号はＰＬＬ
回路などを用いることで容易に発生させることができ
る。
回路１３で発生された垂直同期信号と水平同期信号を基
準として、画像表示制御回路１１の動作の基準となる基
準クロック信号を発生する。基準クロック信号はＰＬＬ
回路などを用いることで容易に発生させることができ
る。
【００１５】記録・再生制御回路２２は基準クロック発
生回路２１からの基準クロック信号によって、アナログ
−デジタル変換回路２３およびデジタル−アナログ変換
回路２５の動作を制御するデータ変換クロック信号、ラ
インメモリ回路２４にデータ信号を書き込むための書き
込みクロック信号とデータ信号を読み出すための読み出
しクロック信号を発生する。各クロック信号の発生は、
入力された映像信号の種類に応じて記録・再生制御回路
２２に設定されるタイミングデータ（発生回路は図示せ
ず）によって制御される。
生回路２１からの基準クロック信号によって、アナログ
−デジタル変換回路２３およびデジタル−アナログ変換
回路２５の動作を制御するデータ変換クロック信号、ラ
インメモリ回路２４にデータ信号を書き込むための書き
込みクロック信号とデータ信号を読み出すための読み出
しクロック信号を発生する。各クロック信号の発生は、
入力された映像信号の種類に応じて記録・再生制御回路
２２に設定されるタイミングデータ（発生回路は図示せ
ず）によって制御される。
【００１６】図３は画像表示制御回路１１による画像表
示の制御方法をを示した概念図である。
示の制御方法をを示した概念図である。
【００１７】以下図２と図３を用いて本発明の一実施例
における画像表示装置の画像表示制御回路１１の動作に
ついて説明する。
における画像表示装置の画像表示制御回路１１の動作に
ついて説明する。
【００１８】アナログ−デジタル変換回路２３に対する
データ変換クロック信号のクロック周波数は、入力され
た映像信号に応じて設定され一定のタイミングで映像信
号をデジタルデータに変換していく。一般にこのクロッ
ク周波数は、映像信号の全ドット数に対応する周波数が
選ぶ。次に、ラインメモリ回路２４に対する書き込みク
ロック信号は、映像信号のブランキング期間においてア
ナログ−デジタル変換回路２３のデータ変換クロック信
号より高い周波数に設定され、デジタルデータをライン
メモリ回路２４に記録していく。一方映像信号の映像期
間においては書き込みクロック信号はアナログ−デジタ
ル変換回路２３のデータ変換クロック信号と同じ周波数
に設定される。このようにブランキング期間中の書き込
みクロック信号の周波数を高くすることによって、ライ
ンメモリ回路２４にはブランキング期間中のデータ信号
が多く記録される。デジタル−アナログ変換回路２５に
対するデータ変換クロック信号のクロック周波数は、入
力された映像信号の一水平走査期間に液晶パネル１の水
平方向の全表示画素（本実施例では８５２画素）を走査
することができる周波数に設定される。画像制御回路１
１をこのように動作させることによって、アスペクト比
が１６：９であるワイド画面の液晶パネルを用いた画像
表示装置において、アスペクト比が４：３である映像を
液晶パネルの画面中央に表示することができる。
データ変換クロック信号のクロック周波数は、入力され
た映像信号に応じて設定され一定のタイミングで映像信
号をデジタルデータに変換していく。一般にこのクロッ
ク周波数は、映像信号の全ドット数に対応する周波数が
選ぶ。次に、ラインメモリ回路２４に対する書き込みク
ロック信号は、映像信号のブランキング期間においてア
ナログ−デジタル変換回路２３のデータ変換クロック信
号より高い周波数に設定され、デジタルデータをライン
メモリ回路２４に記録していく。一方映像信号の映像期
間においては書き込みクロック信号はアナログ−デジタ
ル変換回路２３のデータ変換クロック信号と同じ周波数
に設定される。このようにブランキング期間中の書き込
みクロック信号の周波数を高くすることによって、ライ
ンメモリ回路２４にはブランキング期間中のデータ信号
が多く記録される。デジタル−アナログ変換回路２５に
対するデータ変換クロック信号のクロック周波数は、入
力された映像信号の一水平走査期間に液晶パネル１の水
平方向の全表示画素（本実施例では８５２画素）を走査
することができる周波数に設定される。画像制御回路１
１をこのように動作させることによって、アスペクト比
が１６：９であるワイド画面の液晶パネルを用いた画像
表示装置において、アスペクト比が４：３である映像を
液晶パネルの画面中央に表示することができる。
【００１９】理解のために具体的数字を交えて再度説明
する。液晶パネル１の表示画素部の横方向の画素数は８
５２画素であり、入力する映像信号が一水平走査期間の
全ドット数が８００ドット、映像期間のドット数が６４
０ドット、アスペクト比が４：３のＶＧＡ規格の映像信
号の場合を考える。この場合ブランキング期間のドット
数は、８００ドット−６４０ドット＝１６０ドットであ
るので、ブランキング期間においてラインメモリ回路２
４への書き込みクロック信号を映像期間のクロック信号
の１．５倍の周波数にすることによってブランキング期
間のデータ数を２４０に拡張することができる。これに
よって、一水平走査期間中のドット数を液晶パネル１の
横方向の表示画素数以上の８８０ドットに拡張すること
ができる。この拡張した画像は、ブランキング期間のデ
ータが十分にあるので、アスペクト比が４：３であるＶ
ＧＡ規格の映像信号をワイド画面の液晶パネル１の中央
部に表示することが可能となる。
する。液晶パネル１の表示画素部の横方向の画素数は８
５２画素であり、入力する映像信号が一水平走査期間の
全ドット数が８００ドット、映像期間のドット数が６４
０ドット、アスペクト比が４：３のＶＧＡ規格の映像信
号の場合を考える。この場合ブランキング期間のドット
数は、８００ドット−６４０ドット＝１６０ドットであ
るので、ブランキング期間においてラインメモリ回路２
４への書き込みクロック信号を映像期間のクロック信号
の１．５倍の周波数にすることによってブランキング期
間のデータ数を２４０に拡張することができる。これに
よって、一水平走査期間中のドット数を液晶パネル１の
横方向の表示画素数以上の８８０ドットに拡張すること
ができる。この拡張した画像は、ブランキング期間のデ
ータが十分にあるので、アスペクト比が４：３であるＶ
ＧＡ規格の映像信号をワイド画面の液晶パネル１の中央
部に表示することが可能となる。
【００２０】このように、ラインメモリ装置を用いて映
像信号のブランキング期間中にラインメモリ装置への書
き込みクロック信号の周波数を高くするように構成する
ことで、簡単な構成の回路で水平方向の画素数を増やす
ことができ、ワイド画面の液晶パネルの中央部にアスペ
クト比が４：３である画像を表示することが可能とな
り、効果的な映像表示を行うことができるという大きな
効果が得られる。
像信号のブランキング期間中にラインメモリ装置への書
き込みクロック信号の周波数を高くするように構成する
ことで、簡単な構成の回路で水平方向の画素数を増やす
ことができ、ワイド画面の液晶パネルの中央部にアスペ
クト比が４：３である画像を表示することが可能とな
り、効果的な映像表示を行うことができるという大きな
効果が得られる。
【００２１】なお、本発明の一実施例の画像表示装置に
おいては、画像表示制御回路１１で一旦デジタルデータ
化した映像信号を再度アナログ信号に変換するように説
明したが、デジタルデータのまま映像信号処理を行い、
液晶パネルに入力するように構成しても良いことは明ら
かである。
おいては、画像表示制御回路１１で一旦デジタルデータ
化した映像信号を再度アナログ信号に変換するように説
明したが、デジタルデータのまま映像信号処理を行い、
液晶パネルに入力するように構成しても良いことは明ら
かである。
【００２２】
【発明の効果】以上のように、本発明の画像表示装置に
よれば、映像信号を表示するための液晶パネルと、入力
された映像信号を記録する記録手段と、前記記録手段に
記録された映像信号を再生する再生手段と、前記記録手
段と再生手段を制御する制御手段を具備し、前記入力さ
れた映像信号のブランキング期間中と映像表示期間中で
前記記録手段にデータを記録する速度を違えてデータを
記録したのち一定速度で再生するように動作させ、前記
液晶パネルに表示する画像を前記液晶パネルと異なった
アスペクト比で表示させるように構成することで、ワイ
ド画面の液晶パネルの中央部分にアスペクト比が４：３
の画像を表示することが可能である画像表示装置を提供
することができ、ワイド画面の画像表示装置において効
果的な映像表示を行うことができるという大きな効果が
ある。
よれば、映像信号を表示するための液晶パネルと、入力
された映像信号を記録する記録手段と、前記記録手段に
記録された映像信号を再生する再生手段と、前記記録手
段と再生手段を制御する制御手段を具備し、前記入力さ
れた映像信号のブランキング期間中と映像表示期間中で
前記記録手段にデータを記録する速度を違えてデータを
記録したのち一定速度で再生するように動作させ、前記
液晶パネルに表示する画像を前記液晶パネルと異なった
アスペクト比で表示させるように構成することで、ワイ
ド画面の液晶パネルの中央部分にアスペクト比が４：３
の画像を表示することが可能である画像表示装置を提供
することができ、ワイド画面の画像表示装置において効
果的な映像表示を行うことができるという大きな効果が
ある。
【図１】本発明の一実施例における画像表示装置の構成
を示す構成図
を示す構成図
【図２】同装置の画像表示制御回路の構成を示すブロッ
ク図
ク図
【図３】同装置の画像表示制御回路の動作を示すタイミ
ング図
ング図
【図４】従来の画像表示装置の一例の構成を示す構成図
１ 液晶パネル ２ 表示画素部 ４ 水平走査ドライバー回路 ５ 垂直走査ドライバー回路 １１ 画像表示制御回路 １２ 映像信号処理回路 １３ 同期分離回路 １４ 液晶パネル駆動制御回路
Claims (2)
- 【請求項１】 液晶パネル上に画像を表示する画像表示
装置であって、映像信号を表示するための液晶パネル
と、入力された映像信号を記録する記録手段と、前記記
録手段に記録された映像信号を再生する再生手段と、前
記記録手段と再生手段を制御する制御手段を具備し、前
記液晶パネルに表示する画像を前記液晶パネルと異なっ
たアスペクト比で表示させることを特徴とする画像表示
装置。 - 【請求項２】 液晶パネル上に画像を表示する画像表示
装置であって、映像信号を表示するための液晶パネル
と、入力されたアナログ映像信号をデジタルデータ化す
るアナログ−デジタル変換手段と、前記デジタルデータ
化した映像信号を記録する記録手段と、前記記録手段に
記録されたデジタル映像信号データを再生して映像信号
に変換する再生手段と、前記アナログ−デジタル変換手
段と記録手段と再生変換手段を制御する制御手段を具備
し、前記入力されたアナログ映像信号のブランキング期
間中と映像表示期間中で前記記録手段にデジタルデータ
を記録する速度を違えてデジタルデータを記録したのち
一定速度で再生することによって、前記液晶パネルに表
示する画像を前記液晶パネルと異なったアスペクト比で
表示させることを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15730198A JPH11352463A (ja) | 1998-06-05 | 1998-06-05 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15730198A JPH11352463A (ja) | 1998-06-05 | 1998-06-05 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11352463A true JPH11352463A (ja) | 1999-12-24 |
Family
ID=15646679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15730198A Pending JPH11352463A (ja) | 1998-06-05 | 1998-06-05 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11352463A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385148B2 (en) | 1999-03-08 | 2002-05-07 | Matsushita Electric Industrial Co., Ltd. | Information recording medium, information recording method, information recording apparatus and information reproducing apparatus |
| KR100464811B1 (ko) * | 2000-10-06 | 2005-01-05 | 샤프 가부시키가이샤 | 액티브매트릭스형 액정표시장치 및 그의 구동 방법 |
-
1998
- 1998-06-05 JP JP15730198A patent/JPH11352463A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385148B2 (en) | 1999-03-08 | 2002-05-07 | Matsushita Electric Industrial Co., Ltd. | Information recording medium, information recording method, information recording apparatus and information reproducing apparatus |
| KR100464811B1 (ko) * | 2000-10-06 | 2005-01-05 | 샤프 가부시키가이샤 | 액티브매트릭스형 액정표시장치 및 그의 구동 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472667B2 (ja) | ビデオデータ処理装置およびビデオデータ表示装置 | |
| JP2005143087A (ja) | 画像制御集積回路におけるピクセルクロック生成回路およびｃｒｔ制御回路のバイパス技術 | |
| JPH10191172A (ja) | 撮像装置及び撮像記録再生装置 | |
| JPH11352463A (ja) | 画像表示装置 | |
| JPS62147881A (ja) | 静止画像記録装置 | |
| JP2000221952A (ja) | 画像表示装置 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP3136634B2 (ja) | ビデオ処理回路 | |
| JPH11194747A (ja) | 画像表示装置 | |
| JP3109874B2 (ja) | スチルビデオ装置 | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JP3341429B2 (ja) | 映像信号処理装置 | |
| JP3218792B2 (ja) | 投写型画像表示装置 | |
| JP3522299B2 (ja) | 画像記憶装置 | |
| JPH11308535A (ja) | 撮像装置 | |
| KR100203584B1 (ko) | 프로젝터의 영상데이터처리장치 | |
| JPH05227479A (ja) | マルチ画面形成装置 | |
| JP2641626B2 (ja) | Ｍｕｓｅ信号記録装置 | |
| JPH0283579A (ja) | 画像データ表示装置と画像データ表示方法 | |
| JP3049666B2 (ja) | 再生装置 | |
| JPH06118899A (ja) | 映像信号処理回路 | |
| JP2587142B2 (ja) | 映像信号記録再生装置 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH03100594A (ja) | 電子カタログ装置 | |
| JPH0595529A (ja) | 画像表示方法 |