JPH113295A - データ送受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 ２つの独立した装置が正常にデータの送受信
を行うことができるかをチェックすることにより，信頼
性の高いデータ送受信を実現すること。 【解決手段】 データ送受信回路１０３が，コマンドレ
ジスタ１１１と，送信制御部１０４と，メモリ１０５
と，セレクタ１０６と，ラインドライバ１１２と，ライ
ンレシーバ１１３と，レジスタ１０９と，受信制御部１
０７と，メモリ１０８と，コンパレータ１１０と，ステ
ータスレジスタ１１５とを備え，コントロール回路１０
２が，データを受信する前にチェック用データの送信コ
マンドをデータ送受信回路１０３に出力し，チェック用
データの送信を指示し，一定時間内にデータ送受信回路
１０３から正常なステータスが通知された場合に通常の
データ転送を実行し，異常なステータスが通知された場
合にインターフェイスエラーであると判断・処理する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は，装置間においてデ
ータの送受信を実行するデータ送受信装置に関し，より
詳細には，装置間における接続状態およびデータの送受
信にかかわる故障を検出するデータ送受信装置に関す
る。

【０００２】

【従来の技術】従来より，装置間でデータの送受信を行
う場合，一般にケーブルなどで装置間を接続し，そのケ
ーブル上を通してデータの送受信が行われている。しか
し，このようなデータ転送にあっては，（１）ケーブル
が正しく接続されていない，（２）ケーブルが断線して
いる，（３）規格外のケーブルを使用している，（４）
外部ノイズの影響，等々の原因によりデータの送受信が
できなくなる可能性があった。

【０００３】このため，たとえば特開平８−３０５２１
号公報では，１つのコントローラで制御されるケーブル
で接続された２つの装置間において，２つの装置にそれ
ぞれチェックのための回路を設け，コントローラから出
力されたチェック信号を検出し，一方の装置からあらか
じめ決めておいたデータを送信し，もう一方の装置が，
受信したデータがあらかじめ決められたデータと同一で
あるか否かを確認してケーブルの異常を検出している。

【０００４】

【発明が解決しようとする課題】しかしながら，上記に
示されるような従来の技術にあっては，ケーブルの異常
をチェックするための回路であるので，ケーブルで接続
される２つの装置が独立している場合において使用する
ことができず，信頼性の向上を阻害するという問題点が
あった。

【０００５】本発明は，上記に鑑みてなされたものであ
って，２つの独立した装置が正常にデータの送受信を行
うことができるかをチェックすることにより，信頼性の
高いデータ送受信を実現することを目的とする。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係るデータ送受信装置にあっては，コ
ントロール回路とデータ送受信回路とを備え，外部装置
に対してデータの送受信を行うデータ送受信装置であっ
て，前記データ送受信回路が，前記コントロール回路に
より出力されるコマンドを保持するコマンドレジスタ
と，前記コマンドレジスタのデータ保持状態に基づいて
データの送信制御を実行する送信制御部と，チェック用
データを蓄え，前記送信制御部により出力される制御信
号に基づいてデータを出力する第１のメモリと，前記コ
ントロール回路により出力される送信データと前記第１
のメモリにより出力されたデータの何れか一方を前記送
信制御部が出力するセレクト信号に基づいて選択・出力
するセレクタと，前記セレクタにより出力されたデータ
を前記外部装置に対して送信するラインドライバと，前
記外部装置からのデータを受信するラインレシーバと，
前記ラインレシーバにより出力されるデータを一時保持
するレジスタと，前記ラインレシーバにより出力される
データに基づいて受信制御を実行する受信制御部と，前
記第１のメモリと同一のデータを蓄え，前記受信制御部
により出力される制御信号に基づいてデータを出力する
第２のメモリと，前記レジスタと前記第２のメモリとが
出力するデータを比較・出力するコンパレータと，前記
コンパレータの出力と前記ラインレシーバの出力データ
とから前記受信制御部が作成したステータスが書き込ま
れるステータスレジスタと，を備え，前記コントロール
回路が，データを受信する前に前記チェック用データの
送信コマンドを前記データ送受信回路に出力し，前記チ
ェック用データの送信を指示し，一定時間内に前記デー
タ送受信回路から正常なステータスが通知された場合に
通常のデータ転送を実行し，異常なステータスが通知さ
れた場合にインターフェイスエラーであると判断・処理
するものである。

【０００７】すなわち，コントロール回路とデータ送受
信回路との間で２つのメモリを用いてチェック用データ
を用い，一定時間内にデータ送受信回路から正常なステ
ータスが通知された場合に通常のデータ転送を実行し，
異常なステータスが通知された場合にインターフェイス
エラーであると判断・処理することにより，正常にデー
タの送受信ができるかのチェック機能が実現し，信頼性
の高いデータ送受信を行うことができる。

【０００８】また，請求項２に係るデータ送受信装置に
あっては，コントロール回路とデータ送受信回路とを備
え，外部装置に対してデータの送受信を行うデータ送受
信装置であって，前記データ送受信回路が，前記コント
ロール回路により出力されるコマンドを保持するコマン
ドレジスタと，前記コマンドレジスタのデータ保持状態
に基づいてデータの送信制御を実行する送信制御部と，
前記外部装置からのデータを受信するラインレシーバ
と，前記ラインレシーバにより出力されるデータに基づ
いて受信制御を実行する受信制御部と，前記送信制御部
により出力される制御信号と前記受信制御部により出力
される制御信号とからメモリ制御信号を生成するメモリ
制御信号生成手段と，チェック用データを蓄え，前記メ
モリ制御信号生成手段により出力される制御信号に基づ
いてデータを出力するメモリと，前記コントロール部に
より出力される送信データと前記メモリが出力するデー
タとの何れか一方を前記送信制御部が出力するセレクト
信号に基づいて選択・出力するセレクタと，前記セレク
タにより出力されるデータを前記外部装置に送信するラ
インドライバと，前記ラインドライバにより出力される
データを一時保持するレジスタと，前記レジスタと前記
メモリとが出力するデータを比較・出力するコンパレー
タと，前記コンパレータの出力と前記ラインレシーバの
出力データとから前記受信制御部が作成したステータス
が書き込まれるステータスレジスタと，を備え，前記コ
ントロール回路が，データを受信する前に前記チェック
用データの送信コマンドを前記データ送受信回路に出力
し，前記チェック用データの送信を指示し，一定時間内
に前記データ送受信回路から正常なステータスが通知さ
れた場合に通常のデータ転送を実行し，異常なステータ
スが通知された場合にインターフェイスエラーであると
判断・処理するものである。

【０００９】すなわち，コントロール回路とデータ送受
信回路との間で１つのメモリを用いてチェック用データ
を用い，一定時間内にデータ送受信回路から正常なステ
ータスが通知された場合に通常のデータ転送を実行し，
異常なステータスが通知された場合にインターフェイス
エラーであると判断・処理することにより，正常にデー
タの送受信ができるかのチェック機能が実現し，信頼性
の高いデータ送受信を行うことができる。

【００１０】また，請求項３に係るデータ送受信装置に
あっては，前記コントロール回路は，インターフェイス
のチェックをデータ送信を行う直前に毎回実行するもの
である。

【００１１】すなわち，データの送受信を行う直前に毎
回，正常にデータの送受信を行うことができるかを確認
することにより，確実なデータ転送が実現し，信頼性の
高いデータ送受信を行うことができる。

【００１２】また，請求項４に係るデータ送受信装置に
あっては，前記コントロール回路は，インターフェイス
のチェックを装置の初期化時に実行するものである。

【００１３】すなわち，装置の初期化時にデータの送受
信を行うことができるかを確認することにより，信頼性
が高く，かつ高速なデータ送受信が可能となる。

【００１４】また，請求項５に係るデータ送受信装置に
あっては，前記第１および第２のメモリ，あるいは前記
メモリに蓄えるチェック用データは，送受信に使用され
る全てのテストパターンとするものである。

【００１５】すなわち，正常にデータの送受信を行うこ
とができるかの確認を，データ送受信に使用する全ての
データパターンについてチェックすることにより，信頼
性の高いデータ送受信を行うことができる。

【００１６】また，請求項６に係るデータ送受信装置に
あっては，前記第１および第２のメモリ，あるいは前記
メモリに蓄えるチェック用データは，データの送受信で
問題発生の可能性が高いテストパターンとするものであ
る。

【００１７】すなわち，正常にデータの送受信を行うこ
とができるかの確認を，問題が発生しそうな，つまりチ
ェックすべきデータパターンのみをメモリに蓄えてチェ
ックすることにより，信頼性が高く，かつ高速なデータ
送受信が可能となる。

【００１８】

【発明の実施の形態】以下，本発明のデータ送受信装置
を添付図面を参照し，詳細に説明する。

【００１９】〔実施の形態１〕 （実施の形態１の構成）図１は，実施の形態１に係るデ
ータ送受信装置の構成を示すブロック図である。図にお
いて，１０１はデータ送受信装置，１０２はコントロー
ル回路，１０３はデータ送受信回路，１０４は送信制御
部，１０５はあらかじめ決められたデータを蓄え，送信
制御部１０４からの制御信号に基づいてデータを出力す
るメモリ，１０６は送信制御部１０４からのセレクト
（ｓｅｌｅｃｔ）信号に基づいてメモリ１０５からのデ
ータとコントロール回路１０２からのデータのうち一方
を選択して出力するセレクタである。

【００２０】また，１０７は受信制御部，１０８はあら
かじめ決められたメモリ１０５と同じデータを蓄え，受
信制御部１０７からの制御信号に基づいてデータを出力
するメモリ，１０９は外部からのデータをタイミング調
整するために保持するレジスタ，１１０はメモリ１０８
からのデータとレジスタ１０９からのデータとを比較
し，その結果を出力するコンパレータ，１１１はコント
ロール回路１０２からのコマンドを蓄えるコマンドレジ
スタ，１１２はセレクタ１０６により出力されたデータ
を外部に送信するラインドライバ，１１３は外部からの
データを受信するラインレシーバ，１１４はコネクタ，
１１５は受信データ状態のステータスを蓄えるステータ
スレジスタである。

【００２１】（実施の形態１の動作）次に，以上のよう
に構成されたデータ送受信装置の動作について説明す
る。この図１に示すデータ送受信装置１０１は，ケーブ
ルで接続される２つの独立した装置（装置Ａ，装置Ｂと
する）上に配置され，それぞれのデータ受信回路は各々
の上位回路から入力されるコマンドに基づいてデータの
送受信を実行する。以下，詳細に説明する。

【００２２】データの形態 このデータ送受信装置１０１は通常のデータの送受信動
作の他に，チェック用のデータの送受信動作を実行す
る。このため，外部装置と送受信するデータはチェック
用データか否かを区別できるようにしておく。たとえ
ば，ここでは８ビットのデータの送受信を行うものと
し，２つの装置間で送受信を行うデータ幅を９ビットと
し，最下位のビットをチェック用データか否かを示すフ
ラグとして使用する。

【００２３】コマンドレジスタ１１１の動作 コマンドレジスタ１１１は，コントロール回路１０２か
らのコマンドを保持する。送信制御部１０４はこのコマ
ンドレジスタ１１１の状態に基づいてデータの送受信を
実行する。ここでは，コマンドレジスタ１１１は１ビッ
ト構成で，このビットが“０”のときには通常データの
送信を，“１”のときにはチェック用データの送信を行
うものとする。

【００２４】ステータスレジスタ１１５の動作 ステータスレジスタ１１５は，受信制御部１０７により
セットされ，受信データの状態をコントロール回路１０
２に通知する。ここでは，ステータスレジスタ１１５は
ビット０とビット１の２ビット構成とし，ビット０が
“１”のときにはチェック用データの受信中であり，
“０”のときにはそれ以外であることを示す。また，ビ
ット１が“１”のときにはチェック用データの受信にイ
ンターフェイスエラーが発生したことを示し，“０”の
ときにはインターフェイスエラーが発生しなかったこと
を示す。

【００２５】送信制御部１０４の動作 送信制御部１０４は，コマンドレジスタ１１１に“１”
（チェック用データ送信の指示）がセットされた場合，
セレクタ１０６にメモリからのデータを出力するように
ｓｅｌｅｃｔ信号を出力し，メモリ１０５には蓄えてあ
るデータを順に出力するように制御する。これにより，
外部に対してチェック用データが送信される。

【００２６】一方，コマンドレジスタ１１１が“０”
（チェック用データ送信の指示がない）場合，送信制御
部１０４はセレクタ１０６に対してコントロール回路１
０２からのデータを出力するようにｓｅｌｅｃｔ信号を
出力する。これにより，外部に対して通常のデータが送
信される。

【００２７】受信制御部１０７の動作 受信制御部１０７はチェック用データを受信すると，ス
テータスレジスタ１１５のビット０に“１”をたてて，
チェック用データを受信中であることを示し，メモリ１
０８には蓄えたデータを順に出力するように制御を実行
する。このようにすることにより外部からのチェック用
データがメモリ１０８に蓄えられたデータと異なった場
合は，コンパレータ１１０がデータが異なっていること
を検出し，受信制御部１０７にインターフェイスエラー
であることを通知する。

【００２８】また，受信制御部１０７は，チェック用デ
ータの受信中にコンパレータ１１０からインターフェイ
スエラーの通知があった場合，ステータスレジスタ１１
５のビット１に“１”をたてる。一方，インターフェイ
スエラーの通知がない場合は“０”のままの状態とす
る。また，受信制御部１０７は，チェック用データの受
信が終了した場合には，チェック用データの受信中であ
ることを示すビット０を“０”に戻す。

【００２９】コントロール回路１０２の動作 ここで，装置Ａから装置Ｂにデータを転送する場合を例
にとって説明する。

【００３０】（１）装置Ａの上位回路は，データ転送を
行う前にデータ送受信回路１０３のコマンドレジスタ１
１１に“１”を書き込み，チェック用データの送信を指
示する。データ送受信回路１０３はテスト用データの送
信を開始する。

【００３１】（２）装置Ｂでチェック用データが受信さ
れると，つまり受信データの最上位が“１”であるデー
タを受信すると，装置Ｂのデータ送受信回路１０３中の
ステータスレジスタ１１５がチェック用データを受信中
（ビット０が“１”）となる。

【００３２】（３）装置Ｂでデータ送受信回路１０３の
ステータスレジスタ１１５のビット０が“１”になって
から“０”に変わったときにステータスレジスタ１１５
のビット１が“０”（インターフェイスエラーがない）
の場合，チェック用データの送受信が正常に行われたこ
とになるので，装置Ｂの上位回路はデータ送受信回路１
０３のコマンドレジスタ１１１に“１”を書き込み，チ
ェック用データの送信を指示する。

【００３３】（４）装置Ａでチェック用データが受信さ
れると，つまり受信データの最上位が“１”であるデー
タを受信したとき，装置Ａのデータ送受信回路１０３の
ステータスレジスタ１１５がチェック用データを受信中
（ビットが“１”）となる。

【００３４】（５）装置Ａでデータ送受信回路１０３の
ステータスレジスタ１１５のビット０が“１”になって
から“０”に変わったときにステータスレジスタ１１５
のビット１が“０”（インターフェイスエラーがない）
の場合，チェック用データの送受信が正常に行われたこ
とになる。

【００３５】上記の状態でデータの送受信には問題がな
いことが確認されると，装置Ａの上位回路は通常のデー
タ転送を実行する。一方，以下に示すようなケースには
データ受信インターフェイスエラーとして検出する。

【００３６】（ケース１）装置Ｂにおいて，装置Ａから
送信したチェック用データが受信できない場合，すなわ
ちデータの最上位ビットが“１”であることを検出する
ことができない場合は，装置Ｂのステータスレジスタ１
１５のビット０が“１”にならないので，装置Ｂはチェ
ック用データを装置Ａに送信しない（できない）。この
ため装置Ａからチェック用データの送信してある一定の
時間が経過しても装置Ｂからチェック用データが送信さ
れないときにはインターフェイスエラーとすることによ
り，データ送受信におけるインターフェイスエラーが検
出できる。

【００３７】（ケース２）装置Ｂにおいて，装置Ａから
チェック用データが送信されていることは認識できるが
（データの最上位ビットが“１”であることは検出する
ことができるが），送信されたチェックデータパターン
があらかじめ決められたものではない場合は，装置Ｂの
データ送受信回路１０３のステータスレジスタ１１５の
ビット１が“１”になる。このとき，装置Ｂの上位回路
はチェック用データ送信の指示を出さないようにする。
このため，装置Ａからチェック用データの送信してある
一定の時間が経過しても装置Ｂからチェック用データが
送信されないときにはインターフェイスエラーとするこ
とにより，データ送受信のインターフェイスエラーを検
出することができる。

【００３８】（ケース３）装置Ｂからチェック用データ
が送信されている状態で装置Ａにおいて，装置Ｂから送
信したチェック用データが受信できない場合（データの
最上位ビットが“１”であることを検出することができ
ない場合）は，装置Ａのステータスレジスタ１１５のビ
ット０が“１”にならない。すなわち，装置Ａでは装置
Ｂからチェック用データの送信が行われていることが検
出できない。このため，装置Ａからチェック用データの
送信してある一定の時間が経過しても装置Ｂからチェッ
ク用データが送信されないときにはインターフェイスエ
ラーとすることにより，データ送受信のインターフェイ
スエラーを検出することができる。

【００３９】（ケース４）装置Ｂからチェック用データ
が送信されている状態で装置Ａにおいて，装置Ｂから送
信したチェック用データが送信されていることは認識で
きるが（データの最上位ビットが“１”であることは検
出することができるが），送信されたチェックデータパ
ターンがあらかじめ決められたものでない場合は，装置
Ａのデータ送受信回路１０３のステータスレジスタ１１
５のビット１が“１”になる。このため，データ送受信
のインターフェイスエラーを検出することができる。

【００４０】なお，装置Ａから装置Ｂでデータを送信す
る場合についても，上記と同様に行えばよい。

【００４１】（実施の形態１の効果）次に，以上説明し
た実施の形態１が奏する効果について列記する。

【００４２】第１に，上記例ではデータ転送を正しく行
うことができるかどうかのチェックをデータ転送毎に行
うようにしているので，各データ転送の信頼性が高くな
る。

【００４３】第２に，データ転送を正しく行うことがで
きるかどうかのチェックを，装置の初期化のときにのみ
行うようにし，各データ転送の直前のチェックを省略す
ることにより，データ送受信の高速化を図ることができ
る。

【００４４】第３に，メモリ１０５およびメモリ１０８
に蓄えておくデータは，送受信で使用する全てのパター
ンのデータとし，データの送受信のチェックを行うこと
により，全てのパターンのデータの送受信のチェックを
行うことができ，信頼性の高いデータの送受信を行うこ
とが可能になる。

【００４５】第４に，メモリ１０５およびメモリ１０８
に蓄えておくデータは，データの送受信で問題になりそ
うな少数のデータパターンとし，データの送受信のチェ
ックを行うことにより，送受信のチェックのための時間
を減らすことができ，その結果，データ転送を高速に行
うことができる。また，メモリの容量も減らすことがで
き，コストダウンを図ることが可能となる。

【００４６】たとえば，９ビットのパラレルのデータ転
送の場合は，（１００００００１），（１００００００
１０），（１０００００１００），（１００００１００
０），（１０００１００００），（１００１００００
０），（１０１００００００），（１１００００００
０）のデータパターンをメモリに蓄えることにより，ケ
ーブルのデータ線の各ビットに相当する線が断線してい
るかどうかを検出することができる。

【００４７】〔実施の形態２〕 （実施の形態２の構成）図２は，実施の形態２に係るデ
ータ送受信装置の構成を示すブロック図である。このデ
ータ送受信装置は，前述の図１の構成に対し，データ送
受信回路１０３の送信制御部１０４，受信制御部１０７
の代わりにデータ送受信回路２０１に送信制御部２０
２，受信制御部２０３を配置する。また，図１のデータ
送受信回路１０３で使用している同じデータを蓄えた同
じ構成のメモリ１０５，メモリ１０８をメモリ２０４の
１つにし，送信制御部１０４，受信制御部１０７が出力
する２系統のメモリ制御信号から１つのメモリ制御信号
を生成するメモリ制御信号生成部２０５を配置した。し
たがって，他の構成要素およびその機能は実施の形態１
と同様であるので，図１と同一符号を付し，その説明は
省略する。

【００４８】（実施の形態２の動作）次に，以上のよう
に構成されたデータ送受信装置の動作について説明す
る。送信制御部２０２は，チェック用データを送信期間
中は受信制御部２０３に対してゲート信号を出力する。
同様に受信制御部２０３は，チェック用データの受信期
間中は，送信制御部２０２に対してゲート信号を出力す
る。

【００４９】また，送信制御部２０２は，受信制御部２
０３からゲート信号が出力されている間はメモリ制御信
号を出力しない。同様に受信制御部２０３は，送信制御
部２０２からゲート信号が出力されている間にチェック
用データを受信した場合，ステータスレジスタ１１５に
対してインターフェイスエラーを書き込み，メモリ制御
信号を出力しない。このため，送信制御部２０２と受信
制御部２０３とから同時にメモリ制御信号が出力されな
くなる。

【００５０】また，メモリ制御信号生成部２０５は，送
信制御部２０２と受信制御部２０３とからのメモリ制御
信号のうち，どちらか一方が有効になったときに出力信
号を有効とする。

【００５１】（実施の形態２の効果）したがって，この
ような構成・動作により，１つのメモリ２０４でチェッ
ク用データの送信とチェック用データの受信の２動作を
実行することできる。また，このため，さらにコストダ
ウンおよび小型化を図ることができる。

【００５２】

【発明の効果】以上説明したように，本発明に係るデー
タ送受信装置（請求項１）によれば，コントロール回路
とデータ送受信回路との間で２つのメモリを用いてチェ
ック用データを用い，一定時間内にデータ送受信回路か
ら正常なステータスが通知された場合に通常のデータ転
送を実行し，異常なステータスが通知された場合にイン
ターフェイスエラーであると判断・処理するので，正常
にデータの送受信ができるかのチェック機能が実現し，
信頼性の高いデータ送受信を行うことができる。

【００５３】また，本発明に係るデータ送受信装置（請
求項２）によれば，コントロール回路とデータ送受信回
路との間で１つのメモリを用いてチェック用データを用
い，一定時間内にデータ送受信回路から正常なステータ
スが通知された場合に通常のデータ転送を実行し，異常
なステータスが通知された場合にインターフェイスエラ
ーであると判断・処理するため，正常にデータの送受信
ができるかのチェック機能が実現し，信頼性の高いデー
タ送受信を行うことができ，しかも経済性の向上と小型
化を図ることができる。

【００５４】また，本発明に係るデータ送受信装置（請
求項３）によれば，データの送受信を行う直前に毎回，
正常にデータの送受信を行うことができるかを確認する
ため，確実なデータ転送が実現し，信頼性の高いデータ
送受信を行うことができる。

【００５５】また，本発明に係るデータ送受信装置（請
求項４）によれば，装置の初期化時にデータの送受信を
行うことができるかを確認するため，信頼性が高く，か
つ高速なデータ送受信が可能となる。

【００５６】また，本発明に係るデータ送受信装置（請
求項５）によれば，正常にデータの送受信を行うことが
できるかの確認を，データ送受信に使用する全てのデー
タパターンについてチェックするため，信頼性の高いデ
ータ送受信を行うことができる。

【００５７】また，本発明に係るデータ送受信装置（請
求項６）によれば，正常にデータの送受信を行うことが
できるかの確認を，問題が発生しそうな，つまりチェッ
クすべきデータパターンのみをメモリに蓄えてチェック
するため，信頼性が高く，かつ高速なデータ送受信がで
き，かつメモリの容量を減らすことによる経済性が向上
する。

【図面の簡単な説明】

【図１】実施の形態１に係るデータ送受信装置の構成を
示すブロック図である。

【図２】実施の形態２に係るデータ送受信装置の構成を
示すブロック図である。

【符号の説明】

１０１，２０１ データ送受信装置 １０２ コントロール回路 １０３ データ送受信回路 １０４，２０２ 送信制御部 １０５，１０８，２０４ メモリ １０７，２０３ 受信制御部 １０６ セレクタ １０９ レジスタ １１０ コンパレータ １１１ コマンドレジスタ １１２ ラインドライバ １１３ ラインレシーバ １１５ ステータスレジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 コントロール回路とデータ送受信回路と
   を備え，外部装置に対してデータの送受信を行うデータ
   送受信装置であって，前記データ送受信回路が，前記コ
   ントロール回路により出力されるコマンドを保持するコ
   マンドレジスタと，前記コマンドレジスタのデータ保持
   状態に基づいてデータの送信制御を実行する送信制御部
   と，チェック用データを蓄え，前記送信制御部により出
   力される制御信号に基づいてデータを出力する第１のメ
   モリと，前記コントロール回路により出力される送信デ
   ータと前記第１のメモリにより出力されたデータの何れ
   か一方を前記送信制御部が出力するセレクト信号に基づ
   いて選択・出力するセレクタと，前記セレクタにより出
   力されたデータを前記外部装置に対して送信するライン
   ドライバと，前記外部装置からのデータを受信するライ
   ンレシーバと，前記ラインレシーバにより出力されるデ
   ータを一時保持するレジスタと，前記ラインレシーバに
   より出力されるデータに基づいて受信制御を実行する受
   信制御部と，前記第１のメモリと同一のデータを蓄え，
   前記受信制御部により出力される制御信号に基づいてデ
   ータを出力する第２のメモリと，前記レジスタと前記第
   ２のメモリとが出力するデータを比較・出力するコンパ
   レータと，前記コンパレータの出力と前記ラインレシー
   バの出力データとから前記受信制御部が作成したステー
   タスが書き込まれるステータスレジスタと，を備え，前
   記コントロール回路が，データを受信する前に前記チェ
   ック用データの送信コマンドを前記データ送受信回路に
   出力し，前記チェック用データの送信を指示し，一定時
   間内に前記データ送受信回路から正常なステータスが通
   知された場合に通常のデータ転送を実行し，異常なステ
   ータスが通知された場合にインターフェイスエラーであ
   ると判断・処理することを特徴とするデータ送受信装
   置。
2. 【請求項２】 コントロール回路とデータ送受信回路と
   を備え，外部装置に対してデータの送受信を行うデータ
   送受信装置であって，前記データ送受信回路が，前記コ
   ントロール回路により出力されるコマンドを保持するコ
   マンドレジスタと，前記コマンドレジスタのデータ保持
   状態に基づいてデータの送信制御を実行する送信制御部
   と，前記外部装置からのデータを受信するラインレシー
   バと，前記ラインレシーバにより出力されるデータに基
   づいて受信制御を実行する受信制御部と，前記送信制御
   部により出力される制御信号と前記受信制御部により出
   力される制御信号とからメモリ制御信号を生成するメモ
   リ制御信号生成手段と，チェック用データを蓄え，前記
   メモリ制御信号生成手段により出力される制御信号に基
   づいてデータを出力するメモリと，前記コントロール部
   により出力される送信データと前記メモリが出力するデ
   ータとの何れか一方を前記送信制御部が出力するセレク
   ト信号に基づいて選択・出力するセレクタと，前記セレ
   クタにより出力されるデータを前記外部装置に送信する
   ラインドライバと，前記ラインドライバにより出力され
   るデータを一時保持するレジスタと，前記レジスタと前
   記メモリとが出力するデータを比較・出力するコンパレ
   ータと，前記コンパレータの出力と前記ラインレシーバ
   の出力データとから前記受信制御部が作成したステータ
   スが書き込まれるステータスレジスタと，を備え，前記
   コントロール回路が，データを受信する前に前記チェッ
   ク用データの送信コマンドを前記データ送受信回路に出
   力し，前記チェック用データの送信を指示し，一定時間
   内に前記データ送受信回路から正常なステータスが通知
   された場合に通常のデータ転送を実行し，異常なステー
   タスが通知された場合にインターフェイスエラーである
   と判断・処理することを特徴とするデータ送受信装置。
3. 【請求項３】 前記コントロール回路は，インターフェ
   イスのチェックをデータ送信を行う直前に毎回実行する
   ことを特徴とする請求項１または２に記載のデータ送受
   信装置。
4. 【請求項４】 前記コントロール回路は，インターフェ
   イスのチェックを装置の初期化時に実行することを特徴
   とする請求項１または２に記載のデータ送受信装置。
5. 【請求項５】 前記第１および第２のメモリ，あるいは
   前記メモリに蓄えるチェック用データは，送受信に使用
   される全てのテストパターンとすることを特徴とする請
   求項１または２に記載のデータ送受信装置。
6. 【請求項６】 前記第１および第２のメモリ，あるいは
   前記メモリに蓄えるチェック用データは，データの送受
   信で問題発生の可能性が高いテストパターンとすること
   を特徴とする請求項１または２に記載のデータ送受信装
   置。