JPH11313226A - フリッカ補正装置及び補正方法 - Google Patents

Abstract

(57)【要約】 【課題】フリッカ補正の性能低下を最小限に押さえなが
ら、フリッカゲインの演算量及び記憶手段を削減して小
型化することにより、フリッカ補正装置を小型化し低コ
スト化すること。 【解決手段】フリッカのフレームの周期性に着目し、従
来毎フレーム処理を行っていた平滑化手段５を３フレー
ムに１度だけ処理を行うようにして過去のフリッカゲイ
ンを記憶するフリッカゲイン記憶手段４の削減を行い、
処理を行わなかったフレームに対しては、直前に処理し
たフレームの制御ゲインを用いて、直前に処理したフレ
ームと現フレームとのフリッカの位相差だけずらすよう
な位相調整を行うことにより制御ゲインを算出するよう
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電源による照
明等に起因するビデオカメラの撮像素子から出力した信
号の周期的変化を補正するフリッカ補正装置及び補正方
法に関する。

【０００２】

【従来の技術】従来、この種のフリッカ補正装置として
は特開平１−２５３３６９に記載されたものが知られて
いる。図５はこのような従来の一般的なフリッカ補正装
置の構成を示すブロック図である。図５において、５０
１は映像入力端子、５０２は平均回路、５０３は低周波
通過フィルタ（ＬＰＦ）、５０４は遅延回路、５０５は
除算回路、５０６は利得制御回路、５０７は出力端子、
５１０は入力信号、５１１、５１２、５１３は信号、５
１４は出力信号である。

【０００３】次に、図５を参照して、従来のフリッカ補
正装置の動作を詳細に説明する。まず、入力信号５１０
はフリッカのある信号であり、映像入力端子５０１から
入力される。平均回路５０２は入力信号５１０を１フィ
ールド期間平均し、垂直帰線に同期して出力する。ＬＰ
Ｆ５０３は平均回路５０２の出力信号からフリッカ成分
を除去する特性をもつフィルタであり、信号５１１から
フリッカ成分を除去した信号５１２を得る。遅延回路５
０４は信号５１２と信号５１３の位相を合わせるための
遅延回路であり、信号５１１を３フィールド遅らせる。
除算回路５０５は信号５１２と信号５１３とを除算して
出力信号５１４を出力し、算利得制御回路５０６は入力
信号５１０と除算回路５０５の出力信号５１４とを乗算
することにより、出力端子５０７からフリッカ成分を除
去した信号を取り出すことができる。

【０００４】しかしながら、撮像管やＸＹアドレスを指
定して画素から電荷を読み出すＭＯＳ型撮像素子では、
フリッカ成分が１フィールドまたは１フレーム内におい
ても垂直方向に正弦波状に変化するため１フィールドま
たは１フレーム全体を一様に補正することができない。
そこで、１フィールドまたは１フレームをフリッカ成分
がほぼ同一と見なせる領域ごとに分割し、各領域毎にフ
リッカのゲインを算出し、更に、被写体の動きがある場
合のフリッカのゲイン誤差を軽減するために平滑化を行
い、その結果のフリッカゲインによりフリッカの補正を
行うようにしていた。

【０００５】次に、図４を参照して、上記のような従来
のフレームをｍ個に分割し、毎フレーム平滑化してフリ
ッカ補正を行うフリッカ補正装置について説明する。図
４は従来のフレームを分割して毎フレーム平滑化するこ
とによりフリッカ補正を行うフリッカ補正装置（回路）
の構成を示すブロック図である。図４において、１０は
入力端子、１２は入力信号、１は総和レベル計算手段、
２は総和レベル記憶手段、３はフリッカゲイン計算手
段、４はフリッカゲイン記憶手段、５は平滑化手段、７
は乗算手段、８は領域制御手段、１１は出力端子、２５
は総和レベル記憶部、２６はフリッカゲイン記憶部、２
７は平滑化後フリッカゲイン記憶部である。

【０００６】次に、図４を参照して、従来の１フレーム
をｍ個に分割し、毎フレーム平滑化してフリッカ補正を
行うフリッカ補正装置の動作を説明する。入力信号１２
はフリッカを含むフレーム単位の映像信号であり、入力
端子１０から入力される。総和レベル計算手段１は、ｍ
個に分割した各領域毎に入力信号１２を積分した総和レ
ベル信号１３を出力する。領域制御手段８は、入力信号
１２が領域１〜領域ｍのどの領域に属するかを示す領域
制御信号２３を生成し、総和レベル記憶手段２とフリッ
カゲイン記憶手段４に出力する。総和レベル記憶手段２
は、シフトレジスタ等で１フレーム前と２フレーム前の
領域１〜領域ｍの総和レベルを記憶する構成になってお
り、領域制御信号２３により領域１〜領域ｍに対応した
記憶領域に記憶し、同時に現フレームの総和レベル１
４、１フレーム前の総和レベル１５、２フレーム前の総
和レベル１６を出力する。

【０００７】フリッカゲイン計算手段３は平均加算回路
と除算回路で構成され、入力した上記３つの総和レベル
１４、１５、１６からフリッカゲイン１７を計算して出
力する。フリッカゲイン記憶手段４はシフトレジスタ等
で構成され、領域制御信号２３に従い、領域１〜領域ｍ
のフリッカゲインを記憶して、６フレーム分のデータを
保持する構成になっており、２フレーム前のフリッカゲ
イン１８、５フレーム前のフリッカゲイン１９、８フレ
ーム前のフリッカゲイン２０を平滑化手段５に出力す
る。平滑化手段５は、メディアンフィルタ等から構成さ
れ、過去の複数のフレームの同一領域におけるフリッカ
ゲインに含まれている誤差成分を除去するよう作用する
もので、平滑化されたフリッカゲイン２１を出力する。

【０００８】フリッカゲイン記憶部２６において、領域
制御信号２３により各領域１〜領域ｍに割り当てられ、
平滑化手段５で平滑化されたフリッカゲイン２１を平滑
化後フリッカゲイン記憶部２７に記憶し、次のフレーム
で領域制御信号２３により制御ゲイン２２をゲイン位相
調整手段６で位相調整して乗算手段７に出力される。乗
算手段７は、入力信号１２と制御ゲイン２２とを乗じ補
正を行った信号を出力端子１１に出力する。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のフリッカ補正装置においては、被写体に動きがある
場合のゲインの誤差を軽減するための平滑化手段におい
て、過去の複数フレームにおけるフリッカゲインを毎フ
レーム（この従来例では、３フレーム前〜８フレーム
前）保持する方法では記憶手段が大量に必要となり、小
型化、低コスト化の妨げになるという問題があった。

【００１０】本発明は、上記従来の問題を解決するため
になされたもので、フリッカ補正の性能の低下を最小限
に押さえながら、フリッカゲインの演算量を削減し記憶
手段を小型化することにより、小型化し低コスト化した
フリッカ補正装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明におけるフリッカ
補正装置は、フリッカのフレームの周期性に着目し、従
来毎フレーム処理を行っていた平滑化手段を３フレーム
に１度だけ処理を行うようにして過去のフリッカゲイン
を記憶するフリッカゲイン記憶手段を削減し、処理を行
わなかったフレームに対しては、直前に処理したフレー
ムの制御ゲインを用いて、直前に処理したフレームと現
フレームとのフリッカの位相差だけずらすような位相調
整を行うことにより制御ゲインを算出するようにしたも
のである。

【００１２】本発明は、従来のフリッカ補正の性能の低
下を最小限に押さえながら、フリッカゲインの演算量を
削減し記憶手段を小型化することにより、小型化され低
コスト化されたフリッカ補正装置が得られ、更にそれを
搭載して小型化され低コスト化されたＬＳＩ等の信号処
理装置、イメージセンサ、カメラ部品及びカメラ機器等
が得られる。

【００１３】

【発明の実施の形態】本発明の請求項１に記載の発明に
おけるフリッカ補正装置は、フレーム単位の入力映像信
号を複数の領域に分割し各領域毎に積分して各領域内の
総和レベルを計算する総和レベル計算手段と、過去の総
和レベルを記憶する総和レベル記憶手段と、同一領域に
おける過去の複数の総和レベルから当該領域におけるフ
リッカゲインを計算するフリッカゲイン計算手段と、３
フレームに１フレームだけ過去のフリッカゲインを記憶
するフリッカゲイン記憶手段と、過去の複数のフリッカ
ゲインを用いてノイズ成分を除去しフリッカゲインを生
成する平滑化手段と、平滑化されたフリッカゲインを保
持する記憶手段と、フリッカの周期性に基づきフリッカ
ゲインを位相調整して制御ゲインを出力するゲイン位相
調整手段と、位相調整された制御ゲインを入力信号に乗
じる乗算手段とからなり、フリッカゲインを３フレーム
に１度だけ処理し他のフレームについては位相調整して
制御ゲインを出力するようにしたものであり、フリッカ
補正の性能の低下を最小限に押さえながら、フリッカゲ
インの演算量を削減し記憶手段を小型化することによ
り、フリッカ補正装置を小型化し低コスト化することが
できるという作用を有する。

【００１４】本発明の請求項２に記載の発明におけるフ
リッカ補正方法は、フレーム単位の入力映像信号を複数
の領域に分割し、各領域毎に積分して各領域内の総和レ
ベルを計算し、過去の総和レベルを記憶し、同一領域に
おける過去の複数の総和レベルから当該領域におけるフ
リッカゲインを計算し、３フレームに１フレームだけ過
去のフリッカゲインを記憶し、過去の複数のフリッカゲ
インを用いて平滑化することによりノイズ成分を除去し
たフリッカゲインを生成し、平滑化されたフリッカゲイ
ンを保持し、フリッカの周期性に基づきフリッカゲイン
を位相調整して制御ゲインを出力し、位相調整された制
御ゲインを入力信号に乗じる各工程からなり、フリッカ
ゲインを３フレームに１度だけ処理し他のフレームにつ
いては位相調整して制御ゲインを出力するようにしたも
のであり、フリッカ補正の性能の低下を最小限に押さえ
ながら、フリッカゲインの演算量を削減し記憶手段を小
型化することにより、フリッカ補正装置を小型化し低コ
スト化することができるという作用を有する。

【００１５】本発明の請求項３に記載の発明における信
号処理装置は、請求項１に記載のフリッカ補正装置を装
備するようにしたものであり、フリッカ補正の性能の低
下を最小限に押さえながら、フリッカゲインの演算量を
削減し記憶手段を小型化することにより、フリッカ補正
装置を含む信号処理装置（ＬＳＩ）を小型化し低コスト
化するという作用を有する。

【００１６】本発明の請求項４に記載の発明におけるイ
メージセンサは、請求項１に記載のフリッカ補正装置と
ともに構成するようにしたものであり、フリッカ補正の
性能の低下を最小限に押さえながら、フリッカゲインの
演算量を削減し記憶手段を小型化することにより、フリ
ッカ補正装置を含むイメージセンサを小型化し低コスト
化するという作用を有する。

【００１７】本発明の請求項５に記載の発明におけるカ
メラ部品は、請求項１に記載のフリッカ補正装置と、請
求項３に記載の信号処理装置と、請求項４に記載のイメ
ージセンサとを構成するようにしたものであり、フリッ
カ補正の性能の低下を最小限に押さえながら、フリッカ
ゲインの演算量を削減し記憶手段を小型化することによ
り、フリッカ補正装置を含むカメラ部品を小型化し低コ
スト化するという作用を有する。

【００１８】本発明の請求項６に記載の発明におけるカ
メラ機器は、請求項５に記載のカメラ部品を搭載するよ
うにしたものであり、フリッカ補正の性能の低下を最小
限に押さえながら、フリッカゲインの演算量を削減し記
憶手段を小型化することにより、フリッカ補正装置を含
むカメラ機器を小型化し低コスト化するという作用を有
する。

【００１９】以下、添付図面、図１乃至図３に基づき、
本発明の一実施の形態を詳細に説明する。図１は本発明
の実施の形態におけるフリッカ補正装置の構成を示すブ
ロック図、図２は図１に示すゲイン位相調整手段におけ
る各フレームの処理タイミングを示すタイミング図、図
３は図１に示すゲイン位相調整手段における制御ゲイン
のタイミングを示す図である。

【００２０】（実施の形態）まず、図１を参照して、本
発明の実施の形態におけるフリッカ補正装置の構成を説
明する。図１はフレームをｍ個に分割してフリッカ補正
を行う場合のフリッカ補正装置（回路）である。図１に
おいて、１０は入力端子、１２は入力信号、１は総和レ
ベル計算手段、２は総和レベル記憶手段、３はフリッカ
ゲイン計算手段、４はフリッカゲイン記憶手段、５は平
滑化手段、６はゲイン位相調整手段、７は乗算手段、８
は領域制御手段、９はフレームパルス生成手段、１１は
出力端子、２５は総和レベル記憶部、２６はフリッカゲ
イン記憶部、２７は平滑化後フリッカゲイン記憶部であ
る。

【００２１】次に、図１を参照して、本発明の実施の形
態におけるフリッカ補正装置の概要を説明する。入力信
号１２はフリッカを含むフレーム単位の映像信号であ
り、入力端子１０から入力される。総和レベル計算手段
１は、ｍ個に分割した各領域毎に入力信号１２を積分し
た総和レベル信号１３を出力する。領域制御手段８は、
入力信号１２が領域１〜領域ｍのどの領域に属するか示
す領域制御信号２３を生成し、総和レベル記憶手段２と
フリッカゲイン記憶手段４とゲイン位相調整手段６に出
力する。

【００２２】総和レベル記憶手段２は、シフトレジスタ
等で１フレーム前と２フレーム前の領域１〜領域ｍの総
和レベルを記憶する構成になっており、領域制御信号２
３により領域１〜領域ｍに対応した記憶領域に記憶し、
同時に現フレームの総和レベル１４、１フレーム前の総
和レベル１５、２フレーム前の総和レベル１６を出力す
る。フリッカゲイン計算手段３は平均加算回路と除算回
路で構成され、入力した上記３つの総和レベル１４、１
５、１６からフリッカゲイン１７を計算して出力する。
フレームパルス生成手段９は、フリッカのフレーム周期
に基づいてフレームパルス２４を生成して、フリッカゲ
イン記憶手段４とゲイン位相調整手段６に出力する。

【００２３】フリッカゲイン記憶手段４はシフトレジス
タ等で構成され、領域制御信号２３とフレームパルス２
４とにより、３フレームに１フレームだけ領域１〜領域
ｍのフリッカゲインを記憶して、２フレーム分のデータ
を保持する構成になっており、２フレーム前のフリッカ
ゲイン１８、５フレーム前のフリッカゲイン１９、８フ
レーム前のフリッカゲイン２０を平滑化手段５に出力す
る。平滑化手段５は、メディアンフィルタ等から構成さ
れ、過去の複数のフレームの同一領域におけるフリッカ
ゲインに含まれている誤差成分を除去する作用を行うも
ので、平滑化されたフリッカゲイン２１を出力する。

【００２４】ゲイン位相調整手段６は、平滑化後の１フ
レーム前のフリッカゲイン２１の記憶を行う記憶部２７
を有し、領域制御信号２３により平滑化されたフリッカ
ゲイン２１を領域１〜領域ｍに割り当てて記憶し、記憶
されたフリッカゲインを計算したフレームと現フレーム
とのフリッカの位相差だけ、フレームパルス２４により
正弦波であるフリッカゲインの位相調整を行い、制御ゲ
イン２２を乗算手段７に出力する。乗算手段７は、入力
信号１２と制御ゲイン２２とを乗算して補正した信号を
出力端子１１に出力する。

【００２５】次に、図１乃至図３を参照して、本発明の
実施の形態におけるフリッカ補正装置の動作を説明す
る。この例では、交流電源周波数がｆｐ＝５０Ｈｚ、映
像信号のフレーム周波数がｆｖ＝３０Ｈｚの場合につい
て説明するがその他の周波数でも同様に考えることがで
きる。

【００２６】上記条件において、交流電源で点灯する蛍
光灯等は１００Ｈｚで点滅を繰り返しており、このよう
な入射光のもとでは、イメージセンサとしてのＭＯＳ型
撮像素子は読み出す画像の位置により電荷蓄積時間の位
相が異なるため、同一フレーム内でも各画素の蓄積時間
内に入射する光量の総和は異なることになる。そのた
め、同一フレームの内部においても、１００Ｈｚの周期
で明るい部分と暗い部分が生じるフリッカが発生する。
例えば、有効画素６４０（水平）×４８０（垂直）のＶ
ＧＡフォーマットにおいて、フレーム周波数３０Ｈｚ、
１フレームの走査線数を５２５本とすると、水平走査周
波数は１５．７５ｋＨｚであるので１／１００秒は走査
線１５７．５本分に相当する。

【００２７】したがって、１５７．５ライン周期で明暗
を繰り返し、１フレームの走査線数５２５ラインの間
に、３と１／３周期のフリッカ（明暗の繰り返し）があ
る。また、各フレームの周期１／３０［ｓｅｃ］と照明
の点灯周期１／１００［ｓｅｃ］の公倍数は１／１０
［ｓｅｃ］であるため、フリッカは３フレーム毎に同じ
明暗のパターンとなるフレーム単位の周期性をもつ。

【００２８】上記条件において、フリッカ補正装置は、
まず、領域制御信号２３に従い領域１における総和レベ
ルを総和レベル計算手段１により計算して総和レベル記
憶手段２に記憶し、同時に領域１の現フレームの総和レ
ベル１４と１フレーム前の総和レベル１５と２フレーム
前の総和レベル１６とをフリッカゲイン計算手段３に出
力する。フリッカゲイン計算手段３は３フレーム分の総
和の１／３を行い、２フレーム前の総和レベル１６で除
算することによりフリッカゲイン１７を算出する。この
フリッカゲイン１７は、フリッカの３フレーム周期を考
えると、次のフレームのフリッカゲインと等価となる。

【００２９】しかし、このフリッカゲイン１７はこのま
までは動画等の垂直方向の動き成分による誤差が含まれ
てしまうため、過去の複数のフリッカゲインを使用して
平滑化することにより誤差を除去する必要がある。そこ
で、メディアンフィルタ等の平滑化手段５では、３フレ
ーム周期に従い、２フレーム前、５フレーム前及び８フ
レーム前の各フリッカゲイン１８、１９、２０の平滑化
を行う。これにより、フリッカゲインに含まれている動
き成分による誤差が軽減される。これをゲイン位相調整
手段６に出力して、ゲイン位相調整手段６内部の平滑化
後フリッカゲイン記憶部２７に記憶する。

【００３０】次に、図２を参照して、ゲイン位相調整手
段６における各フレームの処理タイミングについて説明
する。上記の平滑処理動作を第３フレーム時に領域１か
ら領域ｍまで繰り返すことにより、次のフレームである
第１フレームで用いるためのフリッカゲイン２１が得ら
れる。これらの領域１〜領域ｍのフリッカゲイン２１が
ゲイン位相調整手段６内の平滑化後フリッカゲイン記憶
部２７に記憶され、位相調整されて第１フレーム時の制
御ゲイン２２として出力される。

【００３１】ここで、フリッカが理想的な正弦波とし
て、現フレームのあるラインのフリッカゲインを、１＋
Ａｓｉｎ（ｎ）とする。ただし、Ａはフリッカの大き
さ、ｎはあるラインのフリッカの位相である。また、フ
リッカの周期は１／１００Ｈｚで１５７．５ラインを１
周期としているため、１フレームでは１フレームのライ
ン数５２５ラインを１５７．５ラインで割ると、３と１
／３周期分のフリッカがあることになる。そのため、同
じラインで見ると１フレーム毎にその位相は２π／３位
相早くなり、１フレーム後の同一ラインのフリッカゲイ
ンは、１＋Ａｓｉｎ（ｎ＋２π／３）となり、２フレー
ム後のフリッカゲインは１＋Ａｓｉｎ（ｎ＋４π／３）
となり、３フレームを周期として繰り返すということが
わかる。

【００３２】そのため、図２に示すように、フリッカゲ
イン記憶手段４は、３フレーム毎に領域１〜領域ｍのフ
リッカゲイン１７をゲイン位相調整手段６内の平滑化後
フリッカゲイン記憶部２７に記憶する処理を行い、第１
フレームでは、平滑化手段５の結果をそのまま制御ゲイ
ン２２として出力し、第２フレームでは、ゲイン位相調
整手段６内の平滑化後フリッカゲイン記憶部２７に記憶
されている第１フレームの制御ゲインを２π／３位相早
い位相で出力し、第３フレームでは、ゲイン位相調整手
段６内の平滑化後フリッカゲイン記憶部２７に記憶され
ている第１フレームの制御ゲインを４π／３位相早い位
相で出力する。このようにすれば、フリッカのフレーム
周期の１周期の中では、１フレームのフリッカゲインを
算出するだけで、他のフレームの制御ゲイン２２も作成
することができる。

【００３３】また、フリッカゲインは１５７．５ライン
周期を持っているので、これを約１５７ライン周期と見
なすと、有効ライン４８０ライン分全てのフリッカゲイ
ンを求める必要がなくなり、１周期（１５７ライン）分
のフリッカゲインだけを求めておき、位相調整手段６に
より、求めた１周期のフリッカゲインを繰り返せば、残
りのラインのフリッカゲインを得ることができる。これ
により、フリッカゲインを計算するための演算量や回路
量を削減することができる。

【００３４】次に、図３を参照して、ゲイン位相調整手
段６における制御ゲインのタイミングについて説明す
る。図２に示すように、第３フレームにおいては、次の
第１フレームを制御するためのフリッカゲインを求め
る。第１フレームにおいては、有効ラインすべてのフリ
ッカゲインを求めても良いが、１周期分でも十分である
ため、４８０ラインの有効ライン内の１周期分の制御ゲ
イン（Ｇ１からＧ１５７の１５７個の制御ゲイン）を求
める。第１フレームは基準となるフレームのため位相差
は０であるから、求めた制御ゲインの繰り返しでよい。
すなわち、第１フレームの第１ラインの制御ゲインをＧ
１から始まり、以降Ｇ１５７に達したら、Ｇ１に戻ると
いう動作を有効ラインの間繰り返す。次に、第２フレー
ムのフリッカゲインの第１フレームのそれとの位相差は
１５７×（１／３）＝５２．３３３、つまり、５２ライ
ン分の位相ずれがあることになる。

【００３５】そこで、第２フレームのフリッカゲインは
第１フレームから５２ライン早い位相になっているた
め、第２フレームの第１ラインの制御ゲインはＧ５３と
なり、Ｇ５３から始まるＧ１〜Ｇ１５７の繰り返しにな
る。また、第３フレームでは、さらに、５２ライン位相
が早くなる。すなわち、第１フレームから約１０４ライ
ン早い位相になっているため、第２フレームの第１ライ
ンの制御ゲインはＧ１０５となり、Ｇ１０５から始まる
Ｇ１からＧ１５７の繰り返しとなる。

【００３６】この事により、毎フレームすべての平滑化
手段５の処理は必要無くなり、同じフリッカゲインが得
られるフレーム周期（上記の例では３フレーム）に１
度、１フレーム分あるいは１フリッカゲイン周期（上記
の例では１５７ライン）分のフリッカゲインの計算を行
い、フリッカゲイン計算手段３からのフリッカゲイン
と、５フレーム前に記憶したフリッカゲインと、８フレ
ーム前に記憶したフリッカゲインを用いて平滑化するだ
けで良いことになる。従って、フリッカゲイン記憶手段
４は、毎フレームすべて記憶する場合に対して１／３の
記憶容量となり、大幅に削減できる。また、フリッカゲ
インの演算量も削減できる。また、ゲイン位相調整手段
６から毎フレームの制御ゲイン２２を出力することがで
き、入力信号１２に乗じる事により従来と同じようなフ
リッカ補正を行うことができる。

【００３７】上記のように、本発明の実施の形態によれ
ば、従来と同様なフリッカ補正を行うことができる上、
演算量と記憶手段またはその使用量を大幅に削減する事
ができる。なお、本実施の形態におけるゲイン位相調整
手段は、入力信号に乗じる制御ゲインの順序を変えるだ
けであるから、上記削除した記憶容量等に比べ十分小さ
いため、フリッカ補正装置全体として十分演算量および
記憶手段の使用量を削減することができる。

【００３８】また、本発明におけるフリッカ補正装置を
マイコンレスのＬＳＩ等に適用するとか、他の信号処理
装置とともに使用し、またイメージセンサやそれを構成
したカメラ部品またはビデオカメラ等のカメラ機器にそ
れらを搭載することにより、それら回路やカメラ部品ま
たはカメラ機器等を小型化し低コスト化することが可能
となる。

【００３９】

【発明の効果】本発明は、上記のように構成し、特にフ
レーム単位のフリッカの周期性に着目し、第１フレーム
のフリッカゲインを求め、他のフレームについてはフリ
ッカゲインを求めず、第１フレームの制御ゲインから位
相調整により制御ゲインを求めるようにしたことによ
り、フリッカゲインの演算量を削減し過去のフリッカゲ
インを記憶する記憶手段を小型化して、フリッカ補正の
機能の低下を最小限に押さえながら、フリッカ補正装置
を小型化し低コスト化することができる。

【００４０】本発明は、上記のように構成し、特にフレ
ーム単位のフリッカの周期性に着目し、第１フレームの
フリッカゲインを求め、他のフレームについてはフリッ
カゲインを求めず、第１フレームの制御ゲインから位相
調整により制御ゲインを求めるようにしたことにより、
フリッカゲインの演算量を削減し過去のフリッカゲイン
を記憶する記憶手段の使用量を削減して、フリッカ補正
の機能の低下を最小限に押さえながら、フリッカ補正に
要する手段を小型化しフリッカ補正を低コスト化するこ
とができる。

【００４１】本発明は、上記のように構成し、特に本発
明におけるフリッカ補正装置をマイコンレスのＬＳＩ等
に適用するようにしたことにより、記憶手段としてのレ
ジスタのセル面積を大幅に削減することができるため、
それを使用したカメラ部品やカメラ機器等を小型化し低
コスト化することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるフリッカ補正装置
の構成を示すブロック図、

【図２】図１に示すゲイン位相調整手段における各フレ
ームの処理タイミングを示すタイミング図、

【図３】図１に示すゲイン位相調整手段における制御ゲ
インのタイミングを示す図、

【図４】従来のフレームを分割して毎フレーム平滑化す
ることによりフリッカ補正を行うフリッカ補正装置の構
成を示す図、

【図５】従来の一般的なフリッカ補正装置の構成を示す
ブロック図。

【符号の説明】

１ 総和レベル計算手段 ２ 総和レベル記憶手段 ３ フリッカゲイン計算手段 ４ フリッカゲイン記憶手段 ５ 平滑化手段 ６ ゲイン位相調整手段 ７ 乗算手段 ８ 領域制御手段 ９ フレームパルス生成手段 １０ 入力端子 １１ 出力端子 １２ 入力信号 １３ 総和レベル １４ 現フレームの総和レベル １５ １フレーム前の総和レベル １６ ２フレーム前の総和レベル １７ フリッカゲイン １８ ２フレーム前のフリッカゲイン １９ ５フレーム前のフリッカゲイン ２０ ８フレーム前のフリッカゲイン ２１ 平滑化されたフリッカゲイン ２２ 制御ゲイン ２３ 領域制御信号 ２４ フレームパルス ２５ 総和レベル記憶部 ２６ フリッカゲイン記憶部 ２７ 平滑化後フリッカゲイン記憶部

Claims (6)

【特許請求の範囲】
1. 【請求項１】フレーム単位の入力映像信号を複数の領域
   に分割し各領域毎に積分して各領域内の総和レベルを計
   算する総和レベル計算手段と、過去の総和レベルを記憶
   する総和レベル記憶手段と、同一領域における過去の複
   数の総和レベルから当該領域におけるフリッカゲインを
   計算するフリッカゲイン計算手段と、３フレームに１フ
   レームだけ過去のフリッカゲインを記憶するフリッカゲ
   イン記憶手段と、過去の複数のフリッカゲインを用いて
   ノイズ成分を除去しフリッカゲインを生成する平滑化手
   段と、平滑化されたフリッカゲインを保持する記憶手段
   と、フリッカの周期性に基づきフリッカゲインを位相調
   整して制御ゲインを出力するゲイン位相調整手段と、位
   相調整された制御ゲインを入力信号に乗じる乗算手段と
   からなり、フリッカゲインを３フレームに１度だけ処理
   し他のフレームについては位相調整して制御ゲインを出
   力するようにしたことを特徴とするフリッカ補正装置。
2. 【請求項２】フレーム単位の入力映像信号を複数の領域
   に分割し、各領域毎に積分して各領域内の総和レベルを
   計算し、過去の総和レベルを記憶し、同一領域における
   過去の複数の総和レベルから当該領域におけるフリッカ
   ゲインを計算し、３フレームに１フレームだけ過去のフ
   リッカゲインを記憶し、過去の複数のフリッカゲインを
   用いて平滑化することによりノイズ成分を除去したフリ
   ッカゲインを生成し、平滑化されたフリッカゲインを保
   持し、フリッカの周期性に基づきフリッカゲインを位相
   調整して制御ゲインを出力し、位相調整された制御ゲイ
   ンを入力信号に乗じる各工程からなり、フリッカゲイン
   を３フレームに１度だけ処理し他のフレームについては
   位相調整して制御ゲインを出力するようにしたことを特
   徴とするフリッカ補正方法。
3. 【請求項３】請求項１に記載のフリッカ補正装置を装備
   したことを特徴とする信号処理装置。
4. 【請求項４】請求項１に記載のフリッカ補正装置ととも
   に構成したことを特徴とするイメージセンサ。
5. 【請求項５】請求項１に記載のフリッカ補正装置と、請
   求項３に記載の信号処理装置と、請求項４に記載のイメ
   ージセンサとを構成したことを特徴とするカメラ部品。
6. 【請求項６】請求項５に記載のカメラ部品を搭載したこ
   とを特徴とするカメラ機器。