JPH11284671A - 信号処理回路および信号処理方法 - Google Patents
信号処理回路および信号処理方法Info
- Publication number
- JPH11284671A JPH11284671A JP10086604A JP8660498A JPH11284671A JP H11284671 A JPH11284671 A JP H11284671A JP 10086604 A JP10086604 A JP 10086604A JP 8660498 A JP8660498 A JP 8660498A JP H11284671 A JPH11284671 A JP H11284671A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital data
- nrz
- converter
- serial digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】パソロジカル信号（直流成分が最大となるパタ
ーンデータ等）の多段伝搬を防止して多段中継時のジッ
タの累積増加を最小限に抑え、小さな回路規模でかつ安
価に、高信頼性のシリアル伝送を可能にする。 【解決手段】同軸ケーブルで送信されてくるデータＤin
を等化器１６１に供給して減衰特性を補償し、その後に
Ｄフリップフロップ１６３で、データＤinより再生され
たシリアルクロック信号ＳＣＫを使用してラッチし、受
信データＲＳＤを得る。この受信データＲＳＤを、変換
器１６４でＮＲＺＩ符号からＮＲＺ符号に変換し、デス
クランブラ１６５でデスクランブルしてシリアルディジ
タルデータＳＤｒを得る。そして、このデータＳＤｒを
スクランブラ１６６でスクランブルし、さらに変換器１
６７でＮＲＺ符号からＮＲＺＩ符号に変換して再送出デ
ータＤoutを得、このデータＤoutをケーブルドライバ１
６８を通じて同軸ケーブルに送出する。
ーンデータ等）の多段伝搬を防止して多段中継時のジッ
タの累積増加を最小限に抑え、小さな回路規模でかつ安
価に、高信頼性のシリアル伝送を可能にする。 【解決手段】同軸ケーブルで送信されてくるデータＤin
を等化器１６１に供給して減衰特性を補償し、その後に
Ｄフリップフロップ１６３で、データＤinより再生され
たシリアルクロック信号ＳＣＫを使用してラッチし、受
信データＲＳＤを得る。この受信データＲＳＤを、変換
器１６４でＮＲＺＩ符号からＮＲＺ符号に変換し、デス
クランブラ１６５でデスクランブルしてシリアルディジ
タルデータＳＤｒを得る。そして、このデータＳＤｒを
スクランブラ１６６でスクランブルし、さらに変換器１
６７でＮＲＺ符号からＮＲＺＩ符号に変換して再送出デ
ータＤoutを得、このデータＤoutをケーブルドライバ１
６８を通じて同軸ケーブルに送出する。
Description
【０００１】
【発明の属する技術分野】この発明は、シリアルディジ
タル伝送方式の中継器に適用して好適な信号処理回路お
よび信号処理方法に関する。詳しくは、所定のディジタ
ルデータにある生成多項式で表されるスクランブル処理
を施して得られた入力シリアルディジタルデータに対し
て、デスクランブル処理をし、その後に上記生成多項式
で表されるスクランブル処理を施して出力シリアルディ
ジタルデータを得ることによって、パソロジカル信号の
多段伝搬を防止して多段中継時のジッタの累積増加を最
小限に抑え、小さな回路規模でかつ安価に、高信頼性の
シリアル伝送を可能にする信号処理回路等に係るもので
ある。
タル伝送方式の中継器に適用して好適な信号処理回路お
よび信号処理方法に関する。詳しくは、所定のディジタ
ルデータにある生成多項式で表されるスクランブル処理
を施して得られた入力シリアルディジタルデータに対し
て、デスクランブル処理をし、その後に上記生成多項式
で表されるスクランブル処理を施して出力シリアルディ
ジタルデータを得ることによって、パソロジカル信号の
多段伝搬を防止して多段中継時のジッタの累積増加を最
小限に抑え、小さな回路規模でかつ安価に、高信頼性の
シリアル伝送を可能にする信号処理回路等に係るもので
ある。
【０００２】
【従来の技術】既に放送機器において実現されているＳ
ＤＩ（Serial Digital Interface）伝送方式（ＳＭＰＴ
Ｅ−２９５Ｍにて規格化されている）では、シリアル化
したディジタルデータの“０”または“１”の連続を制
限するために、シリアルディジタルデータに対して生成
多項式（Ｘ9＋Ｘ4＋１）で表されるスクランブル処理を
行うと共に、さらに非平衡伝送路としての同軸ケーブル
を用いるため無極性化処理としてＮＲＺ符号からＮＲＺ
Ｉ符号に変換して出力データを得、その出力データを同
軸伝送路に送出している。
ＤＩ（Serial Digital Interface）伝送方式（ＳＭＰＴ
Ｅ−２９５Ｍにて規格化されている）では、シリアル化
したディジタルデータの“０”または“１”の連続を制
限するために、シリアルディジタルデータに対して生成
多項式（Ｘ9＋Ｘ4＋１）で表されるスクランブル処理を
行うと共に、さらに非平衡伝送路としての同軸ケーブル
を用いるため無極性化処理としてＮＲＺ符号からＮＲＺ
Ｉ符号に変換して出力データを得、その出力データを同
軸伝送路に送出している。
【０００３】図４は、ＳＤＩ伝送システム２００の構成
例を示している。このＳＤＩ伝送システム２００は、送
信側に配設されるＳＤＩフォーマットエンコーダ２１０
および伝送データエンコーダ２２０と、受信側に配設さ
れる伝送データデコーダ２３０およびＳＤＩフォーマッ
トデコーダ２４０と、送信側の伝送データエンコーダ２
２０と受信側の伝送データデコーダ２３０とを接続する
同軸ケーブル２５０と、その同軸ケーブル２５０の途中
に所定の間隔をもって挿入されるｎ個の中継器（リピー
タ）２６０-1〜２６０-nとを有して構成されている。
例を示している。このＳＤＩ伝送システム２００は、送
信側に配設されるＳＤＩフォーマットエンコーダ２１０
および伝送データエンコーダ２２０と、受信側に配設さ
れる伝送データデコーダ２３０およびＳＤＩフォーマッ
トデコーダ２４０と、送信側の伝送データエンコーダ２
２０と受信側の伝送データデコーダ２３０とを接続する
同軸ケーブル２５０と、その同軸ケーブル２５０の途中
に所定の間隔をもって挿入されるｎ個の中継器（リピー
タ）２６０-1〜２６０-nとを有して構成されている。
【０００４】ＳＤＩフォーマットエンコーダ２１０は、
入力されるビデオデータＶinおよびオーディオデータＡ
inを処理して、ＳＤIフォーマットの１０ビットのパラ
レルディジタルデータＰＤｔを生成して出力するもので
ある。
入力されるビデオデータＶinおよびオーディオデータＡ
inを処理して、ＳＤIフォーマットの１０ビットのパラ
レルディジタルデータＰＤｔを生成して出力するもので
ある。
【０００５】ここで、上述したＳＤＩフォーマットにつ
いて説明する。このＳＤＩフォーマットは、ディジタル
のオーディオ信号やビデオ信号の規格として、テレビジ
ョンや映像工学に関する規格を発行するＳＭＰＴＥ（So
ciety of Motion Picture and Television Engineers）
のＳＭＰＴＥ−２５９Ｍで標準化されている。この規格
は、基本的には、ディジタル信号規格であるＤ−１フォ
ーマットもしくはＤ−２フォーマットを対象とした信号
の規格である。
いて説明する。このＳＤＩフォーマットは、ディジタル
のオーディオ信号やビデオ信号の規格として、テレビジ
ョンや映像工学に関する規格を発行するＳＭＰＴＥ（So
ciety of Motion Picture and Television Engineers）
のＳＭＰＴＥ−２５９Ｍで標準化されている。この規格
は、基本的には、ディジタル信号規格であるＤ−１フォ
ーマットもしくはＤ−２フォーマットを対象とした信号
の規格である。
【０００６】図５ＡはＳＤＩフォーマットのビデオ信号
のフレームの全体構成、図５ＢはＳＤＩフォーマットの
伝送用パケットの構成を示している。
のフレームの全体構成、図５ＢはＳＤＩフォーマットの
伝送用パケットの構成を示している。
【０００７】ＮＴＳＣ５２５方式のビデオ信号の場合、
ＳＤＩフォーマットのディジタルビデオ信号は、水平方
向に１ライン当たり、（４＋２６８＋４＋１４４０）＝
１７１６ワード、垂直方向に５２５ラインで構成されて
いる。また、ＰＡＬ６２５方式のビデオ信号の場合、Ｓ
ＤＩフォーマットのディジタルビデオ信号は、水平方向
に１ライン当たり、（４＋２８０＋４＋１４４０）＝１
７２８ワード、垂直方向に６２５ラインで構成されてい
る。ただし、１０ビット／ワードである。なお、図５
Ａ，Ｂにおいて、括弧内の数字は、ＰＡＬ６２５方式の
ビデオ信号の数値を示しており、括弧がない数字はＮＴ
ＳＣ５２５方式のビデオ信号の数値を示している。以
下、ＮＴＳＣ方式についてのみ説明する。
ＳＤＩフォーマットのディジタルビデオ信号は、水平方
向に１ライン当たり、（４＋２６８＋４＋１４４０）＝
１７１６ワード、垂直方向に５２５ラインで構成されて
いる。また、ＰＡＬ６２５方式のビデオ信号の場合、Ｓ
ＤＩフォーマットのディジタルビデオ信号は、水平方向
に１ライン当たり、（４＋２８０＋４＋１４４０）＝１
７２８ワード、垂直方向に６２５ラインで構成されてい
る。ただし、１０ビット／ワードである。なお、図５
Ａ，Ｂにおいて、括弧内の数字は、ＰＡＬ６２５方式の
ビデオ信号の数値を示しており、括弧がない数字はＮＴ
ＳＣ５２５方式のビデオ信号の数値を示している。以
下、ＮＴＳＣ方式についてのみ説明する。
【０００８】各ラインについて、第１ワードから第４ワ
ードまでの４ワードは、アクティブビデオ部ＡＣＶの終
了を示し、アクティブビデオ部ＡＣＶと後述するアンシ
ラリデータ部ＨＡＮＣとを分離するアクティブビデオ部
終了符号ＥＡＶ（End of Active Video）を格納する領
域として用いられる。４ワードの符号ＥＡＶは、１６進
表示で、３ＦＦ，０００，０００，ＸＹＺ（任意のデー
タ）である。
ードまでの４ワードは、アクティブビデオ部ＡＣＶの終
了を示し、アクティブビデオ部ＡＣＶと後述するアンシ
ラリデータ部ＨＡＮＣとを分離するアクティブビデオ部
終了符号ＥＡＶ（End of Active Video）を格納する領
域として用いられる。４ワードの符号ＥＡＶは、１６進
表示で、３ＦＦ，０００，０００，ＸＹＺ（任意のデー
タ）である。
【０００９】また、各ラインについて、第５ワードから
第２７２ワードまでの２６８ワードは、アンシラリデー
タ部ＨＡＮＣとして用いられ、ヘッダ、補助データ、オ
ーディオデータ等が格納される。
第２７２ワードまでの２６８ワードは、アンシラリデー
タ部ＨＡＮＣとして用いられ、ヘッダ、補助データ、オ
ーディオデータ等が格納される。
【００１０】また、各ラインについて、第２７３ワード
から第２７６ワードまでの４ワードは、アクティブビデ
オ部ＡＣＶの開始を示し、アクティブビデオ部ＡＣＶと
アンシラリデータ部ＨＡＮＣとを分離するアクティブビ
デオ部開始符号ＳＡＶ（Start of Active Video）を格
納する領域として用いられる。４ワードの符号ＳＡＶ
は、１６進表示で、３ＦＦ，０００，０００，ＸＹＺ
（任意のデータ）であり、最初の３ワードは上述した符
号ＥＡＶと同じデータである。
から第２７６ワードまでの４ワードは、アクティブビデ
オ部ＡＣＶの開始を示し、アクティブビデオ部ＡＣＶと
アンシラリデータ部ＨＡＮＣとを分離するアクティブビ
デオ部開始符号ＳＡＶ（Start of Active Video）を格
納する領域として用いられる。４ワードの符号ＳＡＶ
は、１６進表示で、３ＦＦ，０００，０００，ＸＹＺ
（任意のデータ）であり、最初の３ワードは上述した符
号ＥＡＶと同じデータである。
【００１１】また、各ラインについて、第２７７ワード
から第１７１６ワードの１４４０ワードは、アクティブ
ビデオ部ＡＣＶとして用いられ、ビデオデータが格納さ
れる。そして、５２５ラインは、２つに大きく領域が分
割されている。つまり、第２０ラインから第２６３ライ
ンまでの２４４ラインが第１フィールドのアクティブビ
デオ部ＡＣＶ１として用いられ、第２８３ラインから第
５２５ラインまでの２４３ラインが第２フィールドのア
クティブビデオ部ＡＣＶ２として用いられる。
から第１７１６ワードの１４４０ワードは、アクティブ
ビデオ部ＡＣＶとして用いられ、ビデオデータが格納さ
れる。そして、５２５ラインは、２つに大きく領域が分
割されている。つまり、第２０ラインから第２６３ライ
ンまでの２４４ラインが第１フィールドのアクティブビ
デオ部ＡＣＶ１として用いられ、第２８３ラインから第
５２５ラインまでの２４３ラインが第２フィールドのア
クティブビデオ部ＡＣＶ２として用いられる。
【００１２】なお、アクティブビデオ部ＡＣＶ１，ＡＣ
Ｖ２の前には、それぞれ９ライン分の垂直ブランキング
部ＶＢＫ１，ＶＢＫ２と、１０ライン分のオプショナル
ブランキング部ＯＢＫ１，ＯＢＫ２とが設けられてい
る。
Ｖ２の前には、それぞれ９ライン分の垂直ブランキング
部ＶＢＫ１，ＶＢＫ２と、１０ライン分のオプショナル
ブランキング部ＯＢＫ１，ＯＢＫ２とが設けられてい
る。
【００１３】また、図４に戻って、伝送データエンコー
ダ２２０は、ＳＤＩフォーマットエンコーダ２１０より
出力されるパラレルディジタルデータＰＤｔをシリアル
ディジタルデータＳＤｔに変換するためのＰ／Ｓ（para
llel-to-serial）変換器２２１と、このシリアルディジ
タルデータＳＤｔに対して生成多項式（Ｘ9＋Ｘ4＋１）
で表されるスクランブル処理を行うスクランブラ２２２
と、このスクランブラ２２２でスクランブル処理されて
得られるシリアルディジタルデータに対して、非平衡伝
送路としての同軸ケーブル２５０を用いるために、無極
性化処理としてＮＲＺ（non-return-to-zero）符号から
ＮＲＺＩ（non-return-to-zero-inverted）符号に変換
して送信データ（シリアルディジタルデータ）ＴＳＤを
得るＮＲＺ／ＮＲＺＩ変換器２２３とを有している。
ダ２２０は、ＳＤＩフォーマットエンコーダ２１０より
出力されるパラレルディジタルデータＰＤｔをシリアル
ディジタルデータＳＤｔに変換するためのＰ／Ｓ（para
llel-to-serial）変換器２２１と、このシリアルディジ
タルデータＳＤｔに対して生成多項式（Ｘ9＋Ｘ4＋１）
で表されるスクランブル処理を行うスクランブラ２２２
と、このスクランブラ２２２でスクランブル処理されて
得られるシリアルディジタルデータに対して、非平衡伝
送路としての同軸ケーブル２５０を用いるために、無極
性化処理としてＮＲＺ（non-return-to-zero）符号から
ＮＲＺＩ（non-return-to-zero-inverted）符号に変換
して送信データ（シリアルディジタルデータ）ＴＳＤを
得るＮＲＺ／ＮＲＺＩ変換器２２３とを有している。
【００１４】また、伝送データエンコーダ２２０は、Ｎ
ＲＺ／ＮＲＺＩ変換器２２３で得られる送信データＴＳ
Ｄを同軸ケーブル２５０に送出するためのケーブルドラ
イバ２２４と、ＳＤＩフォーマットエンコーダ２１０よ
り、パラレルディジタルデータＰＤｔと共に出力される
パラレルクロック信号ＰＣＫｔを参照し、その１０倍の
周波数のシリアルクロック信号ＳＣＫｔを得るＰＬＬ
（phase-locked loop）回路２２５とを有している。こ
こで、Ｐ／Ｓ変換器２２１はパラレルクロック信号ＰＣ
Ｋｔおよびシリアルクロック信号ＳＣＫｔを使用して動
作し、スクランブラ２２２およびＮＲＺ／ＮＲＺＩ変換
器２２３はシリアルクロック信号ＳＣＫｔを使用して動
作する。
ＲＺ／ＮＲＺＩ変換器２２３で得られる送信データＴＳ
Ｄを同軸ケーブル２５０に送出するためのケーブルドラ
イバ２２４と、ＳＤＩフォーマットエンコーダ２１０よ
り、パラレルディジタルデータＰＤｔと共に出力される
パラレルクロック信号ＰＣＫｔを参照し、その１０倍の
周波数のシリアルクロック信号ＳＣＫｔを得るＰＬＬ
（phase-locked loop）回路２２５とを有している。こ
こで、Ｐ／Ｓ変換器２２１はパラレルクロック信号ＰＣ
Ｋｔおよびシリアルクロック信号ＳＣＫｔを使用して動
作し、スクランブラ２２２およびＮＲＺ／ＮＲＺＩ変換
器２２３はシリアルクロック信号ＳＣＫｔを使用して動
作する。
【００１５】図６は、スクランブラ２２２およびＮＲＺ
／ＮＲＺＩ変換器２２３の具体構成を示している。スク
ランブラ２２２は、それぞれシリアルクロック信号ＳＣ
Ｋｔで動作する９個のＤフリップフロップと、２個の排
他的論理和ゲートとで構成されている。ＮＲＺ／ＮＲＺ
Ｉ変換器２２３は、シリアルクロック信号ＳＣＫｔで動
作する１個のＤフリップフロップと、１個の排他的論理
和ゲートとで構成されている。この場合、スクランブラ
２２２およびＮＲＺ／ＮＲＺＩ変換器２２３では、シリ
アルディジタルデータＳＤｔに対して、Ｇ(ｘ)＝（ｘ＋
１）（ｘ9＋ｘ4＋１）の多項式でモジュロ２の除算を行
って送信データＴＳＤを得ていることになる。
／ＮＲＺＩ変換器２２３の具体構成を示している。スク
ランブラ２２２は、それぞれシリアルクロック信号ＳＣ
Ｋｔで動作する９個のＤフリップフロップと、２個の排
他的論理和ゲートとで構成されている。ＮＲＺ／ＮＲＺ
Ｉ変換器２２３は、シリアルクロック信号ＳＣＫｔで動
作する１個のＤフリップフロップと、１個の排他的論理
和ゲートとで構成されている。この場合、スクランブラ
２２２およびＮＲＺ／ＮＲＺＩ変換器２２３では、シリ
アルディジタルデータＳＤｔに対して、Ｇ(ｘ)＝（ｘ＋
１）（ｘ9＋ｘ4＋１）の多項式でモジュロ２の除算を行
って送信データＴＳＤを得ていることになる。
【００１６】また、図１に戻って、中継器２６０-1〜２
６０-nは、それぞれ受信データから抽出したクロック信
号によってデータ再生（リジェネレーション）処理を
し、再生されたデータを同軸ケーブル２５０に再送出す
るものである。
６０-nは、それぞれ受信データから抽出したクロック信
号によってデータ再生（リジェネレーション）処理を
し、再生されたデータを同軸ケーブル２５０に再送出す
るものである。
【００１７】図７は、中継器２６０（２６０-1〜２６０
-n）の構成を示している。この中継器２６０は、同軸ケ
ーブル２５０（図７には図示せず）で送られてくるデー
タＤinに対して、同軸ケーブル２５０の長さに依存する
周波数依存性の減衰特性を補償するケーブル等化器２６
１と、このケーブル等化器２６１の出力データに同期し
たシリアルクロック信号ＳＣＫを再生するＰＬＬ回路２
６２と、ケーブル等化器２６１の出力データをシリアル
クロック信号ＳＣＫでラッチして再送出データＤoutを
得るＤフリップフロップ２６３と、その再送出データＤ
outを同軸ケーブル２５０に送出するためのケーブルド
ライバ２６４とを有している。この場合、ケーブル等化
器２６１およびＤフリップフロップ２６３によりデータ
再生処理が行われる。
-n）の構成を示している。この中継器２６０は、同軸ケ
ーブル２５０（図７には図示せず）で送られてくるデー
タＤinに対して、同軸ケーブル２５０の長さに依存する
周波数依存性の減衰特性を補償するケーブル等化器２６
１と、このケーブル等化器２６１の出力データに同期し
たシリアルクロック信号ＳＣＫを再生するＰＬＬ回路２
６２と、ケーブル等化器２６１の出力データをシリアル
クロック信号ＳＣＫでラッチして再送出データＤoutを
得るＤフリップフロップ２６３と、その再送出データＤ
outを同軸ケーブル２５０に送出するためのケーブルド
ライバ２６４とを有している。この場合、ケーブル等化
器２６１およびＤフリップフロップ２６３によりデータ
再生処理が行われる。
【００１８】図７に示す中継器２６０の動作を説明す
る。同軸ケーブル２５０で送られてくるデータＤinはケ
ーブル等化器２６１に供給されて減衰特性が補償され、
このケーブル等化器２６１の出力データはＤフリップフ
ロップ２６３およびＰＬＬ回路２６２に供給される。そ
して、ＰＬＬ回路２６２ではケーブル等化器２６１の出
力データに同期したシリアルクロック信号ＳＣＫが得ら
れ、このシリアルクロック信号ＳＣＫはＤフリップフロ
ップ２６３に供給される。Ｄフリップフロップ２６３で
は、ケーブル等化器２６１の出力データがクロック信号
ＳＣＫでラッチされ、再送出データＤoutが得られる。
そして、この再送出データＤoutがケーブルドライバ２
６４を通じて同軸ケーブル２５０に送出される。
る。同軸ケーブル２５０で送られてくるデータＤinはケ
ーブル等化器２６１に供給されて減衰特性が補償され、
このケーブル等化器２６１の出力データはＤフリップフ
ロップ２６３およびＰＬＬ回路２６２に供給される。そ
して、ＰＬＬ回路２６２ではケーブル等化器２６１の出
力データに同期したシリアルクロック信号ＳＣＫが得ら
れ、このシリアルクロック信号ＳＣＫはＤフリップフロ
ップ２６３に供給される。Ｄフリップフロップ２６３で
は、ケーブル等化器２６１の出力データがクロック信号
ＳＣＫでラッチされ、再送出データＤoutが得られる。
そして、この再送出データＤoutがケーブルドライバ２
６４を通じて同軸ケーブル２５０に送出される。
【００１９】また、図４に戻って、伝送データデコーダ
２３０は、同軸ケーブル２５０で送られてくるデータに
対して、同軸ケーブル２５０の長さに依存する周波数依
存性の減衰特性を補償するケーブル等化器２３１と、こ
のケーブル等化器２３１の出力データに同期したシリア
ルクロック信号ＳＣＫｒを再生するＰＬＬ回路２３２
と、ケーブル等化器２３１の出力データをシリアルクロ
ック信号ＳＣＫｒでラッチして受信データＲＳＤを得る
Ｄフリップフロップ２３３とを有している。この場合、
ケーブル等化器２３１およびＤフリップフロップ２３３
によりデータ再生処理が行われる。
２３０は、同軸ケーブル２５０で送られてくるデータに
対して、同軸ケーブル２５０の長さに依存する周波数依
存性の減衰特性を補償するケーブル等化器２３１と、こ
のケーブル等化器２３１の出力データに同期したシリア
ルクロック信号ＳＣＫｒを再生するＰＬＬ回路２３２
と、ケーブル等化器２３１の出力データをシリアルクロ
ック信号ＳＣＫｒでラッチして受信データＲＳＤを得る
Ｄフリップフロップ２３３とを有している。この場合、
ケーブル等化器２３１およびＤフリップフロップ２３３
によりデータ再生処理が行われる。
【００２０】また、伝送データデコーダ２３０は、伝送
データエンコーダ２２０におけるＮＲＺ／ＮＲＺＩ変換
器２２３の動作とは逆に、受信データＲＳＤをＮＲＺＩ
符号からＮＲＺ符号に変換するＮＲＺＩ／ＮＲＺ変換器
２３４と、このＮＲＺＩ／ＮＲＺ変換器２３４の出力デ
ータに対して、伝送データエンコーダ２２０におけるス
クランブラ２２２の動作とは逆に、デスクランブル処理
をしてシリアルディジタルデータＳＤｒを得るデスクラ
ンブラ２３５と、このシリアルディジタルデータＳＤｒ
をＳＤIフォーマットの１０ビットのパラレルディジタ
ルデータＰＤｒに変換するためのＳ／Ｐ（serial-to-pa
rallel）変換器２３６とを有している。
データエンコーダ２２０におけるＮＲＺ／ＮＲＺＩ変換
器２２３の動作とは逆に、受信データＲＳＤをＮＲＺＩ
符号からＮＲＺ符号に変換するＮＲＺＩ／ＮＲＺ変換器
２３４と、このＮＲＺＩ／ＮＲＺ変換器２３４の出力デ
ータに対して、伝送データエンコーダ２２０におけるス
クランブラ２２２の動作とは逆に、デスクランブル処理
をしてシリアルディジタルデータＳＤｒを得るデスクラ
ンブラ２３５と、このシリアルディジタルデータＳＤｒ
をＳＤIフォーマットの１０ビットのパラレルディジタ
ルデータＰＤｒに変換するためのＳ／Ｐ（serial-to-pa
rallel）変換器２３６とを有している。
【００２１】ここで、ＮＲＺＩ／ＮＲＺ変換器２３４お
よびデスクランブラ２３５は、ＰＬＬ回路２３２で得ら
れるシリアルクロック信号ＳＣＫｒを使用して動作し、
Ｓ／Ｐ変換器２３６はそのシリアルクロック信号ＳＣＫ
ｒと、Ｓ／Ｐ変換器２３６の内部で得られるパラレルク
ロック信号ＰＣＫｒとを使用して動作する。この場合、
Ｓ／Ｐ変換器２３６の内部では、例えば、シリアルディ
ジタルデータＳＤｒよりパターンマッチング処理によっ
てＳＡＶやＥＡＶを検出し、その検出タイミングに基づ
いてパラレルクロック信号ＰＣＫｒの位相を決定してい
る。
よびデスクランブラ２３５は、ＰＬＬ回路２３２で得ら
れるシリアルクロック信号ＳＣＫｒを使用して動作し、
Ｓ／Ｐ変換器２３６はそのシリアルクロック信号ＳＣＫ
ｒと、Ｓ／Ｐ変換器２３６の内部で得られるパラレルク
ロック信号ＰＣＫｒとを使用して動作する。この場合、
Ｓ／Ｐ変換器２３６の内部では、例えば、シリアルディ
ジタルデータＳＤｒよりパターンマッチング処理によっ
てＳＡＶやＥＡＶを検出し、その検出タイミングに基づ
いてパラレルクロック信号ＰＣＫｒの位相を決定してい
る。
【００２２】図８は、ＮＲＺＩ／ＮＲＺ変換器２３４お
よびデスクランブラ２３５の具体構成を示している。Ｎ
ＲＺＩ／ＮＲＺ変換器２３４は、シリアルクロック信号
ＳＣＫｒで動作する１個のＤフリップフロップと、１個
の排他的論理和ゲートとで構成されている。デスクラン
ブラ２３５は、それぞれシリアルクロック信号ＳＣＫｒ
で動作する９個のＤフリップフロップと、２個の排他的
論理和ゲートとで構成されている。この場合、ＮＲＺＩ
／ＮＲＺ変換器２３４およびデスクランブラ２３５で
は、受信データＲＳＤに対して、Ｇ(ｘ)＝（ｘ＋１）
（ｘ9＋ｘ4＋１）の多項式でモジュロ２の乗算を行って
シリアルディジタルデータＳＤｒを得ていることにな
る。
よびデスクランブラ２３５の具体構成を示している。Ｎ
ＲＺＩ／ＮＲＺ変換器２３４は、シリアルクロック信号
ＳＣＫｒで動作する１個のＤフリップフロップと、１個
の排他的論理和ゲートとで構成されている。デスクラン
ブラ２３５は、それぞれシリアルクロック信号ＳＣＫｒ
で動作する９個のＤフリップフロップと、２個の排他的
論理和ゲートとで構成されている。この場合、ＮＲＺＩ
／ＮＲＺ変換器２３４およびデスクランブラ２３５で
は、受信データＲＳＤに対して、Ｇ(ｘ)＝（ｘ＋１）
（ｘ9＋ｘ4＋１）の多項式でモジュロ２の乗算を行って
シリアルディジタルデータＳＤｒを得ていることにな
る。
【００２３】また、図４に戻って、ＳＤＩフォーマット
デコーダ２４０は、伝送データデコーダ２３０より出力
されるＳＤＩフォーマットの１０ビットのパラレルディ
ジタルデータＰＤｔに対して、上述したＳＤＩフォーマ
ットエンコーダ２１０とは逆の処理をして、ビデオデー
タＶoutおよびオーディオデータＡoutを出力するもので
ある。このＳＤＩフォーマットデコーダ２４０には、伝
送データデコーダ２３０よりパラレルクロック信号ＰＣ
Ｋｒが供給されて使用される。
デコーダ２４０は、伝送データデコーダ２３０より出力
されるＳＤＩフォーマットの１０ビットのパラレルディ
ジタルデータＰＤｔに対して、上述したＳＤＩフォーマ
ットエンコーダ２１０とは逆の処理をして、ビデオデー
タＶoutおよびオーディオデータＡoutを出力するもので
ある。このＳＤＩフォーマットデコーダ２４０には、伝
送データデコーダ２３０よりパラレルクロック信号ＰＣ
Ｋｒが供給されて使用される。
【００２４】次に、図４に示すＳＤＩ伝送システム２０
０の動作を説明する。
０の動作を説明する。
【００２５】送信側において、ビデオデータＶinおよび
オーディオデータＶoutがＳＤＩフォーマットエンコー
ダ２１０に供給されて処理され、ＳＤIフォーマットの
１０ビットのパラレルディジタルデータＰＤｔが生成さ
れる。このパラレルディジタルデータＰＤｔは伝送デー
タエンコーダ２２０に供給され、Ｐ／Ｓ変換器２２１で
シリアルディジタルデータＳＤｔに変換され、スクラン
ブラ２２２でスクランブル処理され、さらにＮＲＺ／Ｎ
ＲＺＩ変換器２２３でＮＲＺ符号からＮＲＺＩ符号に変
換されて送信データＴＳＤが得られる。そして、この送
信データＴＳＤがケーブルドライバ２２４より同軸ケー
ブル２５０に送出され、中継器２６０-1〜２６０-nを通
じて受信側に送信される。
オーディオデータＶoutがＳＤＩフォーマットエンコー
ダ２１０に供給されて処理され、ＳＤIフォーマットの
１０ビットのパラレルディジタルデータＰＤｔが生成さ
れる。このパラレルディジタルデータＰＤｔは伝送デー
タエンコーダ２２０に供給され、Ｐ／Ｓ変換器２２１で
シリアルディジタルデータＳＤｔに変換され、スクラン
ブラ２２２でスクランブル処理され、さらにＮＲＺ／Ｎ
ＲＺＩ変換器２２３でＮＲＺ符号からＮＲＺＩ符号に変
換されて送信データＴＳＤが得られる。そして、この送
信データＴＳＤがケーブルドライバ２２４より同軸ケー
ブル２５０に送出され、中継器２６０-1〜２６０-nを通
じて受信側に送信される。
【００２６】また、受信側において、同軸ケーブル２５
０で送られてくるデータは伝送データデコーダ２３０に
供給され、ケーブル等化器２３１およびＤフリップフロ
ップ２３３でデータ再生処理が行われて受信データＲＳ
Ｄが得られる。そして、この受信データＲＳＤが、ＮＲ
ＺＩ／ＮＲＺ変換器２３４でＮＲＺＩ符号からＮＲＺ符
号に変換され、デスクランブラ２３５でデスクランブル
処理されてシリアルディジタルデータＳＤｒが得られ、
さらにＳ／Ｐ変換器２３６でＳＤＩフォーマットの１０
ビットのパラレルディジタルデータＰＤｒに変換され
る。そして、このパラレルディジタルデータＰＤｒがＳ
ＤＩフォーマットデコーダ２４０に供給されて処理さ
れ、ビデオデータＶoutおよびオーディオデータＡoutが
得られる。
０で送られてくるデータは伝送データデコーダ２３０に
供給され、ケーブル等化器２３１およびＤフリップフロ
ップ２３３でデータ再生処理が行われて受信データＲＳ
Ｄが得られる。そして、この受信データＲＳＤが、ＮＲ
ＺＩ／ＮＲＺ変換器２３４でＮＲＺＩ符号からＮＲＺ符
号に変換され、デスクランブラ２３５でデスクランブル
処理されてシリアルディジタルデータＳＤｒが得られ、
さらにＳ／Ｐ変換器２３６でＳＤＩフォーマットの１０
ビットのパラレルディジタルデータＰＤｒに変換され
る。そして、このパラレルディジタルデータＰＤｒがＳ
ＤＩフォーマットデコーダ２４０に供給されて処理さ
れ、ビデオデータＶoutおよびオーディオデータＡoutが
得られる。
【００２７】
【発明が解決しようとする課題】ところで、上述したよ
うに、送信側で、シリアルディジタルデータＳＤｔに対
して生成多項式（Ｘ9＋Ｘ4＋１）で表されるスクランブ
ル処理を行うと共に、さらにＮＲＺ符号からＮＲＺＩ符
号に変換して送信データＴＳＤを得るものにあっては、
パラレルディジタルデータＰＤｔのパターンによって
は、以下のような不都合が発生する。
うに、送信側で、シリアルディジタルデータＳＤｔに対
して生成多項式（Ｘ9＋Ｘ4＋１）で表されるスクランブ
ル処理を行うと共に、さらにＮＲＺ符号からＮＲＺＩ符
号に変換して送信データＴＳＤを得るものにあっては、
パラレルディジタルデータＰＤｔのパターンによって
は、以下のような不都合が発生する。
【００２８】例えば、パラレルディジタルデータＰＤｔ
が、図９Ａに示すように、１６進数で「３００」と「１
９８」の１０ビットデータが交互に連続するパターンと
なるとき、スクランブラ２２２およびＮＲＺ／ＮＲＺＩ
変換器２２３におけるＤフリップフロップが特定の状態
にあると、送信データＴＳＤが、図９Ｂまたは図９Ｃに
示すように、直流成分が最大となるパターンデータ（サ
グデータ）となる。
が、図９Ａに示すように、１６進数で「３００」と「１
９８」の１０ビットデータが交互に連続するパターンと
なるとき、スクランブラ２２２およびＮＲＺ／ＮＲＺＩ
変換器２２３におけるＤフリップフロップが特定の状態
にあると、送信データＴＳＤが、図９Ｂまたは図９Ｃに
示すように、直流成分が最大となるパターンデータ（サ
グデータ）となる。
【００２９】上述せずも、送信データＴＳＤがケーブル
ドライバ２２４より同軸ケーブル２５０に送出される際
には直流成分がカットされるため、同軸ケーブル２５０
上でのサグデータ（図９Ｃに対応）の波形は、図１０に
示すように、正側のレベルが大きく、負側のレベルが小
さいものとなる。そのため、中継器２６０-1〜２６０-n
のケーブル等化器２６１で等化エラーを引き起こし易く
なる。
ドライバ２２４より同軸ケーブル２５０に送出される際
には直流成分がカットされるため、同軸ケーブル２５０
上でのサグデータ（図９Ｃに対応）の波形は、図１０に
示すように、正側のレベルが大きく、負側のレベルが小
さいものとなる。そのため、中継器２６０-1〜２６０-n
のケーブル等化器２６１で等化エラーを引き起こし易く
なる。
【００３０】また、例えば、パラレルディジタルデータ
ＰＤｔが、図１１Ａに示すように、１６進数で「１１
０」と「２００」の１０ビットデータが交互に連続する
パターンとなるとき、スクランブラ２２２およびＮＲＺ
／ＮＲＺＩ変換器２２３におけるＤフリップフロップが
特定の状態にあると、送信データＴＳＤが、図１１Ｂに
示すように、“０”および“１”が交互に２０クロック
周期連続するパターンデータ（ビットスリップデータ）
となる。送信データＴＳＤがビットスリップデータとな
ると、中継器２６０-1〜２６０-nのＰＬＬ回路２６２で
はクロック再生のための位相情報が少なくなるためにク
ロック再生エラーを引き起こし易くなる。
ＰＤｔが、図１１Ａに示すように、１６進数で「１１
０」と「２００」の１０ビットデータが交互に連続する
パターンとなるとき、スクランブラ２２２およびＮＲＺ
／ＮＲＺＩ変換器２２３におけるＤフリップフロップが
特定の状態にあると、送信データＴＳＤが、図１１Ｂに
示すように、“０”および“１”が交互に２０クロック
周期連続するパターンデータ（ビットスリップデータ）
となる。送信データＴＳＤがビットスリップデータとな
ると、中継器２６０-1〜２６０-nのＰＬＬ回路２６２で
はクロック再生のための位相情報が少なくなるためにク
ロック再生エラーを引き起こし易くなる。
【００３１】図４に示すＳＤＩ伝送システム２００のよ
うに、同軸ケーブル２５０に中継器２６０-1〜２６０-n
を挿入して多段中継をする場合、送信されていくデータ
のジッタ量（時間的揺らぎ量）は、通常中継段数の１／
２乗に比例して増加する。送信データＴＳＤがサグデー
タやビットスリップデータ（以下、「パソロジカル信
号」という）である場合、このパソロジカル信号が多段
伝搬していき、上述した等化エラーやクロック再生エラ
ーのために各中継器で加算されるジッタは大きい。した
がって、送信データＴＳＤがパソロジカル信号となる場
合、受信側に送信されてくるデータのジッタ量は大きく
なり、受信データのエラーが大きくなるという問題があ
る。
うに、同軸ケーブル２５０に中継器２６０-1〜２６０-n
を挿入して多段中継をする場合、送信されていくデータ
のジッタ量（時間的揺らぎ量）は、通常中継段数の１／
２乗に比例して増加する。送信データＴＳＤがサグデー
タやビットスリップデータ（以下、「パソロジカル信
号」という）である場合、このパソロジカル信号が多段
伝搬していき、上述した等化エラーやクロック再生エラ
ーのために各中継器で加算されるジッタは大きい。した
がって、送信データＴＳＤがパソロジカル信号となる場
合、受信側に送信されてくるデータのジッタ量は大きく
なり、受信データのエラーが大きくなるという問題があ
る。
【００３２】図１２は、多段中継時におけるジッタ増加
の概念図である。曲線ａは、図４に示すＳＤＩ伝送シス
テム２００において、送信データＴＳＤがパソロジカル
信号である場合のジッタ増加を示している。曲線ｂは、
図４に示すＳＤＩ伝送システム２００において、送信デ
ータＴＳＤがランダムデータである場合のジッタ増加を
示している。
の概念図である。曲線ａは、図４に示すＳＤＩ伝送シス
テム２００において、送信データＴＳＤがパソロジカル
信号である場合のジッタ増加を示している。曲線ｂは、
図４に示すＳＤＩ伝送システム２００において、送信デ
ータＴＳＤがランダムデータである場合のジッタ増加を
示している。
【００３３】ところで、上述した各中継器でのジッタ量
の累積を防止するために、図１３に示す構成の中継器２
７０を使用することが考えられる。
の累積を防止するために、図１３に示す構成の中継器２
７０を使用することが考えられる。
【００３４】この中継器２７０は、デコード部２８０と
エンコード部２９０とが直列接続されてなるものであ
る。デコード部２８０は、上述した伝送データデコーダ
２３０と同様に構成され、同様の動作をするものであ
る。すなわち、デコード部２８０のケーブル等化器２８
１、ＰＬＬ回路２８２、Ｄフリップフロップ２８３、Ｎ
ＲＺＩ／ＮＲＺ変換器２８４、デスクランブラ２８５お
よびＳ／Ｐ変換器２８６は、それぞれ伝送データデコー
ダ２３０におけるケーブル等化器２３１、ＰＬＬ回路２
３２、Ｄフリップフロップ２３３、ＮＲＺＩ／ＮＲＺ変
換器２３４、デスクランブラ２３５およびＳ／Ｐ変換器
２３６と同様の機能を持っている。
エンコード部２９０とが直列接続されてなるものであ
る。デコード部２８０は、上述した伝送データデコーダ
２３０と同様に構成され、同様の動作をするものであ
る。すなわち、デコード部２８０のケーブル等化器２８
１、ＰＬＬ回路２８２、Ｄフリップフロップ２８３、Ｎ
ＲＺＩ／ＮＲＺ変換器２８４、デスクランブラ２８５お
よびＳ／Ｐ変換器２８６は、それぞれ伝送データデコー
ダ２３０におけるケーブル等化器２３１、ＰＬＬ回路２
３２、Ｄフリップフロップ２３３、ＮＲＺＩ／ＮＲＺ変
換器２３４、デスクランブラ２３５およびＳ／Ｐ変換器
２３６と同様の機能を持っている。
【００３５】また、エンコード部２９０は、上述した伝
送データエンコーダ２２０と同様に構成され、同様の動
作をするものである。すなわち、エンコード部２９０の
Ｐ／Ｓ変換器２９１、スクランブラ２９２、ＮＲＺ／Ｎ
ＲＺＩ変換器２９３、ケーブルドライバ２９４およびＰ
ＬＬ回路２９５は、それぞれ伝送データエンコーダ２２
０のＰ／Ｓ変換器２２１、スクランブラ２２２、ＮＲＺ
／ＮＲＺＩ変換器２２３、ケーブルドライバ２２４およ
びＰＬＬ回路２２５と同様の機能を持っている。
送データエンコーダ２２０と同様に構成され、同様の動
作をするものである。すなわち、エンコード部２９０の
Ｐ／Ｓ変換器２９１、スクランブラ２９２、ＮＲＺ／Ｎ
ＲＺＩ変換器２９３、ケーブルドライバ２９４およびＰ
ＬＬ回路２９５は、それぞれ伝送データエンコーダ２２
０のＰ／Ｓ変換器２２１、スクランブラ２２２、ＮＲＺ
／ＮＲＺＩ変換器２２３、ケーブルドライバ２２４およ
びＰＬＬ回路２２５と同様の機能を持っている。
【００３６】ただし、エンコード部２９０においては、
パラレルクロック信号ＰＣＫを発生する水晶発振器２９
６が設けられ、そのパラレルクロック信号ＰＣＫが、Ｐ
ＬＬ回路２９５に参照クロック信号として供給されると
共に、Ｐ／Ｓ変換器２９１に供給されて使用される。
パラレルクロック信号ＰＣＫを発生する水晶発振器２９
６が設けられ、そのパラレルクロック信号ＰＣＫが、Ｐ
ＬＬ回路２９５に参照クロック信号として供給されると
共に、Ｐ／Ｓ変換器２９１に供給されて使用される。
【００３７】図１３に示す中継器２７０の動作を説明す
る。同軸ケーブル２５０で送られてくるデータＤinはデ
コード部２８０のケーブル等化器２８１に供給されて減
衰特性が補償され、このケーブル等化器２８１の出力デ
ータはＤフリップフロップ２８３およびＰＬＬ回路２８
２に供給される。そして、ＰＬＬ回路２８２ではケーブ
ル等化器２８１の出力データに同期したシリアルクロッ
ク信号ＳＣＫｒが得られ、このシリアルクロック信号Ｓ
ＣＫｒはＤフリップフロップ２８３に供給される。Ｄフ
リップフロップ２８３では、ケーブル等化器２８１の出
力データがクロック信号ＳＣＫｒでラッチされ、受信デ
ータＲＳＤが得られる。
る。同軸ケーブル２５０で送られてくるデータＤinはデ
コード部２８０のケーブル等化器２８１に供給されて減
衰特性が補償され、このケーブル等化器２８１の出力デ
ータはＤフリップフロップ２８３およびＰＬＬ回路２８
２に供給される。そして、ＰＬＬ回路２８２ではケーブ
ル等化器２８１の出力データに同期したシリアルクロッ
ク信号ＳＣＫｒが得られ、このシリアルクロック信号Ｓ
ＣＫｒはＤフリップフロップ２８３に供給される。Ｄフ
リップフロップ２８３では、ケーブル等化器２８１の出
力データがクロック信号ＳＣＫｒでラッチされ、受信デ
ータＲＳＤが得られる。
【００３８】そして、この受信データＲＳＤが、ＮＲＺ
Ｉ／ＮＲＺ変換器２８４でＮＲＺＩ符号からＮＲＺ符号
に変換され、デスクランブラ２８５でデスクランブル処
理されてシリアルディジタルデータＳＤｒが得られ、さ
らにＳ／Ｐ変換器２８６でＳＤＩフォーマットの１０ビ
ットのパラレルディジタルデータＰＤｒに変換され、こ
れがデコード部２８０の出力データとなる。
Ｉ／ＮＲＺ変換器２８４でＮＲＺＩ符号からＮＲＺ符号
に変換され、デスクランブラ２８５でデスクランブル処
理されてシリアルディジタルデータＳＤｒが得られ、さ
らにＳ／Ｐ変換器２８６でＳＤＩフォーマットの１０ビ
ットのパラレルディジタルデータＰＤｒに変換され、こ
れがデコード部２８０の出力データとなる。
【００３９】また、デコード部２８０より出力されるパ
ラレルディジタルデータＰＤｒは、エンコード部２９０
のＰ／Ｓ変換器２９１に供給されてシリアルディジタル
データＳＤｔに変換される。そして、このシリアルディ
ジタルデータＳＤｔは、スクランブラ２９２でスクラン
ブル処理され、さらにＮＲＺ／ＮＲＺＩ変換器２９３で
ＮＲＺ符号からＮＲＺＩ符号に変換されて送信データＴ
ＳＤが得られる。そして、この送信データＴＳＤが再送
出データＤoutとしてケーブルドライバ２９４より同軸
ケーブル２５０に送出される。
ラレルディジタルデータＰＤｒは、エンコード部２９０
のＰ／Ｓ変換器２９１に供給されてシリアルディジタル
データＳＤｔに変換される。そして、このシリアルディ
ジタルデータＳＤｔは、スクランブラ２９２でスクラン
ブル処理され、さらにＮＲＺ／ＮＲＺＩ変換器２９３で
ＮＲＺ符号からＮＲＺＩ符号に変換されて送信データＴ
ＳＤが得られる。そして、この送信データＴＳＤが再送
出データＤoutとしてケーブルドライバ２９４より同軸
ケーブル２５０に送出される。
【００４０】図１３に示す中継器２７０においては、デ
コード部２８０で一旦パラレルディジタルデータＰＤｒ
に戻した後、エンコード部２９０で水晶発振器２９６か
らのパラレルクロック信号ＰＣＫに基づいて、Ｐ／Ｓ変
換処理、スクランブル処理、ＮＲＺ／ＮＲＺＩ変換処理
をして再送出データＤoutを得るものであり、前段まで
のジッタを除去できる。したがって、この中継器２７０
を各段の中継器として使用することで、ジッタの累積を
防止することができる。
コード部２８０で一旦パラレルディジタルデータＰＤｒ
に戻した後、エンコード部２９０で水晶発振器２９６か
らのパラレルクロック信号ＰＣＫに基づいて、Ｐ／Ｓ変
換処理、スクランブル処理、ＮＲＺ／ＮＲＺＩ変換処理
をして再送出データＤoutを得るものであり、前段まで
のジッタを除去できる。したがって、この中継器２７０
を各段の中継器として使用することで、ジッタの累積を
防止することができる。
【００４１】しかし、この中継器２７０は、伝送データ
デコーダ２３０と同様の構成のデコード部２８０と、伝
送データエンコーダ２２０と同様の構成のエンコード部
２９０とを有するものである。そのため、この中継器２
７０を各段の中継器として使用することで、ＳＤＩ伝送
システム２００の回路規模が大きくなると共に、高価と
なる問題がある。
デコーダ２３０と同様の構成のデコード部２８０と、伝
送データエンコーダ２２０と同様の構成のエンコード部
２９０とを有するものである。そのため、この中継器２
７０を各段の中継器として使用することで、ＳＤＩ伝送
システム２００の回路規模が大きくなると共に、高価と
なる問題がある。
【００４２】そこで、この発明では、パソロジカル信号
の多段伝搬を防止して多段中継時のジッタ量の累積増加
を最小限に抑え、小さな回路規模でかつ安価に、高信頼
性のシリアル伝送を可能にする信号処理回路等を提供す
ることを目的とする。
の多段伝搬を防止して多段中継時のジッタ量の累積増加
を最小限に抑え、小さな回路規模でかつ安価に、高信頼
性のシリアル伝送を可能にする信号処理回路等を提供す
ることを目的とする。
【００４３】
【課題を解決するための手段】この発明に係る信号処理
装置は、所定のシリアルディジタルデータにある生成多
項式で表されるスクランブル処理を施して得られた入力
シリアルディジタルデータに対してデスクランブル処理
をする第１の信号処理手段と、この第１の信号処理手段
より出力されるシリアルディジタルデータに対して上記
生成多項式で表されるスクランブル処理を施して出力シ
リアルディジタルデータを得る第２の信号処理手段とを
備えるものである。
装置は、所定のシリアルディジタルデータにある生成多
項式で表されるスクランブル処理を施して得られた入力
シリアルディジタルデータに対してデスクランブル処理
をする第１の信号処理手段と、この第１の信号処理手段
より出力されるシリアルディジタルデータに対して上記
生成多項式で表されるスクランブル処理を施して出力シ
リアルディジタルデータを得る第２の信号処理手段とを
備えるものである。
【００４４】また、この発明に係る信号処理方法は、所
定のシリアルディジタルデータにある生成多項式で表さ
れるスクランブル処理を施して得られた入力シリアルデ
ィジタルデータに対してデスクランブル処理を施す第１
の工程と、この第１の工程で得られるシリアルディジタ
ルデータに対して上記生成多項式で表されるスクランブ
ル処理を施して出力シリアルディジタルデータを得る第
２の工程とを備えるものである。
定のシリアルディジタルデータにある生成多項式で表さ
れるスクランブル処理を施して得られた入力シリアルデ
ィジタルデータに対してデスクランブル処理を施す第１
の工程と、この第１の工程で得られるシリアルディジタ
ルデータに対して上記生成多項式で表されるスクランブ
ル処理を施して出力シリアルディジタルデータを得る第
２の工程とを備えるものである。
【００４５】この発明において、入力シリアルディジタ
ルデータは、所定のシリアルディジタルデータ、例えば
ＳＤＩフォーマットのシリアルディジタルデータにある
生成多項式で表されるスクランブル処理を施して得られ
たものである。なお、入力シリアルディジタルデータ
は、所定のディジタルデータにある生成多項式を用いた
スクランブル処理を施し、さらにＮＲＺ符号からＮＲＺ
Ｉ符号に変換してなるものであってもよい。この入力シ
リアルディジタルデータは、所定のディジタルデータが
特定のパターンのデータとなり、かつスクランブラやＮ
ＲＺ／ＮＲＺＩ変換器のＤフリップフロップの状態が特
定の状態にあるとき、パソロジカル信号（直流成分が最
大となるパターンデータや“０”および“１”の連続周
期の長いパターンデータ）となる。
ルデータは、所定のシリアルディジタルデータ、例えば
ＳＤＩフォーマットのシリアルディジタルデータにある
生成多項式で表されるスクランブル処理を施して得られ
たものである。なお、入力シリアルディジタルデータ
は、所定のディジタルデータにある生成多項式を用いた
スクランブル処理を施し、さらにＮＲＺ符号からＮＲＺ
Ｉ符号に変換してなるものであってもよい。この入力シ
リアルディジタルデータは、所定のディジタルデータが
特定のパターンのデータとなり、かつスクランブラやＮ
ＲＺ／ＮＲＺＩ変換器のＤフリップフロップの状態が特
定の状態にあるとき、パソロジカル信号（直流成分が最
大となるパターンデータや“０”および“１”の連続周
期の長いパターンデータ）となる。
【００４６】この入力シリアルディジタルデータはデス
クランブル処理され、そしてデスクランブル処理されて
得られるシリアルディジタルデータが再度スクランブル
処理されて出力シリアルディジタルデータが得られる。
この場合、入力シリアルディジタルデータがパソロジカ
ル信号である場合、デスクランブル処理されて得られる
シリアルディジタルデータはパソロジカル信号を発生さ
せる所定のパターンのデータとなるが、このとき再度ス
クランブル処理するスクランブラのＤフリップフロップ
の状態がパソロジカル信号を発生させる所定の状態とな
っている確率は非常に低い。つまり、入力シリアルディ
ジタルデータがパソロジカル信号である場合、出力シリ
アルディジタルデータもパソロジカル信号となる確率は
非常に低くなる。
クランブル処理され、そしてデスクランブル処理されて
得られるシリアルディジタルデータが再度スクランブル
処理されて出力シリアルディジタルデータが得られる。
この場合、入力シリアルディジタルデータがパソロジカ
ル信号である場合、デスクランブル処理されて得られる
シリアルディジタルデータはパソロジカル信号を発生さ
せる所定のパターンのデータとなるが、このとき再度ス
クランブル処理するスクランブラのＤフリップフロップ
の状態がパソロジカル信号を発生させる所定の状態とな
っている確率は非常に低い。つまり、入力シリアルディ
ジタルデータがパソロジカル信号である場合、出力シリ
アルディジタルデータもパソロジカル信号となる確率は
非常に低くなる。
【００４７】そのため、この発明における信号処理回路
や信号処理方法を、例えばＳＤＩ伝送システムにおける
各段の中継器に適用することで、パソロジカル信号の伝
搬を防止でき、多段中継時のジッタの累積増加を最小限
に抑えることが可能となる。
や信号処理方法を、例えばＳＤＩ伝送システムにおける
各段の中継器に適用することで、パソロジカル信号の伝
搬を防止でき、多段中継時のジッタの累積増加を最小限
に抑えることが可能となる。
【００４８】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明する。図１は、実施の形
態としてのＳＤＩ伝送システム１００の構成を示してい
る。このＳＤＩ伝送システム１００は、送信側に配設さ
れるＳＤＩフォーマットエンコーダ１１０および伝送デ
ータエンコーダ１２０と、受信側に配設される伝送デー
タデコーダ１３０およびＳＤＩフォーマットデコーダ１
４０と、送信側の伝送データエンコーダ１２０と受信側
の伝送データデコーダ１３０とを接続する同軸ケーブル
１５０と、その同軸ケーブル１５０の途中に所定の間隔
をもって挿入されるｎ個の中継器（リピータ）１６０-1
〜１６０-nとを有して構成されている。
発明の実施の形態について説明する。図１は、実施の形
態としてのＳＤＩ伝送システム１００の構成を示してい
る。このＳＤＩ伝送システム１００は、送信側に配設さ
れるＳＤＩフォーマットエンコーダ１１０および伝送デ
ータエンコーダ１２０と、受信側に配設される伝送デー
タデコーダ１３０およびＳＤＩフォーマットデコーダ１
４０と、送信側の伝送データエンコーダ１２０と受信側
の伝送データデコーダ１３０とを接続する同軸ケーブル
１５０と、その同軸ケーブル１５０の途中に所定の間隔
をもって挿入されるｎ個の中継器（リピータ）１６０-1
〜１６０-nとを有して構成されている。
【００４９】ＳＤＩフォーマットエンコーダ１１０は、
図４に示すＳＤＩ伝送システム２００におけるＳＤＩフ
ォーマットエンコーダ２１０と同様に、入力されるビデ
オデータＶinおよびオーディオデータＡinを処理して、
ＳＤIフォーマットの１０ビットのパラレルディジタル
データＰＤｔを生成して出力するものである。
図４に示すＳＤＩ伝送システム２００におけるＳＤＩフ
ォーマットエンコーダ２１０と同様に、入力されるビデ
オデータＶinおよびオーディオデータＡinを処理して、
ＳＤIフォーマットの１０ビットのパラレルディジタル
データＰＤｔを生成して出力するものである。
【００５０】また、伝送データエンコーダ１２０は、図
４に示すＳＤＩ伝送システム２００におけるＳＤＩフォ
ーマットエンコーダ２１０と同様の構成とされている。
すなわち、ＳＤＩフォーマットエンコーダ１１０より出
力されるパラレルディジタルデータＰＤｔをシリアルデ
ィジタルデータＳＤｔに変換するためのＰ／Ｓ変換器１
２１と、このシリアルディジタルデータＳＤｔに対して
生成多項式（Ｘ9＋Ｘ４＋１）で表されるスクランブル
処理を行うスクランブラ１２２と、このスクランブラ１
２２でスクランブル処理されて得られるシリアルディジ
タルデータに対して、非平衡伝送路としての同軸ケーブ
ル１５０を用いるために、無極性化処理としてＮＲＺ符
号からＮＲＺＩ符号に変換して送信データ（シリアルデ
ィジタルデータ）ＴＳＤを得るＮＲＺ／ＮＲＺＩ変換器
１２３とを有している。
４に示すＳＤＩ伝送システム２００におけるＳＤＩフォ
ーマットエンコーダ２１０と同様の構成とされている。
すなわち、ＳＤＩフォーマットエンコーダ１１０より出
力されるパラレルディジタルデータＰＤｔをシリアルデ
ィジタルデータＳＤｔに変換するためのＰ／Ｓ変換器１
２１と、このシリアルディジタルデータＳＤｔに対して
生成多項式（Ｘ9＋Ｘ４＋１）で表されるスクランブル
処理を行うスクランブラ１２２と、このスクランブラ１
２２でスクランブル処理されて得られるシリアルディジ
タルデータに対して、非平衡伝送路としての同軸ケーブ
ル１５０を用いるために、無極性化処理としてＮＲＺ符
号からＮＲＺＩ符号に変換して送信データ（シリアルデ
ィジタルデータ）ＴＳＤを得るＮＲＺ／ＮＲＺＩ変換器
１２３とを有している。
【００５１】また、伝送データエンコーダ１２０は、Ｎ
ＲＺ／ＮＲＺＩ変換器１２３で得られる送信データＴＳ
Ｄを同軸ケーブル１５０に送出するためのケーブルドラ
イバ１２４と、ＳＤＩフォーマットエンコーダ１１０よ
り、パラレルディジタルデータＰＤｔと共に出力される
パラレルクロック信号ＰＣＫｔを参照し、その１０倍の
周波数のシリアルクロック信号ＳＣＫｔを得るＰＬＬ回
路１２５とを有している。ここで、Ｐ／Ｓ変換器１２１
はパラレルクロック信号ＰＣＫｔおよびシリアルクロッ
ク信号ＳＣＫｔを使用して動作し、スクランブラ１２２
およびＮＲＺ／ＮＲＺＩ変換器１２３はシリアルクロッ
ク信号ＳＣＫｔを使用して動作する。
ＲＺ／ＮＲＺＩ変換器１２３で得られる送信データＴＳ
Ｄを同軸ケーブル１５０に送出するためのケーブルドラ
イバ１２４と、ＳＤＩフォーマットエンコーダ１１０よ
り、パラレルディジタルデータＰＤｔと共に出力される
パラレルクロック信号ＰＣＫｔを参照し、その１０倍の
周波数のシリアルクロック信号ＳＣＫｔを得るＰＬＬ回
路１２５とを有している。ここで、Ｐ／Ｓ変換器１２１
はパラレルクロック信号ＰＣＫｔおよびシリアルクロッ
ク信号ＳＣＫｔを使用して動作し、スクランブラ１２２
およびＮＲＺ／ＮＲＺＩ変換器１２３はシリアルクロッ
ク信号ＳＣＫｔを使用して動作する。
【００５２】スクランブラ１２２およびＮＲＺ／ＮＲＺ
Ｉ変換器１２３は、図４に示すＳＤＩ伝送システム２０
０におけるエンコーダ２２０のスクランブラ２２２およ
びＮＲＺ／ＮＲＺＩ変換器２２３と同様に構成され（図
６参照）、シリアルディジタルデータＳＤｔに対して、
Ｇ（ｘ)＝（ｘ＋１）（ｘ9＋ｘ4＋１）の多項式でモジ
ュロ２の除算を行って送信データＴＳＤを得ている。
Ｉ変換器１２３は、図４に示すＳＤＩ伝送システム２０
０におけるエンコーダ２２０のスクランブラ２２２およ
びＮＲＺ／ＮＲＺＩ変換器２２３と同様に構成され（図
６参照）、シリアルディジタルデータＳＤｔに対して、
Ｇ（ｘ)＝（ｘ＋１）（ｘ9＋ｘ4＋１）の多項式でモジ
ュロ２の除算を行って送信データＴＳＤを得ている。
【００５３】また、伝送データデコーダ１３０は、図４
に示すＳＤＩ伝送システム２００における伝送データデ
コーダ２３０と同様の構成とされている。すなわち、同
軸ケーブル１５０で送られてくるデータに対して、同軸
ケーブル１５０の長さに依存する周波数依存性の減衰特
性を補償するケーブル等化器１３１と、このケーブル等
化器１３１の出力データに同期したシリアルクロック信
号ＳＣＫｒを再生するＰＬＬ回路１３２と、ケーブル等
化器１３１の出力データをシリアルクロック信号ＳＣＫ
ｒでラッチして受信データＲＳＤを得るＤフリップフロ
ップ１３３とを有している。この場合、ケーブル等化器
１３１およびＤフリップフロップ１３３によりデータ再
生処理が行われる。
に示すＳＤＩ伝送システム２００における伝送データデ
コーダ２３０と同様の構成とされている。すなわち、同
軸ケーブル１５０で送られてくるデータに対して、同軸
ケーブル１５０の長さに依存する周波数依存性の減衰特
性を補償するケーブル等化器１３１と、このケーブル等
化器１３１の出力データに同期したシリアルクロック信
号ＳＣＫｒを再生するＰＬＬ回路１３２と、ケーブル等
化器１３１の出力データをシリアルクロック信号ＳＣＫ
ｒでラッチして受信データＲＳＤを得るＤフリップフロ
ップ１３３とを有している。この場合、ケーブル等化器
１３１およびＤフリップフロップ１３３によりデータ再
生処理が行われる。
【００５４】また、伝送データデコーダ１３０は、伝送
データエンコーダ１２０におけるＮＲＺ／ＮＲＺＩ変換
器１２３の動作とは逆に、受信データＲＳＤをＮＲＺＩ
符号からＮＲＺ符号に変換するＮＲＺＩ／ＮＲＺ変換器
１３４と、伝送データエンコーダ１２０におけるスクラ
ンブラ１２２の動作とは逆に、デスクランブル処理をし
てシリアルディジタルデータＳＤｒを得るデスクランブ
ラ１３５と、このシリアルディジタルデータＳＤｒをＳ
ＤIフォーマットの１０ビットのパラレルディジタルデ
ータＰＤｒに変換するためのＳ／Ｐ変換器１３６とを有
している。
データエンコーダ１２０におけるＮＲＺ／ＮＲＺＩ変換
器１２３の動作とは逆に、受信データＲＳＤをＮＲＺＩ
符号からＮＲＺ符号に変換するＮＲＺＩ／ＮＲＺ変換器
１３４と、伝送データエンコーダ１２０におけるスクラ
ンブラ１２２の動作とは逆に、デスクランブル処理をし
てシリアルディジタルデータＳＤｒを得るデスクランブ
ラ１３５と、このシリアルディジタルデータＳＤｒをＳ
ＤIフォーマットの１０ビットのパラレルディジタルデ
ータＰＤｒに変換するためのＳ／Ｐ変換器１３６とを有
している。
【００５５】ここで、ＮＲＺＩ／ＮＲＺ変換器１３４お
よびデスクランブラ１３５は、ＰＬＬ回路１３２で得ら
れるシリアルクロック信号ＳＣＫｒを使用して動作し、
Ｓ／Ｐ変換器１３６はそのシリアルクロック信号ＳＣＫ
ｒと、Ｓ／Ｐ変換器１３６の内部で得られるパラレルク
ロック信号ＰＣＫｒとを使用して動作する。この場合、
Ｓ／Ｐ変換器１３６の内部では、例えば、シリアルディ
ジタルデータＳＤｒよりパターンマッチによってＳＡＶ
やＥＡＶを検出し、その検出タイミングに基づいてパラ
レルクロック信号ＰＣＫｒの位相を決定している。
よびデスクランブラ１３５は、ＰＬＬ回路１３２で得ら
れるシリアルクロック信号ＳＣＫｒを使用して動作し、
Ｓ／Ｐ変換器１３６はそのシリアルクロック信号ＳＣＫ
ｒと、Ｓ／Ｐ変換器１３６の内部で得られるパラレルク
ロック信号ＰＣＫｒとを使用して動作する。この場合、
Ｓ／Ｐ変換器１３６の内部では、例えば、シリアルディ
ジタルデータＳＤｒよりパターンマッチによってＳＡＶ
やＥＡＶを検出し、その検出タイミングに基づいてパラ
レルクロック信号ＰＣＫｒの位相を決定している。
【００５６】ＮＲＺＩ／ＮＲＺ変換器１３４およびデス
クランブラ１３５は、図４に示すＳＤＩ伝送システム２
００におけるデコーダ２３０のＮＲＺＩ／ＮＲＺ変換器
２３４およびデスクランブラ２３５と同様に構成され
（図８参照）、受信データＲＳＤに対して、Ｇ(ｘ)＝
（ｘ＋１）（ｘ9＋ｘ4＋１）の多項式でモジュロ２の乗
算を行ってシリアルディジタルデータＳＤｒを得てい
る。
クランブラ１３５は、図４に示すＳＤＩ伝送システム２
００におけるデコーダ２３０のＮＲＺＩ／ＮＲＺ変換器
２３４およびデスクランブラ２３５と同様に構成され
（図８参照）、受信データＲＳＤに対して、Ｇ(ｘ)＝
（ｘ＋１）（ｘ9＋ｘ4＋１）の多項式でモジュロ２の乗
算を行ってシリアルディジタルデータＳＤｒを得てい
る。
【００５７】また、ＳＤＩフォーマットデコーダ１４０
は、図４に示すＳＤＩ伝送システム２００におけるＳＤ
Ｉフォーマットデコーダ２４０と同様に、伝送データデ
コーダ１３０より出力されるＳＤＩフォーマットの１０
ビットのパラレルディジタルデータＰＤｔに対して、上
述したＳＤＩフォーマットエンコーダ１１０とは逆の処
理をして、ビデオデータＶoutおよびオーディオデータ
Ａoutを出力するものである。このＳＤＩフォーマット
デコーダ１４０には、伝送データデコーダ１３０よりパ
ラレルクロック信号ＰＣＫｒが供給されて使用される。
は、図４に示すＳＤＩ伝送システム２００におけるＳＤ
Ｉフォーマットデコーダ２４０と同様に、伝送データデ
コーダ１３０より出力されるＳＤＩフォーマットの１０
ビットのパラレルディジタルデータＰＤｔに対して、上
述したＳＤＩフォーマットエンコーダ１１０とは逆の処
理をして、ビデオデータＶoutおよびオーディオデータ
Ａoutを出力するものである。このＳＤＩフォーマット
デコーダ１４０には、伝送データデコーダ１３０よりパ
ラレルクロック信号ＰＣＫｒが供給されて使用される。
【００５８】また、中継器１６０-1〜１６０-nは、それ
ぞれ受信データから抽出したクロック信号によってデー
タ再生（リジェネレーション）処理をし、再生されたデ
ータを同軸ケーブル１５０に再送出するものである。
ぞれ受信データから抽出したクロック信号によってデー
タ再生（リジェネレーション）処理をし、再生されたデ
ータを同軸ケーブル１５０に再送出するものである。
【００５９】図２は、中継器１６０（１６０-1〜１６０
-n）の構成を示している。この中継器１６０は、同軸ケ
ーブル１５０（図２には図示せず）で送られてくるデー
タＤinに対して、同軸ケーブル１５０の長さに依存する
周波数依存性の減衰特性を補償するケーブル等化器１６
１と、このケーブル等化器１６１の出力データに同期し
たシリアルクロック信号ＳＣＫを再生するＰＬＬ回路１
６２と、ケーブル等化器１６１の出力データをシリアル
クロック信号ＳＣＫでラッチして受信データＲＳＤを得
るＤフリップフロップ１６３とを有している。この場
合、ケーブル等化器１６１およびＤフリップフロップ１
６３によりデータ再生処理が行われる。
-n）の構成を示している。この中継器１６０は、同軸ケ
ーブル１５０（図２には図示せず）で送られてくるデー
タＤinに対して、同軸ケーブル１５０の長さに依存する
周波数依存性の減衰特性を補償するケーブル等化器１６
１と、このケーブル等化器１６１の出力データに同期し
たシリアルクロック信号ＳＣＫを再生するＰＬＬ回路１
６２と、ケーブル等化器１６１の出力データをシリアル
クロック信号ＳＣＫでラッチして受信データＲＳＤを得
るＤフリップフロップ１６３とを有している。この場
合、ケーブル等化器１６１およびＤフリップフロップ１
６３によりデータ再生処理が行われる。
【００６０】また、中継器１６０は、受信データＲＳＤ
を、伝送データエンコーダ１２０のＮＲＺ／ＮＲＺＩ変
換器１２３の動作とは逆に、ＮＲＺＩ符号からＮＲＺ符
号に変換するＮＲＺＩ／ＮＲＺ変換器１６４と、このＮ
ＲＺＩ／ＮＲＺ変換器１６４の出力データに対し、伝送
データエンコーダ１２０におけるスクランブラ１２２の
動作とは逆に、デスクランブル処理をしてシリアルディ
ジタルデータＳＤｒを得るデスクランブラ１６５とを有
している。ここで、ＮＲＺＩ／ＮＲＺ変換器１６４およ
びデスクランブラ１６５は、シリアルクロック信号ＳＣ
Ｋを使用して動作する。
を、伝送データエンコーダ１２０のＮＲＺ／ＮＲＺＩ変
換器１２３の動作とは逆に、ＮＲＺＩ符号からＮＲＺ符
号に変換するＮＲＺＩ／ＮＲＺ変換器１６４と、このＮ
ＲＺＩ／ＮＲＺ変換器１６４の出力データに対し、伝送
データエンコーダ１２０におけるスクランブラ１２２の
動作とは逆に、デスクランブル処理をしてシリアルディ
ジタルデータＳＤｒを得るデスクランブラ１６５とを有
している。ここで、ＮＲＺＩ／ＮＲＺ変換器１６４およ
びデスクランブラ１６５は、シリアルクロック信号ＳＣ
Ｋを使用して動作する。
【００６１】また、中継器１６０は、シリアルディジタ
ルデータＳＤｒに対し、伝送データエンコーダ１２０の
スクランブラ１２２と同様に、スクランブル処理をする
スクランブラ１６６と、このスクランブラ１６６の出力
データを、伝送データエンコーダ１２０のＮＲＺ／ＮＲ
ＺＩ変換器１２３と同様に、ＮＲＺ符号からＮＲＺＩ符
号に変換して再送出データＤoutを得るＮＲＺ／ＮＲＺ
Ｉ変換器１６７と、その再送出データＤoutを同軸ケー
ブル１５０に送出するためのケーブルドライバ１６８と
を有している。ここで、スクランブラ１６６およびＮＲ
Ｚ／ＮＲＺＩ変換器１６７は、シリアルクロック信号Ｓ
ＣＫを使用して動作する。
ルデータＳＤｒに対し、伝送データエンコーダ１２０の
スクランブラ１２２と同様に、スクランブル処理をする
スクランブラ１６６と、このスクランブラ１６６の出力
データを、伝送データエンコーダ１２０のＮＲＺ／ＮＲ
ＺＩ変換器１２３と同様に、ＮＲＺ符号からＮＲＺＩ符
号に変換して再送出データＤoutを得るＮＲＺ／ＮＲＺ
Ｉ変換器１６７と、その再送出データＤoutを同軸ケー
ブル１５０に送出するためのケーブルドライバ１６８と
を有している。ここで、スクランブラ１６６およびＮＲ
Ｚ／ＮＲＺＩ変換器１６７は、シリアルクロック信号Ｓ
ＣＫを使用して動作する。
【００６２】図２に示す中継器１６０の動作を説明す
る。同軸ケーブル１５０で送られてくるデータＤinはケ
ーブル等化器１６１に供給されて減衰特性が補償され、
このケーブル等化器１６１の出力データはＤフリップフ
ロップ１６３およびＰＬＬ回路１６２に供給される。そ
して、ＰＬＬ回路１６２ではケーブル等化器１６１の出
力データに同期したシリアルクロック信号ＳＣＫが得ら
れ、このシリアルクロック信号ＳＣＫはＤフリップフロ
ップ１６３に供給される。Ｄフリップフロップ１６３で
は、ケーブル等化器１６１の出力データがクロック信号
ＳＣＫでラッチされ、受信データＲＳＤが得られる。
る。同軸ケーブル１５０で送られてくるデータＤinはケ
ーブル等化器１６１に供給されて減衰特性が補償され、
このケーブル等化器１６１の出力データはＤフリップフ
ロップ１６３およびＰＬＬ回路１６２に供給される。そ
して、ＰＬＬ回路１６２ではケーブル等化器１６１の出
力データに同期したシリアルクロック信号ＳＣＫが得ら
れ、このシリアルクロック信号ＳＣＫはＤフリップフロ
ップ１６３に供給される。Ｄフリップフロップ１６３で
は、ケーブル等化器１６１の出力データがクロック信号
ＳＣＫでラッチされ、受信データＲＳＤが得られる。
【００６３】そして、この受信データＲＳＤが、ＮＲＺ
Ｉ／ＮＲＺ変換器１６４でＮＲＺＩ符号からＮＲＺ符号
に変換され、デスクランブラ１６５でデスクランブル処
理されてシリアルディジタルデータＳＤｒが得られる。
また、このシリアルディジタルデータＳＤｒが、スクラ
ンブラ１６６でスクランブル処理され、さらにＮＲＺ／
ＮＲＺＩ変換器１６７でＮＲＺ符号からＮＲＺＩ符号に
変換されて再送出データＤoutが得られる。そして、こ
の再送出データＤoutがケーブルドライバ１６８を通じ
て同軸ケーブル１５０に送出される。
Ｉ／ＮＲＺ変換器１６４でＮＲＺＩ符号からＮＲＺ符号
に変換され、デスクランブラ１６５でデスクランブル処
理されてシリアルディジタルデータＳＤｒが得られる。
また、このシリアルディジタルデータＳＤｒが、スクラ
ンブラ１６６でスクランブル処理され、さらにＮＲＺ／
ＮＲＺＩ変換器１６７でＮＲＺ符号からＮＲＺＩ符号に
変換されて再送出データＤoutが得られる。そして、こ
の再送出データＤoutがケーブルドライバ１６８を通じ
て同軸ケーブル１５０に送出される。
【００６４】次に、図１に示すＳＤＩ伝送システム１０
０の動作を説明する。
０の動作を説明する。
【００６５】送信側において、ビデオデータＶinおよび
オーディオデータＶoutがＳＤＩフォーマットエンコー
ダ１１０に供給されて処理され、ＳＤIフォーマットの
１０ビットのパラレルディジタルデータＰＤｔが生成さ
れる。このパラレルディジタルデータＰＤｔは伝送デー
タエンコーダ１２０に供給され、Ｐ／Ｓ変換器１２１で
シリアルディジタルデータＳＤｔに変換され、スクラン
ブラ１２２でスクランブル処理され、さらにＮＲＺ／Ｎ
ＲＺＩ変換器１２３でＮＲＺ符号からＮＲＺＩ符号に変
換されて送信データＴＳＤが得られる。そして、この送
信データＴＳＤがケーブルドライバ１２４より同軸ケー
ブル１５０に送出され、中継器１６０-1〜１６０-nを通
じて受信側に送信される。
オーディオデータＶoutがＳＤＩフォーマットエンコー
ダ１１０に供給されて処理され、ＳＤIフォーマットの
１０ビットのパラレルディジタルデータＰＤｔが生成さ
れる。このパラレルディジタルデータＰＤｔは伝送デー
タエンコーダ１２０に供給され、Ｐ／Ｓ変換器１２１で
シリアルディジタルデータＳＤｔに変換され、スクラン
ブラ１２２でスクランブル処理され、さらにＮＲＺ／Ｎ
ＲＺＩ変換器１２３でＮＲＺ符号からＮＲＺＩ符号に変
換されて送信データＴＳＤが得られる。そして、この送
信データＴＳＤがケーブルドライバ１２４より同軸ケー
ブル１５０に送出され、中継器１６０-1〜１６０-nを通
じて受信側に送信される。
【００６６】また、受信側において、同軸ケーブル１５
０で送られてくるデータは伝送データデコーダ１３０に
供給され、ケーブル等化器１３１およびＤフリップフロ
ップ１３３でデータ再生処理が行われて受信データＲＳ
Ｄが得られる。そして、この受信データＲＳＤが、ＮＲ
ＺＩ／ＮＲＺ変換器１３４でＮＲＺＩ符号からＮＲＺ符
号に変換され、デスクランブラ１３５でデスクランブル
処理されてシリアルディジタルデータＳＤｒが得られ、
さらにＳ／Ｐ変換器１３６でＳＤＩフォーマットの１０
ビットのパラレルディジタルデータＰＤｒに変換され
る。そして、このパラレルディジタルデータＰＤｒがＳ
ＤＩフォーマットデコーダ１４０に供給されて処理さ
れ、ビデオデータＶoutおよびオーディオデータＡoutが
得られる。
０で送られてくるデータは伝送データデコーダ１３０に
供給され、ケーブル等化器１３１およびＤフリップフロ
ップ１３３でデータ再生処理が行われて受信データＲＳ
Ｄが得られる。そして、この受信データＲＳＤが、ＮＲ
ＺＩ／ＮＲＺ変換器１３４でＮＲＺＩ符号からＮＲＺ符
号に変換され、デスクランブラ１３５でデスクランブル
処理されてシリアルディジタルデータＳＤｒが得られ、
さらにＳ／Ｐ変換器１３６でＳＤＩフォーマットの１０
ビットのパラレルディジタルデータＰＤｒに変換され
る。そして、このパラレルディジタルデータＰＤｒがＳ
ＤＩフォーマットデコーダ１４０に供給されて処理さ
れ、ビデオデータＶoutおよびオーディオデータＡoutが
得られる。
【００６７】以上説明したように、本実施の形態におい
て、中継器１６０-1〜１６０-nでは、同軸ケーブル１５
０で送られてくるデータＤinからケーブル等化器１６１
およびＤフリップフロップ１６３のデータ再生処理で得
られる受信データＲＳＤに対して、ＮＲＺＩ／ＮＲＺ変
換器１６４でＮＲＺ符号に変換すると共に、デスクラン
ブラ１６５でデスクランブル処理してシリアルディジタ
ルデータＳＤｒを得、その後このシリアルディジタルデ
ータＳＤｒに対して、スクランブラ１６６でスクランブ
ル処理をすると共に、ＮＲＺ／ＮＲＺＩ変換器１６７で
ＮＲＺＩ符号に変換して再送出データＤoutを得るよう
にしている。
て、中継器１６０-1〜１６０-nでは、同軸ケーブル１５
０で送られてくるデータＤinからケーブル等化器１６１
およびＤフリップフロップ１６３のデータ再生処理で得
られる受信データＲＳＤに対して、ＮＲＺＩ／ＮＲＺ変
換器１６４でＮＲＺ符号に変換すると共に、デスクラン
ブラ１６５でデスクランブル処理してシリアルディジタ
ルデータＳＤｒを得、その後このシリアルディジタルデ
ータＳＤｒに対して、スクランブラ１６６でスクランブ
ル処理をすると共に、ＮＲＺ／ＮＲＺＩ変換器１６７で
ＮＲＺＩ符号に変換して再送出データＤoutを得るよう
にしている。
【００６８】この場合、データＤinがパソロジカル信号
（直流成分が最大となるパターンデータや“０”および
“１”の連続周期の長いパターンデータ）である場合、
シリアルディジタルデータＳＤｒは、パソロジカル信号
を発生させる所定のパターンのデータとなるが、このと
きスクランブラ１６６およびＮＲＺ／ＮＲＺＩ変換器１
６７のＤフリップフロップの状態がパソロジカル信号を
発生させ得る所定の状態となっている確率は非常に低
い。つまり、データＤinがパソロジカル信号である場
合、再送出データＤoutもパソロジカル信号となる確率
は非常に低くなる。この場合の確率は、スクランブラ１
６６およびＮＲＺ／ＮＲＺＩ変換器１６７は１０個のＤ
フリップフロップが使用されて構成されているので（図
６参照）、２-10となる。
（直流成分が最大となるパターンデータや“０”および
“１”の連続周期の長いパターンデータ）である場合、
シリアルディジタルデータＳＤｒは、パソロジカル信号
を発生させる所定のパターンのデータとなるが、このと
きスクランブラ１６６およびＮＲＺ／ＮＲＺＩ変換器１
６７のＤフリップフロップの状態がパソロジカル信号を
発生させ得る所定の状態となっている確率は非常に低
い。つまり、データＤinがパソロジカル信号である場
合、再送出データＤoutもパソロジカル信号となる確率
は非常に低くなる。この場合の確率は、スクランブラ１
６６およびＮＲＺ／ＮＲＺＩ変換器１６７は１０個のＤ
フリップフロップが使用されて構成されているので（図
６参照）、２-10となる。
【００６９】したがって、本実施の形態によれば、中継
器１６０-1〜１６０-nにおいてパソロジカル信号の伝搬
を防止でき、多段中継時のジッタ量の累積増加を最小限
に抑えることができ、高信頼性のシリアル伝送が可能と
なる利益がある。図１２の曲線ｃは、図１に示すＳＤＩ
伝送システム１００において、送信データＴＳＤがパソ
ロジカル信号である場合の多段中継時のジッタ増加を示
している。
器１６０-1〜１６０-nにおいてパソロジカル信号の伝搬
を防止でき、多段中継時のジッタ量の累積増加を最小限
に抑えることができ、高信頼性のシリアル伝送が可能と
なる利益がある。図１２の曲線ｃは、図１に示すＳＤＩ
伝送システム１００において、送信データＴＳＤがパソ
ロジカル信号である場合の多段中継時のジッタ増加を示
している。
【００７０】また、本実施の形態によれば、中継器１６
０-1〜１６０-nが、一旦パラレルディジタルデータに戻
し、その後水晶発振器からの新たなクロック信号を使用
してスクランブル処理をすることで再送出データＤout
を得るもの（図１３の中継器２７０参照）ではなく、デ
スクランブラ１６５より出力されるシリアルディジタル
データＳＤｒに、ＰＬＬ回路１６２で再生されたシリア
ルクロック信号ＳＣＫを使用してスクランブラ１６６で
スクランブル処理をすることで再送出データＤoutを得
るものであり、回路規模を小さく、かつ安価に構成でき
る利益がある。
０-1〜１６０-nが、一旦パラレルディジタルデータに戻
し、その後水晶発振器からの新たなクロック信号を使用
してスクランブル処理をすることで再送出データＤout
を得るもの（図１３の中継器２７０参照）ではなく、デ
スクランブラ１６５より出力されるシリアルディジタル
データＳＤｒに、ＰＬＬ回路１６２で再生されたシリア
ルクロック信号ＳＣＫを使用してスクランブラ１６６で
スクランブル処理をすることで再送出データＤoutを得
るものであり、回路規模を小さく、かつ安価に構成でき
る利益がある。
【００７１】なお、上述実施の形態において、中継器１
６０（１６０-1〜１６０-n）は、図２に示すように、デ
スクランブラ１６５の前段にＮＲＺＩ／ＮＲＺ変換器１
６４を配すると共に、スクランブラ１６６の後段にＮＲ
Ｚ／ＮＲＺＩ変換器１６７を配してなるものである。し
かし、ＮＲＺＩ／ＮＲＺ変換と、デスクランブル処理と
は数学的に可換であるので、その順序を入れ替えても差
し支えない。これにより、中継器１６０（１６０-1〜１
６０-n）を、図３に示すようにＮＲＺＩ／ＮＲＺ変換器
１６４やＮＲＺ／ＮＲＺＩ変換器１６７を省略して構成
することが可能となり、回路規模をさらに減らすことが
できる。この場合のパソロジカル信号の伝搬確率は、ス
クランブラ１６６を構成するＤフリップフロップが９個
であることから２-9となるが、これでも十分に小さいと
いえる。
６０（１６０-1〜１６０-n）は、図２に示すように、デ
スクランブラ１６５の前段にＮＲＺＩ／ＮＲＺ変換器１
６４を配すると共に、スクランブラ１６６の後段にＮＲ
Ｚ／ＮＲＺＩ変換器１６７を配してなるものである。し
かし、ＮＲＺＩ／ＮＲＺ変換と、デスクランブル処理と
は数学的に可換であるので、その順序を入れ替えても差
し支えない。これにより、中継器１６０（１６０-1〜１
６０-n）を、図３に示すようにＮＲＺＩ／ＮＲＺ変換器
１６４やＮＲＺ／ＮＲＺＩ変換器１６７を省略して構成
することが可能となり、回路規模をさらに減らすことが
できる。この場合のパソロジカル信号の伝搬確率は、ス
クランブラ１６６を構成するＤフリップフロップが９個
であることから２-9となるが、これでも十分に小さいと
いえる。
【００７２】また、上述実施の形態は、この発明をＳＤ
Ｉフォーマットのデータを伝送する伝送システム１００
に適用したものであるが、この発明はＨＤ（High Defin
ition）ＳＤＩフォーマット（ＳＭＰＴＥ−２９２Ｍで
標準化されている）のデータ等のようにパソロジカル信
号の伝搬のおそれがあるその他のデータの伝送システム
にも同様に適用できることは勿論である。
Ｉフォーマットのデータを伝送する伝送システム１００
に適用したものであるが、この発明はＨＤ（High Defin
ition）ＳＤＩフォーマット（ＳＭＰＴＥ−２９２Ｍで
標準化されている）のデータ等のようにパソロジカル信
号の伝搬のおそれがあるその他のデータの伝送システム
にも同様に適用できることは勿論である。
【００７３】
【発明の効果】この発明によれば、所定のシリアルディ
ジタルデータにある生成多項式で表されるスクランブル
処理を施して得られた入力シリアルディジタルデータに
対して、デスクランブル処理をし、その後に上記生成多
項式で表されるスクランブル処理を施して出力シリアル
ディジタルデータを得るものである。したがって、この
発明を例えばＳＤＩ伝送システムの中継器に適用するこ
とで、パソロジカル信号の多段伝搬を防止して多段中継
時のジッタ量の累積増加を最小限に抑えることができ、
小さな回路規模でかつ安価に、高信頼性のシリアル伝送
が可能となる。
ジタルデータにある生成多項式で表されるスクランブル
処理を施して得られた入力シリアルディジタルデータに
対して、デスクランブル処理をし、その後に上記生成多
項式で表されるスクランブル処理を施して出力シリアル
ディジタルデータを得るものである。したがって、この
発明を例えばＳＤＩ伝送システムの中継器に適用するこ
とで、パソロジカル信号の多段伝搬を防止して多段中継
時のジッタ量の累積増加を最小限に抑えることができ、
小さな回路規模でかつ安価に、高信頼性のシリアル伝送
が可能となる。
【図１】この発明の実施の形態としてのＳＤＩ伝送シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２】中継器の構成を示すブロック図である。
【図３】中継器の他の構成を示すブロック図である。
【図４】従来のＳＤＩ伝送システムの構成を示すブロッ
ク図である。
ク図である。
【図５】ＳＤＩフォーマットを説明するための図であ
る。
る。
【図６】スクランブラとＮＲＺ／ＮＲＺＩ変換器の構成
を示すブロック図である。
を示すブロック図である。
【図７】従来の中継器の構成を示すブロック図である。
【図８】ＮＲＺＩ／ＮＲＺ変換器とデスクランブラの構
成を示すブロック図である。
成を示すブロック図である。
【図９】サグデータの発生を説明するための図である。
【図１０】同軸ケーブル上でのサグデータの波形例を示
す図である。
す図である。
【図１１】ビットスリップデータの発生を説明するため
の図である。
の図である。
【図１２】多段中継時におけるジッタ増加の概念を示す
図である。
図である。
【図１３】中継器の構成例を示すブロック図である。
１００・・・ＳＤＩ伝送システム、１１０・・・ＳＤＩ
フォーマットエンコーダ、１２０・・・伝送データエン
コーダ、１２１・・・Ｐ／Ｓ変換器、１２２・・・スク
ランブラ、１２３・・・ＮＲＺ／ＮＲＺＩ変換器、１２
４・・・ケーブルドライバ、１２５・・・ＰＬＬ回路、
１３０・・・伝送データデコーダ、１３１・・・ケーブ
ル等化器、１３２・・・ＰＬＬ回路、１３３・・・Ｄフ
リップフロップ、１３４・・・ＮＲＺＩ／ＮＲＺ変換
器、１３５・・・デスクランブラ、１３６・・・Ｓ／Ｐ
変換器、１４０・・・ＳＤＩフォーマットデコーダ、１
５０・・・同軸ケーブル、１６０，１６０-1〜１６０-n
・・・中継器、１６１・・・ケーブル等化器、１６２・
・・ＰＬＬ回路、１６３・・・Ｄフリップフロップ、１
６４・・・ＮＲＺＩ／ＮＲＺ変換器、１６５・・・デス
クランブラ、１６６・・・スクランブラ、１６７・・・
ＮＲＺ／ＮＲＺＩ変換器、１６８・・・ケーブルドライ
バ
フォーマットエンコーダ、１２０・・・伝送データエン
コーダ、１２１・・・Ｐ／Ｓ変換器、１２２・・・スク
ランブラ、１２３・・・ＮＲＺ／ＮＲＺＩ変換器、１２
４・・・ケーブルドライバ、１２５・・・ＰＬＬ回路、
１３０・・・伝送データデコーダ、１３１・・・ケーブ
ル等化器、１３２・・・ＰＬＬ回路、１３３・・・Ｄフ
リップフロップ、１３４・・・ＮＲＺＩ／ＮＲＺ変換
器、１３５・・・デスクランブラ、１３６・・・Ｓ／Ｐ
変換器、１４０・・・ＳＤＩフォーマットデコーダ、１
５０・・・同軸ケーブル、１６０，１６０-1〜１６０-n
・・・中継器、１６１・・・ケーブル等化器、１６２・
・・ＰＬＬ回路、１６３・・・Ｄフリップフロップ、１
６４・・・ＮＲＺＩ／ＮＲＺ変換器、１６５・・・デス
クランブラ、１６６・・・スクランブラ、１６７・・・
ＮＲＺ／ＮＲＺＩ変換器、１６８・・・ケーブルドライ
バ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｌ 7/00 Ｈ０４Ｌ 7/00 Ｅ Ｈ０４Ｎ 7/16 Ｈ０４Ｎ 7/16 Ａ 7/167 7/167 Ｚ
Claims (4)
- 【請求項１】 所定のシリアルディジタルデータにある
生成多項式で表されるスクランブル処理を施して得られ
た入力シリアルディジタルデータに対してデスクランブ
ル処理をする第１の信号処理手段と、 上記第１の信号処理手段より出力されるシリアルディジ
タルデータに対して上記生成多項式で表されるスクラン
ブル処理を施して出力シリアルディジタルデータを得る
第２の信号処理手段とを備えることを特徴とする信号処
理回路。 - 【請求項２】 上記入力シリアルディジタルデータは、
上記所定のシリアルディジタルデータに上記生成多項式
で表されるスクランブル処理を施し、さらにＮＲＺ符号
からＮＲＺＩ符号に変換してなることを特徴とする請求
項１に記載の信号処理回路。 - 【請求項３】 上記第１の信号処理手段の前段に、上記
入力シリアルディジタルデータをＮＲＺI符号からＮＲ
Ｚ符号に変換するための第１の信号変換手段を備えると
共に、 上記第２の信号処理手段の後段に、上記第２の信号処理
手段より出力されるシリアルディジタルデータをＮＲＺ
符号からＮＲＺＩ符号に変換して上記出力シリアルディ
ジタルデータを得る第２の信号変換手段を備えることを
特徴とする請求項２に記載の信号処理回路。 - 【請求項４】 所定のシリアルディジタルデータにある
生成多項式で表されるスクランブル処理を施して得られ
た入力シリアルディジタルデータに対してデスクランブ
ル処理を施す第１の工程と、 上記第１の工程で得られるシリアルディジタルデータに
対して上記生成多項式で表されるスクランブル処理を施
して出力シリアルディジタルデータを得る第２の工程と
を備えることを特徴とする信号処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10086604A JPH11284671A (ja) | 1998-03-31 | 1998-03-31 | 信号処理回路および信号処理方法 |
| US09/280,764 US6163284A (en) | 1998-03-31 | 1999-03-29 | Signal processing circuit and signal processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10086604A JPH11284671A (ja) | 1998-03-31 | 1998-03-31 | 信号処理回路および信号処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284671A true JPH11284671A (ja) | 1999-10-15 |
Family
ID=13891628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10086604A Pending JPH11284671A (ja) | 1998-03-31 | 1998-03-31 | 信号処理回路および信号処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6163284A (ja) |
| JP (1) | JPH11284671A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274689A (ja) * | 2000-01-21 | 2001-10-05 | Sony United Kingdom Ltd | データ処理装置及びデータ処理方法 |
| KR100634263B1 (ko) | 2005-07-01 | 2006-10-13 | 서울통신기술 주식회사 | 디지털 통신 시스템의 신호 처리 방법 및 그 장치 |
| US7202865B2 (en) | 2002-11-28 | 2007-04-10 | Nec-Mitsubishi Electric Visual Systems Corporation | Image signal repeater apparatus, image display apparatus with image signal repeater function, and method of controlling same |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457414B1 (en) * | 2000-07-21 | 2008-11-25 | The Directv Group, Inc. | Super encrypted storage and retrieval of media programs with smartcard generated keys |
| US7203311B1 (en) | 2000-07-21 | 2007-04-10 | The Directv Group, Inc. | Super encrypted storage and retrieval of media programs in a hard-paired receiver and storage device |
| US7110412B2 (en) * | 2001-09-18 | 2006-09-19 | Sbc Technology Resources, Inc. | Method and system to transport high-quality video signals |
| US6933862B2 (en) * | 2003-10-14 | 2005-08-23 | Agilent Technologies, Inc. | Power consumption stabilization system and method |
| US7135996B1 (en) * | 2004-11-04 | 2006-11-14 | Marvell International Ltd. | Multispeed communications device |
| US9325944B2 (en) | 2005-08-11 | 2016-04-26 | The Directv Group, Inc. | Secure delivery of program content via a removable storage medium |
| US8095466B2 (en) | 2006-05-15 | 2012-01-10 | The Directv Group, Inc. | Methods and apparatus to conditionally authorize content delivery at content servers in pay delivery systems |
| US8001565B2 (en) | 2006-05-15 | 2011-08-16 | The Directv Group, Inc. | Methods and apparatus to conditionally authorize content delivery at receivers in pay delivery systems |
| US8996421B2 (en) | 2006-05-15 | 2015-03-31 | The Directv Group, Inc. | Methods and apparatus to conditionally authorize content delivery at broadcast headends in pay delivery systems |
| US8775319B2 (en) | 2006-05-15 | 2014-07-08 | The Directv Group, Inc. | Secure content transfer systems and methods to operate the same |
| US7992175B2 (en) | 2006-05-15 | 2011-08-02 | The Directv Group, Inc. | Methods and apparatus to provide content on demand in content broadcast systems |
| US8000477B2 (en) | 2006-06-01 | 2011-08-16 | Dell Products L.P. | Data security system and method for high bandwidth bus |
| US9178693B2 (en) | 2006-08-04 | 2015-11-03 | The Directv Group, Inc. | Distributed media-protection systems and methods to operate the same |
| US9225761B2 (en) | 2006-08-04 | 2015-12-29 | The Directv Group, Inc. | Distributed media-aggregation systems and methods to operate the same |
| JP2017038319A (ja) * | 2015-08-13 | 2017-02-16 | 富士通株式会社 | 伝送システム及び伝送装置 |
| CN111443271B (zh) * | 2020-04-05 | 2021-05-18 | 华中科技大学 | 一种rsd时间抖动的测量方法及电路 |
| US11356197B1 (en) * | 2021-03-19 | 2022-06-07 | Kandou Labs SA | Error-tolerant forward error correction ordered set message decoder |
| US12072815B1 (en) * | 2023-03-02 | 2024-08-27 | Nvidia Corporation | Techniques for data bus inversion with improved latency |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216714A (en) * | 1991-12-13 | 1993-06-01 | 3Com Corporation | Method and apparatus for controlling the spectral content of a data stream |
| KR0142703B1 (ko) * | 1994-06-10 | 1998-07-15 | 구자홍 | 시리얼 전송시스템 |
| US5561714A (en) * | 1994-12-12 | 1996-10-01 | Tektronix, Inc. | Scrambling system for serial digital video |
| US5937067A (en) * | 1996-11-12 | 1999-08-10 | Scientific-Atlanta, Inc. | Apparatus and method for local encryption control of a global transport data stream |
| US5946355A (en) * | 1997-03-21 | 1999-08-31 | Tektronix, Inc. | Serial-digital receiver |
| US6058479A (en) * | 1997-05-05 | 2000-05-02 | Lancast, Inc. | Redundant path data switch and media translator |
-
1998
- 1998-03-31 JP JP10086604A patent/JPH11284671A/ja active Pending
-
1999
- 1999-03-29 US US09/280,764 patent/US6163284A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274689A (ja) * | 2000-01-21 | 2001-10-05 | Sony United Kingdom Ltd | データ処理装置及びデータ処理方法 |
| US7202865B2 (en) | 2002-11-28 | 2007-04-10 | Nec-Mitsubishi Electric Visual Systems Corporation | Image signal repeater apparatus, image display apparatus with image signal repeater function, and method of controlling same |
| KR100634263B1 (ko) | 2005-07-01 | 2006-10-13 | 서울통신기술 주식회사 | 디지털 통신 시스템의 신호 처리 방법 및 그 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6163284A (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11284671A (ja) | 信号処理回路および信号処理方法 | |
| US7227949B2 (en) | Separate self-synchronizing packet-based scrambler having replay variation | |
| EP0157413B1 (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| US7688231B2 (en) | Transmission of pathological data patterns | |
| CN1122549A (zh) | 用于处理在正交相位视频载波上与ntsc tv一起发送的bpsk信号的装置 | |
| JP2905966B2 (ja) | 直列デジタル・ビデオ用スクランブル装置及びデスクランブル装置 | |
| US5283831A (en) | Method of synchronizing the pseudo-random binary sequence in a descrambler | |
| US5955618A (en) | Circuit for generating field identification signal and method therefor | |
| JPH04312092A (ja) | ディジタル伝送テスト信号発生回路 | |
| JPH0250678B2 (ja) | ||
| JP3581490B2 (ja) | 光送信装置、ディジタル信号伝送装置及びディジタル信号伝送方法 | |
| CA2330970A1 (en) | Method and apparatus for low jitter clock recovery | |
| JP4533111B2 (ja) | 送信装置および受信装置 | |
| JPH05219488A (ja) | 映像信号送信装置及び映像信号受信装置 | |
| KR100628207B1 (ko) | 디지털 방송 수신 시스템 및 방법 | |
| US5784013A (en) | Circuit for removing energy dispersal in a data transmission | |
| US20020038444A1 (en) | Self orthogonal decoding circuit and self orthogonal decoding method | |
| JP2003264532A (ja) | 伝送装置及び伝送方法 | |
| CA2258171C (en) | Data transmission | |
| JPH02170688A (ja) | 多重伝送方法およびその信号発生装置ならびにその信号再生装置 | |
| JP2000184350A (ja) | 信号伝送方法及び信号伝送装置 | |
| JPH06261024A (ja) | 信号伝送方法、エンコード装置、信号送信装置、デコード装置及び信号受信装置 | |
| JP2573766B2 (ja) | 映像信号送受信装置 | |
| IE830565L (en) | Audio scrambler | |
| JPS60256285A (ja) | カラ−テレビジヨン信号の伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |