JPH11282550A

JPH11282550A - 定電圧制御回路、半導体装置、及びこれらを具備した携帯用電子機器

Info

Publication number: JPH11282550A
Application number: JP10100583A
Authority: JP
Inventors: Tadao Kadowaki; 忠雄門脇
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-03-27
Filing date: 1998-03-27
Publication date: 1999-10-15
Anticipated expiration: 2018-03-27
Also published as: JP3644247B2

Abstract

(57)【要約】【課題】定電圧発生回路内のＮＭＯＳ及びＰＭＯＳの
製造時における閾値のバラツキと、温度特性とに依存す
る定電圧Ｖreg が変動しても、定電圧の変動による動作
回路の動作停止を防止し、定電圧の微調整により、さら
なる低消費電力化を可能とした定電圧制御回路、半導体
装置及び携帯用電子機器を提供すること。【解決手段】定電圧で動作する動作回路に接続され、
動作回路の動作停止電圧に至らないように、変動する定
電圧を制御する定電圧制御回路である。動作回路に供給
される少なくとも一つの第１の電圧と、第１の電圧と共
に変動し第１の電圧の絶対値より低い第２の電圧と、を
各々生成出力する定電圧発生手段を有する。第２の電圧
の変動をモニタするモニタ手段を有する。第２の電圧が
モニタ手段の動作停止電圧に至ったことを、モニタ手段
が検出すると、第１の電圧が動作回路の動作停止電圧に
至らないように、定電圧発生手段の第１の電圧を変更制
御する制御手段と、を有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、定電圧制御回路、
半導体装置及びこれらを具備した携帯用電子機器に関す
るものであり、特に、発振回路に供給する定電圧を制御
する定電圧制御回路を含む時計用ICに関するものであ
る。

【０００２】

【背景技術及び発明が解決しようとする課題】この種の
定電圧回路として例えば図１８に示すものが挙げられ
る。図１８には、一般的な水晶発振回路４１０及び定電
圧発生回路４００の一例が示されている。

【０００３】水晶発振回路４１０は、水晶振動子Ｘ’ｔ
ａｌと、発振用インバータＩＮＶ１００と、フィードバ
ック回路を構成する高抵抗Ｒｆとを有する。フィードバ
ック回路は、抵抗Ｒｆ以外に、位相補償用のコンデンサ
Ｃ_D，Ｃ_Gを含んで構成され、発振用インバータＩＮＶ１
００のドレイン出力を、１８０度位相反転されたゲート
入力として発振用インバータＩＮＶ１００のゲートへフ
ィードバック入力するものである。

【０００４】発振用インバータＩＮＶ１００は、一対の
Ｐ型電界効果トランジスタ（以下ＰＭＯＳと記す）QP１
００，Ｎ型電界効果トランジスタ（以下ＮＭＯＳと記
す）QN１００を含み、各ＰＭＯＳQP１００，ＮＭＯＳQN
１００のゲートが入力側、ドレインが出力側として機能
するように構成されている。そして、各トランジスタQP
１００，QN１００は、そのドレイン側が互いに接続さ
れ、そのソース側がそれぞれ接地電圧Ｖdd側，負の定電
圧Ｖreg側に接続されている。

【０００５】上記水晶発振回路４１０では、発振用イン
バータＩＮＶ１００に定電圧Ｖregを印加すると、発振
用インバータＩＮＶ１００の出力が１８０度位相反転さ
れてゲートにフィードバック入力される。これにより、
発振用インバータＩＮＶ１００を構成するＰＭＯＳQP１
００，ＮＭＯＳQN１００が交互にオンオフ駆動され、水
晶発振回路４１０の発振出力が次第に増加し、水晶振動
子Ｘ’ｔａｌが安定発振動作する。

【０００６】この水晶発振回路では、発振停止電圧の絶
対値|Ｖsto| は、ＮＭＯＳQN１００の閾値電圧をＶthn
０，ＰＭＯＳQP１００の閾値電圧をＶthp０とすると、
式１のように表わすことができる。

【０００８】一方、定電圧発生回路４００は、オペアン
プＯＰ１００と、マイナス（以下−と記す）入力端子の
制御用ＰＭＯＳQP１０１と、プラス（以下＋と記す）入
力端子の制御用ＮＭＯＳQN１０１と、出力用ＮＭＯＳQN
１０２とを有する。

【００１２】しかし、定電圧発生回路を動作させる定電
流源からの定電流を少なくしていくと、温度変化により
定電流が変動した場合の定電圧Ｖregの変化量が大きく
なるという問題点が生じる。

【００１３】ここで、制御用ＮＭＯＳQN１０１，制御用
ＰＭＯＳQP１０１を動作させる定電流源ＴＮ，ＴＰの電
流値には温度依存性がある。即ち、定電流源ＴＮ，ＴＰ
は、例えば図１７に示されるように、デプリーションタ
イプのＰＭＯＳ（ＤＰＭＯＳ）にて構成される場合、ド
レイン電流（定電流）ＩD は、温度変化により変動す
る。

【００１４】また、定電圧Ｖregの温度変化に対する変
化量は、定電流値ＩDの変化量と、制御用ＮＭＯＳQN１
０１の閾値電圧Ｖthn１，制御用ＰＭＯＳQP１０１の閾
値電圧Ｖthp１の絶対値の夫々の変化量との和となる。
発振停止電圧Ｖstoの温度に対する変化量については、
発振停止電圧Ｖstoは、前記式１に依存するので、ＮＭ
ＯＳQN１００，ＰＭＯＳQP１００の閾値電圧の変化分に
なる。ここで、定電圧Ｖregの温度係数は、定電流源Ｔ
Ｎ，ＴＰにおける定電流の変化量と、閾値電圧（|Ｖthp
１|＋Ｖthn１）の変化量に依存し、発振停止電圧Ｖsto
の温度係数は閾値電圧（|Ｖthp０|＋Ｖthn０）の変化量
に依存する。

【００１６】図１９においては、横軸を温度、縦軸を電
圧とし、定電圧Ｖreg，発振停止電圧Ｖsto についての
グラフを示す。発振動作を確保するためには、動作保証
温度範囲における高温時（図１９に示すＡ点）において
も、|Ｖreg|＞|Ｖsto|を確保しなければならない。ここ
で、動作保証温度範囲は、一般に−１０℃〜６０℃であ
り、Ａ点は、腕時計の耐熱温度等である。

【００１９】また、従来定電圧Ｖreg は、図１８におけ
る制御用ＰＭＯＳQP１の閾値電圧の絶対値|Ｖthp１|，
制御用ＮＭＯＳQN１の閾値電圧Ｖthn１を夫々低くする
等、ＮＭＯＳ、ＰＭＯＳのサイズや閾値を変えること
で、２又は３種類作り込み、ＩＣのテストパット上で選
択して用いる場合も考えられる。

【００２０】しかし、これでも定電圧Ｖregは、ＰＭＯ
ＳQP１０１、ＮＭＯＳQN１０１の閾値に非常に依存して
いる為、半導体製造プロセス上で閾値電圧Ｖthp１及び
Ｖthn１の値がばらついて、|Ｖthp１|もしくはＶthn１
の値が変動し、ＩＣの量産時にＶregの値も大きく変動
するという問題点があった。

【００２１】また、閾値電圧による定電圧Ｖregの調整
は、プロセス能力上０．１Ｖが限界であって、この調整
により定電圧Ｖregを閾値電圧に依存させて変更した場
合は、発振用インバータＩＮＶ１００のショート電流Ｉ
sの値が大幅に変化してしまうという問題があった。

【００２２】さらに、半導体装置においては、低消費電
力化の観点から、低電圧仕様のものが主流となりつつあ
るため、発振回路とともに使用される定電圧発生回路お
よびこれらを搭載した半導体装置においても、微小な電
力の変動が、発振動作に大きな影響を与えることになる
ため、特に発振回路に供給される定電圧の微調整を可能
とした定電圧発生回路が要求されるようになってきた。

【００２３】本発明は、上記した技術の課題を解決する
ためになされたものであり、その目的とするところは、
定電圧発生回路内のＮＭＯＳ及びＰＭＯＳの製造時にお
ける閾値のバラツキと、温度特性とに依存する定電圧Ｖ
reg が変動しても、この定電圧の変動による動作回路の
動作停止を防止して、定電圧Ｖreg の微調整により、さ
らなる低消費電力化を可能とした定電圧制御回路、半導
体装置及びこれらを具備した携帯用電子機器を提供する
ことにある。

【００２４】

【課題を解決するための手段】請求項１に記載の発明に
係る定電圧制御回路は、定電圧で動作する動作回路に接
続され、前記動作回路の動作停止電圧に至らないよう
に、変動する前記定電圧を制御する定電圧制御回路であ
って、前記動作回路に供給される少なくとも一つの第１
の電圧と、前記第１の電圧と共に変動し前記第１の電圧
の絶対値より低い第２の電圧と、を各々生成出力する定
電圧発生手段と、前記第２の電圧の変動をモニタするモ
ニタ手段と、前記第２の電圧が前記モニタ手段の動作停
止電圧に至ったことを、前記モニタ手段が検出すると、
前記第１の電圧が前記動作回路の動作停止電圧に至らな
いように、前記定電圧発生手段の第１の電圧を変更制御
する制御手段と、を有することを特徴とする。

【００２５】請求項１に記載の発明によれば、第２の電
位は、第１の電位の絶対値より低いので、モニタ手段に
より第２の電圧の変動をモニタし、第１の電圧が動作回
路の動作停止電圧付近にまで下降すると、第１の電圧が
動作回路の動作停止電圧に至る前に、第２の電圧はモニ
タ手段の動作停止電圧に至る。従って、第１の電圧が動
作停止電圧に至り動作回路が停止するのを防止でき、動
作回路の動作を保証しつつ、最も低い定電圧で動作でき
るので、超低消費電力化が可能となる。

【００２６】請求項２に記載の発明に係る定電圧制御回
路は、定電圧で動作する動作回路に接続され、変動する
前記定電圧を制御する定電圧制御回路であって、前記動
作回路に供給される第１の電圧を生成出力する定電圧発
生手段と、前記第１の電圧をモニタするモニタ手段と、
前記モニタ手段の検出結果に基づいて、前記定電圧発生
手段の第１の電圧を変更制御する制御手段と、を有し、
前記モニタ手段は、前記動作回路が停止する前に動作停
止する構成としたことを特徴とする。

【００２７】請求項２に記載の発明によれば、第１の電
圧をモニタ手段及び動作回路に供給しても、モニタ手段
は、動作回路が停止する前に動作停止できる。従って、
制御手段による第１の電圧の変更も、動作回路が動作停
止する前になされるので、動作停止電圧より高い範囲内
において、最低の電圧を定電圧とすることができ、低消
費電力化に寄与できる。

【００２８】請求項３に記載の発明に係る定電圧制御回
路は、請求項２において、前記動作回路は、第１のトラ
ンジスタを有し、前記モニタ手段は、前記第１のトラン
ジスタの閾値の絶対値よりも高い値の閾値の絶対値を有
する第２のトランジスタを有することを特徴とする。

【００２９】請求項３に記載の発明によれば、閾値の高
いトランジスタほど低い電圧で止まりやすい。ここで、
動作回路の第１のトランジスタの閾値の絶対値は、モニ
タ手段の第２のトランジスタの閾値の絶対値よりも高く
設定されている。このため、動作回路が停止する前にモ
ニタ手段の動作が停止し、動作停止電圧より高い範囲内
において、最低の電圧を定電圧とすることができ、低消
費電力化に寄与できる。

【００３０】請求項４に記載の発明に係る定電圧制御回
路は、請求項２において、前記動作回路は、第１のトラ
ンジスタを有し、前記モニタ手段は、前記第１のトラン
ジスタの電流増幅率よりも小さい電流増幅率を有する第
２のトランジスタを有することを特徴とする。

【００３１】請求項４に記載の発明によれば、電流増幅
率の小さいトランジスタは早く停止し易い。ここで、動
作回路の第１のトランジスタの電流増幅率は、前記モニ
タ手段の第２のトランジスタのを電流増幅率よりも小さ
い。このため、同じ第１の電圧を入れたとしても、モニ
タ手段の電流増幅率が低いので、動作回路が停止する前
にモニタ手段の動作が停止し、動作停止電圧より高い範
囲内において、最低の電圧を定電圧とすることができ、
低消費電力化に寄与できる。

【００３２】請求項５に記載の発明に係る定電圧制御回
路は、請求項２において、前記モニタ手段は、前記動作
回路に形成される論理素子よりも入力段数の多い論理素
子を有することを特徴とする。

【００３３】請求項５に記載の発明によれば、同一電圧
でも入力段数の多い論理素子の方が先に停止しやすい。
このため、同じ第１の電圧を、モニタ手段及び動作回路
に入力しても、モニタ手段の方が入力段数の多い論理素
子を含んでいるので、動作回路が停止する前にモニタ手
段の動作が停止し、動作停止電圧より高い範囲内におい
て、最低の電圧を定電圧とすることができ、低消費電力
化に寄与できる。

【００３４】請求項６に記載の発明に係る定電圧制御回
路は、請求項１において、前記モニタ手段は、基準信号
と、モニタしている前記第２の電圧に基づいて、動作停
止時に動作停止信号を出力するモニタ回路を有すること
を特徴とする。

【００３５】請求項６に記載の発明によれば、第２の電
圧が動作停止電圧に至ると、動作停止信号を出力するこ
とで、モニタ回路の動作停止を検出することができる。

【００３６】請求項７に記載の発明に係る定電圧制御回
路は、請求項２〜請求項５のいずれかにおいて、前記モ
ニタ手段は、基準信号と、モニタしている前記第１の電
圧に基づいて、動作停止時に動作停止信号を出力するモ
ニタ回路を有することを特徴とする。

【００３７】請求項７に記載の発明によれば、第１の電
圧が動作停止電圧に至ると、動作停止信号を出力するこ
とで、モニタ回路の動作停止を検出することができる。

【００３８】請求項８に記載の発明に係る定電圧制御回
路は、請求項６において、前記制御手段は、前記モニタ
回路より出力される前記動作停止信号に基づいて、少な
くとも一発の第１のパルスを出力するための第１のパル
ス生成手段と、所定の周期の第２のパルスを生成する第
２のパルス生成手段と、一発の前記第１のパルスに基づ
いて、前記第１の電圧を上昇させる信号を前記定電圧発
生手段に出力し、一定周期の前記第２のパルスに基づい
て、前記第１の電圧を順次下降させる信号を前記定電圧
発生手段に出力するためのパルス制御手段と、を有し、
前記第１の電圧を、一定周期で順次下降させると共に前
記モニタ回路の動作停止により上昇させるように制御す
ることを特徴とする。

【００３９】請求項８に記載の発明によれば、温度変動
に追従するように、モニターし、１回ある一定値にまで
下げたら、温度変動のためのモニタを行なう。これによ
り、第１の電圧を、電源投入時は一番高い定電圧を供給
するように設定し、通常動作時は第２のパルス生成手段
により一定周期で順次下降させると共にモニタ手段の動
作停止信号、第１のパルス生成手段により上昇させるよ
うにパルス制御手段にて設定できる。よって、動作停止
電圧に至らないように動作保証をしつつ、動作停止電圧
に限りなく近い、最低の電圧を確保できる。従って、定
電圧が供給される動作回路においても、定電圧と、動作
発振停止電圧に関し、動作保証を満たしつつ、最低の定
電圧を選択でき、動作回路が動作マージンを確保しつつ
できるだけ低い定電圧にて動作回路の動作を行うことが
できる。

【００４０】請求項９に記載の発明に係る定電圧制御回
路は、請求項１、６、８のいずれかにおいて、前記動
作回路と前記モニタ手段とは、製造プロセスが同一に形
成された回路であることを特徴とする。

【００４１】請求項９に記載の発明によれば、動作回路
とモニタ手段とで製造プロセスが同一であることによ
り、各回路内部の素子の例えば温度特性等もほぼ同じと
なり、第１の電圧の変動とそれより低い第２の電圧の変
動とをほぼ同じにすることができ、第１の電圧の代わり
に第２の電圧をモニタできる。

【００４２】請求項１０に記載の発明に係る定電圧制御
回路は、請求項１〜請求項９のいずれかにおいて、前記
制御手段は、電源投入時は、第１の周期にて前記第１の
電圧を可変し、通常動作時は、前記第１の周期より長い
第２の周期にて前記第１の電圧を可変するように、前記
第１、第２の周期を切換制御するモニタ周期制御部を有
することを特徴とする。

【００４３】請求項１０に記載の発明によれば、電源投
入時は、一番高い定電圧を供給し、スタートさせ、動作
を開始して、通常動作時は、一定周期で順次定電圧値を
１ステップずつ下げていく。そして、モニタ手段が動作
停止を検出すると、この検出後に、定電圧を上げ定常状
態に至る。ここで、電源投入時から定常状態に至る期間
は、通常の第２の周期より短い第１の周期で第１の電圧
で供給することにより、上記期間を短縮してイニシャラ
イズに係る時間を短縮しスループットの向上が図れる。

【００４４】請求項１１に記載の発明に係る定電圧制御
回路は、定電圧で動作する動作回路に接続され、前記動
作回路に電圧を供給する定電圧発生手段と、前記動作回
路よりも先に動作停止する動作停止電圧に至るモニタ手
段と、前記モニタ手段の動作停止に基づいて、前記動作
回路が前記動作停止電圧に至らないように制御する制御
手段と、を有することを特徴とする。

【００４５】請求項１１に記載の発明によれば、動作回
路よりも先にモニタ手段が動作停止するので、動作回路
が動作停止するのを未然に防止して、動作回路の動作を
保証できる。

【００４６】請求項１２に記載の発明に係る半導体装置
は、動作回路と、前記動作回路への供給電圧を形成する
請求項１〜請求項１１のいずれかの定電圧制御回路と、
を同一基板上に形成したことを特徴とする。

【００４７】請求項１２に記載の発明によれば、動作回
路に供給される電圧は、外部要因例えば温度特性や製造
時の素子のバラツキ等に起因して変動するが、定電圧制
御回路と共に形成することで、このような変動が生じる
可能性があっても、電圧を制御することができる。尚、
動作回路が例えば発振回路である場合には、加えて、定
電圧の絶対値が、動作停止電圧の絶対値よりも大きいと
いう状態を常に成り立たせることが可能となり、低い温
度領域においても、定電圧を必要以上に高くする必要が
なくなり、無駄な電力の消費をなくして、半導体装置の
低消費電力化が可能となる。

【００４８】請求項１３の発明は、請求項１〜請求項１
１のいずれかの定電圧制御回路を含む携帯用電子機器を
定義している。

【００４９】この携帯用電子機器によれば、定電圧の微
調整を行うことが可能となり、０．１Ｖ以下の微調整が
容易に可能となり、使用電池の長寿命化をも図れ、携帯
用の電子機器の使い勝手を向上することができると共
に、最適な低消費電力，低電源電圧の携帯用電子機器を
実現できる。

【００５０】

【発明の実施の形態】以下、本発明を発振回路に適用し
た実施の形態について、図面を参照して具体的に説明す
る。

【００５１】［実施の形態１］（システムの全体構成）図１は、本例の定電圧制御回路
を示している。本例の定電圧制御回路１は、図１に示す
ように、定電圧Ｖreg を出力する出力端子Ａに動作回路
を接続し、この動作回路に供給される定電圧Ｖreg が、
種々の要因により変動する場合でも、定電圧Ｖreg を所
望の定電圧値に制御するための回路である。尚、本例で
は、この制御対象となる動作回路の一例として図５に示
すような水晶発振回路９０を用いているが、動作回路と
しては、このような水晶発振回路に限定されるものでは
ない。

【００５２】図１において、定電圧制御回路１は、定電
圧Ｖreg 及び該電圧Ｖreg よりやや低い電圧Ｖregmを各
々生成する定電圧発生手段としての定電圧発生回路１０
と、電圧Ｖregmの変動をモニタするモニタ手段２０と、
このモニタ手段２０の検出結果に基づいて、定電圧発生
回路１０の電圧Ｖreg を変更制御する制御手段２２と、
を有する。

【００５３】定電圧発生回路１０は、水晶発振回路９０
に供給される第１の電圧である定電圧Ｖreg と、定電圧
Ｖreg と共に変動し｜Ｖreg｜＞｜Ｖregm｜となる第２
の電圧である電圧Ｖregmと、を各々生成出力する。尚、
電圧｜Ｖreg｜と、電圧｜Ｖregm｜との差は、動作モニ
タ回路３０の停止時であって、Ｖreg が切換わる以前
に、発振回路９０が停止しない範囲例えば１０〜数１０
ｍｖであることが好ましい。この差が小さすぎると、モ
ニタがある周期で検出するから、この間に停止する恐れ
がある。

【００５４】モニタ手段２０は、電圧Ｖreg と共に変動
する電圧Ｖregmの変動をモニタするものである。このモ
ニタ手段２０は、動作位置検出タイミング信号（基準ク
ロック）ＣＫと、電圧Ｖregmのモニタ結果とに基づい
て、電圧Ｖreg が水晶発振回路９０の動作停止電圧に至
る前に、電圧Ｖregmが動作停止電圧に至った場合に動作
停止し、動作停止信号Ｘを出力する動作モニタ回路３０
を有する。ここで、動作モニタ回路３０は、水晶発振回
路９０と同一の製造プロセスにて形成されることが好ま
しい。

【００５５】制御手段２２は、動作モニタ回路３０より
出力される動作停止信号Ｘに基づいて、少なくとも一発
の第１のパルス（ｕｐ）を出力するための第１のパルス
生成手段である微分回路５０と、所定の周期φｎの第２
のパルス（ｄｏｗｎ）を生成する第２のパルス生成手段
２４と、第１のパルスに基づいて電圧Ｖreg を上昇させ
る信号を定電圧発生回路１０に出力し、第２のパルスに
基づいて、電圧Ｖregを順次下降させる信号を定電圧発
生回路１０に出力するためのパルス制御手段２６と、有
する。

【００５６】微分回路５０は、動作停止信号ＸがＨから
Ｌに切り換わる時に、カウントアップできる第１のパル
スを、例えば１発だけアップダウンカウンター６０に向
けて出力する機能を有する。

【００５７】第２のパルス生成手段は２４は、所定のタ
イミング信号生成するためのタイミング信号発生部８０
と、タイミング信号発生部８０にて生成出力された所定
の周期タイミング信号を、電源８４に係る電源投入時の
オンタイミングに基づいて、周期φｎを変更制御するモ
ニター周期制御部８２と、を有する。

【００５８】パルス制御手段２６は、第１のパルス（ｕ
ｐ）、周期φｎの第２のパルス（ｄｏｗｎ）をカウント
するアップ−ダウンカウンター６０と、このアップ−ダ
ウンカウンター６０の出力を、ｎ本例えば８、１６本等
のシリアル信号を出力するように変換するためのデコー
ダ７０を有する。

【００５９】アップ−ダウンカウンター６０は、アップ
用の入力信号である第１のパルス（ｕｐ）と、ダウン用
の入力信号である第２のパルス（ｄｏｗｎ）が各々入力
される。これにより、例えば４ビットであるとすると、
第１のパルス（ｕｐ）が入力すると「００００」がくる
と、「０００１」になり、その次に、第２のパルス（ｄ
ｏｗｎ）が入力すると、「００００」に戻る。尚、位相
をずらす等の工夫により、第１のパルス（ｕｐ）と第２
のパルス（ｄｏｗｎ）が同時に入力するのを防止してい
る。

【００６０】次に、定電圧制御回路の動作について説明
する。

【００６１】電源投入時は、定電圧発生回路１０は、一
番高い定電圧Ｖreg を水晶発振回路９０に供給するよう
にして、モニターを開始させる。

【００６２】動作を開始して通常動作時は、タイミング
信号発生部８０及びモニター周期制御部８２から、一定
周期φｎの第２のパルス（ｄｏｗｎ）をアップ−ダウン
カウンター６０に向けて出力する。すると、アップ−ダ
ウンカウンター６０のカウンタ値に基づいて、デコーダ
７０は、例えば８本の出力線を有する場合には、いずれ
か１本の出力線を所定の周期φｎ毎に選択状態とするよ
うに、信号を定電圧発生回路１０に向けて出力する。こ
れにより、定電圧発生回路１０より出力される電圧Ｖre
g は、所定の周期φｎ毎に、順次８段（ｏｒ１６段）の
定電圧値を１ステップずつ下げていく。

【００６３】なお、デコーダ７０の出力を例えば８本と
した場合には、電圧Ｖreg の定電圧値を８種類用意で
き、８段階の可変が可能であり、１６本とした場合に
は、電圧Ｖreg の定電圧値を１６種類用意でき、１６段
階の可変が可能である。また、この８又は１６の分割数
は、定電圧発生回路１０内のＭＯＳトランジスタのＶｔ
ｈの製造バラツキの観点から、８、１６等が特に好まし
いが、それ以上であってもかまわない。

【００６４】動作モニタ回路３０では、水晶発振回路９
０の図１８に示す温度変動等に伴う定電圧Ｖreg に追従
するように、水晶発振回路９０に供給する定電圧Ｖreg
より数十ｍｖ低い電圧Ｖregmをモニターしている。

【００６５】ここで、温度変動等の外部要因等により、
例えば電圧Ｖreg が徐々に下がると、これと連動して電
圧Ｖregmも下がる。そうして、電圧Ｖregmは電圧Ｖreg
よりも数十ｍｖ低い電圧であるので、電圧Ｖreg が水晶
発振回路９０の動作停止電圧に至る前に、動作モニタ回
路３０は動作停止電圧に至る。尚、動作モニタ回路３０
は、水晶発振回路９０と同一の製造プロセスにて形成す
るのが望ましい。また、動作モニタ回路３０は、電源電
圧低下により、水晶発振回路９０よりも先に動作停止す
る回路構成とすることが望ましい。

【００６６】動作モニタ回路３０が停止すると、動作モ
ニタ回路３０は動作停止信号Ｘを出力し、微分回路５０
は、この動作停止信号Ｘに基づいて、第１のパルス（ｕ
ｐ）をアップ−ダウンカウンター６０に向けて出力す
る。すると、アップ−ダウンカウンター６０のカウンタ
値に基づいて、デコーダ７０は、例えば８本の出力線を
有する場合には、いずれか１本の出力線をＨレベルとす
るように、信号を定電圧発生回路１０に向けて出力す
る。

【００６７】これにより、定電圧発生回路１０より出力
される電圧Ｖreg は、１段上昇することとなる。その
後、電圧Ｖreg を下降させるステップと、電圧Ｖreg を
上昇させるステップと、を繰り返し行なうことで定電圧
Ｖreg を制御し、その結果、定電圧Ｖreg は、定常状態
に落ち着く。

【００６８】このように、水晶発振回路９０が停止する
前に、動作モニタ回路３０が先に停止するので、水晶発
振回路９０の動作を停止させることなく動作を保証しつ
つ、定電圧Ｖreg を最も低い電圧（定電圧）で動作させ
ることができるので、超低消費電力化が可能となる。

【００６９】（動作モニタ回路）この動作モニタ回路３
０の一例を図２に示す。同図において、動作モニタ回路
３０は、所定のタイミング信号である基準クロックＣＫ
を分周する分周部３２と、分周されたタイミング信号の
電圧を変換する電圧変換部としてのレベルシフタ３４
と、電圧変換された信号を互いに相反転する信号とする
ためのインバータＩＮＶ２、ＩＮＶ３と、動作停止時の
動作停止信号Ｘを出力するクロック検出回路４０と、を
有する。

【００７０】分周部３２は、フリップフロップＦＦ１
と、この出力に接続されたＮＡＮＤゲートＮＡＮＤ１
と、及びＮＡＮＤゲートＮＡＮＤ１の２本に分岐する一
方の出力に接続されたインバータＩＮＶ１と、を有す
る。この分周部３２では、例えば図３（Ａ）に示すよう
に、動作モニタ回路３０が動作しているモニタＯＮの時
は、基準クロックＣＫが周波数２Ｋで入力されると、１
／２分周してフリップフロップＦＦ１の出力は、周波数
１Ｋにて出力される。また、この分周部３２には、電圧
Ｖregmが供給され、動作モニタ回路３０が動作停止した
モニタＯＦＦの時には、フリップフロップＦＦ１の出力
は、Ｈレベル（又はＬレベル）状態が維持される。即
ち、フリップフロップＦＦ１の出力ＱがＨである時に停
止すると、Ｈが出力され、出力ＱがＬである時に停止す
ると、Ｌが出力される。尚、分周部３２は、フリップフ
ロップＦＦ１のみの構成であっても良い。

【００７１】ここにおいて、フリップフロップＦＦ１
は、半導体素子の中で一番停止し易く、電源電圧の依存
を受けて動作し難い素子であるため、動作モニタ回路３
０の中にはフリップフロップを用いている。また、電流
を絞り、駆動能力を抑える効果もある。なお、この動作
停止しやすい論理素子としては、フリップフロップの
他、基本的にはトランジスタが直列になる論理素子例え
ば複数入力、多入力のＮＡＮＤゲート等が好ましい。こ
の場合、ＮｃｈＴｒが複数個直列にならんでいるので、
動きづらく、トランジスタの直列の段数が多いほど好ま
しい。

【００７２】分周部３２から出力された信号は、レベル
シフタ３４により電圧が上昇し、インバータＩＮＶ２、
ＩＮＶ３を介して、クロック検出回路４０の入力Ａ１、
Ａ２に互いに相反転した信号として入力される。

【００７３】（クロック検出回路）ここで、クロック検
出回路４０の詳細について、図２を用いて説明する。ク
ロック検出回路４０は、図２に示すように、２つの入力
Ａ１、Ａ２にある周期で互いに相反転する入力信号が供
給され続けることで、出力ＸＯより例えばＨレベルの信
号を出し続け、周期に拘らず一定の信号が入力Ａ１、Ａ
２に入力される（クロックがこなくなる）と、出力ＸＯ
より例えばＬレベルの信号を出力する、という検出を行
なう機能を有する。このクロック検出回路４０の具体例
を図４に示す。

【００７４】同図において、クロック検出回路４０は、
入力Ａ１がゲートに接続されたＮＭＯＳQN５０と、この
ＮＭＯＳQN５０と直列に接続されて入力Ａ２がゲートに
接続されたＮＭＯＳQN５１と、ＮＭＯＳQN５１のドレイ
ンに接続されたインバータＩＮＶ４と、ＮＭＯＳQN５１
のドレインと接地電位に維持されたグランドＶＤＤとの
間に接続されたコンデンサＣ２及び高抵抗Ｒ１と、ＮＭ
ＯＳQN５０のドレイン及びＮＭＯＳQN５１のソースの接
続点とグランドＶＤＤとに介在されたコンデンザＣ１
と、を有する。

【００７５】このようなクロック検出回路４０の動作
は、以下のように行われる。即ち、順次電圧Ｖｒｅｇが
降下していくと、それと連動して電圧Ｖｒｅｇｍも下が
っていく（この理由は後述する）。このような通常動作
であれば、動作しづらいフリップフロップＦＦ１は、分
周動作を行なうので、ＦＦ１の出力は、ＨＬＨＬ・・と
出力している。従って、動作モニタ回路３０の動作中
は、Ａ１にＨ（Ｌ）、Ａ２にＬ（Ｈ）が各々入力され
る。

【００７６】そして、Ａ１にＨ、Ａ２にＬが各々入力さ
れると、ＮＭＯＳQN５０がオン、ＮＭＯＳQN５１がオフ
する。この時、コンデンサＣ１に電圧ＶＳＳからの電荷
を充電する。次に、Ａ１にＬ、Ａ２にＨが各々入力され
ると、ＮＭＯＳQN５０がオフ、ＮＭＯＳQN５１がオンと
なり、電圧ＶＳＳからの電荷をコンデンサＣ２に貯え
る。

【００７７】このように、クロックが入力すると、電圧
ＶＳＳによる電位は、常にコンデンサＣ１、又はＣ２に
充電されてしまうので、インバータＩＮＶ４の入力電位
は常にＬレベルとなり、結果インバータＩＮＶ４の出力
は、Ｈに一定に保たれ、出力ＸＯ信号は例えばＨを継続
して出力する。このように、Ａ１とＡ２との入力信号が
互いに反転していれば、出力ＸＯはＨである。

【００７８】次に、電圧Ｖｒｅｇｍがさらに下がり、フ
リップフロップＦＦ１の動作停止電圧（動作回路の動作
停止電圧）に至ると、フリップフロップＦＦ１は、分周
動作を停止し、フリップフロップＦＦ１の出力は、一定
電位例えばＬを出力し続ける。このため、クロック検出
回路４０の入力Ａ１、Ａ２には、クロックが入力されな
くなる。そして、クロックが入力されないと、いずれか
一方例えばＮＭＯＳQN５１がオフする。すると、コンデ
ンサＣ２に貯えられたＶＳＳの電荷が、インバータＩＮ
Ｖ４の入力側に放電する経路が与えられるので、コンデ
ンサＣ２の電荷が保持できなくなり、時定数ＣＲに基づ
いて電荷が放出する。従って、時間経過後に、高抵抗Ｒ
１により、電位は常時Ｈレベル側に維持され、出力ＸＯ
はＬになる。

【００７９】このようにして、クロック検出回路４０の
出力ＸＯは、クロックがきた時にＨとなり、クロックが
こないことを検出すると、最初例えばＨを出力していた
ら、Ｌに切換えることにより、動作モニタ回路３０の動
作、動作停止の区別を検出できる。

【００８０】従って、クロック検出回路４０は、動作モ
ニタ回路３０が停止したという動作停止信号を図１の微
分回路５０に向けて出力することとなる。

【００８１】（モニター周期制御部）さらに、図１のモ
ニター周期制御部８２について簡単に説明する。モニタ
ー周期制御部８２は、タイミング信号発生部８０にて生
成出力された所定の周期タイミング信号を、電源８４に
係る電源投入時のオンタイミングに基づいて、周期を変
更制御する機能を有する。図７には、電源投入時から定
常状態に至るまでの時間Ｔに対する定電圧Ｖregの変化
の様子が示されている。

【００８２】即ち、図７に示すように、電源投入時ｔ₁
から定常状態ｔ₂に至るイニシャル時には、周期をφ_n2
（第１の周期）にて出力し、所定の時間経過後定常状態
に至った場合には、周期をφ_n1（第２の周期）にて出力
するよう、変更制御する。この場合、φ_n1の周期は、φ
_n2より長い周期であることが好ましい。こうすると、電
源投入から定常状態に至る期間ｔ₁〜ｔ₂短縮でき、スル
ープットを向上させることができる。

【００８３】尚、本発明者が鋭意検討した結果、通常時
のモニター周期φｎ１の最大値φ_n1maxは、１００〜２
００［ｓｅｃ］、通常時のモニター周期φｎ１のｍｉｎ
値φ_n1minは、１０［ｓｅｃ］（１００ｎＡ以下の消費
電流で動作するＩＣの場合）、イニシャル時のモニター
周期φｎ２のｍａｘ値φ_n2maxは、速やかに適正Ｖreg値
に落ち着く程度の周期、イニシャル時のモニター周期φ
ｎ２のｍｉｎ値φ_n2minは、１〜２ｓｅｃ［ｓｅｃ］程
度とすることが好ましいことが判明した。

【００８４】従って、モニター周期制御部８２は、φ
_n1max、φ_n1min、φ_n2max、φ_n2minを必要に応じて自在
に変更することが好ましい。

【００８５】尚、モニター周期φｎ２とφｎ１との切り
換えタイミングは、図示しないタイマーをモニター周期
制御部８２内に内蔵し、所定の時間経過後に切り換える
構成としてもよいし、電圧Ｖreg をモニタして定常状態
に至ると切り換える構成としてもよい。

【００８６】（定電圧発生回路）図５には、定電圧発生
回路１０および水晶発振回路９０が示されている。この
水晶発振回路９０はクォーツタイプの腕時計に使用され
る水晶発振回路である。図５を用いて定電圧発生回路１
０について説明する。

【００８７】定電圧発生回路１０は、水晶発振回路９０
へ供給する定電圧Ｖreg 、及び上記動作モニタ回路３０
でのモニタ用の電圧Ｖregmを形成するための回路であっ
て、水晶発振回路の発振動作を保証する全温度範囲で定
電圧Ｖreg を発振可能な最低の電圧まで下げることを可
能とするものであり、オペアンプＯＰ１と、オペアンプ
ＯＰ２と、選択回路１０Ｐと、オペアンプＯＰ１の出力
用ＮＭＯＳQN２と、オペアンプＯＰ２の出力用ＮＭＯＳ
QN４と、定電流源ＴＮ１・ＴＮ２・ＴＰと、ＮＭＯＳQN
１及びＮＭＯＳQN３と、を含んで構成されている。

【００８８】図５の定電圧発生回路では、選択回路１０
Ｐにより、オペアンプＯＰ２への一方の入力電圧、つま
り、定電圧Ｖreg を制御する定電圧制御用ＰＭＯＳを、
複数かつ夫々電流増幅率β（ゲート長、ゲート幅）を異
ならせて形成し、複数構成された定電圧制御用ＰＭＯＳ
のうち最適な定電圧制御用ＰＭＯＳを選択できる。

【００８９】また、ＮＭＯＳQN３の例えばゲート幅を、
ＮＭＯＳQN１のゲート幅より大きくして、サイズを変え
て形成することにより、上記電圧Ｖreg と電圧Ｖregmと
の数十ｍＶの電圧幅を形成している。

【００９０】オペアンプＯＰ１は、＋入力端子は定電圧
制御用ＮＭＯＳQN３により形成される電圧を受け、−入
力端子は選択回路１０Ｐにより形成される電圧を受け
る。ＮＭＯＳQN４は、オペアンプＯＰ１の出力を受けて
ゲート入力電圧が制御される。

【００９１】オペアンプＯＰ２は、＋入力端子と−入力
端子とを有し、＋入力端子は定電圧制御用ＮＭＯＳQN１
により形成される電圧を受ける。そして、前記−入力端
子は複数のＰＭＯＳQP１０〜１７により、オンオフ制御
されるＰＭＯＳQP３０〜３７を含む選択回路１０Ｐによ
り形成される電圧を受ける。そして、＋入力端子に印加
された電圧と、−入力端子に印加された電圧との電位差
を増幅して出力する、所謂差動増幅器である。

【００９２】出力用ＮＭＯＳQN２は、オペアンプＯＰ２
の出力をゲートに受けるものであって、且つ、ドレイン
が定電圧発生回路のＶreg の出力ラインと接続されてい
る。また、出力用ＮＭＯＳQN２のソース及びバックゲー
トに電源電圧Ｖssが印加されている。

【００９３】ＰＭＯＳQP３０〜３７を含む選択回路１０
Ｐは、定電圧発生回路により形成される定電圧Ｖreg
を、オペアンプＯＰ１、２の−入力端子への入力電圧を
制御することにより制御する回路である。そして、定電
圧制御用ＰＭＯＳQP３０〜３７の夫々のゲートとドレイ
ンが共通にオペアンプＯＰ１、２の−入力端子に接続さ
れている。即ち、定電圧制御用ＰＭＯＳQP３０〜３７の
各ドレイン及びゲートは電源電圧Ｖssと電気的に接続さ
れているとともに、ソース側が選択制御用ＰＭＯＳQP１
０〜１２に夫々接続されている。

【００９４】ここで、定電圧制御用ＰＭＯＳQP３０〜３
７は、夫々異なる電流増幅率βにて形成されているもの
であって、ＰＭＯＳQP３０の電流増幅率β３０、ＰＭＯ
ＳQP３１の電流増幅率β３１、・・・、ＰＭＯＳQP３７
の電流増幅率β３７は、例えば、β３７＞β３６＞・・
・＞β３０の関係となるよう形成される。この電流増幅
率の制御については、設計時に、ゲート幅，ゲート長を
それぞれ変えてレイアウトを行い、それに基づいて素子
を形成することで行える。このレイアウトについては、
特に、レイアウトルールにおいても問題なく形成でき、
半導体製造プロセス上も何ら問題なく定電圧制御用ＰＭ
ＯＳを形成できる。

【００９５】そして、定電圧制御用ＰＭＯＳQP３０，QP
３１，・・・、QP３７の夫々のソースと直列に接続さ
れ、かつ各ゲートにて選択信号ＳＥＬ０〜７を受ける選
択制御用ＰＭＯＳQP１０〜１７が夫々対応して設けられ
る。また、選択制御用ＰＭＯＳQP１０〜１７の各ソース
には接地電圧Ｖddが印加されている。

【００９６】選択信号ＳＥＬ０〜７は、上述した図１に
示すデコーダ７０より出力され、夫々異なる電流増幅率
β３０、β３２、・・・、β３７の定電圧制御用ＰＭＯ
ＳQP３０〜３７の中から１つのＰＭＯＳを選択するため
の信号である。選択信号ＳＥＬ０〜７を形成するには、
上述したアップ−ダウンカウンター６０等を用いて行な
うことができる。このアップダウンカウンター６０は、
定電圧発生回路１０内の定電圧制御用ＰＭＯＳQP３０〜
３７のうち、最適な定電圧制御用ＰＭＯＳを選択する選
択信号ＳＥＬ０〜７を形成するための回路である。よっ
て、選択信号ＳＥＬ０がロウレベルでＰＭＯＳQP３０を
選択状態、ＳＥＬ１がロウレベルでＰＭＯＳQP３１を選
択状態、・・・・、ＳＥＬ７がロウレベルでＰＭＯＳQP
３７を選択状態にできる。また、選択信号ＳＥＬ０〜Ｓ
ＥＬ７が夫々ハイレベルとされることによりＰＭＯＳQP
３０〜QP３７を夫々非選択状態にできる。

【００９７】定電圧制御用ＰＭＯＳQP３０〜３７は、定
電圧Ｖreg を最適な状態で形成するために、いずれか一
つの定電圧制御用ＰＭＯＳに電流を流すものである。

【００９８】そして、＋入力端子への入力電圧が固定さ
れているため、オペアンプＯＰ１、２への−入力端子へ
の入力電圧、すなわち＋入力端子と−入力端子における
差電圧を選択することにより、オペアンプＯＰ１、２か
らの出力信号すなわち定電圧Ｖregm、Ｖreg の大きさを
制御できる。即ち、選択信号ＳＥＬ０〜ＳＥＬ７の入力
により、定電圧制御用ＰＭＯＳQP３０〜３７のオンオフ
を夫々制御し、最適な電流増幅率にて形成された定電圧
制御用ＰＭＯＳを１つ選択する。

【００９９】定電流源ＴＮ１、ＴＮ２、ＴＰは、例え
ば、図１７に示すようなデプリーションタイプのＰＭＯ
Ｓ（ＤＰＭＯＳ）により形成されている。尚、素子製造
工程において、ゲート幅，ゲート長等のサイズ，不純物
打ち込み濃度等に関して同一となるように、レイアウト
設計，製造装置の制御を行うことによってＭＯＳの製造
条件を同一として、定電流源ＴＮ１、ＴＮ２、ＴＰを形
成することが好ましい。これにより、定電流源ＴＮ，Ｔ
Ｐは同一の温度特性をもつこととなる。

【０１００】次に、定電圧制御用ＰＭＯＳの選択方法に
ついて説明する。

【０１０１】選択信号ＳＥＬ０がロウレベルとされ、選
択制御用ＰＭＯＳQP１０のゲートにロウレベルの電圧が
印加されるため、選択制御用ＰＭＯＳQP１０はオンす
る。従って、定電圧制御用ＰＭＯＳQP３０のソースがハ
イレベルとされる。このようにして、ゲートおよびドレ
インが電源Ｖssと電気的に接続された定電圧制御用ＰＭ
ＯＳQP３０がオンするため、定電圧制御用ＰＭＯＳQP３
０を選択できる。

【０１０２】一方、この時、選択信号ＳＥＬ２，・・
・、ＳＥＬ７はハイレベルとされるので、選択制御用Ｐ
ＭＯＳQP１１，・・・、QP１７のゲートには夫々選択信
号ＳＥＬ２，・・・ＳＥＬ７、すなわちハイレベルの信
号が印加され、選択制御用ＰＭＯＳQP３２，・・・QP３
７はオフする。よって、選択制御用ＰＭＯＳQP３１，・
・・QP３７は接地電圧源Ｖdd，電源電圧源Ｖssの両電源
と電気的に切り離され選択されない。

【０１０３】異なる電流増幅率を有する定電圧制御用Ｐ
ＭＯＳ８個の中から、所望の定電圧制御用ＰＭＯＳを１
個選択することができる。例えば、電流増幅率の高いβ
３７を有する定電圧制御用ＰＭＯＳQP３７を選択した場
合には、次のようにオペアンプＯＰ２の出力電圧の定電
圧Ｖregが形成される。

【０１０５】そして、定電圧制御用ＮＭＯＳQN１に定電
流が流れることによって、信号線１０１と信号線１０２
の間に、定電圧制御用ＮＭＯＳQN１の閾値電圧Ｖthn１
に依存したαＶthn１の電位差が生じる。よって、信号
線１０２の電位、すなわち定電圧Ｖreg 出力と接地電圧
Ｖddの間には電位|Ｖthp３７|＋Ｖthn１に依存したα
（|Ｖthp３７|＋Ｖthn１）の定電圧Ｖregが生じる。同
様にして、信号線１０４にも定電圧Ｖregmが生じる。

【０１０６】定電圧制御用ＮＭＯＳQN１，定電圧制御用
ＰＭＯＳQP３０〜３７は飽和領域の電流にて動作するも
のである。そして、定電圧制御用ＮＭＯＳQN１，夫々の
閾値電圧については変動がないため、定電圧制御用ＰＭ
ＯＳQP３０〜３７のみに着目してみると、電流増幅率が
大きくなるほど定電圧の絶対値|Ｖreg|は小さくなり、
電流増幅率が小さくなるほど定電圧の絶対値|Ｖreg|は
大きくなる。

【０１０７】従って、定電圧制御用ＰＭＯＳQP３７を選
択すると、定電圧の絶対値|Ｖreg|は最低となり、定電
圧制御用ＰＭＯＳQP３０を選択すると、定電圧の絶対値
|Ｖreg|は最高となる。ここで、例えば、電流増幅率β
３０とβ３１，・・・・、β３６とβ３７との差は各
々、１．２〜１．５倍程度に設定することができる。

【０１０９】このように、選択回路１０Ｐを備えている
ため、最適な定電圧Ｖregを形成することができるの
で、定電圧Ｖregの微調整を行うことが可能となり、消
費電力を極力小さくでき、さらには、半導体装置の低電
源電圧に対応できる。

【０１１０】従って、定電圧発生回路におけるオペアン
プへの一方の端子への入力電圧を調整することにより、
定電圧Ｖregの微調整を行うことが可能となる。このた
め、０．１Ｖ以下の微調整が可能となり、半導体装置を
低電源電圧化においても悪影響を及ぼすことなく、携帯
用電子機器，時計等に適用するのに最適な低消費電力、
低電源電圧の半導体装置を実現することができる。

【０１１１】また、上記説明では、選択信号ＳＥＬ０〜
ＳＥＬ７のうち、一つだけを選択状態とする手法を採用
したが、電流増幅率β３０、β３２、・・・、β３７を
変化させる事によっても定電圧|Ｖreg| を制御できるの
で、選択信号ＳＥＬ０〜ＳＥＬ７のうち、複数を選択状
態とする手法を用いても良い。

【０１１２】以上のように本実施の形態においては、異
なる電流増幅率を有する定電圧制御用ＰＭＯＳを８種類
であるとして説明したが、この数は特に限定されること
なく自由に設定でき、同様に選択信号の数も定電圧制御
用ＰＭＯＳの数と対応させて設けることができる。ま
た、定電圧制御用ＰＭＯＳの電流増幅率の設定をβ３７
＞・・・＞β３６＞β３０として記載したが、これに限
定されることなく、電流増幅率の設定を自由に設定でき
る。さらに、動作モニタ回路の停止を水晶発振回路より
も速くするための手法としては、上記に限定されず、動
作モニタ回路内のトランジスタのしきい値を、水晶発振
回路内のトランンジスタのしきい値よりも高く設定する
構成、動作モニタ回路内のトランジスタの電流増幅率
を、水晶発振回路内のトランンジスタの電流増幅率より
も小さく設定する構成、等であっても良い。

【０１１３】［実施の形態２］図６には、図５に示す定
電圧発生回路１０において、選択回路１０Ｐ−１は、上
段の定電圧制御用ＰＭＯＳを８段、下段の選択制御用Ｎ
ＭＯＳを８段の計１６個を使用した構成としている。即
ち、上記実施の形態１と異なり、下段の選択制御用ＭＯ
ＳをＰＭＯＳに代えてＮＭＯＳを使用している。この場
合でも上記同様の作用効果が得られる。

【０１１４】［実施の形態３］図８には、図５に示す定
電圧発生回路１０において、選択信号をＳＥＬ０〜１５
の１６段とし、選択回路２０Ｐは、定電圧制御用ＰＭＯ
Ｓを１６段、選択制御用ＰＭＯＳを１６段の計３２個を
使用した構成としている。また、上記デコーダ７０の出
力も１６段とする必要がある。この場合には、異なる電
流増幅率を有する定電圧制御用ＰＭＯＳを１６種類用い
ているので、定電圧Ｖreg の微調整をより細かく行うこ
とが可能である。

【０１１５】また、図９に示すように、選択回路３０Ｐ
を、定電圧制御用ＮＭＯＳを１６段、選択制御用ＰＭＯ
Ｓを１６段の計３２個を使用した構成としても良い。

【０１１６】［実施の形態４］図１０に、オペアンプＯ
Ｐ２の＋入力端子に供給する電圧を制御した定電圧発生
回路が示されている。図１０の定電圧発生回路１１０
は、オペアンプへの＋入力端子への入力電圧を制御する
定電圧制御用ＮＭＯＳを複数、かつ夫々電流増幅率を異
ならせて形成し、複数の定電圧制御用ＮＭＯＳのうちか
ら最適な定電圧制御用ＮＭＯＳを選択することができる
ようにしたものである。

【０１１７】図１０の定電圧発生回路では、オペアンプ
ＯＰ２は、＋入力端子は選択制御用ＮＭＯＳQN１０〜２
５によりオンオフ制御される定電圧制御用ＮＭＯＳQN３
０〜４５を含む選択回路１０Ｎによって形成される電圧
を受ける。ここで、定電圧制御用ＮＭＯＳQN１０〜２５
は、夫々異なる電流増幅率にて形成されているものであ
って、定電圧制御用ＮＭＯＳQN２５の電流増幅率βn２
５，定電圧制御用ＮＭＯＳQN２４の電流増幅率βn ２
４、・・・、定電圧制御用ＮＭＯＳQN１０の電流増幅率
βn１０は、例えば、βn２５＞βn２４＞・・・＞βn１
０の関係となるように形成されている。

【０１１８】そして、定電圧制御用ＮＭＯＳQN１０、QN
１１、・・・、QN２５のソースと夫々直列に接続され、
かつ各ゲートにて選択信号ＳＥＬ０Ｎ〜１５Ｎを受ける
選択制御用ＮＭＯＳQN３０〜４５が夫々対応して設けら
れている。いずれかの選択信号ＳＥＬ０Ｎがハイレベル
で定電圧制御用ＮＭＯＳQN１０を選択状態とすることが
できる。

【０１２０】尚、異なる電流増幅率を有する定電圧制御
用ＮＭＯＳが夫々１６種類であるとして説明したが、こ
の数は特に限定されることなく自由に設定できる。ま
た、定電圧制御用ＮＭＯＳの電流増幅率の設定をβn２
５＞βn２４＞・・＞βn１０として記載したが、これに
限定されることなく、電流増幅率の設定を自由に設定で
きる。

【０１２１】［実施の形態５］図１１の定電圧発生回路
は、オペアンプへの−入力端子への入力電圧を制御する
定電圧制御用ＰＭＯＳおよび＋入力端子への入力電圧を
制御する定電圧制御用ＮＭＯＳを夫々複数、かつ夫々電
流増幅率を異ならせて形成し、前記複数の定電圧制御用
ＰＭＯＳおよびＮＭＯＳから最適な定電圧制御用ＮＭＯ
ＳおよびＰＭＯＳを夫々選択することができるようにし
たものである。

【０１２２】この定電圧発生回路１２０は、選択回路１
０Ｎ，３０Ｐを具備するものである。

【０１２３】選択回路１０Ｎにおける定電圧制御用ＮＭ
ＯＳQN１０〜２５は、夫々異なる電流増幅率にて形成さ
れ、選択信号ＳＥＬ０Ｎ〜１５Ｎは、定電圧制御用ＮＭ
ＯＳQN１０〜２５の中から１つの定電圧制御用ＮＭＯＳ
を選択する。なお、これらのＮＭＯＳQN１０〜２５の配
列を示したのが図１２である。

【０１２４】選択回路３０Ｐにおける定電圧制御用ＰＭ
ＯＳQP３０〜４５は、夫々異なる電流増幅率にて形成さ
れ、選択信号ＳＥＬ０Ｐ〜１５Ｐは、定電圧制御用ＰＭ
ＯＳQP３０〜４５の中から１つの定電圧制御用ＰＭＯＳ
を選択する。

【０１２５】選択回路３０Ｐ，１０Ｎに含まれる定電圧
制御用ＮＭＯＳ，ＰＭＯＳの中から各々１つずつ選択
し、選択された定電圧制御用ＮＭＯＳ，ＰＭＯＳに夫々
電流を流し、定電圧Ｖregの大きさを制御することを可
能とするものである。

【０１２６】ここで、選択回路１０Ｎ，３０Ｐにより、
オペアンプＯＰ２に印加する両端子の電圧を制御してい
るため、定電圧制御用ＮＭＯＳとＰＭＯＳの組み合わせ
でオペアンプＯＰの出力電圧を選択することになる。

【０１２７】即ち、オペアンプＯＰ２の＋入力側の定電
圧制御用ＮＭＯＳ１６個の中から、所望の定電圧制御用
ＮＭＯＳを１個選択でき、−入力側の定電圧制御用ＰＭ
ＯＳ１６個の中から、所望の定電圧制御用ＰＭＯＳを１
個選択できる。

【０１２８】この時、定電圧Ｖregの選択幅を広げるこ
とができる。即ち、定電圧制御用ＮＭＯＳ，ＰＭＯＳの
組み合わせは１６×１６通り存在するため、発振停止電
圧の絶対値|Ｖsto|の値によって、最適な前記定電圧制
御用ＮＭＯＳ，ＰＭＯＳの組み合わせを実現できる。即
ち、２系統備えているため、オペアンプの両入力端子に
供給される電圧を各々制御でき、最適な定電圧Ｖregを
形成することができる。従って、定電圧Ｖregの微調整
を行うことが可能となり、消費電力を極力小さくでき、
半導体装置の低電源電圧に対応できる。

【０１２９】定電圧制御用ＰＭＯＳは１６種類、ＮＭＯ
Ｓは１６種類存在するため、パターンは１６×１６通り
となり、このうち最適なものを選択できる。よって、こ
の定電圧発生回路は、実施の形態１，２の定電圧発生回
路よりも素子数は増加するが、定電圧Ｖregの選択幅は
広がるため、定電圧Ｖregの微調整をより精密に行うこ
とが可能になり、近年の電源の低電圧化に対応できる定
電圧Ｖregを選択できる。

【０１３０】以上、異なる電流増幅率を有する定電圧制
御用ＰＭＯＳ，ＮＭＯＳが夫々１６種類であるとして説
明したが、この数は特に限定されることなく自由に設定
できる。また、定電圧制御用ＮＭＯＳの電流増幅率の設
定を自由に設定できる。

【０１３１】［実施の形態６］図１３には、モニタ手段
１３１に電圧Ｖreg を入力するタイプの定電圧制御回路
１３１が図示されている。この場合には、定電圧制御回
路１３１は、モニタ手段１３１と、モニタ手段１３１の
モニタ検出結果に基づいて、定電圧発生回路１３４のＶ
reg 値を制御する制御手段１３２と、電圧Ｖreg のみを
出力する定電圧発生回路１３４とを有する。そして、定
電圧発生回路１３４には動作回路１３５が接続され、電
圧Ｖreg は、この動作回路１３５に供給されると共に、
モニタ手段１３１内に形成された動作モニタ回路１３３
へも供給されるよう構成される。

【０１３２】そして、本例において重要なことは、動作
モニタ回路１３３内に形成された図示しない第２のトラ
ンジスタの閾値の絶対値｜Ｖ_th1｜を、動作回路１３５
内に形成された図示しない第１のトランジスタの閾値の
絶対値｜Ｖ_th2｜よりも若干高く設定する。こうする
と、閾値の高い第２のトランジスタほど低い電圧で止ま
りやすいので、動作モニタ回路１３３は第１の動作停止
電圧で停止し、動作回路１３５は第１の動作停止電圧よ
り低い第２の動作停止電圧で停止することとなる。

【０１３３】これにより、上述した実施の形態１〜４に
示すように、定電圧発生回路１３４にて低電圧Ｖregmを
生成せずに済む。即ち、直接電圧Ｖreg をモニタし、同
じ電圧を動作回路１３５と動作モニタ回路１３３とに各
々供給したとしても、動作回路１３５が第２の動作停止
電圧にて停止する前に、動作モニタ回路１３３が第１の
動作停止電圧にて停止するため、動作モニタ回路１３３
の方が先に停止することができる。

【０１３４】尚、第１及び第２のトランジスタは、ＮＭ
ＯＳ、ＰＭＯＳのいずれであっても良い。

【０１３５】また、動作モニタ回路及び動作回路に各々
電圧Ｖreg を供給しつつも、動作モニタ回路の方を動作
回路よりも先に停止させる手法として、上記のようにト
ランジスタの閾値を変更する手法の他、以下の手法が挙
げられる。

【０１３６】先ず、動作モニタ回路内の第２のトランジ
スタの電流増幅率を、動作回路内の第１のトランジスタ
の電流増幅率よりも小さく設定する手法が挙げられる。
この場合にも、電流増幅率の小さい第２のトランジスタ
は早く止まるので、同じ電圧Ｖreg を入れたとしても、
動作モニタ回路の第２のトランジスタの電流増幅率が低
いので、動作モニタ回路の方がはやく停止することとな
る。尚、電流増幅率は、（チャネル幅Ｗ／チャネル長
Ｌ）＝電流増幅率で表されることから、各トランジスタ
のチャネル幅Ｗ、又はチャネル長Ｌを所望に設定してや
れば良い。

【０１３７】さらに、動作モニタ回路に、動作回路に形
成される論理素子よりも入力段数の多い論理素子を形成
する構成であっても良い。この入力段数の多い論理素子
の中でもとりわりフリップフロップが好ましい。この場
合にも、動作モニタ回路の方が動作回路よりも先に停止
することとなる。

【０１３８】このように、動作モニタ回路には、動作回
路よりもある電源で先に停止するような回路、同じ電源
を入れても先に止まるような機能をもった回路、等を設
ければ、どのような構成であっても良い。

【０１３９】以上のように、本例によれば、Ｖregmの生
成回路が不要となり、また動作モニタ回路を、動作回路
と同じ電源供給条件であっても、先に停止させることが
できる。

【０１４０】［実施の形態７］次に、上述の定電圧制御
回路を用いた携帯用電子機器の実施の形態について図１
４及び図１５を用いて説明する。

【０１４１】図１４に腕時計に用いられる電子回路の一
例が示されている。この腕時計は、図示しない発電機構
を内蔵している。使用者が腕時計を装着し腕を動かす
と、発電機構の回転錘が回転し、そのときの運動エネル
ギーにより発電ロータが高速回転され、発電ステータス
側に設けられた発電コイル３００から交流電圧が出力さ
れる。この交流電圧が、ダイオード３０２で整流され、
二次電池３０１を充電する。この二次電池３０１は、昇
圧回路３０３および補助コンデンサ３０４と共に主電源
を構成する。

【０１４２】本例では、二次電池の電圧が低くて時計の
駆動電圧に満たないときには、昇圧回路３０３により二
次電池の電圧を時計駆動可能な高電圧に変換し、補助コ
ンデンサ３０４に蓄電する。そして、この補助コンデン
サ３０４の電圧を電源として時計回路が動作する。

【０１４３】この時計回路は、実施の形態１〜５のいず
れかの定電圧発生回路およびそれと接続された水晶発振
回路を含む半導体装置として構成されており、この半導
体装置に端子を介して接続された水晶振動子Ｘ’ｔａｌ
を用いて予め設定された発振周波数、ここで３２７６８
Ｈｚの周波数の発振出力を生成し、この発振出力を分周
することにより、一秒ごとに極性の異なる駆動パルスを
出力するように構成されている。この駆動パルスは、時
計回路に接続されたステップモータの駆動コイル３０６
へ入力される。これにより、図示しないステップモータ
は、駆動パルスが通電されるごとにロータを回転駆動
し、図示しない時計の秒針、分針、時針を駆動し、時刻
を表示板にアナログ表示することになる。

【０１４４】ここで、本例の時計回路３３０は、主電源
から供給される電圧により駆動される電源電圧回路部２
２０と、この電源電圧からこの値よりも低い所定の一定
電圧Ｖregを生成する実施の形態１〜４のいずれかに記
載した定電圧発生回路２１０と、この定電圧Ｖregによ
り駆動される定電圧動作回路部２４０とを含む。

【０１４５】図１５には、時計回路３３０のより詳細な
機能ブロック図が示されている。定電圧動作回路部２３
０は、外部接続された水晶振動子Ｘ’ｔａｌを一部に含
んで構成された水晶発振回路２００と、波形整形ゲート
２０１と、高周波分周回路２０２とを含んで構成され
る。

【０１４６】電源電圧回路部２２０は、レベルシフタ２
０３と、中低周波分周回路２０４と、その他の回路２０
５とを含む。なお、本例の時計回路では、電源電圧回路
部２２０と、定電圧発生回路２１０とは、主電源から供
給される電圧により駆動される電源電圧動作回路部２４
０を構成している。

【０１４７】水晶発振回路２００は、水晶振動子Ｘ’ｔ
ａｌを用いて基準周波数ｆｓ＝３２７６８Ｈｚの正弦波
出力を波形整形ゲート２０１に出力する。波形整形ゲー
ト２０１は、この正弦波出力を矩形波に整形した後、高
周波分周回路２０２へ出力する。高周波分周回路２０２
は、基準周波数３２７６８Ｈｚを２０４８Ｈｚまで分周
し、その分周出力をレベルシフタ２０３を介して中低周
波数分周回路２０４へ出力する。中低周波数分周回路２
０４は、２０４８Ｈｚまで分周された信号を、さらに１
Ｈｚまで分周し、その他の回路２０５へ入力する。その
他の回路２０５は、１Ｈｚの分周信号に同期してコイル
を通電駆動するドライバ回路を含んで構成され、この１
Ｈｚの分周信号に同期して時計用駆動用ステップモータ
を駆動する。

【０１４８】本例の時計回路において、主電源から供給
される電源電圧Ｖssにより回路全体が駆動される電源電
圧動作回路部２４０以外に、これにより低い定電圧Ｖre
gで駆動される定電圧動作回路部２３０を設けたのは以
下の理由による。

【０１４９】すなわち、このような時計回路では、長期
間安定した動作を確保するために、その消費電力を低減
することが必要となる。通常、回路の消費電力は、信号
の周波数、回路の容量に比例し、さらに供給電源電圧の
二乗に比例して増大する。ここで、時計回路に着目して
みると、回路全体の消費電力を低減するためには、回路
各部に供給する電源電圧を低い値、たとえばＶregに設
定すれば良い。この定電圧発生回路２１０は、水晶発振
回路２００の発振動作を補償する範囲で最小の定電圧Ｖ
regを形成することができる。

【０１５０】次に、信号周波数に着目してみると、時計
回路は、信号周波数が高い水晶発振回路２００、波形整
形ゲート２０１、高周波分周回路２０２と、それ以外の
回路２０５とに大別することができる。この信号の周波
数は、前述したように回路の消費電力と比例関係があ
る。

【０１５１】そこで、本例の定電圧発生回路２１０は、
主電源から供給される電源電圧Ｖssから、それより低い
定電圧Ｖregを生成し、これを高周波信号を扱う回路部
２３０、すなわち水晶発振回路２００、波形整形ゲート
２０１、高周波分周回路２０２へ供給している。このよ
うに、前記高周波信号を扱う回路２３０に対して供給す
る駆動電圧を低くすることにより、定電圧発生回路２１
０の負担をさほど増加させることなく、時計回路全体の
消費電力を効果的に低減することができる。尚、本実施
の形態において、高周波分周回路２０２と中低周波分周
回路２０４との間にレベルシフタ２０３を設けたのは、
以下の理由による。

【０１５２】高周波分周回路２０２の出力波高値は、定
電圧Ｖregレベルであり、主電源の電圧Ｖssの波高値よ
り小さい。このため、電源電圧Ｖssで駆動されている中
低周波分周回路２０４に、高周波分周回路２０２の定電
圧Ｖregレベルの出力をそのまま入力しても、この入力
値が中低周波分周回路２０２の初段のロジックレベルの
電圧を超えないため、中低周波分周回路２０４が正常に
動作しない。よって、前記中低周波分周回路２０４が正
常に動作するように、前記レベルシフタ２０３を使い、
前記高周波分周回路２０２の出力波高値を定電圧レベル
から電源電圧レベルまで引き上げている。

【０１５３】以上述べたように、本例の時計回路及びこ
れを含む電子回路は、実施の形態１〜５の定電圧発生回
路を含んでいるために、製造ばらつきによらず、発振用
インバータの動作がマージンを確保しつつ、最小の定電
圧を前記水晶発振回路に供給することができるため、電
子回路、時計回路の低消費電力化が図れる。したがっ
て、前述したような、時計または携帯用の電子機器にお
いて、発振動作を安定して行なうことができるだけでな
く、使用電池の長寿命化を図ることができ、時計又は携
帯用の電子機器の使い勝手を向上することができる。

【０１５４】さらに、上記定電圧発生回路を適用するこ
とにより、定電圧発生回路におけるオペアンプへの端子
への入力電圧を調整することにより、前記定電圧Ｖreg
の微調整を行うことが可能となり、０．１Ｖ以下の微調
整が容易に可能となり、最適な低消費電力，低電源電圧
の携帯用電子機器，時計等を実現することができる。

【０１５５】尚、実施の形態６のＶreg のみを発生する
定電圧制御回路を含む電子機器を構成する場合にも、図
１４、図１５に各々示すＶregmに相当する箇所をＶreg
と置き換え、定電圧発生回路も図１８に示すオペアンプ
ＯＰが１つのタイプの回路を使用すれば足りる。

【０１５６】尚、本発明に係る装置と方法は、そのいく
つかの特定の実施の形態に従って説明してきたが、当業
者は本発明の主旨及び範囲から逸脱することなく本発明
の本文に記述した実施の形態に対して種々の変形が可能
である。例えば、動作回路と、定電圧制御回路とが一体
的に形成されたＩＣ、半導体素子であっても良い。ま
た、動作回路専用のＩＣと、定電圧制御回路専用のＩＣ
とのを同一基板上に形成した装置であっても良い。

【０１５７】さらに、動作回路としては、発振回路に限
らず、他の高周波部分を含む回路等でも良く、要は、あ
る電圧以下に電圧が低くなるとその動作が停止する特性
を有する回路であれば良い。また、動作回路として発振
回路を用いて説明した都合上、発振回路の動作保証と定
電圧Ｖreg の温度変動の特性の関係上、動作回路として
は、定電圧を動作回路の動作停止電圧よりも高くすると
いう条件を満たす範囲内で、変動する定電圧を制御する
もの、即ち、定電圧が徐々に降下して動作停止電圧に至
るのを防止する手法を採用したが、これに限定されるも
のではない。すなわち、動作回路として、ある電位以下
になると動作停止するのではなく、ある電位以上になる
と動作停止をするもの、定電圧が徐々に上昇して動作停
止電圧に至るのを防止するような構成、特性をもった回
路等であっても良い。この場合には、定電圧制御回路
は、その定電圧発生手段に電圧Ｖreg よりも若干高い電
圧Ｖregnを形成することで、動作モニタ回路を動作回路
よりも先に停止できる。

【０１５８】また、定電圧発生回路は、水晶発振回路の
発振用インバータに供給する一方の電源を形成する回路
であるという観点から、定電圧発生回路へ電流を供給す
る定電流源と、水晶発振回路へ電流を供給する定電流源
とにおいて温度特性を一致させることにより、定電圧Ｖ
regと発振停止電圧Ｖstoの温度特性を一致させる手法を
用いても良い。

【０１５９】さらに、定電圧発生回路における定電圧制
御用ＮＭＯＳQN１，ＰＭＯＳQP１をともに飽和領域にお
ける電流範囲にて動作させることで、定電圧Ｖreg と発
振停止電圧Ｖsto との温度特性を一致させる構成として
も良い。

【０１６０】さらにまた、定電流源ＴＮ，ＴＰとして図
１６（ａ），（ｂ）のような負の温度特性をもつ定電流
源を用いることができる。

【０１６１】図１６（ａ）の定電流源は、負荷抵抗Ｒ，
ＮＭＯＳQN６０〜６２により構成される。すなわち、定
電流源は、ＮＭＯＳQN６０と、ＮＭＯＳQN６０のソース
とドレインが接続されたＮＭＯＳQN６１と、ＮＭＯＳQN
６０のドレインおよびゲートとそのゲートが接続された
ＮＭＯＳQN６２とを含む。そして、ＮＭＯＳQN６０，Ｎ
ＭＯＳQN６１は夫々ゲートとドレインが接続されてお
り、ＮＭＯＳQN６２のドレインは負荷抵抗Ｒと接続され
ている。

【０１６２】ここで、ＮＭＯＳQN６０，ＮＭＯＳQN６
１，ＮＭＯＳQN６２は、夫々同一の製造条件および同一
のレイアウトルールにて形成されたものである。すなわ
ち、前記ＮＭＯＳQN６０〜６２の電流増幅率は夫々、例
えばβであり、ゲート幅，ゲート長は夫々同一であっ
て、閾値電圧は夫々、例えばＶthnとなる。よって、Ｎ
ＭＯＳQN６２のゲート−ソース間電圧ＶGSN６２は、前
記ＮＭＯＳQN６０とＮＭＯＳQN６１の直列接続分の電圧
となるため、閾値電圧Ｖthnの２倍の２Ｖthnとなる。

【０１６３】このような定電流源を使用することによ
り、定電圧制御用ＮＭＯＳQN１，ＰＭＯＳQP１を飽和領
域において動作させることができるので、定電圧Ｖreg
と発振停止電圧Ｖstoとの温度特性を同一とすることが
できるだけでなく、定電圧発生回路の製造工程において
も、デプリーションＰＭＯＳ（ＤＰＭＯＳ）をわざわざ
形成する必要がなくなるために、不純物打ち込み工程を
削減することが可能となり、製造プロセス上も有利とな
る。

【０１６４】

【図面の簡単な説明】

【図１】本発明に係る定電圧制御回路の実施の形態の一
例を示すブロック図である。

【図２】図１の定電圧制御回路の動作停止モニタ回路の
詳細を示すブロック図である。

【図３】同図（Ａ）は、図２の動作モニタ回路の分周部
における出力波形を示したタイミングチャートであり、
同図（Ｂ）は、図２のクロック検出回路の入力と出力と
の関係を示したタイミングチャートである。

【図４】図２の動作停止モニタ回路のクロック検出回路
の詳細を示す回路図である。

【図５】図１の定電圧制御回路の定電圧発生回路の詳細
を示す回路図である。

【図６】図５の回路図のさらに詳細を示す回路図であ
る。

【図７】図１の定電圧制御回路の周波数制御部の出力φ
_n1、φ_n2の経時変化を示すタイミングチャートである。

【図８】本発明に係る定電圧制御回路の他の実施の形態
の一例を示す回路図である。

【図９】本発明に係る定電圧制御回路の他の実施の形態
の一例を示す回路図である。

【図１０】本発明に係る定電圧制御回路の他の実施の形
態の一例を示す回路図である。

【図１１】本発明に係る定電圧制御回路の他の実施の形
態の一例を示す回路図である。

【図１２】本発明に係る定電圧制御回路の他の実施の形
態の一例を示す回路図である。

【図１３】本発明に係る定電圧制御回路の他の実施の形
態の一例を示すブロック図である。

【図１４】本発明に係る定電圧制御回路を含む時計回路
を示すブロック図である。

【図１５】本発明に係る定電圧制御回路を含む電子機器
を示すブロック図である。

【図１６】本発明に係る定電圧制御回路の定電圧発生回
路内の定電流源の一例を示す概略図であり、（ａ）は定
電流源ＴＮ、（ｂ）は定電流源ＴＰを各々示す。

【図１７】本発明に係る定電圧制御回路の定電圧発生回
路内の定電流源ＴＮの一例を示す概略図である。

【図１８】従来の定電圧発生回路の概略を示す回路図で
ある。

【図１９】従来の定電圧発生回路のＶｒｅｇと発振停止
電圧Ｖｓｔｏの温度特性において、｜Ｖreg ｜の方が温
度に対して負の傾きが絶対値で大きい場合の、｜Ｖsto
｜に関する温度と電圧との関係について示すグラフであ
る。

【符号の説明】

１定電圧制御回路１０定電圧発生回路２０モニタ手段２２制御手段３０動作モニタ回路３６レベルシフタ４０クロック検出回路５０微分回路６０アップダウンカウンター９０水晶発振回路３３０時計回路

Claims

【特許請求の範囲】

【請求項１】定電圧で動作する動作回路に接続され、
前記動作回路の動作停止電圧に至らないように、変動す
る前記定電圧を制御する定電圧制御回路であって、前記動作回路に供給される少なくとも一つの第１の電圧
と、前記第１の電圧と共に変動し前記第１の電圧の絶対
値より低い第２の電圧と、を各々生成出力する定電圧発
生手段と、前記第２の電圧の変動をモニタするモニタ手段と、前記第２の電圧が前記モニタ手段の動作停止電圧に至っ
たことを、前記モニタ手段が検出すると、前記第１の電
圧が前記動作回路の動作停止電圧に至らないように、前
記定電圧発生手段の第１の電圧を変更制御する制御手段
と、を有することを特徴とする定電圧制御回路。
【請求項２】定電圧で動作する動作回路に接続され、
変動する前記定電圧を制御する定電圧制御回路であっ
て、前記動作回路に供給される第１の電圧を生成出力する定
電圧発生手段と、前記第１の電圧をモニタするモニタ手段と、前記モニタ手段の検出結果に基づいて、前記定電圧発生
手段の第１の電圧を変更制御する制御手段と、を有し、前記モニタ手段は、前記動作回路が停止する前に動作停
止する構成としたことを特徴とする定電圧制御回路。
【請求項３】請求項２において、前記動作回路は、第１のトランジスタを有し、前記モニタ手段は、前記第１のトランジスタの閾値の絶
対値よりも高い値の閾値の絶対値を有する第２のトラン
ジスタを有することを特徴とする定電圧制御回路。
【請求項４】請求項２において、前記動作回路は、第１のトランジスタを有し、前記モニタ手段は、前記第１のトランジスタの電流増幅
率よりも小さい電流増幅率を有する第２のトランジスタ
を有することを特徴とする定電圧制御回路。
【請求項５】請求項２において、前記モニタ手段は、前記動作回路に形成される論理素子
よりも入力段数の多い論理素子を有することを特徴とす
る定電圧制御回路。
【請求項６】請求項１において、前記モニタ手段は、基準信号と、モニタしている前記第
２の電圧に基づいて、動作停止時に動作停止信号を出力
するモニタ回路を有することを特徴とする定電圧制御回
路。
【請求項７】請求項２〜請求項５のいずれかにおい
て、前記モニタ手段は、基準信号と、モニタしている前記第
１の電圧に基づいて、動作停止時に動作停止信号を出力
するモニタ回路を有することを特徴とする定電圧制御回
路。
【請求項８】請求項６において、前記制御手段は、前記モニタ回路より出力される前記動作停止信号に基づ
いて、少なくとも一発の第１のパルスを出力するための
第１のパルス生成手段と、所定の周期の第２のパルスを生成する第２のパルス生成
手段と、一発の前記第１のパルスに基づいて、前記第１の電圧を
上昇させる信号を前記定電圧発生手段に出力し、一定周
期の前記第２のパルスに基づいて、前記第１の電圧を順
次下降させる信号を前記定電圧発生手段に出力するため
のパルス制御手段と、を有し、前記第１の電圧を、一定周期で順次下降させると共に前
記モニタ回路の動作停止により上昇させるように制御す
ることを特徴とする定電圧制御回路。
【請求項９】請求項１、６、８のいずれかにおいて、前記動作回路と前記モニタ手段とは、製造プロセスが同
一に形成された回路であること特徴とする定電圧制御回
路。
【請求項１０】請求項１〜請求項９のいずれかにおい
て、前記制御手段は、電源投入時は、第１の周期にて前記第
１の電圧を可変し、通常動作時は、前記第１の周期より
長い第２の周期にて前記第１の電圧を可変するように、
前記第１、第２の周期を切換制御するモニタ周期制御部
を有することを特徴とする定電圧制御回路。
【請求項１１】定電圧で動作する動作回路に接続さ
れ、前記動作回路に電圧を供給する定電圧発生手段と、前記動作回路よりも先に動作停止する動作停止電圧に至
るモニタ手段と、前記モニタ手段の動作停止に基づいて、前記動作回路が
前記動作停止電圧に至らないように制御する制御手段
と、を有することを特徴とする定電圧制御回路。
【請求項１２】動作回路と、前記動作回路への供給電
圧を形成する請求項１〜請求項１１のいずれかの定電圧
制御回路と、を同一基板上に形成したことを特徴とする
半導体装置。
【請求項１３】請求項１〜請求項１１のいずれかに記
載の定電圧制御回路を含む携帯用電子機器。