JPH11274922A

JPH11274922A - 位相同期回路

Info

Publication number: JPH11274922A
Application number: JP10070024A
Authority: JP
Inventors: Keisuke Kanayama; 啓介金山
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】入力信号位相に電圧制御発振器の出力信号位
相を同期させる位相同期回路（ＰＬＬ）に関し、高速位
相同期引込みを可能とする。【解決手段】入力信号位相と電圧制御発振器１の出力
信号を分周器６により分周した分周出力信号位相とを位
相比較器５により比較し、位相比較出力信号をループフ
ィルタ４を介して電圧制御発振器１の制御電圧とする位
相同期回路に於いて、同期引込み時に、入力信号周波数
が中心周波数に対して高いか低いかを判定し、高い場合
は下限周波数の制御電圧ＶＣｗを選択し、低い場合は上
限周波数の制御電圧ＶＣｈを選択して、ループフィルタ
４を介した制御電圧に代えて電圧制御発振器１に入力す
るように、第１，第２の切替回路２，３を制御する引込
み制御部８を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、安定度を向上した
位相同期回路に関する。位相同期回路（ＰＬＬ；Ｐhase
Ｌook Ｌoop ）は、電圧制御発振器と位相比較器とを
含み、入力信号位相に電圧制御発振器の出力信号位相を
同期化するように制御するものである。この位相同期回
路の引込み時間を短縮することが要望されている。

【０００２】

【従来の技術】図７は従来例の位相同期回路の説明図で
あり、５１は電圧制御発振器（ＶＣＯ）、５２は切替回
路、５３は時定数の小さいループフィルタ（ＬＰＦ）、
５４は時定数の大きいループフィルタ（ＬＰＦ）、５５
は位相比較器、５６は分周器、５７は同期検出部であ
る。

【０００３】電圧制御発振器５１の出力信号を分周器５
６により分周し、その分周出力信号と入力信号との位相
を位相比較器５５により比較し、その位相比較出力信号
を、時定数の小さいループフィルタ５３又は時定数の大
きいループフィルタ５４を介して電圧制御発振器５１の
制御電圧とし、入力信号位相に分周出力信号位相を同期
化させるように、電圧制御発振器５１の出力信号位相を
制御する。

【０００４】又同期検出部５７は、位相比較器５５の位
相比較出力信号等により位相同期引込み状態か否かを判
定し、位相同期引込み動作中の時は、時定数の小さいル
ープフィルタ５３を選択するように切替回路５２を制御
し、位相同期引込み状態となったことを検出すると、時
定数の大きいループフィルタ５４を選択するように切替
回路５２を制御し、位相同期回路（ＰＬＬ）の位相同期
引込みの高速化を図り、且つ位相同期引込み状態に於け
る動作の安定化を図るものである。

【０００５】しかし、位相同期引込みを開始する時の電
圧制御発振器５１の自走周波数は、動作範囲の上限周波
数又は下限周波数となる場合が一般的であり、その自走
周波数と入力信号周波数とが近似している場合、位相差
が小さく、且つ自走周波数は安定化されているものでは
ないから、位相比較器５５の位相比較出力信号が小さい
値で且つ変動することにより、時定数の小さいループフ
ィルタ５３を接続しても、位相同期引込みに要する時間
を短縮することは困難であった。

【０００６】そこで、図８に示す構成が提案されてい
る。同図に於いて、６１は電圧制御発振器（ＶＣＯ）、
６２は切替回路、６３はループフィルタを含む制御電圧
形成部、６４は三角波発生器、６５は位相比較器、６６
は分周器、６７は同期検出部、６８は記憶部である。

【０００７】位相同期引込み状態に於いては、切替回路
６２は図示状態に切替えられており、分周器６６の分周
出力信号と入力信号との位相を位相比較器６５により比
較し、その比較出力信号をループフィルタを含む制御電
圧形成部６３を介して電圧制御発振器６１の制御電圧と
する。その時の制御電圧を記憶部６８に順次更新して記
憶するものである。

【０００８】入力信号断となると、位相比較器６５の位
相比較出力信号が大きな位相差で且つ変動することを示
すものとなるから、同期検出部６７は、同期外れと判定
し、切替回路６２を制御電圧形成部６３側から三角波発
生器６４側に切替えるように制御する。それによって、
電圧制御発振器６１に三角波制御電圧が入力され、出力
信号周波数を三角波制御電圧に従って走査することにな
る。

【０００９】従って、入力信号が復旧して入力される
と、この入力信号の位相と分周器６６の分周出力信号の
位相（三角波制御信号に従って変化する）とを位相比較
器６５により比較し、位相が一致した時の位相比較出力
信号を同期検出部６７が検出し、切替回路６２を制御電
圧形成部６３側に切替え、且つ記憶部６８に記憶されて
いる制御電圧を初期値として制御電圧形成部６３に入力
し、この初期値に従った制御電圧を電圧制御発振器６１
に入力し、その初期値から位相同期引込み状態に移行す
る。

【００１０】図９は引込み用三角波制御電圧の説明図で
あり、図８に於ける三角波発生器６４は、最大電圧ＶＣ
ｍａｘと、最小電圧ＶＣｍｉｎとの間を周期Ｔａで三角
波状に変化する三角波制御電圧を発生するものであり、
入力信号断等の位相同期外れの状態の時に、切替回路６
２を介して電圧制御発振器６１に入力する。例えば、時
刻ｔ１以前は入力信号断により位相同期外れ状態で、三
角波制御電圧が電圧制御発振器６１に入力され、その時
刻ｔ１に入力信号が復旧して位相比較器６５に入力され
たとすると、その時刻ｔ１に於いては、三角波制御電圧
は最小電圧ＶＣｍｉｎに向かって変化する途中であり、
次に最小電圧ＶＣｍｉｎから最大電圧ＶＣｍａｘに向か
って変化することなる。

【００１１】そして、入力信号位相と分周出力信号位相
とがほぼ一致した時の位相比較出力信号を基に、同期検
出部６７は位相同期引込みを検出し、三角波発生器６４
から制御電圧形成部６３側に切替回路６２を切替える。
同期検出部６７は、例えば、位相比較出力信号の変化率
（位相差変化率）がほぼ零となった時に、位相同期外れ
状態から位相同期引込み状態に入ったと判定する構成と
することができる。

【００１２】切替回路６２を制御電圧形成部６３側に切
替えると共に、記憶部６８からの初期値を制御電圧形成
部６３に入力し、電圧制御発振器６１の制御電圧をその
初期値から位相差に従った値に移行させる。そして、時
刻ｔ２に位相比較出力信号の変化率がほぼ零となり、そ
れに対応した制御電圧が安定状態となって、位相同期引
込み状態となる。

【００１３】又時刻ｔ３に入力信号断等により、位相比
較出力信号の変化率が大きくなると、同期検出部６７
は、位相同期外れと判定して、切替回路６２を制御し、
制御電圧形成部６３側から三角波発生器６４側へ切替え
る。それによって、三角波発生器６４からの三角波制御
電圧が電圧制御発振器６１に入力され、電圧制御発振器
６１の出力信号位相は、三角波制御電圧に従って変化す
る。

【００１４】

【発明が解決しようとする課題】従来例の例えば図７に
示すループフィルタの時定数を切替える構成は、位相同
期引込み開始時に、入力信号と分周出力信号との位相差
に、時定数の小さいループフィルタを用いることによ
り、高速に追従して電圧制御発振器５１の出力信号位相
を制御しようとするものである。しかし、位相同期引込
み開始時の入力信号と分周出力信号との周波数差が僅か
な場合に、位相同期引込み状態に移行する時間が長くな
る問題があった。

【００１５】又図８に示す三角波制御電圧を入力する構
成は、位相同期引込み開始時に、電圧制御発振器６１の
制御電圧を強制的に三角波状に変化させるものであり、
三角波制御電圧の周期Ｔａは入力信号の周期に比較して
充分に長いものであり、従って、位相同期引込み開始か
ら位相同期引込み状態までに要する時間は、最悪三角波
制御電圧の１周期Ｔａに近い期間が必要となる問題があ
る。本発明は、比較的簡単な構成により位相同期引込み
の高速化を図ることを目的とする。

【００１６】

【課題を解決するための手段】本発明の位相同期回路
は、（１）入力信号位相と電圧制御発振器（ＶＣＯ）１
の出力信号を分周器６により分周した信号位相とを位相
比較器５により比較し、この位相比較器５の比較出力信
号をループフィルタ（ＬＰＦ）４を介して電圧制御発振
器１の制御電圧とする位相同期回路であって、入力信号
の周波数が中心周波数より高いか低いかを判定し、高い
場合は引込み用の下限周波数の制御電圧ＶＣｗを選択
し、低い場合は引込み用の上限周波数の制御電圧ＶＣｈ
を選択し、この選択した引込み用の制御電圧をループフ
ィルタ４を介した制御電圧と切替えて同期引込み時に電
圧制御発振器１に入力する引込み制御部８を備えてい
る。

【００１７】又（２）引込み制御部８は、同期引込み時
に選択された引込み用の上限周波数の制御電圧ＶＣｈ又
は下限周波数の制御電圧ＶＣｗを一定時間だけ切替え
て、電圧制御発振器１に入力する制御を行う構成を備え
ることができる。

【００１８】又（３）引込み制御部８は、同期引込み開
始時に、電圧制御発振器１に中心周波数の制御電圧ＶＣ
ｃを入力し、電圧制御発振器の出力信号をクロック信号
として、入力信号のハイレベル（又はローレベル）の期
間をカウントする第１のカウンタと、電圧制御発振器の
出力信号を分周器６により分周した分周出力信号のハイ
レベル（又はローレベル）の期間をカウントする第２の
カウンタと、第１，第２のカウンタのカウント値を比較
して、入力信号周波数が中心周波数より高いか低いかを
判定する周波数判定部とを有する構成とすることができ
る。

【００１９】又（４）入力信号の立上り位相又は立下り
位相とから所定範囲の位相比較窓を形成して、分周出力
信号の立上り位相又は立下り位相が、位相比較窓内に存
在する時に同期引込みと判定し、ループフィルタ４を介
した制御電圧を電圧制御発振器１に入力する制御を行う
同期検出制御部７を備えることができる。

【００２０】又（５）引込み制御部８又は同期検出制御
部７の制御によって、ループフィルタ４を介した制御電
圧と同期引込み時の制御電圧とを切替えて電圧制御発振
器１に入力する第１の切替回路２と、引込み制御部８の
制御によって電圧制御発振器１に、中心周波数の制御電
圧ＶＣｃと、上限周波数の制御電圧ＶＣｈと、下限周波
数の制御電圧ＶＣｗとを切替えて第１の切替回路２に加
える第２の切替回路３とを備えることができる。

【００２１】

【発明の実施の形態】図１は本発明の実施の形態の説明
図であり、１は電圧制御発振器（ＶＣＯ）、２，３は第
１，第２の切替回路、４はループフィルタ（ＬＰＦ）、
５は位相比較器、６は分周器、７は同期検出制御部、８
は引込み制御部、ＶＣｃは中心周波数の制御電圧、ＶＣ
ｈは上限周波数の制御電圧、ＶＣｗは下限周波数の制御
電圧を示す。

【００２２】例えば、入力信号周波数を８ｋＨｚとし、
電圧制御発振器１の発振周波数を５ＭＨｚとすると、分
周器６は、１／６２５の分周比を有するものとなる。又
入力信号と分周出力信号とを矩形波信号とすると、位相
比較器５は、ナンド回路とフリップフロップとを含む論
理回路によって構成することができる。そして、入力信
号位相に対して分周出力信号位相が遅れている場合、例
えば、ハイレベルの位相遅れ検出信号をループフィルタ
４を介することにより、電圧制御発振器１の出力信号位
相を進めるように制御電圧を高くし、反対に、入力信号
位相に対して分周出力信号位相が進んでいる場合、ロー
レベルの位相進み検出信号をループフィルタ４を介する
ことにより、電圧制御発振器１の出力信号位相を遅らせ
るように制御電圧を低くする。

【００２３】又同期検出制御部７は、入力信号と分周器
６の分周出力信号とを入力し、入力信号の立上り位相又
は立下り位相を基に位相比較窓を形成し、その位相比較
窓内に分周出力信号の立上り位相又は立下り位相が存在
する時に同期引込みと判定する構成を用いることができ
る。又従来例と同様、位相比較器５の位相比較出力信号
の変化率が小さくなった時に位相同期引込み状態を検出
する構成とすることも可能である。

【００２４】又引込み制御部８は、電圧制御発振器１の
出力信号をクロック信号として、入力信号のハイレベル
の期間又はローレベルの期間をカウントし、又分周器６
の分周出力信号の倍レベルの期間又はローレベルの期間
をカウントし、それぞれのカウント値を比較し、同期引
込み開始時に電圧制御発振器１に中心周波数の制御電圧
ＶＣｃを入力することにより、入力信号の周波数が中心
周波数より高いか低いかを判定し、第２の切替回路３を
制御する構成を有するものである。なお、入力信号の周
波数が中心周波数より高いか低いかを他の基準値と比較
して判定する構成を適用することも可能である。

【００２５】電源投入時や入力信号断から復旧した時の
同期引込み開始時に、引き制御部８は、第１の切替回路
２をループフィルタ４側から第２の切替回路３側へ切替
制御し、又第２の切替回路３を中心周波数の制御電圧Ｖ
Ｃｃを選択するように切替制御する。それによって、電
圧制御発振器１には、中心周波数の制御電圧ＶＣｃが入
力される。例えば、電圧制御発振器１の制御電圧が０〜
５Ｖの範囲で変化可能とすると、２．５Ｖの制御電圧を
選択して電圧制御発振器１に入力する。

【００２６】従って、この電圧制御発振器１の出力信号
をクロック信号（例えば、５ＭＨｚ）とし、入力信号
（例えば、８ｋＨｚ±Δｆの矩形波信号）のハイレベル
期間をカウントし、又分周出力信号（例えば、８ｋＨｚ
の矩形波信号）のハイレベル期間をカウントし、カウン
ト値を比較すると、入力信号が中心周波数より高いか低
いかを判定することができる。この場合、正確に中心周
波数を設定する必要はなく、従って、入力信号周波数が
中心周波数より高いか低いかを判定する周波数判定部
は、比較的簡単な構成で実現することができる。

【００２７】又引込み制御部８は、前述のように、同期
引込み開始時の入力信号周波数が中心周波数より高いか
低いかを判定する為の中心周波数の制御電圧ＶＣｃを第
２の切替回路３により選択するように制御し、入力信号
周波数の高低判定後に、入力信号周波数が中心周波数よ
り高い時に下限周波数の制御電圧ＶＣｗを選択し、入力
信号周波数が中心周波数より低い時に上限周波数の制御
電圧ＶＣｈを選択するように、第２の切替回路３を制御
する。

【００２８】それによって、分周出力信号周波数と入力
信号周波数との差が大きくなるように電圧制御発振器１
が制御され、引込み制御部８のタイマ等による一定時間
後、又は位相同期検出制御部７による同期引込み判定に
よって、第１の切替回路２を制御し、ループフィルタ４
側に切替えて、定常状態の位相同期制御を行うことにな
る。なお、第１，第２の切替回路２，３は、電界効果ト
ランジスタ等のスイッチング素子を用いて構成すること
ができる。

【００２９】図２は本発明の実施の形態の引込み制御部
の要部説明図であり、１１，１２は第１，第２のカウン
タ、１３は周波数判定部、１４は切替制御部、１５は引
込み開始判定制御部、１６は切替回路を示す。この切替
回路１６は、図１に於ける第１，第２の切替回路２，３
を一体化し、トランジスタ等のスイッチング素子により
構成して、電圧制御発振器ＶＣＯに対して、ループフィ
ルタＬＰＦを介した制御電圧と、中心周波数の基準電圧
ＶＣｃと、上限周波数の制御電圧ＶＣｈと、下限周波数
の制御電圧ＶＣｗとを切替えて入力する構成の場合を示
し、切替制御部１４によって切替制御する。

【００３０】又引込み開始判定制御部１５は、電源投入
信号又は入力信号Ｆｉｎにより、同期引込み開始を判定
して切替制御部１４に制御信号を入力する。それによ
り、切替制御部１４は、切替回路１６を図示の状態から
中心周波数の制御電圧ＶＣｃ側に切替えて電圧制御発振
器ＶＣＯに入力する。例えば、上限周波数の制御電圧Ｖ
Ｃｈを４．５Ｖ、下限周波数の制御電圧ＶＣｗを０．５
Ｖとすると、中心周波数の制御電圧は２．５Ｖとすれば
良いことになる。

【００３１】又第１，第２のカウンタ１１，１２のクロ
ック端子ＣＫに電圧制御発振器ＶＣＯの出力信号Ｆｃを
クロック信号として入力し、第１のカウンタ１１のイネ
ーブル端子Ｅに入力信号Ｆｉｎを入力し、第２のカウン
タ１２のイネーブル端子Ｅに分周出力信号Ｆｄｖを入力
し、入力信号Ｆｉｎと分周出力信号Ｆｄｖとのそれぞれ
ハイレベルの期間をカウントイネーブル期間としてカウ
ントアップする。なお、ローレベル期間をカウントイネ
ーブル期間としてカウントアップすることも可能であ
る。

【００３２】周波数判定部１３は、入力信号Ｆｉｎが中
心周波数より高いか低いかを判定するものであり、引込
み開始時に、切替回路１６によって中心周波数の制御電
圧ＶＣｃが電圧制御発振器ＶＣＯに入力されるから、分
周出力信号ＦｄＶも中心周波数に相当するものとなり、
ハイレベル期間をカウントイネーブル期間とすると、第
２のカウンタ１２のカウント値に対して、第１のカウン
タ１１のカウント値がが大きい場合、引込み開始時の入
力信号Ｆｉｎの周波数は、中心周波数より高いと判定す
ることができ、又第２のカウンタ１２のカウント値に対
して、第１のカウンタ１１のカウント値が小さい場合、
入力信号Ｆｉｎの周波数は、中心周波数より低いと判定
することができる。

【００３３】この入力信号Ｆｉｎの周波数の判定結果を
切替制御部１４に入力する。切替制御部１４は、入力信
号Ｆｉｎの周波数が中心周波数より高い場合、下限周波
数の制御電圧ＶＣｗを選択するように切替回路１６を制
御する。それによって、電圧制御発振器ＶＣＯの発振周
波数は中心周波数から下限周波数に向かって急速に変化
する。反対に、入力信号Ｆｉｎの周波数が中心周波数よ
り低い場合、上限周波数の制御電圧ＶＣｈを選択するよ
うに切替回路１６を制御する。それによって、電圧制御
発振器ＶＣＯの発振周波数は中心周波数から上限周波数
に向かって急速に変化する。

【００３４】又切替制御部１４にタイマを設け、上限周
波数の制御電圧ＶＣｈ又は下限周波数の制御電圧ＶＣｗ
を選択するように切替回路１６を制御した後、所定時間
後に、ループフィルタＬＰＦを介した制御電圧を電圧制
御発振器ＶＣＯに入力するように、切替回路１６を制御
する構成とすることができる。即ち、入力信号Ｆｉｎの
周波数が、中心周波数より高い場合に、電圧制御発振器
ＶＣＯの発振周波数を下限周波数となるように制御する
ことにより、入力信号Ｆｉｎの周波数と、分周出力信号
Ｆｄｖの周波数との差を大きくし、又入力信号Ｆｉｎの
周波数が、中心周波数より低い場合に、電圧制御発振器
ＶＣＯの発振周波数を上限周波数となるように制御する
ことにより、入力信号Ｆｉｎの周波数と、分周出力信号
Ｆｄｖの周波数との差を大きくする。

【００３５】このように周波数差が大きくなることによ
り、入力信号Ｆｉｎの位相に分周出力信号Ｆｄｖの位相
を急速に引込むことができる。前述のように、タイマ等
による一定時間、上限周波数の制御電圧ＶＣｈ又は下限
周波数の制御電圧ＶＣｗを電圧制御発振器ＶＣＯに入力
した後、ループフィルタＬＰＦを介した制御電圧を電圧
制御発振ＶＣＯに入力するか、或いは、同期検出制御部
７（図１参照）により同期引込み状態となったことを検
出して、ループフィルタＬＰＦを介した制御電圧電圧制
御発振器ＶＣＯに入力するように切替える。

【００３６】図３は本発明の実施の形態の同期検出制御
部の要部説明図であり、２１は位相比較窓形成回路、２
２は位相比較回路を構成するアンド回路、２３は切替制
御回路、２４，２５，２７は遅延回路（ＤＬ）、２６，
２８はフリップフロップである。入力信号Ｆｉｎを位相
比較窓形成回路２１の遅延回路２４とフリップフロップ
２４のセット端子Ｓとに入力し、分周出力信号Ｆｄｖを
遅延回路２７とフリップフロップ２８のセット端子Ｓと
に入力する。

【００３７】フリップフロップ２６のリセット端子Ｒに
遅延回路２４，２５を介した入力信号Ｆｉｎが入力され
るから、フリップフロップ２６の出力端子Ｑからは、遅
延回路２４，２５による遅延時間に相当する位相比較窓
の信号が出力されて、アンド回路２２に入力される。又
フリップフロップ２８のリセット端子Ｒに遅延回路２７
を介した分周出力信号Ｆｄｖが入力されるから、フリッ
プフロップ２８の出力端子Ｑからは、遅延回路２７によ
る遅延時間に相当する信号が出力されて、アンド回路２
２に入力される。即ち、フリップフロップ２８の出力端
子Ｑからは、分周出力信号Ｆｄｖの立上り位相の信号が
出力され、アンド回路２２は、この信号が位相比較窓内
に出力されると、出力信号は“１”となり、同期引込み
検出信号が出力されることになる。

【００３８】切替制御回路２３は、図１に第１の切替回
路２を制御する場合を示し、アンド回路２２からの同期
引込み検出信号によって、第１の切替回路２を、第２の
切替回路３側からループフィルタ４側に切替えて、通常
の位相同期ループを形成することになる。

【００３９】図４は同期検出制御部の動作説明図であ
り、（ａ）は入力信号Ｆｉｎ、（ｂ）は遅延時間τの遅
延回路２４により遅延された信号、（ｃ）は遅延時間τ
の遅延回路２５により更に遅延された信号、（ｄ）は入
力信号Ｆｉｎの立上りでセットされ、遅延回路２５から
の信号によりリセットされたフリップフロップ２６の出
力信号、即ち、位相比較窓を示す信号、（ｅ）は分周出
力信号Ｆｄｖ、（ｆ）は遅延時間τの遅延回路２７によ
り遅延された信号、（ｇ）は分周出力信号Ｆｄｖの立上
りでセットされ、遅延回路２７からの信号によりリセッ
トされたフリップフロップ２８の出力信号を示す。

【００４０】即ち、位相比較窓形成回路２１によって、
図４の（ｄ）に示す位相比較窓の信号を形成し、分周出
力信号Ｆｄｖの立上り微分出力信号に相当するフリップ
フロップ２８の出力端子Ｑからの信号は、図４の（ｇ）
に示すものとなり、この信号が位相比較窓内に出力され
ると、同期引込みの状態と判定することができる。な
お、入力信号Ｆｉｎの立上り位相を基に位相比較窓を形
成し、分周出力信号Ｆｄｖの立上り位相が位相比較窓内
に入るか否かを判定して同期引込みを検出する場合を示
すが、入力信号Ｆｉｎの立下り位相を基に位相比較窓を
形成し、その位相比較窓内に、分周出力信号Ｆｄｖの立
下り位相が入るか否かを判定して、同期引込みを検出す
る構成とすることも可能である。

【００４１】図５は電源投入時の動作説明図であり、
（Ａ）は従来例、（Ｂ）は本発明の実施の形態に於ける
それぞれ実測データを示し、（Ａ），（Ｂ）に於ける
（ａ）は入力信号、（ｂ）は分周出力信号、（ｃ）は制
御電圧、（ｄ）は電源電圧を示す。又入力信号周波数は
８ｋＨｚ＋１１０ｐｐｍで、この入力信号周波数は、電
圧制御発振器１の上限周波数近傍の自走周波数の分周出
力信号周波数に近い場合について示す。

【００４２】図５の（Ａ）の従来例に於いて、時刻ｔ０
に、（ｄ）に示すように、電源電圧を立上げた場合、位
相比較器には入力信号が先に入力されており、電源電圧
立上げ後に分周出力信号が位相比較器に入力される状態
となるから、位相比較器は、先に入力された入力信号に
対して、後から入力された分周出力信号の位相が遅れて
いると判定し、ハイレベルの遅れ位相検出信号を出力す
る。従って、電圧制御発振器の制御電圧は（ｃ）に示す
ように高くなる。

【００４３】この場合、電圧制御発振器の出力信号位相
（分周出力信号位相）の進む速度は、入力信号周波数と
電圧制御発振器の自走周波数の信号を分周した周波数と
の差に対応したものとなる。従って、電源電圧立上げ直
後の（ａ）に示す入力信号位相と、（ｂ）に示す分周出
力信号位相とが約１８０度ずれている場合でも、時刻ｔ
０に電源電圧を立上げた後、位相同期引込み状態となる
には、ｔａ≒７．４秒を要した。

【００４４】これに対して、図２の（Ｂ）の本発明の実
施の形態に於いては、（Ａ）の従来例と同様に、時刻ｔ
０に、（ｄ）に示すように電源電圧を立上げた場合、前
述の（Ａ）の場合と同様に位相比較器はハイレベルの位
相遅れ検出信号を出力し、電圧制御発振器の制御電圧
（ｃ）に示すように高くなる。この時、例えば、図２に
於いては、引込み開始判定制御部１５に電源投入信号が
入力されることにより、引込み開始と判定して切替制御
部１４を制御する。切替制御部１４は、切替回路１６に
より、中心周波数の制御電圧ＶＣｃを選択して電圧制御
発振器ＶＣＯに入力するように制御する。

【００４５】そして、前述のように、入力信号Ｆｉｎの
周波数が中心周波数より高いか低いかを判定すると、こ
の場合は、８ｋＨｚ＋１１０ｐｐｍで、中心周波数より
高い場合であるから、周波数判定部１３の判定結果に応
じて、切替制御部１４により下限周波数の制御電圧ＶＣ
ｗを選択して電圧制御発振器ＶＣＯに入力することにな
る。即ち、図５の（Ｂ）の（ｃ）の＊印で示す下限周波
数の制御電圧ＶＣｗが電圧制御発振器ＶＣＯに一定時間
入力され、入力信号Ｆｉｎの周波数と分周出力信号Ｆｄ
ｖの周波数との差が大きくなり、同期引込みはｔｂ≒４
秒となった。即ち、従来例に比較して同期引込みに要す
る時間を約３．４秒短縮することができた。

【００４６】図６は入力信号断から復旧時の動作説明図
であり、入力信号断から復旧した入力信号の周波数が引
込み範囲の下限周波数に近い８ｋＨｚ−９０ｐｐｍの場
合についての実測データを示し、（Ａ）は従来例、
（Ｂ）は本発明の実施の形態を示す。又（Ａ），（Ｂ）
に於ける（ａ）は入力信号、（ｂ）は分周出力信号、
（ｃ）は制御電圧を示し、図５に於ける電源電圧（ｄ）
は省略している。

【００４７】（Ａ）の従来例に於いては、時刻ｔ０に
（ａ）に示すように、断状態からの入力信号が復旧して
入力された時、位相比較器は、分周出力信号が先に入力
されており、復旧した入力信号が後に入力されるから、
入力信号の位相に対して分周出力信号の位相は進んでい
ると判定される。この場合、（ｂ）に示す分周出力信号
の位相と入力信号の位相とは約１８０度の差があって
も、入力信号周波数と分周出力信号周波数とがほぼ近似
している場合であり、位相比較出力信号は（ｃ）に示す
ものとなり、同期引込みは、ｔｃ≒７．２秒となった。

【００４８】これに対して、（Ｂ）に示す本発明の実施
の形態に於いては、時刻ｔ０に、従来例の場合と同様に
（ａ）に示すように入力信号が断状態から復旧した場
合、入力信号Ｆｉｎの周波数が中心周波数より高いか低
いかを判定し、この場合は低い場合であるから、上限周
波数の制御電圧ＶＣｈを電圧制御発振器ＶＣＯに入力す
ることになる。即ち、（Ｂ）の（ｃ）の＊印で示す上限
周波数の制御電圧ＶＣｈが電圧制御発振器ＶＣＯに一定
時間入力され、電圧制御発振器ＶＣＯの発振周波数は上
限周波数となるように変化し、入力信号Ｆｉｎの周波数
との差が多くなる。それによって、引込み速度が大きく
なり、ｔｄ≒２．８秒で同期引込み状態となった。即
ち、従来例に比較して入力信号復旧時の同期引込みに要
する時間を、約４．４秒短縮することができた。

【００４９】本発明は、前述の各実施の形態のみに限定
されるものでなく、種々付加変更することができるもの
であり、例えば、入力信号の中心周波数に対する高低の
判定を、簡単な構成のほぼ中心周波数の発振周波数とな
る他の発振器を設けて行う構成とすることも可能であ
る。

【００５０】

【発明の効果】以上説明したように、本発明は、入力信
号位相と電圧制御発振器１の出力信号を分周器６により
分周した信号位相とを位相比較器５により比較し、この
位相比較器５の比較出力信号をループフィルタ４を介し
て電圧制御発振器１の制御電圧とする位相同期回路であ
って、入力信号の周波数が中心周波数より高いか低いか
を判定し、高い場合は引込み用の下限周波数の制御電圧
ＶＣｗを選択し、低い場合は引込み用の上限周波数の制
御電圧ＶＣｈを選択し、この選択した引込み用の制御電
圧をループフィルタを介した制御電圧と切替えて同期引
込み時に電圧制御発振器１に入力する引込み制御部８を
備えているもので、電源投入時や入力信号復旧時等の同
期引込み開始時の入力信号周波数と分周出力信号周波数
との差を大きくすることによって、同期引込みを高速化
することができる利点がある。

【図面の簡単な説明】

【図１】本発明の実施の形態の説明図である。

【図２】本発明の実施の形態の引込み制御部の要部説明
図である。

【図３】本発明の実施の形態の同期検出制御部の要部説
明図である。

【図４】同期検出制御部の動作説明図である。

【図５】電源投入時の動作説明図である。

【図６】入力信号断からの復旧時の動作説明図である。

【図７】従来例の位相同期回路の説明図である。

【図８】従来例の引込み用制御電圧を用いた位相同期回
路の説明図である。

【図９】引込み用三角波制御電圧の説明図である。

【符号の説明】

１電圧制御発振器（ＶＣＯ）２第１の切替回路３第２の切替回路４ループフィルタ（ＬＰＦ）５位相比較器６分周器７同期検出制御部８引込み制御部

Claims

【特許請求の範囲】

【請求項１】入力信号位相と電圧制御発振器の出力信
号を分周器により分周した信号位相とを位相比較器によ
り比較し、該位相比較器の比較出力信号をループフィル
タを介して前記電圧制御発振器の制御電圧とする位相同
期回路に於いて、前記入力信号の周波数が中心周波数より高いか低いかを
判定し、高い場合は引込み用の下限周波数の制御電圧を
選択し、低い場合は引込み用の上限周波数の制御電圧を
選択し、該選択した引込み用の制御電圧を前記ループフ
ィルタを介した制御電圧と切替えて同期引込み時に前記
電圧制御発振器に入力する引込み制御部を備えたことを
特徴とする位相同期回路。
【請求項２】前記引込み制御部は、同期引込み時に選
択された前記引込み用の上限周波数の制御電圧又は下限
周波数の制御電圧を一定時間だけ切替えて前記電圧制御
発振器に入力する制御を行う構成を備えたことを特徴と
する請求項１記載の位相同期回路。
【請求項３】前記引込み制御部は、同期引込み開始時
に、前記電圧制御発振器に中心周波数の制御電圧を入力
し、該電圧制御発振器の出力信号をクロック信号とし
て、前記入力信号のハイレベル（又はローレベル）の期
間をカウントする第１のカウンタと、前記電圧制御発振
器の出力信号を前記分周器により分周した分周出力信号
のハイレベル（又はローレベル）の期間をカウントする
第２のカウンタと、前記第１，第２のカウンタのカウン
ト値を比較して前記入力信号周波数が中心周波数より高
いか低いかを判定する周波数判定部とを有することを特
徴とする請求項１又は２記載の位相同期回路。
【請求項４】前記入力信号の立上り位相又は立下り位
相とから所定範囲の位相比較窓を形成して、前記分周出
力信号の立上り位相又は立下り位相が前記位相比較窓内
に存在する時に同期引込みと判定し、前記ループフィル
タを介した制御電圧を前記電圧制御発振器に入力する制
御を行う同期検出制御部を備えたことを特徴とする請求
項１記載の位相同期回路。
【請求項５】前記引込み制御部又は前記同期検出制御
部の制御によって、前記ループフィルタを介した制御電
圧と同期引込み時の制御電圧とを切替えて前記電圧制御
発振器に入力する第１の切替回路と、前記引込み制御部
の制御によって前記電圧制御発振器に、中心周波数の制
御電圧と、上限周波数の制御電圧と、下限周波数の制御
電圧とを切替えて前記第１の切替回路に加える第２の切
替回路とを備えたことを特徴とする請求項１乃至４の何
れか１項記載の位相同期回路。