JPH11260741A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11260741A JPH11260741A JP5645698A JP5645698A JPH11260741A JP H11260741 A JPH11260741 A JP H11260741A JP 5645698 A JP5645698 A JP 5645698A JP 5645698 A JP5645698 A JP 5645698A JP H11260741 A JPH11260741 A JP H11260741A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- silicon nitride
- nitride film
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 229910052796 boron Inorganic materials 0.000 claims abstract description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000002344 surface layer Substances 0.000 claims abstract description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 239000012159 carrier gas Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 浅くかつ高濃度の不純物領域を容易に形成す
ることができて、半導体装置のより一層の高集積化と低
コスト化を可能とする半導体装置の製造方法を提供す
る。 【解決手段】 半導体基板１１上にゲート絶縁膜１２及
びゲート電極１３を形成する。その後、プラズマＣＶＤ
法により、基板１１の上側全面にプラズマＳｉＮ膜１４
を形成する。次に、プラズマドーピング法により、Ｓｉ
Ｎ膜１４にホウ素を導入する。その後、ＳｉＮ膜１４を
エッチバックしてサイドウォールを形成し、１１００℃
の温度で１０秒間アニールを行って、プラズマＳｉＮか
らなるサイドウォールから半導体基板１１の表層にホウ
素を拡散させる。
ることができて、半導体装置のより一層の高集積化と低
コスト化を可能とする半導体装置の製造方法を提供す
る。 【解決手段】 半導体基板１１上にゲート絶縁膜１２及
びゲート電極１３を形成する。その後、プラズマＣＶＤ
法により、基板１１の上側全面にプラズマＳｉＮ膜１４
を形成する。次に、プラズマドーピング法により、Ｓｉ
Ｎ膜１４にホウ素を導入する。その後、ＳｉＮ膜１４を
エッチバックしてサイドウォールを形成し、１１００℃
の温度で１０秒間アニールを行って、プラズマＳｉＮか
らなるサイドウォールから半導体基板１１の表層にホウ
素を拡散させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の表層
に浅い不純物領域を有する半導体装置の製造方法に関
し、特に、拡張ＳＤ構造を有する半導体装置の製造に好
適な半導体装置の製造方法に関する。
に浅い不純物領域を有する半導体装置の製造方法に関
し、特に、拡張ＳＤ構造を有する半導体装置の製造に好
適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化が促進され
ており、これに伴って高濃度で浅い不純物領域を形成す
ることが要求されるようになった。従来、一般的に、不
純物領域の形成にはイオン注入法が使用されており、高
濃度で浅い不純物領域を形成するためにはイオン注入エ
ネルギーの低エネルギー化と大電流化が要求される。ま
た、イオン注入後に実施される活性化アニール処理も、
高温で短時間に行うことが要求されている。このため、
数ｅＶ〜十数ｅＶの超低エネルギーでも比較的大電流で
イオン注入できる超低エネルギーイオン注入装置や、昇
温速度が極めて速い超高速ランピングレートのアニール
装置が開発されている。
ており、これに伴って高濃度で浅い不純物領域を形成す
ることが要求されるようになった。従来、一般的に、不
純物領域の形成にはイオン注入法が使用されており、高
濃度で浅い不純物領域を形成するためにはイオン注入エ
ネルギーの低エネルギー化と大電流化が要求される。ま
た、イオン注入後に実施される活性化アニール処理も、
高温で短時間に行うことが要求されている。このため、
数ｅＶ〜十数ｅＶの超低エネルギーでも比較的大電流で
イオン注入できる超低エネルギーイオン注入装置や、昇
温速度が極めて速い超高速ランピングレートのアニール
装置が開発されている。
【０００３】
【発明が解決しようとする課題】しかしながら、超低エ
ネルギーイオン注入装置や超高速ランピングレートのア
ニール装置は高価であり設備コストの増大を招き、ひい
ては製品コストの増大を招く。また、イオン注入法で
は、ゲート電極にも必然的に不純物がイオン注入される
ので、ゲートドーパントが空乏化してトランジスタ特性
が劣化するおそれがある。更に、超低エネルギーイオン
注入装置により半導体基板の表層に不純物を浅く注入し
ても、アニールの条件（温度及びランピングレート）に
よっては不純物が基板の深さ方向に大きく拡散していま
い、浅い接合を形成することができないこともある。
ネルギーイオン注入装置や超高速ランピングレートのア
ニール装置は高価であり設備コストの増大を招き、ひい
ては製品コストの増大を招く。また、イオン注入法で
は、ゲート電極にも必然的に不純物がイオン注入される
ので、ゲートドーパントが空乏化してトランジスタ特性
が劣化するおそれがある。更に、超低エネルギーイオン
注入装置により半導体基板の表層に不純物を浅く注入し
ても、アニールの条件（温度及びランピングレート）に
よっては不純物が基板の深さ方向に大きく拡散していま
い、浅い接合を形成することができないこともある。
【０００４】本発明は、浅くかつ高濃度の不純物領域を
容易に形成することができて、半導体装置のより一層の
高集積化と低コスト化を可能とする半導体装置の製造方
法を提供することを目的とする。
容易に形成することができて、半導体装置のより一層の
高集積化と低コスト化を可能とする半導体装置の製造方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記した課題は、プラズ
マＣＶＤ法により半導体基板上にシリコン窒化膜を形成
する工程と、プラズマドーピング法により前記シリコン
窒化膜に不純物を導入する工程と、アニールを施して前
記シリコン窒化膜から前記半導体基板に前記不純物を拡
散させる工程とを有することを特徴とするにより解決す
る。
マＣＶＤ法により半導体基板上にシリコン窒化膜を形成
する工程と、プラズマドーピング法により前記シリコン
窒化膜に不純物を導入する工程と、アニールを施して前
記シリコン窒化膜から前記半導体基板に前記不純物を拡
散させる工程とを有することを特徴とするにより解決す
る。
【０００６】上記した課題は、半導体基板上にゲート絶
縁膜及びゲート電極を形成する工程と、プラズマＣＶＤ
法により前記基板の上側全面にシリコン窒化膜を形成す
る工程と、プラズマドーピング法により前記シリコン窒
化膜に不純物を導入する工程と、前記シリコン窒化膜を
エッチバックして前記ゲート電極の両側にのみ前記シリ
コン窒化膜を残存させる工程と、前記ゲート電極及び前
記シリコン窒化膜をマスクとして前記半導体基板の表層
に不純物を導入する工程と、アニールを施して半導体基
板の表層に導入された不純物を活性化させるとともに前
記シリコン窒化膜中の不純物を前記半導体基板の表層に
拡散させるアニール工程とを有することを特徴とする半
導体装置の製造方法により解決する。
縁膜及びゲート電極を形成する工程と、プラズマＣＶＤ
法により前記基板の上側全面にシリコン窒化膜を形成す
る工程と、プラズマドーピング法により前記シリコン窒
化膜に不純物を導入する工程と、前記シリコン窒化膜を
エッチバックして前記ゲート電極の両側にのみ前記シリ
コン窒化膜を残存させる工程と、前記ゲート電極及び前
記シリコン窒化膜をマスクとして前記半導体基板の表層
に不純物を導入する工程と、アニールを施して半導体基
板の表層に導入された不純物を活性化させるとともに前
記シリコン窒化膜中の不純物を前記半導体基板の表層に
拡散させるアニール工程とを有することを特徴とする半
導体装置の製造方法により解決する。
【０００７】上記した課題は、半導体基板上に物理的な
ダメージを有するシリコン酸化膜を形成する工程と、プ
ラズマドーピング法により前記シリコン酸化膜に不純物
を導入する工程と、アニールを施して前記シリコン酸化
膜から前記半導体基板に前記不純物を拡散させる工程と
を有することを特徴とする半導体装置の製造方法により
解決する。
ダメージを有するシリコン酸化膜を形成する工程と、プ
ラズマドーピング法により前記シリコン酸化膜に不純物
を導入する工程と、アニールを施して前記シリコン酸化
膜から前記半導体基板に前記不純物を拡散させる工程と
を有することを特徴とする半導体装置の製造方法により
解決する。
【０００８】上記した課題は、半導体基板上にシリコン
酸化膜を形成する工程と、フッ素及び水素の少なくとも
一方の元素とホウ素とを含むガスを使用したプラズマド
ーピングにより前記シリコン酸化膜中にホウ素を導入す
る工程と、アニールを施して前記シリコン酸化膜中のホ
ウ素を前記半導体基板に拡散させる工程とを有すること
を特徴とする半導体装置の製造方法により解決する。
酸化膜を形成する工程と、フッ素及び水素の少なくとも
一方の元素とホウ素とを含むガスを使用したプラズマド
ーピングにより前記シリコン酸化膜中にホウ素を導入す
る工程と、アニールを施して前記シリコン酸化膜中のホ
ウ素を前記半導体基板に拡散させる工程とを有すること
を特徴とする半導体装置の製造方法により解決する。
【０００９】以下、作用について説明する。不純物層を
浅く形成するために、不純物の固相拡散を利用すること
が考えられる。例えば、半導体基板上にＢＳＧ（Boro-S
ilicate Glass ）膜を形成し、ＢＳＧ膜に含まれるＢ
（ホウ素）を半導体基板に拡散させることが考えられ
る。しかし、この方法では、Ｂを不純物としたＰ型ＭＯ
Ｓトランジスタを形成することはできるが、Ｎ型ＭＯＳ
トランジスタを形成することができない。
浅く形成するために、不純物の固相拡散を利用すること
が考えられる。例えば、半導体基板上にＢＳＧ（Boro-S
ilicate Glass ）膜を形成し、ＢＳＧ膜に含まれるＢ
（ホウ素）を半導体基板に拡散させることが考えられ
る。しかし、この方法では、Ｂを不純物としたＰ型ＭＯ
Ｓトランジスタを形成することはできるが、Ｎ型ＭＯＳ
トランジスタを形成することができない。
【００１０】そこで、本発明においては、絶縁膜を半導
体基板上に形成し、この絶縁膜中にＰ型又はＮ型不純物
を導入した後、絶縁物から半導体基板に不純物を固相拡
散させる。この場合、（１）不純物の拡散速度が速い絶
縁膜を使用することと、（２）絶縁膜中に不純物を高濃
度で導入すること、が重要である。本発明においては、
プラズマドーピングにより絶縁膜中に不純物を導入す
る。プラズマドーピング法は、極めて低いエネルギーで
大量の不純物を導入できるという利点がある（月刊 Sem
iconductor World 1997.5 p82-87）。例えばプラズマド
ーピング法では、イオン注入条件に換算して、約１０15
ｃｍ-2／sec at 500eV という低エネルギー、かつ高濃
度の条件で不純物を導入することができる。なお、プラ
ズマドーピングでは、イオン注入法と異なり質量分析機
を使用しないため、半導体基板に直接イオンを導入しよ
うとすると、深さ方向に不純物濃度の段差ができるいわ
ゆるエネルギーコンタミネーションが発生する。しか
し、本発明においては、絶縁膜に不純物をプラズマドー
ピングした後、絶縁膜から半導体基板に不純物を拡散さ
せるので、深さ方向の不純物濃度が連続的になり、エネ
ルギーコンタミネーションが回避される。
体基板上に形成し、この絶縁膜中にＰ型又はＮ型不純物
を導入した後、絶縁物から半導体基板に不純物を固相拡
散させる。この場合、（１）不純物の拡散速度が速い絶
縁膜を使用することと、（２）絶縁膜中に不純物を高濃
度で導入すること、が重要である。本発明においては、
プラズマドーピングにより絶縁膜中に不純物を導入す
る。プラズマドーピング法は、極めて低いエネルギーで
大量の不純物を導入できるという利点がある（月刊 Sem
iconductor World 1997.5 p82-87）。例えばプラズマド
ーピング法では、イオン注入条件に換算して、約１０15
ｃｍ-2／sec at 500eV という低エネルギー、かつ高濃
度の条件で不純物を導入することができる。なお、プラ
ズマドーピングでは、イオン注入法と異なり質量分析機
を使用しないため、半導体基板に直接イオンを導入しよ
うとすると、深さ方向に不純物濃度の段差ができるいわ
ゆるエネルギーコンタミネーションが発生する。しか
し、本発明においては、絶縁膜に不純物をプラズマドー
ピングした後、絶縁膜から半導体基板に不純物を拡散さ
せるので、深さ方向の不純物濃度が連続的になり、エネ
ルギーコンタミネーションが回避される。
【００１１】また、本発明においては、絶縁膜として、
例えばプラズマＣＶＤ（Chemical Vapor Deposition ）
法により形成したシリコン窒化膜（以下、プラズマＳｉ
Ｎ膜という）を使用する。プラズマＳｉＮ膜は、通常の
高温ＣＶＤ法で形成したＳｉＮ膜や高温酸化膜（ＳｉＯ
2 ）に比べてＢ及びＰ（リン）等の不純物の拡散速度が
速く、上記の目的に使用するのに極めて適している。
例えばプラズマＣＶＤ（Chemical Vapor Deposition ）
法により形成したシリコン窒化膜（以下、プラズマＳｉ
Ｎ膜という）を使用する。プラズマＳｉＮ膜は、通常の
高温ＣＶＤ法で形成したＳｉＮ膜や高温酸化膜（ＳｉＯ
2 ）に比べてＢ及びＰ（リン）等の不純物の拡散速度が
速く、上記の目的に使用するのに極めて適している。
【００１２】また、ＣＶＤ法によりＳｉＯ2 膜を形成す
るときには、通常キャリアガスとしてＡｒ（アルゴン）
を使用するが、Ａｒに替えてＸｅ（キセノン）のように
重いガスを使用すると、ＳｉＯ2 膜に物理的なダメージ
（注入ダメージ）が与えられ、不純物の拡散速度が速い
絶縁膜が得られる。更に、プラズマドーピング時のガス
としてＦ（フッ素）及びＨ（水素）の少なくとも一方の
元素とホウ素とを含むガスを使用すると、フッ素又は水
素により絶縁膜中におけるホウ素の拡散速度が速くなる
いわゆる増速効果が発生するので、前記の絶縁膜として
通常のＣＶＤ法により形成したＳｉＯ2 を使用すること
ができる。この場合、プラズマドーピング時のガスとし
て、例えば、ＢＦ3 又はＢ2Ｈ6 を使用することができ
る。また、キャリアガスとして水素を使用し、ホウ素を
含むガスを混合してプラズマドーピングしてもよい。
るときには、通常キャリアガスとしてＡｒ（アルゴン）
を使用するが、Ａｒに替えてＸｅ（キセノン）のように
重いガスを使用すると、ＳｉＯ2 膜に物理的なダメージ
（注入ダメージ）が与えられ、不純物の拡散速度が速い
絶縁膜が得られる。更に、プラズマドーピング時のガス
としてＦ（フッ素）及びＨ（水素）の少なくとも一方の
元素とホウ素とを含むガスを使用すると、フッ素又は水
素により絶縁膜中におけるホウ素の拡散速度が速くなる
いわゆる増速効果が発生するので、前記の絶縁膜として
通常のＣＶＤ法により形成したＳｉＯ2 を使用すること
ができる。この場合、プラズマドーピング時のガスとし
て、例えば、ＢＦ3 又はＢ2Ｈ6 を使用することができ
る。また、キャリアガスとして水素を使用し、ホウ素を
含むガスを混合してプラズマドーピングしてもよい。
【００１３】このように、本発明においては、プラズマ
ドーピングと固相拡散とを利用して半導体基板に不純物
を導入するので、超低エネルギーイオン注入装置が不要
である。また、固相拡散を利用して基板に不純物を導入
するので、超高速ランピングレートのアニール装置を使
用しなくても、浅い接合を形成することができる。
ドーピングと固相拡散とを利用して半導体基板に不純物
を導入するので、超低エネルギーイオン注入装置が不要
である。また、固相拡散を利用して基板に不純物を導入
するので、超高速ランピングレートのアニール装置を使
用しなくても、浅い接合を形成することができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 （第１の実施の形態）図１，図２は本発明の第１の実施
の形態の半導体装置の製造方法を工程順に示す断面図で
ある。近年、オン抵抗を低減するために、ソース及びド
レインの先端部に比較的濃度が高い不純物領域を有する
拡張ＳＤ構造のトランジスタが開発されている。本実施
の形態は、拡張ＳＤ構造のトランジスタの製造に本発明
を適用した例である。
て、添付の図面を参照して説明する。 （第１の実施の形態）図１，図２は本発明の第１の実施
の形態の半導体装置の製造方法を工程順に示す断面図で
ある。近年、オン抵抗を低減するために、ソース及びド
レインの先端部に比較的濃度が高い不純物領域を有する
拡張ＳＤ構造のトランジスタが開発されている。本実施
の形態は、拡張ＳＤ構造のトランジスタの製造に本発明
を適用した例である。
【００１５】まず、図１（ａ）に示すように、半導体基
板１１上にゲート絶縁膜１２及びゲート電極１３を形成
する。すなわち、半導体基板１１の表面を熱酸化させて
ＳｉＯ2 膜を形成する。その後、このＳｉＯ2 膜上に、
ＣＶＤ法によりポリシリコン膜を形成する。そして、ポ
リシリコン膜上に所定のパターンでレジスト膜を形成
し、そのレジスト膜をマスクにしてポリシリコン膜及び
ＳｉＯ2 膜をエッチングすることにより、ＳｉＯ2 から
なるゲート絶縁膜１２及びポリシリコンからなるゲート
電極１３を形成する。
板１１上にゲート絶縁膜１２及びゲート電極１３を形成
する。すなわち、半導体基板１１の表面を熱酸化させて
ＳｉＯ2 膜を形成する。その後、このＳｉＯ2 膜上に、
ＣＶＤ法によりポリシリコン膜を形成する。そして、ポ
リシリコン膜上に所定のパターンでレジスト膜を形成
し、そのレジスト膜をマスクにしてポリシリコン膜及び
ＳｉＯ2 膜をエッチングすることにより、ＳｉＯ2 から
なるゲート絶縁膜１２及びポリシリコンからなるゲート
電極１３を形成する。
【００１６】次に、図１（ｂ）に示すように、プラズマ
ＣＶＤ法により、基板１１の上側全面に、厚さが約５０
ｎｍのプラズマＳｉＮ膜１４を形成する。この場合の成
膜条件は、基板温度が約３５０℃、ＳｉＨ4 ガス流量が
３８ｓｃｃｍ、ＮＨ3 ガス流量が６０ｓｃｃｍ、Ｎ2 ガ
ス流量が５００ｓｃｃｍ、圧力が３Ｔｏｒｒ、パワーが
５０Ｗである。
ＣＶＤ法により、基板１１の上側全面に、厚さが約５０
ｎｍのプラズマＳｉＮ膜１４を形成する。この場合の成
膜条件は、基板温度が約３５０℃、ＳｉＨ4 ガス流量が
３８ｓｃｃｍ、ＮＨ3 ガス流量が６０ｓｃｃｍ、Ｎ2 ガ
ス流量が５００ｓｃｃｍ、圧力が３Ｔｏｒｒ、パワーが
５０Ｗである。
【００１７】次に、図１（ｃ）に示すように、ＳｉＮ膜
１４にＢをプラズマドーピングする。図３はプラズマド
ーピング方法を示す模式図である。プラズマドーピング
装置は、チャンバ２１と、チャンバ２１内にガスを導入
するためのガス導入口２２と、プラズマを発生させるた
めのプラズマ源２３と、半導体基板２４を載置する載置
台２５と、バイアス電圧を発生させるための高周波電源
２６とにより構成されている。このプラズマドーピング
装置を使用してＢをプラズマドーピングする場合、ま
ず、チャンバ２１内にＢＣｌ3 ガスを５ｓｃｃｍ、Ａｒ
ガスを４５ｓｃｃｍの流量で供給する。そして、チャン
バ２１内の圧力を１０ｍＴｏｒｒに維持する。その後、
プラズマ源２３を作動させてチャンバ２１内にプラズマ
２７を発生させるとともに、高周波電源２６から半導体
基板２４に高周波電圧を供給し、バイアス電圧を発生さ
せる。バイアス電圧（シース電圧）を２００Ｖ、処理時
間を３０分間とすると、ＳｉＮ膜１４には１０17ｃｍ-2
のＢが導入される。また、このときの不純物のエネルギ
ーは、注入エネルギーが０．２ｋｅＶの条件でイオン注
入したときと同じであり、極めて低いため、不純物はＳ
ｉＮ膜１４に吸収され、半導体基板１１には殆ど到達し
ない。
１４にＢをプラズマドーピングする。図３はプラズマド
ーピング方法を示す模式図である。プラズマドーピング
装置は、チャンバ２１と、チャンバ２１内にガスを導入
するためのガス導入口２２と、プラズマを発生させるた
めのプラズマ源２３と、半導体基板２４を載置する載置
台２５と、バイアス電圧を発生させるための高周波電源
２６とにより構成されている。このプラズマドーピング
装置を使用してＢをプラズマドーピングする場合、ま
ず、チャンバ２１内にＢＣｌ3 ガスを５ｓｃｃｍ、Ａｒ
ガスを４５ｓｃｃｍの流量で供給する。そして、チャン
バ２１内の圧力を１０ｍＴｏｒｒに維持する。その後、
プラズマ源２３を作動させてチャンバ２１内にプラズマ
２７を発生させるとともに、高周波電源２６から半導体
基板２４に高周波電圧を供給し、バイアス電圧を発生さ
せる。バイアス電圧（シース電圧）を２００Ｖ、処理時
間を３０分間とすると、ＳｉＮ膜１４には１０17ｃｍ-2
のＢが導入される。また、このときの不純物のエネルギ
ーは、注入エネルギーが０．２ｋｅＶの条件でイオン注
入したときと同じであり、極めて低いため、不純物はＳ
ｉＮ膜１４に吸収され、半導体基板１１には殆ど到達し
ない。
【００１８】このようにしてＳｉＮ膜１２にＢをプラズ
マドーピングした後、図２（ａ）に示すように、プラズ
マエッチングによりＳｉＮ膜１４をエッチバックしてゲ
ート電極１３の両側にのみＳｉＮ膜１４を残存させて、
サイドウォール１４ａを形成する。このときのエッチン
グ条件は、ＣＦ3 Ｈガス流量が７ｓｃｃｍ、ＣＦ4 ガス
流量が６３ｓｃｃｍ、Ａｒガス流量が４００ｓｃｃｍ、
圧力が１．８Ｔｏｒｒ、パワーが１５０Ｗである。
マドーピングした後、図２（ａ）に示すように、プラズ
マエッチングによりＳｉＮ膜１４をエッチバックしてゲ
ート電極１３の両側にのみＳｉＮ膜１４を残存させて、
サイドウォール１４ａを形成する。このときのエッチン
グ条件は、ＣＦ3 Ｈガス流量が７ｓｃｃｍ、ＣＦ4 ガス
流量が６３ｓｃｃｍ、Ａｒガス流量が４００ｓｃｃｍ、
圧力が１．８Ｔｏｒｒ、パワーが１５０Ｗである。
【００１９】次に、図２（ｂ）に示すように、ゲート電
極１３及びサイドウォール１４ａをマスクとし、イオン
注入法により、注入エネルギーが５ｋｅＶの条件で基板
１１にＢをイオン注入し、ゲート電極１３の両側にドー
ズ量が２×１０20ｃｍ-2の不純物領域１５を形成する。
次いで、約１１００℃の温度で１０秒間加熱する短時間
アニール（ＲＴＡ：Rapid Thermal Annealing ）を行
う。これにより、不純物領域１５中の不純物が活性化さ
れるとともに、サイドウォール１４ａ中のＢがサイドウ
ォール１４ａ内を容易に拡散して基板１１の表面に到達
し、更に基板１１の表層にＢが拡散され、不純物領域１
５と一体化してソース・ドレインが形成される。この場
合、本実施の形態ではサイドウォール１４ａの直下域の
ドーズ量が約１×１０20〜２×１０ 20ｃｍ-2となる。
極１３及びサイドウォール１４ａをマスクとし、イオン
注入法により、注入エネルギーが５ｋｅＶの条件で基板
１１にＢをイオン注入し、ゲート電極１３の両側にドー
ズ量が２×１０20ｃｍ-2の不純物領域１５を形成する。
次いで、約１１００℃の温度で１０秒間加熱する短時間
アニール（ＲＴＡ：Rapid Thermal Annealing ）を行
う。これにより、不純物領域１５中の不純物が活性化さ
れるとともに、サイドウォール１４ａ中のＢがサイドウ
ォール１４ａ内を容易に拡散して基板１１の表面に到達
し、更に基板１１の表層にＢが拡散され、不純物領域１
５と一体化してソース・ドレインが形成される。この場
合、本実施の形態ではサイドウォール１４ａの直下域の
ドーズ量が約１×１０20〜２×１０ 20ｃｍ-2となる。
【００２０】その後、半導体基板１１の上側全面に層間
絶縁膜（図示せず）を形成し、層間絶縁膜にコンタクト
ホールを形成した後、その上に配線（図示せず）を形成
する。このようにして、半導体装置が完成する。本実施
の形態においては、上述したように、プラズマドーピン
グによりプラズマＳｉＮ膜１４中にＢを導入し、そのＳ
ｉＮ膜（サイドウォール１４ａ）から基板１１の表層に
Ｂを拡散させるので、超低エネルギーイオン注入装置を
使用しなくても、基板１１の表層に浅い不純物領域を形
成することができる。また、固相拡散を利用して半導体
基板１１に不純物を導入するので、１０００℃以上の高
温でしかも数十秒間のアニールを行っても、浅い接合を
形成することが可能である。これにより、拡張ＳＤ構造
のトランジスタを比較的容易に製造できる。また、本実
施の形態では、超低エネルギーイオン注入装置や超高速
ランピングレートのアニール装置を使用しないので設備
コストが低く、半導体装置の製造コストが低減される。
絶縁膜（図示せず）を形成し、層間絶縁膜にコンタクト
ホールを形成した後、その上に配線（図示せず）を形成
する。このようにして、半導体装置が完成する。本実施
の形態においては、上述したように、プラズマドーピン
グによりプラズマＳｉＮ膜１４中にＢを導入し、そのＳ
ｉＮ膜（サイドウォール１４ａ）から基板１１の表層に
Ｂを拡散させるので、超低エネルギーイオン注入装置を
使用しなくても、基板１１の表層に浅い不純物領域を形
成することができる。また、固相拡散を利用して半導体
基板１１に不純物を導入するので、１０００℃以上の高
温でしかも数十秒間のアニールを行っても、浅い接合を
形成することが可能である。これにより、拡張ＳＤ構造
のトランジスタを比較的容易に製造できる。また、本実
施の形態では、超低エネルギーイオン注入装置や超高速
ランピングレートのアニール装置を使用しないので設備
コストが低く、半導体装置の製造コストが低減される。
【００２１】なお、上述の実施の形態では、Ｐ型ＭＯＳ
トランジスタの形成工程のみについて説明したが、本発
明はＮ型ＭＯＳトランジスタの形成に適用することもで
きる。Ｎ型ＭＯＳトランジスタを形成する場合は、ＰＨ
3 ガスとＡｒガスとを使用したプラズマドーピングによ
りプラズマＳｉＮ膜１４にＰを導入すればよく、それ以
外の工程は基本的には上述のＰ型ＭＯＳトランジスタの
形成と同様である。
トランジスタの形成工程のみについて説明したが、本発
明はＮ型ＭＯＳトランジスタの形成に適用することもで
きる。Ｎ型ＭＯＳトランジスタを形成する場合は、ＰＨ
3 ガスとＡｒガスとを使用したプラズマドーピングによ
りプラズマＳｉＮ膜１４にＰを導入すればよく、それ以
外の工程は基本的には上述のＰ型ＭＯＳトランジスタの
形成と同様である。
【００２２】また、上述の実施の形態においては、プラ
ズマＳｉＮからなるサイドウォール１４ａを残す場合に
ついて説明したが、サイドウォール１４ａから半導体基
板１１に不純物を拡散させた後、サイドウォール１４ａ
を除去し、その後、ＳｉＮ又はＳｉＯ2 等によりサイド
ウォールを形成してもよい。セルフアラインコンタクト
（ＳＡＣ）法により層間絶縁膜にコンタクトホールを形
成する場合、不純物がドープされていないＳｉＮのほう
がエッチング耐性が高い。また、サイドウォールをＳｉ
Ｏ2 により形成すると、ＳｉＯ2 はＳｉＮに比べて誘電
率が低いため、寄生容量を低減することができる。
ズマＳｉＮからなるサイドウォール１４ａを残す場合に
ついて説明したが、サイドウォール１４ａから半導体基
板１１に不純物を拡散させた後、サイドウォール１４ａ
を除去し、その後、ＳｉＮ又はＳｉＯ2 等によりサイド
ウォールを形成してもよい。セルフアラインコンタクト
（ＳＡＣ）法により層間絶縁膜にコンタクトホールを形
成する場合、不純物がドープされていないＳｉＮのほう
がエッチング耐性が高い。また、サイドウォールをＳｉ
Ｏ2 により形成すると、ＳｉＯ2 はＳｉＮに比べて誘電
率が低いため、寄生容量を低減することができる。
【００２３】（第２の実施の形態）図４は本発明の第２
の実施の形態の半導体装置の製造方法を示す図である。
まず、図４（ａ）に示すように、第１の実施の形態と同
様の方法により、半導体基板１１上にゲート絶縁膜１２
及びゲート電極１３を形成する。次に、図４（ｂ）に示
すように、プラズマＣＶＤ法により、半導体基板１１の
上側全面にＳｉＯ2 膜１６を形成する。この場合、通常
のプラズマＣＶＤ法によるＳｉＯ2 膜の形成ではキャリ
アガスとしてＡｒを使用するが、本実施の形態ではＡｒ
ガスに替えてＸｅガスを使用する。これにより、物理的
なダメージを有するＳｉＯ2 膜１６が形成される。その
後、第１の実施の形態と同様にして、ＳｉＯ2 膜１６に
Ｂをプラズマドーピングする。
の実施の形態の半導体装置の製造方法を示す図である。
まず、図４（ａ）に示すように、第１の実施の形態と同
様の方法により、半導体基板１１上にゲート絶縁膜１２
及びゲート電極１３を形成する。次に、図４（ｂ）に示
すように、プラズマＣＶＤ法により、半導体基板１１の
上側全面にＳｉＯ2 膜１６を形成する。この場合、通常
のプラズマＣＶＤ法によるＳｉＯ2 膜の形成ではキャリ
アガスとしてＡｒを使用するが、本実施の形態ではＡｒ
ガスに替えてＸｅガスを使用する。これにより、物理的
なダメージを有するＳｉＯ2 膜１６が形成される。その
後、第１の実施の形態と同様にして、ＳｉＯ2 膜１６に
Ｂをプラズマドーピングする。
【００２４】次に、図４（ｃ）に示すように、ＳｉＯ2
膜１６をエッチバックしてサイドウォール１６ａを形成
した後、ゲート電極１３及びサイドウォール１６ａをマ
スクとして基板１１の表層にＢをイオン注入し、不純物
領域１５を形成する。このときのイオン注入条件は、第
１の実施の形態と同様である。そして、１１００℃の温
度で１０秒間アニールする。これにより、不純物領域１
５中の不純物が活性化されるとともに、サイドウォール
１６ａから基板１１にＢが拡散して不純物領域１５と一
体化し、ソース・ドレインが形成される。このようにし
て、拡張ＳＤ構造のトランジスタが形成される。
膜１６をエッチバックしてサイドウォール１６ａを形成
した後、ゲート電極１３及びサイドウォール１６ａをマ
スクとして基板１１の表層にＢをイオン注入し、不純物
領域１５を形成する。このときのイオン注入条件は、第
１の実施の形態と同様である。そして、１１００℃の温
度で１０秒間アニールする。これにより、不純物領域１
５中の不純物が活性化されるとともに、サイドウォール
１６ａから基板１１にＢが拡散して不純物領域１５と一
体化し、ソース・ドレインが形成される。このようにし
て、拡張ＳＤ構造のトランジスタが形成される。
【００２５】本実施の形態においては、キャリアガスと
してＸｅを使用したプラズマＣＶＤ法によりＳｉＯ2 膜
１６を形成し、このＳｉＯ2 膜１６にＢをプラズマドー
ピングして、ＳｉＯ2 膜（サイドウォール１６ａ）から
基板１１にＢを拡散させる。Ｘｅをキャリアガスとした
ＣＶＤ法により形成されたＳｉＯ2 膜１６は、物理的な
ダメージが与えられるため、Ａｒガスを使用する通常の
ＣＶＤ法により形成されたＳｉＯ2 膜に比べて不純物の
拡散速度が速くなる。このため、本実施の形態において
も、プラズマＳｉＮ膜を使用した第１の実施の形態と同
様の効果が得られる。
してＸｅを使用したプラズマＣＶＤ法によりＳｉＯ2 膜
１６を形成し、このＳｉＯ2 膜１６にＢをプラズマドー
ピングして、ＳｉＯ2 膜（サイドウォール１６ａ）から
基板１１にＢを拡散させる。Ｘｅをキャリアガスとした
ＣＶＤ法により形成されたＳｉＯ2 膜１６は、物理的な
ダメージが与えられるため、Ａｒガスを使用する通常の
ＣＶＤ法により形成されたＳｉＯ2 膜に比べて不純物の
拡散速度が速くなる。このため、本実施の形態において
も、プラズマＳｉＮ膜を使用した第１の実施の形態と同
様の効果が得られる。
【００２６】（第３の実施の形態）図５は本発明の第３
の実施の形態の半導体装置の製造方法を示す図である。
まず、図５（ａ）に示すように、第１の実施の形態と同
様の方法により、半導体基板１１上にゲート絶縁膜１２
及びゲート電極１３を形成する。次に、図５（ｂ）に示
すように、通常のプラズマＣＶＤ法、すなわちキャリア
ガスとしてＡｒを使用したＣＶＤ法により、半導体基板
１１の上側全面にＳｉＯ 2 膜１７を形成する。
の実施の形態の半導体装置の製造方法を示す図である。
まず、図５（ａ）に示すように、第１の実施の形態と同
様の方法により、半導体基板１１上にゲート絶縁膜１２
及びゲート電極１３を形成する。次に、図５（ｂ）に示
すように、通常のプラズマＣＶＤ法、すなわちキャリア
ガスとしてＡｒを使用したＣＶＤ法により、半導体基板
１１の上側全面にＳｉＯ 2 膜１７を形成する。
【００２７】その後、ＢＦ3 又はＢ2 Ｈ6 ガスを使用し
たプラズマドーピング法によりＳｉＯ2 膜１７にＢを導
入する。この場合、ＳｉＯ2 膜１７には、ＢとともにＦ
又はＨが導入される。次に、図５（ｃ）に示すように、
ＳｉＯ2 膜１７をエッチバックして、ゲート電極１３の
両側にサイドウォール１７ａを形成する。そして、ゲー
ト電極１３及びサイドウォール１７ａをマスクとして基
板１１の表層にＢをイオン注入し、不純物領域１５を形
成する。その後、１１００℃の温度で１０秒間アニール
する。これにより、不純物領域１５中の不純物が活性化
されるとともに、サイドウォール１７ａから基板１１に
Ｂが拡散して不純物領域１５と一体化し、ソースドレイ
ンが形成される。このアニール工程において、ＳｉＯ2
膜１７中にＢとともに導入されたＨ又はＦによる増速効
果により、ＢのＳｉＯ2 膜１７中の拡散速度が速くな
る。
たプラズマドーピング法によりＳｉＯ2 膜１７にＢを導
入する。この場合、ＳｉＯ2 膜１７には、ＢとともにＦ
又はＨが導入される。次に、図５（ｃ）に示すように、
ＳｉＯ2 膜１７をエッチバックして、ゲート電極１３の
両側にサイドウォール１７ａを形成する。そして、ゲー
ト電極１３及びサイドウォール１７ａをマスクとして基
板１１の表層にＢをイオン注入し、不純物領域１５を形
成する。その後、１１００℃の温度で１０秒間アニール
する。これにより、不純物領域１５中の不純物が活性化
されるとともに、サイドウォール１７ａから基板１１に
Ｂが拡散して不純物領域１５と一体化し、ソースドレイ
ンが形成される。このアニール工程において、ＳｉＯ2
膜１７中にＢとともに導入されたＨ又はＦによる増速効
果により、ＢのＳｉＯ2 膜１７中の拡散速度が速くな
る。
【００２８】図６は横軸にアニール温度（及びその逆数
（１０００／Ｔ：但し、Ｔは絶対温度））をとり、縦軸
にＢの拡散係数をとって、ＢとともにＦを導入したＳｉ
Ｏ2膜中におけるＦのドーズ量とＢの拡散係数との関係
を示す図である。また、図７は横軸にアニール温度（及
びその逆数）をとり、縦軸にＢの拡散係数をとって、Ｂ
とともにＨを導入したＳｉＯ2 膜中における水素濃度と
Ｂの拡散係数との関係を示す図である。
（１０００／Ｔ：但し、Ｔは絶対温度））をとり、縦軸
にＢの拡散係数をとって、ＢとともにＦを導入したＳｉ
Ｏ2膜中におけるＦのドーズ量とＢの拡散係数との関係
を示す図である。また、図７は横軸にアニール温度（及
びその逆数）をとり、縦軸にＢの拡散係数をとって、Ｂ
とともにＨを導入したＳｉＯ2 膜中における水素濃度と
Ｂの拡散係数との関係を示す図である。
【００２９】これらの図６，図７に示すように、ＳｉＯ
2 膜中にＦ又はＨとともにＢを導入することにより、Ｂ
の拡散係数が高くなる。従って、本実施の形態において
も、第１の実施の形態と同様の効果が得られる。
2 膜中にＦ又はＨとともにＢを導入することにより、Ｂ
の拡散係数が高くなる。従って、本実施の形態において
も、第１の実施の形態と同様の効果が得られる。
【００３０】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、プラズマＣＶＤ法により形成し
たシリコン窒化膜に、プラズマドーピング法により不純
物を導入した後、アニールを施してシリコン窒化膜から
半導体基板に不純物を拡散させるので、浅くかつ高濃度
の不純物領域を形成することができる。これにより、超
低エネルギーイオン注入装置や超高速ランピングレート
のアニール装置を使用しなくても拡張ＳＤ構造のＭＯＳ
トランジスタを形成することができて、半導体装置の製
造コストを低減できる。
置の製造方法によれば、プラズマＣＶＤ法により形成し
たシリコン窒化膜に、プラズマドーピング法により不純
物を導入した後、アニールを施してシリコン窒化膜から
半導体基板に不純物を拡散させるので、浅くかつ高濃度
の不純物領域を形成することができる。これにより、超
低エネルギーイオン注入装置や超高速ランピングレート
のアニール装置を使用しなくても拡張ＳＤ構造のＭＯＳ
トランジスタを形成することができて、半導体装置の製
造コストを低減できる。
【００３１】また、本発明の他の半導体装置の製造方法
によれば、物理的なダメージを有するシリコン酸化膜を
形成した後、プラズマドーピング法により前記シリコン
酸化膜に不純物を導入し、アニールを施して前記シリコ
ン酸化膜から半導体基板に不純物を拡散させるので、浅
くかつ高濃度の不純物領域を形成することができる。更
に、本発明の更に他の半導体装置の製造法方によれば、
シリコン酸化膜を形成した後、フッ素又は水素の少なく
とも一方の元素とホウ素とを含むガスを使用して前記シ
リコン酸化膜中にフッ素又は水素とホウ素とを導入し、
アニールを施して前記シリコン酸化膜から半導体基板に
不純物を拡散させるので、浅くかつ高濃度の不純物領域
を形成することができる。
によれば、物理的なダメージを有するシリコン酸化膜を
形成した後、プラズマドーピング法により前記シリコン
酸化膜に不純物を導入し、アニールを施して前記シリコ
ン酸化膜から半導体基板に不純物を拡散させるので、浅
くかつ高濃度の不純物領域を形成することができる。更
に、本発明の更に他の半導体装置の製造法方によれば、
シリコン酸化膜を形成した後、フッ素又は水素の少なく
とも一方の元素とホウ素とを含むガスを使用して前記シ
リコン酸化膜中にフッ素又は水素とホウ素とを導入し、
アニールを施して前記シリコン酸化膜から半導体基板に
不純物を拡散させるので、浅くかつ高濃度の不純物領域
を形成することができる。
【図１】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示す断面図（その１）である。
方法を工程順に示す断面図（その１）である。
【図２】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示す断面図（その２）である。
方法を工程順に示す断面図（その２）である。
【図３】プラズマドーピング方法を示す模式図である。
【図４】本発明の第２の実施の形態の半導体装置の製造
方法を示す図である。
方法を示す図である。
【図５】本発明の第３の実施の形態の半導体装置の製造
方法を示す図である。
方法を示す図である。
【図６】フッ素によるＳｉＯ2 膜中のホウ素の増速効果
を示す図である。
を示す図である。
【図７】水素によるＳｉＯ2 膜中のホウ素の増速効果を
示す図である。
示す図である。
１１，２４ 半導体基板、 １２ ゲート絶縁膜、 １３ ゲート電極、 １４ プラズマＳｉＮ膜、 １４ａ，１６ａ，１７ａ サイドウォール、 １５ 不純物領域、 １６ ＳｉＯ2 膜 ２１ チャンバ、 ２３ プラズマ源、 ２６ 高周波電源。
Claims (6)
- 【請求項１】 プラズマＣＶＤ法により半導体基板上に
シリコン窒化膜を形成する工程と、 プラズマドーピング法により前記シリコン窒化膜に不純
物を導入する工程と、 アニールを施して前記シリコン窒化膜から前記半導体基
板に前記不純物を拡散させる工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 半導体基板上にゲート絶縁膜及びゲート
電極を形成する工程と、 プラズマＣＶＤ法により前記基板の上側全面にシリコン
窒化膜を形成する工程と、 プラズマドーピング法により前記シリコン窒化膜に不純
物を導入する工程と、 前記シリコン窒化膜をエッチバックして前記ゲート電極
の両側にのみ前記シリコン窒化膜を残存させる工程と、 前記ゲート電極及び前記シリコン窒化膜をマスクとして
前記半導体基板の表層に不純物を導入する工程と、 アニールを施して半導体基板の表層に導入された不純物
を活性化させるとともに前記シリコン窒化膜中の不純物
を前記半導体基板の表層に拡散させるアニール工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記アニール工程の後に、前記シリコン
窒化膜を除去する工程を有することを特徴とする請求項
２に記載の半導体装置の製造方法。 - 【請求項４】 半導体基板上に物理的なダメージを有す
るシリコン酸化膜を形成する工程と、 プラズマドーピング法により前記シリコン酸化膜に不純
物を導入する工程と、 アニールを施して前記シリコン酸化膜から前記半導体基
板に前記不純物を拡散させる工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項５】 前記シリコン酸化膜は、キャリアガスと
してキセノンガスを使用したＣＶＤ法により形成するこ
とを特徴とする請求項４に記載の半導体装置の製造方
法。 - 【請求項６】 半導体基板上にシリコン酸化膜を形成す
る工程と、 フッ素及び水素の少なくとも一方の元素とホウ素とを含
むガスを使用したプラズマドーピングにより前記シリコ
ン酸化膜中にホウ素を導入する工程と、 アニールを施して前記シリコン酸化膜中のホウ素を前記
半導体基板に拡散させる工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5645698A JPH11260741A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5645698A JPH11260741A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260741A true JPH11260741A (ja) | 1999-09-24 |
Family
ID=13027620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5645698A Withdrawn JPH11260741A (ja) | 1998-03-09 | 1998-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525813A (ja) * | 2003-12-04 | 2007-09-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 |
-
1998
- 1998-03-09 JP JP5645698A patent/JPH11260741A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525813A (ja) * | 2003-12-04 | 2007-09-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326694B1 (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| JP2662230B2 (ja) | Ｃｍｏｓ構造を形成する方法 | |
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| US7235153B2 (en) | System for removal of a spacer | |
| US5354697A (en) | Implantation method having improved material purity | |
| US8164142B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US5591667A (en) | Method for fabricating MOS transistor utilizing doped disposable layer | |
| US5747371A (en) | Method of manufacturing vertical MOSFET | |
| JP4320167B2 (ja) | 半導体素子及びシリコン酸化窒化膜の製造方法 | |
| JP3166911B2 (ja) | 半導体装置の製造方法 | |
| JP3116163B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH11260741A (ja) | 半導体装置の製造方法 | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7026250B2 (en) | Method for reducing contact resistance of a semiconductor device | |
| JP2006128628A (ja) | 半導体装置 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH03297147A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3487541B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100382556B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| EP0534530B1 (en) | Method of manufacturing a device whereby a substance is implanted into a body | |
| JP3866167B2 (ja) | Ｍｉｓ型半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |