JPH11252549A - 画像符号化／復号化装置 - Google Patents

Abstract

(57)【要約】 【課題】小型、低消費電力が要求される携帯情報端末な
どへの搭載に最適な画像符号化／復号化装置を実現す
る。 【解決手段】動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７、離散コサイン変換部（ＤＣＴ）３４、量子化／逆量
子化処理部（Ｑ／ＩＱ）３１３、逆離散コサイン変換部
（ＩＤＣＴ）３５は、コントローラ３１の制御により、
パイプライン動作され、１マクロブロックを構成する輝
度ブロック（Ｙ０−Ｙ３）および色差ブロック（Ｃｂ，
Ｃｒ）の６ブロックはそれぞれ１ステージずつ遅れなが
ら順次、動き補償画素減算（ＭＣ−ＳＵＢ）、離散コサ
イン変換（ＤＣＴ）、量子化・逆量子化（Ｑ・ＩＱ）、
逆離散コサイン変換（ＩＤＣＴ）、動き補償画素加算処
理（ＭＣ−ＡＤＤ）処理されていく。このように互いに
異なる複数のブロックを並列処理することにより、低い
動作周波数でも効率よく画像の符号化処理を行えるよう
になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像符号化／復号化
装置に関し、特に携帯情報端末などで使用される画像符
号化／復号化装置に関する。

【０００２】

【従来の技術】一般に、画像符号化のアルゴリズムは多
数の処理を順に用いる手法がとられる。たとえばＩＳＯ
／ＩＥＣの画像符号化の標準であるＭＰＥＧでは離散コ
サイン変換、量子化、動き補償フレーム予測と、可変長
符号化によるエントロピー符号化とを用いる事で高能率
の符号化を実現している。他の画像符号化処理において
も同様のアルゴリズムの組み合わせによって実現されて
いる。

【０００３】これらの画像符号化処理において、入力画
像は固定サイズの領域に分割され各データを順に上記符
号化処理プロセスにかける事になる。例としてＩＳＯ／
ＩＥＣ ＭＰＥＧで用いられている手法を図１５に示
す。入力画像は図１７に示すように輝度画素が１６×１
６画素に、色差画素がそれぞれ８×８画素に分割されて
１つのデータ群を構成し（マクロブロックと呼ばれ
る）、さらに輝度画素を４つの８×８ブロックに分ける
事で１マクロブロックを６つの８×８画素ブロックで構
成し、このマクロブロック単位で画面左上から右下へと
順に取り込みながら各８×８画素ブロック単位で符号化
の各処理を順次行ってゆく。

【０００４】ＭＰＥＧでは、図１５に示されるとおり、
まずブロック分割部１１で入力動画像が多数の８×８画
素のブロックに分割され、１ブロック単位で切り出され
ながらその符号化処理がシリアルに進められていく。ま
ず、最初のブロックの入力動画像は、減算器１２により
動き補償差分処理（ＭＣ−ＳＵＢ）がなされ、予測によ
って得られた予測画像信号との差分が予測残差信号とし
て求められる。このように予測残差信号を求める動き補
償差分処理は動き補償（ＭＣ；ＭｏｔｉｏｎＣｏｍｐｅ
ｎｓａｔｉｏｎ）の一部であり、動き補償画素差分処理
（ＭＣ−ＳＵＢ）と呼ばれている。次に予測算差信号は
離散コサイン変換部（ＤＣＴ）１３により離散コサイン
変換（ＤＣＴ；Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒ
ａｎｓｆｏｒｍ）されて、ＤＣＴ係数データが得られ
る。このＤＣＴ係数データは、量子化部（Ｑ）１４によ
り量子化（Ｑ；Ｑｕｏｎｔｉｚｅｒ）処理された後、可
変長符号化部（ＶＬＣ）１５に送られて、動きベクトル
情報などと共に可変長符号化（ＶＬＣ；Ｖａｒｉａｖｌ
ｅ Ｌｅｎｇｔｈ Ｃｏｄｉｎｇ）され、そして所定フ
ォーマットの符号化ビットストリームに組み立てられて
伝送路に送られる。

【０００５】また、量子化されたＤＣＴ係数データは、
逆量子化部（ＩＱ）１６、逆離散コサイン変換部（ＩＤ
ＣＴ）１７にも送られて、量子化部（Ｑ）１４および離
散コサイン変換部（ＤＣＴ）１３の処理と逆の処理であ
る逆量子化（ＩＱ；Ｉｎｖｅｒｓｅ Ｑｕｏｎｔｉｚｅ
ｒ）および逆離散コサイン変換（ＩＤＣＴ；Ｉｎｖｅｒ
ｓｅ Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆ
ｏｒｍ）を順次受けた後、加算器１８による動き補償加
算処理（ＭＣ−ＡＤＤ）によって予測画像信号と加算さ
れて元のブロックの画像信号に復元される。復元された
画像信号は、局部復号信号としてフレームメモリ１９に
蓄積される。このように予測画像信号との加算によって
残差信号を元の画像信号に復元する処理は、動き補償
（ＭＣ；Ｍｏｔｉｏｎ Ｃｏｍｐｅｎｓａｔｉｏｎ）の
中の動き補償画素加算処理（ＭＣ−ＡＤＤ）と称されて
いる。

【０００６】また、フレームメモリ１９に蓄積されてい
る画面と時間的に異なる画面のマクロブロックデータが
入力された時点で、動き検出部（ＭＥ）２０では動き検
出（ＭＥ；Ｍｏｔｉｏｎ Ｅｓｔｉｍａｔｉｏｎ）処理
が行われ、入力マクロブロックと蓄積された参照画面と
を比較をする事により動きベクトルの探索などが行わ
れ、これにより符号化モードの選択や予測画信号の作成
が行われる。

【０００７】以上の処理は８ｘ８画素の１ブロック単位
でシリアルに繰り返し実行され、１つのマクロブロック
に含まれる６ブロックの処理が全て終了すると次のマク
ロブロックデータを取り込みまた同じ処理を繰り返すこ
とになる。なお、スイッチＳ１，Ｓ２は符号化モードの
切替のために用いられるものであり、前述のように予測
画像と入力画像との残差信号を符号化するというフレー
ム間予測符号化を行うＩＮＴＥＲモードではスイッチＳ
１はオフ、スイッチＳ２はオンされ、またフレーム内符
号化を行うＩＮＴＲＡモードでは、スイッチＳ１はオ
ン、スイッチＳ２はオフされる。

【０００８】復号化装置側では、図１６に示すように、
伝送路から受け取った符号化ビットストリームは可変長
復号化部（ＶＬＤ）２１によって可変長復号化（ＶＬ
Ｄ；Ｖａｒｉａｖｌｅ Ｌｅｎｇｔｈ Ｄｅｃｏｄｉｎ
ｇ）された後、各マクロブロック内の複数ブロック各々
を逆量子化部（ＩＱ）２２、逆離散コサイン変換部（Ｉ
ＤＣＴ）２３、動き補償加算処理部（ＭＣ−ＡＤＤ）２
４にシリアルに通すことで、逆量子化処理（ＩＱ）、逆
離散コサイン変換処理（ＩＤＣＴ）、動き補償加算処理
（ＭＣ−ＡＤＤ）が行われて、復号画像が得られる。こ
の復号画像はビデオ出力インターフェイス２６を介して
モニタに送られると共に、フレームメモリ２６に蓄積さ
れる。

【０００９】ところで、カメラから撮影した映像を符号
化して復号化装置に伝送するような場合には符号化のリ
アルタイム性が必要とされる。例えば入力画面サイズが
横１７６画素×縦１４４画素の場合にはマクロブロック
数は合計９９個になり、ブロック数は５９４個になる。
この画像の符号化を秒当たり１０フレームでリアルタイ
ムに行うためには、１マクロブロックの符号化を行うた
めにかける事ができる時間は１．０１ｍ秒となる。

【００１０】上記処理を例えばディジタルシグナルプロ
セッサ（ＤＳＰ）のみで行う場合には、上記符号化処理
をリアルタイムで処理するために演算速度の向上を図る
ことが必要となる。演算速度の向上は、マルチＤＳＰ構
成の採用等によって実現できる。しかし、小型、低消費
電力が要求される携帯情報端末などに搭載することを考
えると、このように演算部を冗長化する構成は、装置サ
イズの増大、コストアップ、また何よりも消費電力の増
大を招くという点で、不向きである。

【００１１】すなわち、携帯情報端末などの小型機器で
は低消費電力が最大要求項目であり、動作周波数を小さ
くおさえた画像符号化処理装置の実現が必要となる。

【００１２】

【発明が解決しようとする課題】上記理由より小型端末
上での画像符号化装置の実現手法としては符号化の各処
理の一部を専用回路で構成し、他の処理と共に専用回路
のコントロールをソフトウェアで行う為のＣＰＵと組み
合わせて小型ＬＳＩを構成することが好ましい。この場
合、その小型ＬＳＩの動作周波数は比較的低い値に抑え
ることが必要となる。動作周波数を上げると、消費電力
がその分増大するからである。

【００１３】前述のように横１７６画素×縦１４４画素
の画面サイズを有する画像の符号化を秒当たり１０フレ
ームでリアルタイムに行うためには、１マクロブロック
の符号化を行うためにかける事ができる時間は１．０１
ｍ秒であるので、例えば３３ＭＨｚの処理速度でこれを
実現しようとした場合には、１マクロブロックにかける
事のできるサイクル数は、最大でも３３３３３サイクル
しかない。この値は、１マクロブロックの処理に要する
通常の演算量を考慮すると、十分ではない。

【００１４】従って、従来では、低消費電力の小型ＬＳ
Ｉで符号化装置を構成しようとすると、画面サイズを小
さくしたり、フレームレートを下げたりする事により全
体の処理量を少なくすることが必要となり、画質の低下
が引き起こされるという問題があった。

【００１５】本発明はこのような実情に鑑みてなされた
ものであり、低い動作周波数でも効率よく画像の符号化
／復号化処理を行えるようにし、十分な画質と低消費電
力との両立が可能な画像符号化／復号化装置を提供する
ことを目的とする。

【００１６】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明の画像符号化装置は、縦横各々複数画素か
ら構成される複数の画像ブロックデータからなる入力デ
ータに対して符号化処理を行う第１から第ｎの符号化処
理手段と、前記第１から第ｎの符号化処理手段が前記各
画像ブロックデータに対して第１から第ｎの順番で処理
をし、かつ、前記第１から第ｎの符号化処理手段が互い
に異なる画像ブロックデータに対する処理を並列に行う
よう前記各符号化処理手段を制御する制御手段とを具備
することを特徴とする。

【００１７】この画像符号化装置においては、符号化処
理に必要な処理を時系列に沿って第１から第ｎの複数の
分割処理に分割し、それら各分割符号化処理を専用回路
などから構成される各々独立した第１から第ｎの複数の
符号化処理手段に割り当てている。これら符号化処理手
段は、制御手段の制御によりパイプライン動作し、画像
ブロックデータを順次入力および処理しながら第１から
第ｎの順番で処理する。これにより、互いに異なる複数
の画像ブロックデータが同時に異なる符号化処理手段で
処理される。このようにして、第１から第ｎの符号化処
理手段が互いに異なる画像ブロックデータに対する分割
符号化処理を並列に行うことにより、低い動作周波数で
も効率よく画像の符号化処理を行えるようになる。ま
た、同一処理を行う演算処理部を複数冗長化して設け
て、複数ブロックに対して同じ符号化処理を同時に行う
という従来の構成と比較すると、冗長化が行われてない
分だけ装置サイズの小型化、低消費電力化を図ることが
でき、携帯情報端末等の低消費電力が要求される機器へ
の搭載に最適な符号化装置を実現できる。

【００１８】また、本発明は、前記第１から第ｎの符号
化処理手段によって並列に行われる各処理の処理時間
は、並列処理される複数の画像ブロックデータに応じて
可変設定されることを特徴とする。

【００１９】一般に、パイプライン動作によって並列処
理を行う場合には、各ステージには固定時間が割り当て
られるが、画像符号化処理では入力される画像データに
応じて処理時間が異なり、例えば逆離散コサイン変換
（ＩＤＣＴ）処理や逆量子化（ＩＱ）処理は入力データ
値がゼロの場合は出力もゼロであるため計算処理をする
必要がなくすぐに処理が終わることになるので、各ステ
ージの処理時間を可変にすることで、符号化処理全体に
要する時間の短縮を図ることが可能となる。

【００２０】このような各ステージの処理時間の可変設
定は、前記制御手段が、前記第１から第ｎの符号化処理
手段によって並列に行われる各処理毎に前記第１から第
ｎの全ての符号化処理手段それぞれの動作終了の有無を
終了フラグの取得などによって判定し、全ての符号化処
理手段の動作終了が検出されたときに次の分割符号化処
理に移るよう制御を行うことによって実現でき、これに
より、各処理時間は同時に動作している処理の中で最も
時間のかかるものに合わせるよう制御することができ
る。

【００２１】また、本発明は、前記第１から第ｎの符号
化処理手段による処理は、１から順に、動き補償処理、
離散コサイン変換処理、量子化と逆量子化処理、逆離散
コサイン変換処理、動き補償画素加算処理であることを
特徴とする。このようにいくつかの分割符号化処理を統
合化してそれを一つの符号化処理手段に割り当てること
により、並列処理される処理されざれの処理時間をほぼ
同じにでき並列動作を最適化することが可能となる。ま
た、前記第１から第ｎの符号化処理手段による処理を、
１から順に、動き補償処理、離散コサイン変換と量子化
処理、逆量子化と逆離散コサイン変換処理、動き補償画
素加算処理にしても良い。

【００２２】また、本発明は、画像符号化機能と復号化
機能とを併せ持つ装置において、縦横各々複数画素から
構成される複数の画像ブロックデータからなる入力デー
タに対して符号化処理を行う第１から第ｎの処理手段
と、符号化時には、前記第１から第ｎの処理手段が前記
各画像ブロックデータに対して第１から第ｎの順番で処
理を、かつ、前記第１から第ｎの処理手段が互いに異な
る画像ブロックデータに対する処理を並列に行うよう前
記各処理手段を制御し、復号化時には、前記第１から第
ｎの処理手段の一部を用いて、符号化された各画素ブロ
ックデータに対してその復号化のための所定の順番で処
理をし、かつ、復号化に用いられる前記第１から第ｎの
処理手段の一部が互いに異なる画像ブロックデータに対
する処理を並列に行うよう前記各処理手段を制御する制
御手段とを具備することを特徴とする。

【００２３】このように復号化処理に用いられる処理手
段の一部を復号化にも利用することで、装置規模の縮小
を図ることが可能となる。

【００２４】

【発明の実施の形態】（第１の実施形態）以下、図面を
参照して本発明の第１実施形態に係る画像符号化／復号
化装置を説明する。

【００２５】図１は、第１実施形態の画像符号化／復号
化装置の構成を示すブロック図である。この画像符号化
／復号化装置は無線環境での誤り耐性を有するＭＰＥＧ
4 [1] Visual Simple Profile 対応のものであり、画像
符号化機能と復号化機能とを併せ持つ１チップＬＳＩ
ＣＯＤＥＣとして実現されている。この画像符号化／復
号化装置は、動作周波数３３ＭＨｚで、横１７６画素×
縦１４４画素というＱＣＩＦ規格の画面サイズを有する
画像の符号化を、秒１０フレームでリアルタイムに行え
るように構成されている。

【００２６】ＭＰＥＧ4 は伝送誤りに強い構成となって
いるが、誤りが生じた場合の処理は復号側に任されてい
るため、画質はデコーダでのコンシールメント処理に依
存する。本画像符号化／復号化装置は、エラー処理の改
善等が可能なように、プログラムを外部よりダウンロー
ドして動作するよう作られている。

【００２７】すなわち、図１に示されているように、本
画像符号化／復号化装置は、ＲＩＳＣプロセッサよりな
るコントローラ３１と、このコントローラ３１によって
制御されるハードウェアモジュール群とによって構成さ
れている。

【００２８】ハードウェアモジュール群には、各ハード
ウェアと作業用の外部メモリ４０との間のＤＭＡ転送を
行うＤＭＡコントローラ（ＤＭＡＣ）３２と、外部のカ
メラやディスプレイとのデータのやりとりを行うビデオ
インタフェース部（ＶＩＤＥＯ−Ｉ／Ｆ）３３と、離散
コサイン変換（ＤＣＴ）処理を行う離散コサイン変換部
（ＤＣＴ）３４と、逆離散コサイン変換（ＩＤＣＴ）処
理を行う逆離散コサイン変換部（ＩＤＣＴ）３５と、動
きベクトル検出および符号化モードの選択などの動き検
出（ＭＥ）処理を行う動き検出部（ＭＥ）３６と、動き
補償画素加算処理（ＭＣ−ＡＤＤ）および動き補償画素
差分処理（ＭＣ−ＳＵＢ）を行う動き補償部（ＭＣ−Ａ
ＤＤ／ＳＵＢ）３７と、可変長符号化（ＶＬＣ）処理を
行う可変長符号化部（ＶＬＣ）３８と、可変長復号化
（ＶＬＤ）処理を行う可変長復号化部（ＶＬＤ）３９と
が含まれている。

【００２９】コントローラ３１には、コンピュータプロ
グラムにより実現される機能モジュールとして、符号化
動作および復号化動作全体を制御する符号化／復号化制
御部（Ｅｎｃ／Ｄｅｃ）３１１と、ＤＭＡコントローラ
（ＤＭＡＣ）３２のＤＭＡ転送機能を制御するＤＭＡ制
御部３１２と、量子化（Ｑ）および逆量子化（ＩＱ）処
理を行う量子化／逆量子化処理部（Ｑ／ＩＱ）３１３が
設けられている。

【００３０】すなわち、ソフトウェアによって実現され
ている主な機能は、ハードウェアモジュール３２〜３８
全体の制御と、符号化／復号化処理の内の量子化（Ｑ）
および逆量子化（ＩＱ）処理の部分と、エラー耐性のた
めの同期符号の挿入やリバーシブルＶＬＣによるシンタ
ックス処理などである。また、符号化／復号化処理の
内、量子化（Ｑ）および逆量子化（ＩＱ）処理を除く他
の全ての処理、つまり、離散コサイン変換（ＤＣＴ）、
逆離散コサイン変換（ＩＤＣＴ）、動き検出（ＭＥ）、
動き補償（ＭＣ）、可変長符号（ＶＬＣ）、可変長復号
（ＶＬＤ）といった符号化／復号の信号処理に最も多く
の処理量を要する処理は、それぞれ独立した専用のハー
ドウェアモジュール３４〜３８で実現されている。

【００３１】このシステム構成においては、符号化／復
号化に必要なＤＣＴ処理、ＩＤＣＴ処理、ＭＣ処理、量
子化・逆量子化処理がそれぞれ独立したブロックで行わ
れるため、動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７、
離散コサイン変換部（ＤＣＴ）３４、量子化／逆量子化
処理部（Ｑ／ＩＱ）３１３、逆離散コサイン変換部（Ｉ
ＤＣＴ）３５をパイプライン動作させることにより、こ
れら各処理をマクロブロックを構成する互いに異なる複
数の画像ブロックに対して同時に実行することができ
る。この場合、動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７、離散コサイン変換部（ＤＣＴ）３４、量子化／逆量
子化処理部（Ｑ／ＩＱ）３１３、逆離散コサイン変換部
（ＩＤＣＴ）３５間におけるブロックデータの受け渡し
は、これらの間で共用されているメモリ４０を介して行
われる。

【００３２】本発明者は、８×８画素のブロックデータ
の処理を行うために必要な処理量について検討を行った
ところ、ＤＣＴおよびＩＤＣＴは処理は各々約１５００
サイクル、量子化・逆量子化は合わせて最大約１６００
サイクル、動き補償処理は加算・差分処理各々約７００
サイクルであった。

【００３３】従って各々の処理時間がほぼ同じになるよ
うな並列処理化を考えると、符号化時には、ＤＣＴ処
理、ＩＤＣＴ処理、ＱとＩＱ処理、動き補償（ＭＣ）処
理という分けかたをする事ができる。上記処理プロセス
を８×８画素の各画像ブロックに対して並列に処理を行
う場合のパイプライン構成を図２に示す。

【００３４】図２において、縦方向にはある任意のマク
ロブロック（ＭＢｎ）中の４つの輝度ブロック（Ｙ０−
Ｙ３）と２つの色差ブロック（Ｃｂ，Ｃｒ）が処理対象
ブロックデータとして示されており、また横方向にはパ
イプラインの各ステージが示されている。

【００３５】ステージ０では、輝度ブロックＹ０に対す
るＤＣＴ処理と輝度ブロックＹ１に対するＭＣ処理（Ｍ
Ｃ−ＳＵＢ）が並行して行われる。

【００３６】ステージ１では、輝度ブロックＹ０に対し
てはＱとＩＱ処理が順次行われ、これと並行して、輝度
ブロックＹ１に対するＤＣＴ処理と輝度ブロックＹ２に
対するＭＣ処理（ＭＣ−ＳＵＢ）が行われる。

【００３７】続く、ステージ２では、輝度ブロックＹ０
に対するＩＤＣＴ処理と、輝度ブロックＹ１のＱとＩＱ
処理と、輝度ブロックＹ２に対するＤＣＴ処理と、輝度
ブロックＹ３に対するＭＣ処理（ＭＣ−ＳＵＢ）とが並
行して行われる。

【００３８】続く、ステージ３では、輝度ブロックＹ０
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、輝度ブ
ロックＹ１に対するＩＤＣＴ処理と、輝度ブロックＹ２
のＱとＩＱ処理と、輝度ブロックＹ３に対するＤＣＴ処
理と、色差ブロックＣｂのＭＣ処理（ＭＣ−ＳＵＢ）が
行われる。

【００３９】続く、ステージ４では、輝度ブロックＹ１
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、輝度ブ
ロックＹ２に対するＩＤＣＴ処理と、輝度ブロックＹ３
のＱとＩＱ処理と、色差ブロックＣｂのＤＣＴ処理と、
色差ブロックＣｒのＭＣ処理（ＭＣ−ＳＵＢ）が行われ
る。

【００４０】続く、ステージ５では、輝度ブロックＹ２
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、輝度ブ
ロックＹ３に対するＩＤＣＴ処理と、色差ブロックＣｂ
のＱとＩＱ処理と、色差ブロックＣｒのＤＣＴ処理が行
われる。

【００４１】また、これらステージ０〜５の期間には、
動き検出部（ＭＥ）３６による次のマクロブロック（Ｍ
Ｂｎ＋１）に対する動き検出処理（ＭＥ）が行われてい
る。

【００４２】続く、ステージ６では、輝度ブロックＹ３
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、色差ブ
ロックＣｂのＩＤＣＴ処理と、色差ブロックＣｒのＱと
ＩＱ処理が行われる。また、輝度ブロックＹ３に対する
ＭＣ処理（ＭＣ−ＡＤＤ）が終了した時点で、動き補償
部（ＭＣ−ＡＤＤ／ＳＵＢ）３７による処理は次のマク
ロブロック（ＭＢｎ＋１）中の輝度ブロックＹ０に対す
るＭＣ処理（ＭＣ−ＡＤＤ）に切り替えられ、この処理
が色差ブロックＣｂのＩＤＣＴ処理、色差ブロックＣｒ
のＱ／ＩＱ処理と並行して行われる。

【００４３】続く、ステージ７では、色差ブロックＣｂ
のＭＣ処理（ＭＣ−ＡＤＤ）と並行して、色差ブロック
ＣｒのＩＤＣＴ処理が行われる。また、色差ブロックＣ
ｒのＩＤＣＴ処理が終了すると、このステージ７内で、
色差ブロックＣｒのＭＣ処理（ＭＣ−ＡＤＤ）が続けて
行われる。

【００４４】また、このステージ７では、次のマクロブ
ロック（ＭＢｎ＋１）についての符号化モード（ＩＮＴ
ＲＡ／ＩＮＴＥＲ）が動き検出部（ＭＥ）３６によって
決定される。

【００４５】以上のように、輝度ブロック（Ｙ０−Ｙ
３）および色差ブロック（Ｃｂ，Ｃｒ）からなる６ブロ
ックはそれぞれ１ステージずつ遅れながら順次、ＭＣ−
ＳＵＢ処理、ＤＣＴ処理、Ｑ・ＩＱ処理、ＩＤＣＴ処
理、ＭＣ−ＡＤＤ処理されていく。これにより、ステー
ジ０〜ステージ７の８ステージで、１マクロブロック内
の６ブロック全てに対する一連の符号化処理が完了す
る。

【００４６】前述のように、ＤＣＴおよびＩＤＣＴは処
理に各々約１５００サイクル、量子化・逆量子化は合わ
せて最大約１６００サイクル、動き補償処理は加算・差
分処理各々約７００サイクル要することを考慮すると、
従来のように１ブロック毎に符号化処理をシリアルに行
った場合には、１マクロブロックの符号化処理には最大
約３７０００サイクル程度かかることになるが、本実施
形態では、パイプラインによる並列処理により、約１３
０００サイクルで１マクロブロックの符号化処理を完了
することができる。

【００４７】なお、本実施形態では、動き検出部（Ｍ
Ｅ）３６による処理については１ステージ内でＭＣ−Ａ
ＤＤとＭＣ−ＳＵＢの双方を行ったり、最後のステージ
７ではＩＤＣＴに後続して行うといった制御を行ってい
るが、これは、ＭＣ−ＡＤＤ、ＭＣ−ＳＵＢが他の処理
に比べ短時間で終了することを利用したものであり、こ
れにより全体の処理時間のさらなる短縮を図っている。
従って、このようなＭＣ処理を除くと、本実施形態のパ
イプライン動作では、処理対象の全ての画像ブロックデ
ータの符号化処理のために要する全パイプラインステー
ジ数Ｔは、処理対象の画像ブロックデータの個数をＮと
し、パイプラインの段数をＫとすると、Ｔ＝Ｎ＋Ｋ−１
の関係が設立する。このことは、図２の例では、Ｎ＝
６、Ｋ＝３であり、合計８ステージでパイプライン処理
が完了されていることから理解されよう。

【００４８】また、一般に、パイプライン動作によって
並列処理を行う場合には各プロセスステージに要する時
間は固定時間が割り当てられるのが通常であるが、画像
符号化処理では入力される画像データに応じてその処理
に要する時間が異なる。例えばＩＤＣＴ処理やＩＱ処理
は入力データ値がゼロの場合は出力もゼロであるため計
算処理を行う必要がない。従って固定時間の割り当てを
行っておくと入力にゼロ値が多数含まれる場合に何もせ
ずにただ待っている状態が生じる事になる。

【００４９】このような事態を避けるため、本実施形態
では、動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７、離散
コサイン変換部（ＤＣＴ）３４、量子化／逆量子化処理
部（Ｑ／ＩＱ）３１３、逆離散コサイン変換部（ＩＤＣ
Ｔ）３５の各々が１ブロックの処理が終了する度にそれ
を示す終了フラグをコントローラ３１に返すという仕組
みを採用しており、コントローラ３１は同時に動作して
いる処理の全ての終了フラグを取得した時点で直ちに次
のステージに移る制御を行う。これにより各処理ステー
ジが可変時間になり、前述の処理サイクルをさらに短縮
する事ができる。

【００５０】また、復号化処理についてもパイプライン
による並列処理が行われる。この様子を図３に示す。

【００５１】復号化処理では、図３に示されているよう
に、輝度ブロック（Ｙ０−Ｙ３）および色差ブロック
（Ｃｂ，Ｃｒ）からなる６ブロックはそれぞれ１ステー
ジずつ遅れながら順次、ＩＱ処理、ＩＤＣＴ処理、ＭＣ
−ＡＤＤ処理されていく。これにより、ステージ０〜ス
テージ６の７ステージで、１マクロブロック内の６ブロ
ック全てに対する一連の復号化処理が完了する。また、
最後のステージ６では、Ｃｒに対するＩＤＣＴ処理とＭ
Ｃ−ＡＤＤ処理が順次行われる。従って、ＭＣ−ＡＤＤ
処理を除くとパイプラインの段数Ｋ＝２となるので、前
述の式、Ｔ＝Ｎ＋Ｋ−１が成立する。

【００５２】次に、図４および図５のフローチャートを
参照して、コントローラ３１による符号化処理の制御動
作を説明する。

【００５３】まず、ステージ０からのパイプラインステ
ージに入る前に、Ｙ０に対するＭＣ−ＳＵＢ処理の開始
が、動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７に対して
指示される（ステップＳ１）。そして、その動き補償部
（ＭＣ−ＡＤＤ／ＳＵＢ）３７から終了フラグを取得す
ると（ステップＳ２）、ステージ０からのパイプライン
ステージに移行する。

【００５４】ステージ０では、Ｙ０に対するＤＣＴ処理
の開始が離散コサイン変換部（ＤＣＴ）３４に対して指
示されると共に（ステップＳ３）、Ｙ１に対するＭＣ−
ＳＵＢ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７に対して指示される（ステップＳ４）。そし
て、離散コサイン変換部（ＤＣＴ）３４および動き補償
部（ＭＣ−ＡＤＤ／ＳＵＢ）３７の双方から終了フラグ
を取得すると（ステップＳ５〜Ｓ７）、ステージ１に移
行する。

【００５５】ステージ１では、Ｙ０に対するＱとＩＱ処
理を順次行うことが量子化／逆量子化処理部（Ｑ／Ｉ
Ｑ）３１３に指示されると共に（ステップＳ８）、Ｙ１
に対するＤＣＴ処理の開始が離散コサイン変換部（ＤＣ
Ｔ）３４に指示され（ステップＳ９）、さらにＹ２に対
するＭＣ−ＳＵＢ処理の開始が動き補償部（ＭＣ−ＡＤ
Ｄ／ＳＵＢ）３７に対して指示される（ステップＳ１
０）。そして、量子化／逆量子化処理部（Ｑ／ＩＱ）３
１３、離散コサイン変換部（ＤＣＴ）３４、および動き
補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７の全てから終了フ
ラグを取得すると（ステップＳ１１〜Ｓ１４）、ステー
ジ２に移行する。

【００５６】ステージ２では、Ｙ０に対するＩＤＣＴ処
理の開始が逆離散コサイン変換部（ＩＤＣＴ）３５に対
して指示されると共に（ステップＳ１５）、Ｙ１に対し
てＱとＩＱ処理を順次行うことが量子化／逆量子化処理
部（Ｑ／ＩＱ）３１３に指示され（ステップＳ１６）、
Ｙ２に対するＤＣＴ処理の開始が離散コサイン変換部
（ＤＣＴ）３４に指示され（ステップＳ１７）、さらに
Ｙ３に対するＭＣ−ＳＵＢ処理の開始が動き補償部（Ｍ
Ｃ−ＡＤＤ／ＳＵＢ）３７に対して指示される（ステッ
プＳ１８）。そして、逆離散コサイン変換部（ＩＤＣ
Ｔ）３５、量子化／逆量子化処理部（Ｑ／ＩＱ）３１
３、離散コサイン変換部（ＤＣＴ）３４、および動き補
償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７の全てから終了フラ
グを取得すると（ステップＳ１９〜Ｓ２３）、ステージ
３に移行する。

【００５７】ステージ３では、Ｙ０に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ２４）、Ｙ１
に対するＩＤＣＴ処理の開始が逆離散コサイン変換部
（ＩＤＣＴ）３５に対して指示され（ステップＳ２
５）、Ｙ２に対してＱとＩＱ処理を順次行うことが量子
化／逆量子化処理部（Ｑ／ＩＱ）３１３に指示され（ス
テップＳ２６）、さらにＹ３に対するＤＣＴ処理の開始
が離散コサイン変換部（ＤＣＴ）３４に指示される（ス
テップＳ２７）。動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）
３７から終了フラグを取得すると（ステップＳ２８，Ｓ
３２）、Ｃｂに対するＭＣ−ＳＵＢ処理の開始が動き補
償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７に対して指示される
（ステップＳ３３）。この後、逆離散コサイン変換部
（ＩＤＣＴ）３５、量子化／逆量子化処理部（Ｑ／Ｉ
Ｑ）３１３、離散コサイン変換部（ＤＣＴ）３４、およ
び動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７の全てから
終了フラグを取得すると（ステップＳ２９〜Ｓ３１，Ｓ
３４，Ｓ３５）、図５のステージ４に移行する。

【００５８】ステージ４では、Ｙ１に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ３６）、Ｙ２
に対するＩＤＣＴ処理の開始が逆離散コサイン変換部
（ＩＤＣＴ）３５に対して指示され（ステップＳ３
７）、Ｙ３に対してＱとＩＱ処理を順次行うことが量子
化／逆量子化処理部（Ｑ／ＩＱ）３１３に指示され（ス
テップＳ３８）、さらにＣｂに対するＤＣＴ処理の開始
が離散コサイン変換部（ＤＣＴ）３４に指示される（ス
テップＳ３９）。動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）
３７から終了フラグを取得すると（ステップＳ３６，Ｓ
４４）、Ｃｒに対するＭＣ−ＳＵＢ処理の開始が動き補
償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７に対して指示される
（ステップＳ４５）。この後、逆離散コサイン変換部
（ＩＤＣＴ）３５、量子化／逆量子化処理部（Ｑ／Ｉ
Ｑ）３１３、離散コサイン変換部（ＤＣＴ）３４、およ
び動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７それぞれか
ら終了フラグを取得すると（ステップＳ４１〜Ｓ４３，
Ｓ４６，Ｓ４７）、ステージ５に移行する。

【００５９】ステージ５では、Ｙ２に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ４８）、Ｙ３
に対するＩＤＣＴ処理の開始が逆離散コサイン変換部
（ＩＤＣＴ）３５に対して指示され（ステップＳ４
９）、Ｃｂに対してＱとＩＱ処理を順次行うことが量子
化／逆量子化処理部（Ｑ／ＩＱ）３１３に指示され（ス
テップＳ５０）、さらにＣｒに対するＤＣＴ処理の開始
が離散コサイン変換部（ＤＣＴ）３４に指示される（ス
テップＳ５１）。そして、動き補償部（ＭＣ−ＡＤＤ／
ＳＵＢ）３７、逆離散コサイン変換部（ＩＤＣＴ）３
５、量子化／逆量子化処理部（Ｑ／ＩＱ）３１３、およ
び離散コサイン変換部（ＤＣＴ）３４それぞれから終了
フラグを取得すると（ステップＳ５２〜Ｓ５６）、ステ
ージ６に移行する。

【００６０】ステージ６では、Ｙ３に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ５７）、Ｃｂ
に対するＩＤＣＴ処理の開始が逆離散コサイン変換部
（ＩＤＣＴ）３５に対して指示され（ステップＳ５
８）、さらにＣｒに対してＱとＩＱ処理を順次行うこと
が量子化／逆量子化処理部（Ｑ／ＩＱ）３１３に指示さ
れる（ステップＳ５９）。そして、動き補償部（ＭＣ−
ＡＤＤ／ＳＵＢ）３７から終了フラグを取得すると（ス
テップＳ６０，Ｓ６３）、次のマクロブロックのＹ０に
対するＭＣ−ＳＵＢ処理の開始が動き補償部（ＭＣ−Ａ
ＤＤ／ＳＵＢ）３７に対して指示される（ステップＳ６
４）。この後、逆離散コサイン変換部（ＩＤＣＴ）３
５、量子化／逆量子化処理部（Ｑ／ＩＱ）３１３、およ
び動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７それぞれか
ら終了フラグを取得すると（ステップＳ６１，Ｓ６２，
Ｓ６５，Ｓ６６）、ステージ７に移行する。

【００６１】ステージ７では、Ｃｂに対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ６７）、Ｃｒ
に対するＩＤＣＴ処理の開始が逆離散コサイン変換部
（ＩＤＣＴ）３５に対して指示される（ステップＳ６
８）。動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７および
逆離散コサイン変換部（ＩＤＣＴ）３５それぞれから終
了フラグを取得すると（ステップＳ６９〜Ｓ７１）、Ｃ
ｒに対するＭＣ−ＡＤＤ処理の開始が動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７に対して指示される（ステップ
Ｓ７２）。そして、動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７から終了フラグを取得すると（ステップＳ７
３）、次のマクロブロックのステージ０に移行する。

【００６２】次に、図６および図７のフローチャートを
参照して、コントローラ３１による復号化処理の制御動
作を説明する。

【００６３】ステージ０では、Ｙ０に対するＩＱ処理の
開始が量子化／逆量子化処理部（Ｑ／ＩＱ）３１３に指
示される（ステップＳ８１）。そして、その量子化／逆
量子化処理部（Ｑ／ＩＱ）３１３から終了フラグを取得
すると（ステップＳ８２）、ステージ１に移行する。

【００６４】ステージ１では、Ｙ０に対するＩＤＣＴ処
理の開始が逆離散コサイン変換部（ＩＤＣＴ）３５に対
して指示されると共に（ステップＳ８３）、Ｙ１に対す
るＩＱ処理の開始が量子化／逆量子化処理部（Ｑ／Ｉ
Ｑ）３１３に指示される（ステップＳ８４）。そして、
逆離散コサイン変換部（ＩＤＣＴ）３５および量子化／
逆量子化処理部（Ｑ／ＩＱ）３１３の双方から終了フラ
グを取得すると（ステップＳ８５〜Ｓ８７）、ステージ
２に移行する。

【００６５】ステージ２では、Ｙ０に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に指示されると共に（ステップＳ８８）、Ｙ１に対す
るＩＤＣＴ処理の開始が逆離散コサイン変換部（ＩＤＣ
Ｔ）３５に対して指示され（ステップＳ８９）、Ｙ２に
対するＩＱ処理の開始が量子化／逆量子化処理部（Ｑ／
ＩＱ）３１３に指示される（ステップＳ９０）。動き補
償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７、逆離散コサイン変
換部（ＩＤＣＴ）３５、および量子化／逆量子化処理部
（Ｑ／ＩＱ）３１３それぞれから終了フラグを取得する
と（ステップＳ９１〜Ｓ９４）、ステージ３に移行す
る。

【００６６】ステージ３では、Ｙ１に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に指示されると共に（ステップＳ９５）、Ｙ２に対す
るＩＤＣＴ処理の開始が逆離散コサイン変換部（ＩＤＣ
Ｔ）３５に対して指示され（ステップＳ９６）、Ｙ３に
対するＩＱ処理の開始が量子化／逆量子化処理部（Ｑ／
ＩＱ）３１３に指示される（ステップＳ９７）。動き補
償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７、逆離散コサイン変
換部（ＩＤＣＴ）３５、および量子化／逆量子化処理部
（Ｑ／ＩＱ）３１３それぞれから終了フラグを取得する
と（ステップＳ９８〜Ｓ１０１）、図７のステージ４に
移行する。

【００６７】ステージ４では、Ｙ２に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に指示されると共に（ステップＳ１０２）、Ｙ３に対
するＩＤＣＴ処理の開始が逆離散コサイン変換部（ＩＤ
ＣＴ）３５に対して指示され（ステップＳ１０３）、Ｃ
ｂに対するＩＱ処理の開始が量子化／逆量子化処理部
（Ｑ／ＩＱ）３１３に指示される（ステップＳ１０
４）。動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７、逆離
散コサイン変換部（ＩＤＣＴ）３５、および量子化／逆
量子化処理部（Ｑ／ＩＱ）３１３それぞれから終了フラ
グを取得すると（ステップＳ１０５〜Ｓ１０８）、ステ
ージ５に移行する。

【００６８】ステージ５では、Ｙ３に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に指示されると共に（ステップＳ１０９）、Ｃｂに対
するＩＤＣＴ処理の開始が逆離散コサイン変換部（ＩＤ
ＣＴ）３５に対して指示され（ステップＳ１１０）、Ｃ
ｒに対するＩＱ処理の開始が量子化／逆量子化処理部
（Ｑ／ＩＱ）３１３に指示される（ステップＳ１１
１）。動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７、逆離
散コサイン変換部（ＩＤＣＴ）３５、および量子化／逆
量子化処理部（Ｑ／ＩＱ）３１３それぞれから終了フラ
グを取得すると（ステップＳ１１２〜Ｓ１１５）、ステ
ージ６に移行する。

【００６９】ステージ６では、Ｃｂに対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に指示されると共に（ステップＳ１１６）、Ｃｒに対
するＩＤＣＴ処理の開始が逆離散コサイン変換部（ＩＤ
ＣＴ）３５に対して指示される（ステップＳ１１７）。
動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７および逆離散
コサイン変換部（ＩＤＣＴ）３５それぞれから終了フラ
グを取得すると（ステップＳ１１８〜Ｓ１２０）、Ｃｒ
に対するＭＣ−ＡＤＤ処理の開始が動き補償部（ＭＣ−
ＡＤＤ／ＳＵＢ）３７に指示される（ステップＳ１２
１）。そして、動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７から終了フラグを取得すると（ステップＳ１１２）、
次のマクロブロックのステージ０に移行する。

【００７０】以上のように、本第１実施形態によれば、
符号化処理時には、動き補償減算処理（ＭＣ−ＳＵ
Ｂ）、離散コサイン変換処理（ＤＣＴ）、量子化と逆量
子化処理（Ｑ，ＩＱ）、逆離散コサイン変換処理（ＩＤ
ＣＴ）、動き補償画素加算処理（ＭＣ−ＡＤＤ）が並列
に実行され、また、復号化時には、逆量子化処理（Ｉ
Ｑ）、逆離散コサイン変換処理（ＩＤＣＴ）、動き補償
画素加算処理（ＭＣ−ＡＤＤ）が並列に実行される。

【００７１】また、本第１実施形態においては、前述し
たように、並列に行っている各処理の処理時間は処理の
種類や入力画像によって可変であるため、パイプライン
の各ステージの処理時間は、最長の処理時間の符号化ま
たは復号化処理の終了を待ってから次のステージの処理
に移行する。従って、このパイプライン処理１つに要す
る処理時間は、各パイプライステージにおける最長処理
時間の総和となる。

【００７２】また、ＣＰＵを用いてこの符号化、復号化
の処理を行う場合、ＣＰＵの動作周波数を適当な値に設
定しなければならない。例えば、１画像ブロック当たり
の処理時間が１７０００サイクル、画像ブロックの数が
９９個、１秒当たりのフレーム数が１０とすれば、ＣＰ
Ｕの動作周波数はこれらの横をとった約１７ＭＨｚ以上
としなければならない。双方向伝送を行う場合には、符
号化と復号化を同時に行う必要があるから、符号化に必
要な動作周波数と復号化に必要な復号化周波数、さらに
可変長符号処理や入出力処理等の和がＣＰＵ動作周波数
となる。

【００７３】なお、ここでは、量子化／逆量子化処理部
（Ｑ／ＩＱ）３１３をソフトウェアで実現した場合を説
明したが、量子化／逆量子化処理部（Ｑ／ＩＱ）３１３
を専用のハードウェアモジュールとして実現することも
可能である。

【００７４】（第２実施形態）図８には、本発明の第２
実施形態に係る画像符号化／復号化装置の構成が示され
ている。

【００７５】この画像符号化／復号化装置は、図１に示
した第１実施形態と比較すると、符号化／復号化処理の
分割の形態のみが異なっており、同一ステージでＤＣＴ
処理とＱ処理が行われ、またＩＱ処理とＩＤＣＴ処理も
同一ステージで実行できるようになっている。

【００７６】すなわち、本第２実施形態の画像符号化／
復号化装置では、図１の量子化／逆量子化処理部（Ｑ／
ＩＱ）３１３、離散コサイン変換部（ＤＣＴ）３４、お
よび逆離散コサイン変換部（ＩＤＣＴ）３５の代わり
に、ＤＣＴ処理とＱ処理を行う離散コサイン／量子化部
（ＤＣＴ／Ｑ）４４と、ＩＤＣＴ処理とＩＱ処理を行う
逆離散コサイン／逆量子化部（ＩＤＣＴ／ＩＱ）４５と
が設けられている。これら離散コサイン／量子化部（Ｄ
ＣＴ／Ｑ）４４および逆離散コサイン／逆量子化部（Ｉ
ＤＣＴ／ＩＱ）４５は互いに独立した専用のハードウェ
アモジュールによって実現されている。

【００７７】図９には、符号化処理時のパイプライン動
作の様子が示されている。

【００７８】図示のように、輝度ブロック（Ｙ０−Ｙ
３）および色差ブロック（Ｃｂ，Ｃｒ）からなる６ブロ
ックはそれぞれ１ステージずつ遅れながら順次、ＭＣ−
ＳＵＢ処理、ＤＣＴ・Ｑ処理、ＩＱ・ＩＤＣＴ処理、Ｍ
Ｃ−ＡＤＤ処理されていく。

【００７９】すなわち、ステージ０では、輝度ブロック
Ｙ０に対するＤＣＴ処理とＱ処理が順に行われると共
に、これに並行して、輝度ブロックＹ１に対するＭＣ処
理（ＭＣ−ＳＵＢ）が並行して行われる。

【００８０】続く、ステージ１では、輝度ブロックＹ０
に対してはＩＱとＩＤＣＴ処理が順に行われ、これと並
行して、輝度ブロックＹ１に対するＤＣＴ処理とＱ処理
が順に行われ、さらに輝度ブロックＹ２に対するＭＣ処
理（ＭＣ−ＳＵＢ）が行われる。

【００８１】続く、ステージ２では、輝度ブロックＹ０
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、輝度ブ
ロックＹ１のＩＱとＩＤＣＴ処理、輝度ブロックＹ２の
ＤＣＴとＱ処理、および輝度ブロックＹ３のＭＣ処理
（ＭＣ−ＳＵＢ）が行われる。

【００８２】続く、ステージ３では、輝度ブロックＹ１
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、輝度ブ
ロックＹ２のＩＱとＩＤＣＴ処理、輝度ブロックＹ３の
ＤＣＴとＱ処理、および色差ブロックＣｂのＭＣ処理
（ＭＣ−ＳＵＢ）が行われる。

【００８３】続く、ステージ４では、輝度ブロックＹ２
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、輝度ブ
ロックＹ３のＩＱとＩＤＣＴ処理、色差ブロックＣｂの
ＤＣＴとＱ処理、および色差ブロックＣｒのＭＣ処理
（ＭＣ−ＳＵＢ）が行われる。

【００８４】また、これらステージ０〜４の期間には、
動き検出部（ＭＥ）３６による次のマクロブロックに対
する動き検出処理（ＭＥ）が行われている。

【００８５】続く、ステージ５では、輝度ブロックＹ３
に対するＭＣ処理（ＭＣ−ＡＤＤ）と並行して、色差ブ
ロックＣｂのＩＱとＩＤＣＴ処理、色差ブロックＣｒの
ＤＣＴとＱ処理が行われる。また、輝度ブロックＹ３に
対するＭＣ処理（ＭＣ−ＡＤＤ）が終了した時点で、動
き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７による処理は次
のマクロブロック中の輝度ブロックＹ０に対するＭＣ処
理（ＭＣ−ＡＤＤ）に切り替えられ、この処理が、色差
ブロックＣｂのＩＱとＩＤＣＴ処理、色差ブロックＣｒ
のＤＣＴとＱ処理と、並行して行われる。

【００８６】続く、ステージ６では、色差ブロックＣｂ
のＭＣ処理（ＭＣ−ＡＤＤ）と並行して、色差ブロック
ＣｒのＩＱとＩＤＣＴ処理が行われる。また、色差ブロ
ックＣｒのＩＤＣＴ処理が終了すると、このステージ６
内で、色差ブロックＣｒのＭＣ処理（ＭＣ−ＡＤＤ）が
続けて行われる。

【００８７】また、このステージ６では、次のマクロブ
ロックについての符号化モード（ＩＮＴＲＡ／ＩＮＴＥ
Ｒ）が動き検出部（ＭＥ）３６によって決定される。

【００８８】本例においても、ＭＣ処理を除くとパイプ
ラインの段数Ｋ＝２となるので、式Ｔ＝Ｎ＋Ｋ−１が成
立する。

【００８９】図１０には、復号化処理時のパイプライン
動作の様子が示されている。

【００９０】復号化処理では、図示のように、輝度ブロ
ック（Ｙ０−Ｙ３）および色差ブロック（Ｃｂ，Ｃｒ）
からなる６ブロックはそれぞれ１ステージずつ遅れなが
ら順次、ＩＱとＩＤＣＴ処理、ＭＣ−ＡＤＤ処理されて
いく。これにより、ステージ０〜ステージ５の６ステー
ジで、１マクロブロック内の６ブロック全てに対する一
連の復号化処理が完了する。また、最後のステージ５で
は、Ｃｒに対するＩＱ・ＩＤＣＴ処理とＭＣ−ＡＤＤ処
理が順次行われる。従って、ＭＣ−ＡＤＤ処理を除くと
パイプラインの段数Ｋ＝１となるので、式Ｔ＝Ｎ＋Ｋ−
１が成立する。

【００９１】次に、図１１および図１２のフローチャー
トを参照して、コントローラ３１による符号化処理の制
御動作を説明する。

【００９２】まず、ステージ０からのパイプラインステ
ージに入る前に、Ｙ０に対するＭＣ−ＳＵＢ処理の開始
が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７に対して指
示される（ステップＳ２０１）。そして、その動き補償
部（ＭＣ−ＡＤＤ／ＳＵＢ）３７から終了フラグを取得
すると（ステップＳ２０２）、ステージ０からのパイプ
ラインステージに移行する。

【００９３】ステージ０では、Ｙ０に対するＤＣＴとＱ
処理の開始が離散コサイン／量子化部（ＤＣＴ／Ｑ）４
４に対して指示されると共に（ステップＳ２０３）、Ｙ
１に対するＭＣ−ＳＵＢ処理の開始が動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７に対して指示される（ステップ
Ｓ２０４）。そして、離散コサイン／量子化部（ＤＣＴ
／Ｑ）４４および動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）
３７の双方から終了フラグを取得すると（ステップＳ２
０５〜Ｓ２０７）、ステージ１に移行する。

【００９４】ステージ１では、Ｙ０に対するＩＱとＩＤ
ＣＴ処理の開始が逆離散コサイン／逆量子化部（ＩＤＣ
Ｔ／ＩＱ）４５に指示されると共に（ステップＳ２０
８）、Ｙ１に対するＤＣＴとＱ処理の開始が離散コサイ
ン／量子化部（ＤＣＴ／Ｑ）４４に対して指示され（ス
テップＳ２０９）、さらにＹ２に対するＭＣ−ＳＵＢ処
理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７に
対して指示される（ステップＳ２１０）。逆離散コサイ
ン／逆量子化部（ＩＤＣＴ／ＩＱ）４５、離散コサイン
／量子化部（ＤＣＴ／Ｑ）４４、および動き補償部（Ｍ
Ｃ−ＡＤＤ／ＳＵＢ）３７それぞれから終了フラグを取
得すると（ステップＳ２１１〜Ｓ２１４）、ステージ２
に移行する。

【００９５】ステージ２では、Ｙ０に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示される（ステップＳ２１５）と共に、Ｙ
１に対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に指示され（ステ
ップＳ２１６）、またＹ２に対するＤＣＴとＱ処理の開
始が離散コサイン／量子化部（ＤＣＴ／Ｑ）４４に対し
て指示される（ステップＳ２１７）。動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７から終了フラグを取得すると
（ステップＳ２１９，Ｓ２２３）、Ｙ３に対するＭＣ−
ＳＵＢ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７に対して指示される（ステップＳ２１８）。逆
離散コサイン／逆量子化部（ＩＤＣＴ／ＩＱ）４５、離
散コサイン／量子化部（ＤＣＴ／Ｑ）４４、および動き
補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７それぞれから終了
フラグを取得すると（ステップＳ２２０〜Ｓ２２２，Ｓ
２２４）、ステージ３に移行する。

【００９６】ステージ３では、Ｙ１に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示される（ステップＳ２２５）と共に、Ｙ
２に対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に指示され（ステ
ップＳ２２６）、またＹ３に対するＤＣＴとＱ処理の開
始が離散コサイン／量子化部（ＤＣＴ／Ｑ）４４に対し
て指示される（ステップＳ２２７）。動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７から終了フラグを取得すると
（ステップＳ２２９，Ｓ２３３）、Ｃｂに対するＭＣ−
ＳＵＢ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７に対して指示される（ステップＳ２２８）。逆
離散コサイン／逆量子化部（ＩＤＣＴ／ＩＱ）４５、離
散コサイン／量子化部（ＤＣＴ／Ｑ）４４、および動き
補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７それぞれから終了
フラグを取得すると（ステップＳ２３０〜Ｓ２３２，Ｓ
２３４）、図１２のステージ４に移行する。

【００９７】ステージ４では、Ｙ２に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示される（ステップＳ２３５）と共に、Ｙ
３に対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に指示され（ステ
ップＳ２３６）、またＣｂに対するＤＣＴとＱ処理の開
始が離散コサイン／量子化部（ＤＣＴ／Ｑ）４４に対し
て指示される（ステップＳ２３７）。動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７から終了フラグを取得すると
（ステップＳ２３９，Ｓ２４３）、Ｃｒに対するＭＣ−
ＳＵＢ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７に対して指示される（ステップＳ２３８）。逆
離散コサイン／逆量子化部（ＩＤＣＴ／ＩＱ）４５、離
散コサイン／量子化部（ＤＣＴ／Ｑ）４４、および動き
補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７それぞれから終了
フラグを取得すると（ステップＳ２４０〜Ｓ２４２，Ｓ
２４４）、ステージ５に移行する。

【００９８】ステージ５では、Ｙ３に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示される（ステップＳ２４５）と共に、Ｃ
ｂに対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に指示され（ステ
ップＳ２４６）、またＣｒに対するＤＣＴとＱ処理の開
始が離散コサイン／量子化部（ＤＣＴ／Ｑ）４４に対し
て指示される（ステップＳ２４７）。動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７から終了フラグを取得すると
（ステップＳ２４８，Ｓ２５１）、次のマクロブロック
のＹ０に対するＭＣ−ＳＵＢの開始が動き補償部（ＭＣ
−ＡＤＤ／ＳＵＢ）３７に対して指示される（ステップ
Ｓ２５２）。逆離散コサイン／逆量子化部（ＩＤＣＴ／
ＩＱ）４５、離散コサイン／量子化部（ＤＣＴ／Ｑ）４
４、および動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７そ
れぞれから終了フラグを取得すると（ステップＳ２４
９，Ｓ２５０，Ｓ２５３，Ｓ２５４）、ステージ６に移
行する。

【００９９】ステージ６では、Ｃｂに対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示される（ステップＳ２５５）と共に、Ｃ
ｒに対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に指示される（ス
テップＳ２５６）。動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７および逆離散コサイン／逆量子化部（ＩＤＣＴ
／ＩＱ）４５それぞれからの終了フラグを取得すると
（ステップＳ２５７〜Ｓ２５９）、Ｃｒに対するＭＣ−
ＡＤＤ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７に対して指示される（ステップＳ２６０）。そ
して、動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７から終
了フラグを取得すると（ステップＳ２６１）、次のマク
ロブロックのステージ０に移行する。

【０１００】次に、図１３および図１４のフローチャー
トを参照して、コントローラ３１による復号化処理の制
御動作を説明する。

【０１０１】ステージ０では、Ｙ０に対するＩＱとＩＤ
ＣＴ処理の開始が逆離散コサイン／逆量子化部（ＩＤＣ
Ｔ／ＩＱ）４５に対して指示される（ステップＳ３０
１）。逆離散コサイン／逆量子化部（ＩＤＣＴ／ＩＱ）
４５から終了フラグを取得すると、ステージ１に移行す
る。

【０１０２】ステージ１では、Ｙ０に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ３０３）、Ｙ
１に対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に対して指示され
る（ステップＳ３０４）。動き補償部（ＭＣ−ＡＤＤ／
ＳＵＢ）３７および逆離散コサイン／逆量子化部（ＩＤ
ＣＴ／ＩＱ）４５の双方から終了フラグを取得すると
（ステップＳ３０５〜Ｓ３０７）、ステージ２に移行す
る。

【０１０３】ステージ２では、Ｙ１に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ３０８）、Ｙ
２に対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に対して指示され
る（ステップＳ３０９）。動き補償部（ＭＣ−ＡＤＤ／
ＳＵＢ）３７および逆離散コサイン／逆量子化部（ＩＤ
ＣＴ／ＩＱ）４５の双方から終了フラグを取得すると
（ステップＳ３１０〜Ｓ３１２）、ステージ３に移行す
る。

【０１０４】ステージ３では、Ｙ２に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ３１３）、Ｙ
３に対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に対して指示され
る（ステップＳ３１４）。動き補償部（ＭＣ−ＡＤＤ／
ＳＵＢ）３７および逆離散コサイン／逆量子化部（ＩＤ
ＣＴ／ＩＱ）４５の双方から終了フラグを取得すると
（ステップＳ３１６〜Ｓ３１９）、図１４のステージ４
に移行する。

【０１０５】ステージ４では、Ｙ３に対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ３２０）、Ｃ
ｂに対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に対して指示され
る（ステップＳ３２１）。動き補償部（ＭＣ−ＡＤＤ／
ＳＵＢ）３７および逆離散コサイン／逆量子化部（ＩＤ
ＣＴ／ＩＱ）４５の双方から終了フラグを取得すると
（ステップＳ３２２〜Ｓ３２４）、ステージ５に移行す
る。

【０１０６】ステージ５では、Ｃｂに対するＭＣ−ＡＤ
Ｄ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３
７に対して指示されると共に（ステップＳ３２５）、Ｃ
ｒに対するＩＱとＩＤＣＴ処理の開始が逆離散コサイン
／逆量子化部（ＩＤＣＴ／ＩＱ）４５に対して指示され
る（ステップＳ３２６）。動き補償部（ＭＣ−ＡＤＤ／
ＳＵＢ）３７および逆離散コサイン／逆量子化部（ＩＤ
ＣＴ／ＩＱ）４５の双方から終了フラグを取得すると
（ステップＳ３２７〜Ｓ３２９）、Ｃｒに対するＭＣ−
ＡＤＤ処理の開始が動き補償部（ＭＣ−ＡＤＤ／ＳＵ
Ｂ）３７に指示される（ステップＳ３３０）。そして、
その動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ）３７から終了
フラグを取得すると（ステップＳ３３１）、次のマクロ
ブロックのステージ０に移行する。

【０１０７】また、本第２実施形態においても、前述し
たように、並列に行っている各処理の処理時間は処理の
種類や入力画像によって可変であるため、パイプライン
の各ステージの処理時間は、最長の処理時間の符号化ま
たは復号化処理の終了を待ってから次のステージの処理
に移行する。従って、このパイプライン処理１つに要す
る処理時間は、各パイプライステージにおける最長処理
時間の総和となる。

【０１０８】また、ＣＰＵを用いてこの符号化、復号化
の処理を行う場合、ＣＰＵの動作周波数を適当な値に設
定しなければならない。例えば、１画像ブロック当たり
の処理時間が１７０００サイクル、画像ブロックの数が
９９個、１秒当たりのフレーム数が１０とすれば、ＣＰ
Ｕの動作周波数はこれらの横をとった約１７ＭＨｚ以上
としなければならない。双方向伝送を行う場合には、符
号化と復号化を同時に行う必要があるから、符号化に必
要な動作周波数と復号化に必要な復号化周波数、さらに
可変長符号処理や入出力処理等の和がＣＰＵ動作周波数
となる。

【０１０９】

【発明の効果】以上説明したように、本発明によれば、
符号化／復号化のためたの一連の処理が複数の専用モジ
ュールにそれぞれ分割し、それらモジュールが互いに異
なる画像ブロックデータに対して処理を並列に行うよう
に制御しているので、低い動作周波数でも効率よく画像
の符号化／復号化処理を行えるようになる。また、冗長
化構成は採用しておらず、同一機能を有するモジュール
は１つのみしか存在しないので、装置サイズの小型化、
低消費電力化を図ることができ、携帯情報端末等の低消
費電力が要求される機器への搭載に最適な符号化／復号
化装置を実現できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る画像符号化／復号
化装置の構成を示すブロック図。

【図２】同第１実施形態の画像符号化／復号化装置にお
ける符号化処理時のパイプライン動作の一例を示す図。

【図３】同第１実施形態の画像符号化／復号化装置にお
ける復号化処理時のパイプライン動作の一例を示す図。

【図４】同第１実施形態の画像符号化／復号化装置にお
ける符号化処理動作の制御手順の一部を説明するフロー
チャート。

【図５】同第１実施形態の画像符号化／復号化装置にお
ける符号化処理動作の制御手順の残りの部分を説明する
フローチャート。

【図６】同第１実施形態の画像符号化／復号化装置にお
ける復号化処理動作の制御手順の一部を説明するフロー
チャート。

【図７】同第１実施形態の画像符号化／復号化装置にお
ける復号化処理動作の制御手順の残りの部分を説明する
フローチャート。

【図８】本発明の第２実施形態に係る画像符号化／復号
化装置の構成を示すブロック図。

【図９】同第２実施形態の画像符号化／復号化装置にお
ける符号化処理時のパイプライン動作の一例を示す図。

【図１０】同第２実施形態の画像符号化／復号化装置に
おける復号化処理時のパイプライン動作の一例を示す
図。

【図１１】同第２実施形態の画像符号化／復号化装置に
おける符号化処理動作の制御手順の一部を説明するフロ
ーチャート。

【図１２】同第２実施形態の画像符号化／復号化装置に
おける符号化処理動作の制御手順の残りの部分を説明す
るフローチャート。

【図１３】同第２実施形態の画像符号化／復号化装置に
おける復号化処理動作の制御手順の一部を説明するフロ
ーチャート。

【図１４】同第２実施形態の画像符号化／復号化装置に
おける復号化処理動作の制御手順の残りの部分を説明す
るフローチャート。

【図１５】従来の画像符号化処理を説明するためのブロ
ック図。

【図１６】従来の画像復号化処理を説明するためのブロ
ック図。

【図１７】画像のマクロブロックの構成を説明する図。

【符号の説明】

３１…コントローラ ３２…ＤＭＡコントローラ（ＤＭＡＣ） ３３…ビデオインタフェース部（ＶＩＤＥＯ−Ｉ／Ｆ） ３４…離散コサイン変換部（ＤＣＴ） ３５…逆離散コサイン変換部（ＩＤＣＴ） ３６…動き検出部（ＭＥ） ３７…動き補償部（ＭＣ−ＡＤＤ／ＳＵＢ） ３８…可変長符号化部（ＶＬＣ） ３９…可変長復号化部（ＶＬＤ） ３１１…符号化／復号化制御部（Ｅｎｃ／Ｄｅｃ） ３１２…ＤＭＡ制御部 ３１３…量子化／逆量子化処理部（Ｑ／ＩＱ） ４４…離散コサイン／量子化部（ＤＣＴ／Ｑ） ４５…逆離散コサイン／逆量子化部（ＩＤＣＴ／ＩＱ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 美智代 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内

Claims (17)

【特許請求の範囲】
1. 【請求項１】 縦横各々複数画素から構成される複数の
   画像ブロックデータからなる入力データに対して符号化
   処理を行う第１から第ｎの符号化処理手段と、 前記第１から第ｎの符号化処理手段が前記各画像ブロッ
   クデータに対して第１から第ｎの順番で処理をし、か
   つ、前記第１から第ｎの符号化処理手段が互いに異なる
   画像ブロックデータに対する処理を並列に行うよう前記
   各符号化処理手段を制御する制御手段とを具備すること
   を特徴とする画像符号化装置。
2. 【請求項２】 前記第１から第ｎの符号化処理手段によ
   って並列に行われる各処理の処理時間は、それら並列処
   理される複数の画像ブロックデータに応じて可変設定さ
   れることを特徴とする請求項１記載の画像符号化装置。
3. 【請求項３】 前記制御手段は、前記第１から第ｎの符
   号化処理手段によって並列に行われる各処理毎に前記第
   １から第ｎの全ての符号化処理手段それぞれの動作終了
   の有無を判定し、全ての符号化処理手段の動作終了が検
   出されたときに次の分割符号化処理に移るよう制御を行
   うことを特徴とする請求項２記載の画像符号化装置。
4. 【請求項４】 前記第１から第ｎの符号化処理手段によ
   る処理は、１から順に、動き補償処理、離散コサイン変
   換処理、量子化と逆量子化処理、逆離散コサイン変換処
   理、動き補償画素加算処理であることを特徴とする請求
   項１乃至３のいずれか１項記載の画像符号化装置。
5. 【請求項５】 前記第１から第ｎの符号化処理手段によ
   る処理は、１から順に、動き補償処理、離散コサイン変
   換と量子化処理、逆量子化と逆離散コサイン変換処理、
   動き補償画素加算処理であることを特徴とする請求項１
   乃至３のいずれか１項記載の画像符号化装置。
6. 【請求項６】 縦横各々複数画素から構成される複数の
   符号化された画像ブロックデータからなる入力データに
   対して復号化処理を行う第１から第ｎの復号化処理手段
   と、 前記第１から第ｎの復号化処理手段が前記各画素ブロッ
   クデータに対して第１から第ｎの順番で処理をし、か
   つ、前記第１から第ｎの復号化処理手段が互いに異なる
   画像ブロックデータに対する処理を並列に行うよう前記
   各復号化処理手段を制御する制御手段とを具備すること
   を特徴とする画像復号化装置。
7. 【請求項７】 前記第１から第ｎの復号化処理手段によ
   る処理は、１から順に、逆量子化処理、逆離散コサイン
   変換処理、動き補償画素加算処理であることを特徴とす
   る請求項６記載の画像復号化装置。
8. 【請求項８】 前記第１から第ｎの復号化処理手段によ
   る処理は、１から順に、逆量子化と逆離散コサイン変換
   処理、動き補償画素加算処理であることを特徴とする請
   求項６記載の画像復号装置。
9. 【請求項９】 縦横各々複数画素から構成される複数の
   画像ブロックデータからなる入力データに対して符号化
   処理を行う第１から第ｎの処理手段と、 符号化時には、前記第１から第ｎの処理手段が前記各画
   像ブロックデータに対して第１から第ｎの順番で処理を
   し、かつ、前記第１から第ｎの処理手段が互いに異なる
   画像ブロックデータに対する処理を並列に行うよう前記
   各処理手段を制御し、 復号化時には、前記第１から第ｎの処理手段の一部を用
   いて、符号化された各画素ブロックデータに対してその
   復号化のための所定の順番で処理をし、かつ、復号化に
   用いられる前記第１から第ｎの処理手段の一部が互いに
   異なる画像ブロックデータに対する処理を並列に行うよ
   う前記各処理手段を制御する制御手段とを具備すること
   を特徴とする画像符号化／復号化装置。
10. 【請求項１０】 前記各画像ブロックデータは、縦８画
    素×横８画素から構成されることを特徴とする請求項
    １、６、または９記載の画像符号化／復号化装置。
11. 【請求項１１】 縦横各々複数画素から構成される複数
    の画像ブロックデータからなる入力データに対して符号
    化処理を行う第１から第ｎの符号化処理手段を具備し、 前記第１から第ｎの符号化処理手段をパイプライン動作
    させ、前記第１から第ｎの符号化処理手段が互いに異な
    る画像ブロックデータに対する処理を並列に行うよう前
    記パイプライン動作を制御する制御手段とを具備し、 処理対象の全ての画像ブロックデータの符号化処理のた
    めに要する全パイプラインステージ数は、処理対象の画
    像ブロックデータの個数と、前記第１から第ｎの符号化
    処理手段によるパイプラインの段数との和、から１を引
    いた残り値であることを特徴とする画像符号化装置。
12. 【請求項１２】 縦横各々複数画素から構成される複数
    の符号化された画像ブロックデータからなる入力データ
    に対して復号化処理を行う第１から第ｎの復号化処理手
    段を具備し、 前記第１から第ｎの復号化処理手段をパイプライン動作
    させ、前記第１から第ｎの復号化処理手段が互いに異な
    る画像ブロックデータに対する処理を並列に行うよう前
    記パイプライン動作を制御する制御手段とを具備し、 処理対象の全ての画像ブロックデータの復号化処理のた
    めに要する全パイプラインステージ数は、処理対象の画
    像ブロックデータの個数と、前記第１から第ｎの復号化
    処理手段によるパイプラインの段数との和、から１を引
    いた残り値であることを特徴とする画像復号化装置。
13. 【請求項１３】 縦横各々複数画素から構成される複数
    の画像ブロックデータからなる入力データに対して符号
    化処理を行う第１から第ｎの符号化処理手段を具備し、 前記第１から第ｎの符号化処理手段をパイプライン動作
    させ、前記第１から第ｎの符号化処理手段が互いに異な
    る画像ブロックデータに対する処理を並列に行うよう前
    記パイプライン動作を制御する制御手段とを具備し、１
    つのパイプラインの符号化処理のために要する処理時間
    は、各パイプラインステージにおける前記第１から第ｎ
    の符号化処理手段による符号化処理に要する処理時間の
    うち、最長の処理時間の総和であることを特徴とする画
    像符号化装置。
14. 【請求項１４】 縦横各々複数画素から構成される複数
    の画像ブロックデータからなる入力データに対して符号
    化処理を行う第１から第ｎの符号化処理手段を具備し、 前記第１から第ｎの符号化処理手段をパイプライン動作
    させ、前記第１から第ｎの符号化処理手段が互いに異な
    る画像ブロックデータに対する処理を並列に行うよう前
    記パイプライン動作を制御する制御手段とを具備し、 全ての前記画像ブロックデータに対する符号化処理を行
    うのに要する動作周波数は、処理対象の全ての前記画像
    ブロックデータの符号化処理を行うのに要する処理時間
    と、前記画像ブロックデータの個数と、単位時間当たり
    に表示させる画像のフレーム数との積に基づいて設定さ
    れることを特徴とする画像符号化装置。
15. 【請求項１５】 縦横各々複数画像から構成される複数
    の画像ブロックデータからなる入力データに対して復号
    化処理を行う第１から第ｎの復号化処理手段を具備し、 前記第１から第ｎの復号化処理手段をパイプライン動作
    させ、前記第１から第ｎの復号化処理手段が互いに異な
    る画像ブロックデータに対する処理を並列に行うよう前
    記パイプライン動作を制御する制御手段とを具備し、 １つのパイプラインの復号化処理のために要する処理時
    間は、各パイプラインステージにおける前記第１から第
    ｎの複号化処理手段による復号化処理に要する処理時間
    のうち、最長の処理時間の総和であることを特徴とする
    画像復号化装置。
16. 【請求項１６】 縦横各々複数画素から構成される複数
    の画像ブロックデータからなる入力データに対して複号
    化処理を行う第１から第ｎの復号化処理手段を具備し、 前記第１から第ｎの復号化処理手段をパイプライン動作
    させ、前記第１から第ｎの従号化処理手段が互いに異な
    る画像ブロックデータに対する処理を並列に行うよう前
    記パイプライン動作を制御する制御手段とを具備し、 全ての前記画像ブロックデータに対する復号化処理を行
    うのに要する動作周波数は、処理対象の全ての前記画像
    ブロックデータの復号化処理を行うのに要する処理時間
    と、前記画像ブロックデータの個数と、単位時間当たり
    に表示させる画像のフレーム数との積に基づいて設定さ
    れることを特徴とする画像復号化装置。
17. 【請求項１７】 縦横各々複数画像から構成される複数
    の画像ブロックデータからなる入力データに対して符号
    化／復号化処理を行う第１から第ｎの符号化／復号化処
    理手段を具備し、 前記第１から第ｎの符号化／復号化処理手段をパイプラ
    イン動作させ、前記第１から第ｎの符号化／従号化処理
    手段が互いに異なる画像ブロックデータに対する地理を
    並列に行うよう前記パイプライン動作を制御する制御手
    段とを具備し、 全ての前記画魚ブロックデータに対する符号化及び復号
    化処理を行うのに要る動作周波数は、前記符号化処理を
    行うのに要する動作周波数と、前記復号化処理を行うの
    に要する動作周波数と、少なくとも可変長符号処理を含
    む動作周波数との和に基づいて設定されることを特徴と
    する画像符号化／復号化装置。