JPH11251622A - 光結合半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 多数の光結合素子を１パッケージ内に形成
し、多チャンネル化した光結合半導体装置を提供する。 【解決手段】 ディスクリートの発光素子１１と、主面
に電極が形成されたプレーナ型の受光素子１とを具備
し、発光素子１１の発光面と受光素子１の受光面とを対
向配置してなる光結合素子を１つのパッケージ内に複数
個内蔵した光結合半導体装置において、受光素子１の主
面の裏面に凹部を形成し、該凹部内に発光素子１１を収
納し、受光素子１の受光面を凹部底面とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は対向する発光素子と
受光素子で構成する光結合素子が搭載された半導体装置
に関し、特に、小パッケージ化または多ピン化に適した
光結合半導体装置に関する。

【０００２】

【従来技術】光結合素子は、入出力間が電気的に絶縁さ
れており、アイソレータとして最適の素子である。例え
ば、装置間の情報伝達に用いられる回路内に光結合素子
を使用すると、その入出力端子の接地についての配慮は
全く不要で、回路構成が非常に簡単になる。

【０００３】一般的に、ホトカプラに代表されるような
光結合半導体装置は、発光素子と受光素子の２チップを
それぞれの発光面と受光面を対向配置して光結合素子を
構成し、これを一つのパッケージに納めて形成してい
る。それぞれの素子を別々のリードフレーム上に組み立
て、向かい合わせてモールドするというような複雑な組
立を要する方式も取られるが、特開昭５８−２００５８
３等に見られるように、受光素子内にホトダイオードと
共に他回路もモノリシックに形成し、その上に発光素子
を搭載するといったマルチチップ方式の光結合半導体装
置も提供されており、低工数化、多機能化を実現してい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、これら
の方式では、発光素子から照射される光が四方に拡散す
るため、光結合素子は１パッケージに例えば３個という
ように、数個しか構成できない。なぜなら、多数の光結
合素子を形成すると、各素子間の距離が狭まり、その内
の１つの受光素子がこれとは対にならない発光素子の照
射光を受光してしまうからである。

【０００５】ここで、例えばホトカプラでＡＮＤ回路を
構成するとき、図４のような回路構成となるが、このＡ
ＮＤ回路３つを要するＴＴＬを構成するとき、従来では
少なくとも２つのホトカプラが必要となる。即ち、実装
基板上には少なくとも２つのホトカプラが実装されるこ
ととなる。

【０００６】今後、複数の高周波回路と低周波回路、換
言すればＧａＡｓＩＣとＳｉＩＣ相互の信号授受は、マ
ルチメディアの発展とともに増加する可能性を秘めてお
り、１つのパッケージに多数の光結合素子を搭載した半
導体装置を提供することには大きな利点がある。

【０００７】従って本発明の目的は、多数の光結合素子
を１パッケージ内に形成し、多チャンネル化した光結合
半導体装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の光結合半導体装置は、ディスクリートの発
光素子と、主面に電極が形成されたプレーナ型の受光素
子とを具備し、前記発光素子の発光面と前記受光素子の
受光面とを対向配置してなる光結合素子を１つのパッケ
ージ内に複数個内蔵した光結合半導体装置において、前
記受光素子主面の裏面に凹部が形成され、該凹部内に前
記発光素子が収納され、前記受光素子の前記受光面を前
記凹部底面としたことを特徴とする。

【０００９】また、前記発光素子はアセンブリ基板に前
記発光面の裏面を対向させて実装し、前記受光素子は前
記アセンブリ基板に該受光素子主面の裏面を対向させて
実装し、前記凹部と前記アセンブリ基板で前記発光素子
を囲む構成としてもよい。

【００１０】また、前記受光素子をアセンブリ基板に前
記主面を対向させて実装し、前記主面の裏面から前記凹
部底面の一部に延在する金属膜を形成し、前記発光素子
の前記発光面の一部及び該発光面の裏面全面に電極を形
成し、前記発光素子の前記発光面に形成された電極を前
記受光素子の前記金属膜に接続し、該金属膜及び前記発
光素子の前記発光面の裏面の電極をそれぞれアセンブリ
基板上に形成した電極へワイヤにて電気的に接続する構
成としてもよい。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に沿って説明する。なお、複数の図面にわたって同一ま
たは相当するものには同一の符号を付し、説明の重複を
避けた。

【００１２】図１は、本発明に係る光結合半導体装置の
主要部を示した図である。本図において１は受光素子、
２はＰ型Ｓｉ基板、３はＮ型エピタキシャル層、４はＰ
型拡散層、５はＮ型拡散層、６は絶縁膜、７はＰ側電
極、８はＮ側電極、９は受光素子１内にホトダイオード
と共にモノリシックに形成されたＩＣ（集積回路）の活
性領域、１０はアセンブリ基板、１１は発光素子、１５
及び１６は発光素子１１の２つの電極をアセンブリ基板
１０上の電極に繋げるワイヤーを示す。

【００１３】図示の受光素子１の形成には、以下に略記
する通常の半導体装置の製造方法が用いられる。まずＰ
型Ｓｉ基板２を用意し、その主面にＣＶＤ法にてＮ型エ
ピタキシャル層３を数μｍ〜数十μｍ積層する。更にそ
の上に熱酸化にて絶縁膜６を１μｍ程度積層し、次にそ
の絶縁膜の一部を開口してＰ型不純物をＰ型Ｓｉ基板１
に到達するまで拡散してＰ型拡散層４を形成する。これ
はＩＣのアイソレーションを形成する工程において同時
に形成することができる。

【００１４】一方、ホトダイオードが形成される部分の
一部の絶縁膜６を開口し、Ｎ型不純物を拡散し、Ｎ型拡
散層５を形成する。次に電極を形成するために、先程形
成したＰ型拡散層４、Ｎ型拡散層５の上部の絶縁膜６を
開口し、スパッター装置等を使用しＡｌ−ＳｉやＡｌ−
Ｓｉ−Ｃｕ等の金属材料を積層し、不必要な部分をエッ
チングにより除去し、Ｐ側電極７及びＮ側電極８を形成
する。これらは、ＩＣの能動領域や回路配線を作り込む
工程において同時に形成することができる。

【００１５】続いて、ホトダイオードの裏側のＰ型Ｓｉ
をエッチングし、凹部を形成する。この凹部形成はドラ
イエッチングでなくとも、Ｓｉ基板が１００面を主面と
する面方位を持つのであれば、例えばＨＦ：ＨＮＯ₃：
ＣＨ₃ＣＯＯＨ：Ｈ₃ＰＯ₄：ＫＯＨの混合液をエッチャ
ントとするウエットエッチングを施すことによって、結
晶軸により方向性を持った異方性エッチングが可能とな
る。この際、凹部の側壁は（１００）面と約５４．７°
の角度を成す（１１１）面とする。凹部の大きさは、そ
こに収納する発光素子の大きさによって適宜選択する
が、受光素子の機能上問題の無いようにするには、凹部
底面下にＰ型Ｓｉ基板が少なくとも１００μｍ程度残る
ようにしておく。なお、この凹部底面が受光素子１の受
光面となる。

【００１６】以上から、本発明に係る受光素子１が完成
するが、これらの工程とは別工程で発光素子１１も形成
しておく。但し、本発明で使用する発光素子は一般的な
ものであり、特にその製造工程は説明するまでもない。
図の例はディスクリートに形成され、カソード電極とア
ノード電極を同一主面上に有するプレーナ型の発光ダイ
オードである。この発光素子１１はアセンブリ基板１０
上に予め形成された金属配線パターンに合わせて位置決
めされ、発光面を上にして実装され、ワイヤボンドがな
される。なお、アセンブリ基板１０としては、ガラスエ
ポキシやセラミック等の基板に銅箔や金箔をパターニン
グしたものが採用できる。

【００１７】発光素子１１のアセンブリ基板１０上への
実装・配線が終了後、上述の受光素子１をアセンブリ基
板１０上に主面の裏面を対向させて実装する。この際、
受光素子１の凹部内に発光素子１１が収納されるよう
に、発光素子１１に受光素子１を覆い被せる形で組み立
てる。これにより、受光素子１の凹部底面の受光面と発
光素子１１の発光面が対向配置される。

【００１８】続いて、図示しないが、同様な方法で同一
のアセンブリ基板１０上に光結合素子（発光素子と受光
素子の対）を複数個形成する。これら光結合素子の個数
はパッケージの大きさの範囲内において可能な限り形成
できる。例えば前述したようなＴＴＬにＡＮＤ回路３つ
を要する場合に、アセンブリ基板１０上にこの光結合素
子を６個隣接させて形成すれば、光結合半導体装置は１
つで済むことになる。

【００１９】次に、受光素子１主面の電極とアセンブリ
基板上の電極とをワイヤによって接続する（図示せ
ず）。

【００２０】最後に、アセンブリ基板１０の端部に外部
との信号授受や電源供給のための金属リードを被着し、
トランスファモールドを行い、光結合半導体装置を得
る。

【００２１】このように発光素子が受光素子凹部とアセ
ンブリ基板で囲われるため、外部からの光の入射及び外
部への光の漏洩が妨げられる。即ち、発光素子と受光素
子の間隔を狭めたことや発光素子の照射光が凹部壁面で
反射されることによって、従来よりも発光素子の出力を
低くできるようになったので、これと相俟って、発光素
子の照射光が受光素子を透過しないようにすることがで
きた。従って、複数の光結合素子を近接させて設けても
互いに干渉することが無いので、限られたパッケージス
ペースの中で従来よりも光結合素子を多く形成でき、光
結合半導体装置を多チャンネル化することができる。

【００２２】図２は本発明に係る光結合半導体装置の他
の実施の形態の主要部を示した図である。本図におい
て、１２は受光素子１の主面の裏面に被着した金属膜、
１３は発光素子の一方の電極を示す。

【００２３】このように、発光素子の一方の電極１３が
発光素子側面に形成されている場合、電極１３と受光素
子１の金属膜１２を同電位としてアセンブリ基板１０上
に印刷された所定の電極に接続させる構成とすれば、図
示のようにワイヤ１本分のスペースを省略することがで
き、凹部を小さくできる。その分、受光素子も小さくす
ることが可能なので、より光結合素子の実装密度を高め
られ、多チャンネル化を図ることができる。

【００２４】図３は更に他の実施の形態の主要部を示し
た図である。本図において、１４は発光素子１１の金属
電極を示す。

【００２５】本図に示すように、受光素子１はアセンブ
リ基板１０にその電極の形成された主面を対向させてい
わゆるフェイスダウンボンディングされ、主面の裏面に
は凹部底面の一部にまで延在する金属膜１２がスパッタ
ー法やメッキ法によって形成されている。受光素子１の
上部に開口した凹部内にバンプを形成した発光素子１１
がマウントされており、この発光素子１１の一方の電極
がワイヤ１５によって、他方の電極が金属膜１２を介し
てワイヤ１６によってそれぞれアセンブリ基板１０上の
図示しない電極に接続されている。本実施の形態で特に
注目すべきは、ワイヤボンドの第二ボンドが凹部外で行
われる点にある。

【００２６】このような構成なので、凹部内でワイヤ部
分が費やすスペースが無くなるため、凹部の開口の大き
さをほぼ発光素子の大きさに抑えることが可能である。
しかもワイヤは１つの光結合素子につき２本のみで足り
るので、より省スペースを実現することができ、多チャ
ンネル化することができる。因みに、図示の通り発光素
子の上部に遮蔽物は無いが、発光素子１１の上になる面
一面に金属電極１４が形成されており、しかも側面は凹
部によって遮蔽されているので、漏洩する光は上方にわ
ずかだけとなり、隣接する光結合素子には影響しない。

【００２７】また、発光素子１１が上方から視認可能な
ため、実装の位置合わせ精度が出しやすい。

【００２８】以上、実施の形態について説明したが、本
発明はこれに限らず種々の変更が可能である。例えば、
上記実施の形態では単に発光素子を凹部内に収納する構
成としたが、凹部内に光透過性の透明樹脂を充填し、そ
こへ発光素子を浸漬させてキュアする構成としてもよ
い。

【００２９】

【発明の効果】以上説明したように、本発明は多数の光
結合素子を同一面上に隣接して実装するものなので、光
結合半導体装置の多チャンネル化に貢献する。

【００３０】また、発光素子を受光素子の凹部とアセン
ブリ基板で囲む構成とすることで、発光素子の照射光漏
洩をさせず、光結合素子同士のアイソレーションを高め
るため、光結合素子の実装密度を向上でき、多チャンネ
ル化に貢献する。特に、隣接する光結合素子同士の位置
関係がフレキシブルになる可能性の高い場合、例えばフ
レキシブル基板上へ実装する場合等に有効である。

【００３１】さらに、アセンブリ基板にフェイスダウン
にて受光素子を実装し、その凹部内に発光素子を収納す
ると共にその一方の電極と受光素子の金属膜とを接続
し、発光素子の裏面全面に形成した金属電極と受光素子
の金属膜をそれぞれアセンブリ基板上に形成した電極へ
ワイヤボンドする構成とすることで、光結合素子のより
高密度な実装を可能にし、更に多チャンネル化した光結
合半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す図である。

【図２】本発明の他の実施の形態を示す図である。

【図３】本発明の更に他の実施の形態を示す図である。

【図４】光結合素子を使用したＡＮＤ回路を示す図であ
る。

【符号の説明】

１：受光素子 ２：Ｐ型Ｓｉ基板 ３：Ｎ型エピタキシャル層 ４：Ｐ型拡散層 ５：Ｎ型拡散層 ６：絶縁膜 ７：Ｐ側電極 ８：Ｎ側電極 ９：ＩＣ活性領域 １０：アセンブリ基板 １１：発光素子 １２：金属膜 １３、１４：電極 １５、１６：ワイヤ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディスクリートの発光素子と、主面に電
   極が形成されたプレーナ型の受光素子とを具備し、前記
   発光素子の発光面と前記受光素子の受光面とを対向配置
   してなる光結合素子を１つのパッケージ内に複数個内蔵
   した光結合半導体装置において、前記受光素子主面の裏
   面に凹部が形成され、該凹部内に前記発光素子が収納さ
   れ、前記受光素子の前記受光面を前記凹部底面としたこ
   とを特徴とする光結合半導体装置。
2. 【請求項２】 前記発光素子はアセンブリ基板に前記発
   光面の裏面を対向させて実装され、前記受光素子は前記
   アセンブリ基板に該受光素子主面の裏面を対向させて実
   装され、前記発光素子は前記凹部と前記アセンブリ基板
   で囲まれることを特徴とする請求項１に記載の光結合半
   導体装置。
3. 【請求項３】 前記受光素子はアセンブリ基板に前記主
   面を対向させて実装され、前記主面の裏面から前記凹部
   底面の一部に延在する金属膜が形成されていることと、
   前記発光素子は前記発光面の一部及び該発光面の裏面全
   面に電極が形成されていることと、前記発光素子の前記
   発光面に形成された電極が前記受光素子の前記金属膜に
   接続され、該金属膜及び前記発光素子の前記発光面の裏
   面の電極がそれぞれアセンブリ基板上に形成した電極へ
   ワイヤにて電気的に接続されていることとを特徴とする
   請求項１に記載の光結合半導体装置。