JPH11233778A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ドライバー一体型ＬＣＤにおいて、静電破壊
を防ぐ。 【要約】 入力端子70が配列が配列された端部に形成された検査端
子72が、抵抗部90を介して、保護回路80に接続されてい
る。検査端子72に生じた大きな静電気は、抵抗部90にて
減衰され、保護回路80により吸収消去される。更に大き
な静電気が生じると、抵抗部90が断線し、静電気による
保護回路80、更には、ＬＣＤの内部のＴＦＴ素子の静電
破壊が防がれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置あるい
は液晶表示装置（ＬＣＤ：liquid crystal display）に
おいて、製造段階あるいは完成後の静電気による不良を
防いだ装置に関する。

【０００２】

【従来の技術】メモリー、ロジック、マイクロコンピュ
ータ、ＬＣＤ等の半導体装置は、微細加工技術の進展に
伴い、小型化、大容量化が実現されている。中でも、Ｌ
ＣＤでは、絶縁基板上に形成される薄膜トランジスタ
（ＴＦＴ：thin film tansistor）の半導体層として、
それまで多用されてきた非晶質シリコン（ａ−Ｓｉ）に
代わって、多結晶シリコン（ｐ−Ｓｉ）を用いることに
より、表示画素部とともに、これを駆動するための周辺
ドライバーを同一基板上に形成したドライバー内蔵型が
開発、量産されるに至っている。

【０００３】図６は、ドライバー内蔵型ＬＣＤの全体平
面図である。ＴＦＴ基板（１）側には、中央部に、表示
画素部（３）、その周辺にゲートドライバー（４）、ド
レインドライバー（５）及びプリチャージドライバー
（６）が形成されている。表示画素部（３）には、左右
に延びたゲートライン（１０１）と上下に延びたドレイ
ンライン（１０２）が交差配置され、その交差部にはＴ
ＦＴ等からなるスイッチ素子（１０３）が形成され、液
晶駆動用の表示電極（１０４）がこれに接続されてい
る。ゲートドライバー（４）は、主にシフトレジスタか
らなり、ゲートライン（１０１）へ走査信号電圧を供給
する。ドレインドライバー（５）は、主にシフトレジス
タとサンプリングスイッチからなる。プリチャージドラ
イバー（６）は、必要により設けられ、主にシフトレジ
スタとサンプリングスイッチからなる。プリチャージド
ライバー（６）は、各走査期間において、ドレインドラ
イバー（５）よりも早くスタートされ、前の走査期間に
おいて各ドレインライン（１０２）に残った電圧を消去
する。

【０００４】液晶を間に挟んでＴＦＴ基板（１）に対向
して配置される対向基板（２）側には、液晶駆動用の共
通電極（１１０）が表示画素部（３）の全域に対応して
形成されている。これら表示電極（１０４）と共通電極
（１１０）は液晶を誘電層としたコンデンサを構成し、
表示電極（１０４）毎に供給された画素信号電圧により
液晶を駆動し、透過率を制御することで表示が行われ
る。

【０００５】ＴＦＴ基板（１）の端部には、ゲートドラ
イバー（４）、ドレインドライバー（５）及びプリチャ
ージドライバー（６）を制御するための各種制御信号が
供給される入力端子（７０）が配列形成されている。こ
れら入力端子（７０）の配列に連続して、電源端子（７
１）、更には、検査端子（７２）が形成されている。こ
れら端子群（７０，７１）には、制御回路を搭載したフ
レキシブルプリント基板（ＦＰＣ）が接着され、電気的
に接続される。検査端子（７２）は、例えば、ゲートド
ライバー（４）、ドレインドライバー（５）及びプリチ
ャージドライバー（６）のシフトレジスタの最終段に配
線接続されている。そして、このシフトレジスタにクロ
ックパルス及びスタートパルスを供給してシフトレジス
タをスタートさせ、最終段からの出力を検出することに
より、これらのドライバー（４，５，６）の動作を判定
する。また、入力端子（７０）及び検査端子（７２）に
は、静電気を吸収して内部の素子を守るための保護回路
（８０）が設けられ、引き回し配線（７５，７６）によ
り接続されている。

【０００６】表示画素部（３）におけるスイッチ素子
（１０３）や、ゲートドライバー（４）、ドレインドラ
イバー（５）及びプリチャージドライバー（６）を構成
するＣＭＯＳは、ほぼ同じ構造のｐ−ＳｉＴＦＴにより
形成されている。ＴＦＴ基板（１）の要部断面構造を図
７に示す。左がスイッチ素子（１０３）部、右が入力端
子（７０）部、中央が入力端子（７０）の引き回し配線
（７５）部である。（１０）はガラス等の絶縁基板、
（１１）及び（２１）と（３１）は、各々Ｃｒ等の第１
の導電層からなるゲート電極及び台座膜、（１２）はゲ
ート絶縁膜、（１３）はｐ−Ｓｉ膜、（１４）は注入ス
トッパー、（１５）は層間絶縁膜、（１６）、（１
７）、（２６）及び（３６）は、各々Ａｌ等の第２の導
電層からなるソース電極、ドレイン電極、引き回し線及
び入力端、（１８）は平坦化絶縁膜、（１９）及び（３
９）は、ＩＴＯ（indium tin oxide）の透明導電層から
なる表示電極及び入力端コンタクト膜である。ｐ−Ｓｉ
（１３）は、ゲート電極（１１）に対向する領域が真性
層であるチャンネル領域（ＣＨ）とされ、その両側が、
Ｎ型またはＰ型に高濃度にドーピングされたソース領域
（Ｓ）及びドレイン領域（Ｄ）とされ、各々、層間絶縁
膜（１５）に開口されたコンタクトホールを介してソー
ス電極（１６）及びドレイン電極（１７）に接続されて
いる。Ｎ型では、ソース及びドレイン領域（Ｓ，Ｄ）と
チャンネル領域（ＣＨ）の間に低濃度にドーピングされ
たＬＤＤ領域（ＬＤ）を設けることが好ましい。また、
チャンネル領域（ＣＨ）を反対の導電型にチャンネルド
ープすることも可能である。なお、ドライバー部（４，
５，６）におけるＴＦＴには、表示電極（１９）は接続
されない。また、Ｃｒよりなる台座膜（２１，３１）
は、各々、Ａｌからなる引き回し線（２６）及び入力端
（３６）と、ガラスからなる基板（１０）との接着性を
高めるために設けられている。更に、入力端コンタクト
膜（３９）は、Ａｌからなる入力端（３６）と、ＦＰＣ
の接着材として用いられる異方性導電樹脂との接着性を
高めている。

【０００７】図８は入力端子（７０）及び検査端子（７
２）部の等価回路図である。引き回し配線（７５，７
６）にドレインとゲートを接続し、高電源線（８１）に
ソースを接続するＮ型の第１のトランジスタ（８３）、
及び、引き回し配線（７５）にドレインを接続し、低電
源線（８２）にソースとゲートを接続するＮ型の第２の
トランジスタ（８４）からなる保護回路（８０）が設け
られている。これらトランジスタ（８３，８４）は、図
７に示すＴＦＴと同じ構造で、各々、引き回し配線（７
５，７６）を介して入力端子（７０）及び検査端子（７
２）に接続されている。この構成で、端子（７０，７
２）に正の静電気が入った場合、第１のトランジスタ
（８３）がオンして高電源線（８１）に吸収され、負の
静電気が入った場合、第２のトランジスタ（８４）がオ
ンして低電源線（８２）に吸収される。従って、引き回
し配線（７５，７６）は、常に、低電源電圧ＶDDと高電
源電圧ＶSSとの間の範囲内の電圧とされ、内部の表示画
素部（３）やドライバー部（４，５，６）を構成するＴ
ＦＴ素子が静電破壊から守られる。

【０００８】

【発明が解決しようとする課題】保護回路（８０）の第
１及び第２のトランジスタ（８３，８４）は、十分に耐
性の高い設計となっているが、これを越える大きな静電
気が検査端子（７２）に入った場合、第１のトランジス
タ（８３）や第２のトランジスタ（８４）を破壊してし
まう。これら第１及び第２のトランジスタ（８３，８
４）が絶縁破壊されて導通したり、配線交差部で層間シ
ョートが発生すると（ｚ）、電源線（８１，８２）の電
源電圧が変動したり、信号が変化してドライバー部
（４，５，６）の動作に悪影響を及ぼし、表示不良とな
る。更に大きな静電気が生じると、内部の表示画素部
（３）やドライバー部（４，５，６）を構成するＴＦＴ
素子が静電破壊される。

【０００９】絶縁基板が大型化されると、静電気が発生
しやすくなり、また、微細化が進み、高精細化がなさ
れ、駆動電圧が低減されたり、ＴＦＴ素子の数が増大す
ると、静電破壊の問題が顕著になってくる。特に、ドラ
イバー内蔵型ＬＣＤにおいて、ＴＦＴ素子が一つでも不
良となると、装置全体が不良となる。更に、このような
静電気の問題は、ＬＣＤのみならず、メモリー、ロジッ
ク、マイクロコンピュータにおいて、高精細化、大容量
化が実現されると、相対的に影響が大きくなり、静電気
対策は、これらの半導体装置においても、重要な課題と
となっている。

【００１０】

【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に形成された表示電極群と、
これら表示電極に表示信号電圧を供給するための薄膜ト
ランジスタ群と、これら薄膜トランジスタ群へ供給すべ
く外部で作成された信号電圧が入力される入力端子群
と、前記薄膜トランジスタ群に配線接続される検査端子
と、を有する表示装置において、前記検査端子は、抵抗
部を介して前記薄膜トランジスタに接続されている構成
である。

【００１１】これにより、静電気が生じても、抵抗部で
静電気が減衰されるので内部の回路の静電破壊が防がれ
る。特に、前記抵抗部は、静電気により断線する構成で
ある。これにより、更に大きな静電気が生じても、断線
部分のために静電気が回路に入ることが防がれるので、
内部の回路が静電破壊から守られる。

【００１２】

【発明の実施の形態】図１に、本発明の実施の形態にか
かるＬＣＤの入力端部の等価回路を示す。入力端子（７
０）の配列に連続して検査端子（７２）が形成され、各
々の入力端子（７０）及び検査端子（７２）の引き回し
配線（７５，７６）には、高電源線（８１）にソースを
接続したＮ型の第１のトランジスタ（８３）のゲートと
ドレインが接続されるとともに、低電源線（８２）にゲ
ートとソースを接続したＮ型の第２のトランジスタ（８
４）のドレインが接続されて保護回路（８０）が構成さ
れている。そして、検査端子（７２）は、抵抗部（９
０）を介して保護回路（８０）に接続されている。抵抗
部（９０）の抵抗は、数百オームから数十キロオームと
比較的低くされている。

【００１３】この構成で、通常の検査を行う際には、内
部のドライバー（４，５，６）より送られてきた信号は
低抵抗の抵抗部（９０）を介して伝達され、検査端子
（７２）にて検出される。そして、検査端子（７２）に
大きな静電気が生じると、まず、抵抗部（９０）におけ
るジュール熱により放熱されて減衰され、保護回路（８
０）にて吸収消去される。このため、保護回路（８０）
の耐性を越える大きな静電気が生じても、これが直接に
保護回路（８０）に入ることが防がれ、保護回路（８
０）が絶縁破壊されることが無くされる。更に、より大
きな静電気が生じた時は、低抵抗の抵抗部（９０）に大
電流が流れ、ジュール熱により抵抗部（９０）が断線す
ることにより、内部に静電気が入らないようにされる。
従って、保護回路（８０）の静電破壊が防がれ、更に、
内部の表示画素部（３）やドライバー部（４，５，６）
を構成するＴＦＴ素子の静電破壊が防がれる。なお、保
護回路（８０）のトランジスタとしてはＮ型とＰ型のト
ランジスタを用いることもできる。この場合は、配線接
続が多少異なるが、ここで説明した作用効果は全く同じ
である。

【００１４】図２は、検査端子（７２）及び抵抗部（９
０）の構造図である。図２（ａ）は平面図、図２（ｂ）
はそのＡ−Ａ線に沿った断面図で、右側が検査端子（７
２）、左側が抵抗部（９０）である。基板（１０）上
に、第１の導電層であるＣｒからなる台座膜（３１）及
びこれと一体で抵抗部（９０）となる抵抗線（４１）が
形成されている。この抵抗線（４１）は、保護回路（８
０）の第１のトランジスタ（８３）であるＴＦＴのゲー
ト電極（１１）とドレイン電極（１７）、及び、第２の
トランジスタ（８４）であるＴＦＴのドレイン電極（１
７）に接続される。台座膜（３１）の上には、第２の導
電層であるＡｌ等からなる入力端（３６）が形成されて
いる。入力端（３６）の上には、ＩＴＯ等の透明導電層
からなる入力端コンタクト膜（３９）が形成されてい
る。本発明では、抵抗線（４１）は、複数のスリット
（４２）を設けることで、複数の細線とされ、抵抗が高
められている。抵抗線（４１）は単線としても良い。抵
抗値は、設計段階で総線幅を変えることによって調整す
ることができる。

【００１５】この構成で、検査端子（７２）に生じた大
きな静電気は、抵抗線（４１）にて、ジュール熱として
発熱されて減衰され、保護回路（８０）にて吸収消去さ
れる。このため、保護回路（８０）の耐性を越える大き
な静電気が直接に保護回路（８０）にて入って保護回路
（８０）を破壊することが防がれる。また、抵抗線（４
１）は、ＴＦＴのゲート電極（１１）と同一工程で形成
されるので、図７に示すように、ボトムゲート構造にお
いては、ＴＦＴ基板（１）の早い段階で形成される。こ
のため、製造の全工程において、静電破壊の発生を防ぐ
ことができる。

【００１６】図３は、検査端子（７２）及び抵抗部（９
０）の他の構造図である。図３（ａ）は平面図、図３
（ｂ）はそのＢ−Ｂ線に沿った断面図で、右側が検査端
子（７２）、左側が抵抗部（９０）である。抵抗部（９
０）となる抵抗線（４６）が入力端（３６）と一体でＡ
ｌにより形成されている。抵抗線（４６）は、図２の構
造と同様に、スリット（４７）により細線とされてお
り、抵抗値を調整することが可能である。ＡｌはＣｒよ
りも抵抗値が低いので、図２の構造よりも小さいレベル
で抵抗値の調整をすることができる。

【００１７】図４は、検査端子（７２）及び抵抗部（９
０）の更に他の構造図である。図４（ａ）は平面図、図
４（ｂ）はそのＣ−Ｃ線に沿った断面図で、右側が検査
端子（７２）、左側が抵抗部（９０）である。抵抗部
（９０）となる抵抗線（４９）が入力端コンタクト膜
（３９）と一体でＩＴＯにより形成されている。抵抗線
（４９）は、図２及び図３の構造と同様に、スリット
（５０）により細線とされているが、ＩＴＯは、Ｃｒや
Ａｌよりも抵抗が高いので、図２及び図３の構造よりも
大きい抵抗値の調整ができる。

【００１８】図５は、検査端子（７２）及び抵抗部（９
０）の構造図である。図５（ａ）は平面図、図５（ｂ）
はそのＤ−Ｄ線に沿った断面図で、右側が検査端子（７
２）、左側が抵抗部（９０）である。検査端子（７２）
は台座膜（３１）と入力端（３６）の間に、ＴＦＴのｐ
−Ｓｉ（１３）と同じｐ−Ｓｉ（３３）が介在され、こ
のｐ−Ｓｉ（３３）と一体でｐ−Ｓｉからなる抵抗線
（４３）が形成され、抵抗部（９０）となっている。抵
抗線（４３）は、図２、図３及び図４と同様、スリット
を設けて、複数の細線としても良い。このｐ−Ｓｉから
なる抵抗線（４３）は、ＴＦＴのソース及びドレイン領
域（Ｓ，Ｄ）と同時に形成され、シート抵抗が１０の２
乗から１０の４乗程度にされている。また、線幅の調整
により、抵抗線（４３）の抵抗値を数百オームから数十
キロオームと比較的小さくしている。

【００１９】この構成で、検査端子（７２）に生じた大
きな静電気は、抵抗線（４３）におけるジュール熱によ
り放熱されて減衰され、保護回路（８０）にて吸収消去
される。特に、この構造では、更に大きな静電気が発生
した場合は、ｐ−Ｓｉからなる抵抗線（４３）に大きな
電流が流れてジュール熱により溶融断線することで、保
護回路（８０）に静電気が入ることが防がれる。従っ
て、極めて大きな静電気が発生しても、抵抗部（９０）
が断線することで、保護回路（８０）が静電破壊から守
られる。

【００２０】

【発明の効果】以上の説明から明らかな如く、本発明
で、半導体装置の静電気対策が実現されたので、半導体
素子の静電破壊が防がれ、歩留まりを向上することがで
きた。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるＬＣＤの入力端部
の等価回路図である。

【図２】本発明の実施の形態にかかる入力端部の構造図
である。

【図３】本発明の実施の形態にかかる入力端部の構造図
である。

【図４】本発明の実施の形態にかかる入力端部の構造図
である。

【図５】本発明の実施の形態にかかる入力端部の構造図
である。

【図６】ＬＣＤの平面図である。

【図７】ＬＣＤの各部の断面図である。

【図８】ＬＣＤの入力端部の等価回路図である。

【符号の説明】

１ ＴＦＴ基板 ２ 対向基板 ３ 表示画素 ４ ゲートドライバー ５ ドレインドライバー ６ プリチャージドライバー １０ 基板 １１ ゲート電極 １２ ゲート絶縁膜 １３ ｐ−Ｓｉ １６ ソース電極 １７ ドレイン電極 １８ 平坦化絶縁膜 １９ 表示電極 ２１，３１ 台座膜 ２６ 引き回し線 ３６ 入力端 ３９ 入力端コンタクト膜 ７０ 入力端子 ７１ 電源端子 ７２ 検査端子 ７５ 引き回し配線 ８０ 保護回路 ８１，８２ 電源線 ８３，８４ トランジスタ １０１ ゲートライン １０２ ドレインライン １０３ スイッチ素子 １０４ 表示電極 １１０ 共通電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された表示電極群と、これ
   ら表示電極に表示信号電圧を供給するための薄膜トラン
   ジスタ群と、これら薄膜トランジスタ群へ供給すべく外
   部で作成された信号電圧が入力される入力端子群と、前
   記薄膜トランジスタ群に配線接続される検査端子と、を
   有する表示装置において、 前記検査端子は、前記薄膜トランジスタと同じ半導体層
   により形成された抵抗部を介して前記薄膜トランジスタ
   に接続されていることを特徴とする表示装置。
2. 【請求項２】 前記半導体層は不純物がドーピングさ
   れ、低抵抗化されていることを特徴とする請求項１記載
   の表示装置。
3. 【請求項３】 前記検査端子は、静電気吸収用の保護回
   路に接続されていることを特徴とする請求項１または請
   求項２記載の表示装置。
4. 【請求項４】 前記抵抗部は、単数または複数の細線に
   より形成されていることを特徴とする請求項１から請求
   項３のいずれかに記載の表示装置。
5. 【請求項５】 前記抵抗部は、静電気により断線するこ
   とを特徴とする請求項１から請求項４のいずれかに記載
   の表示装置。
6. 【請求項６】 前記抵抗部は、前記薄膜トランジスタ及
   び配線交差部と前記検査端子の間に配置されていること
   を特徴とする請求項１から請求項５のいずれかに記載の
   表示装置。