[go: up one dir, main page]

JPH11214413A - 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置 - Google Patents

半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置

Info

Publication number
JPH11214413A
JPH11214413A JP10010616A JP1061698A JPH11214413A JP H11214413 A JPH11214413 A JP H11214413A JP 10010616 A JP10010616 A JP 10010616A JP 1061698 A JP1061698 A JP 1061698A JP H11214413 A JPH11214413 A JP H11214413A
Authority
JP
Japan
Prior art keywords
carrier tape
wiring pattern
semiconductor chip
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10010616A
Other languages
English (en)
Inventor
Masaaki Hiromitsu
正明 弘光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10010616A priority Critical patent/JPH11214413A/ja
Publication of JPH11214413A publication Critical patent/JPH11214413A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 キャリアテープに半導体チップを実装する際
に使用される接着剤に気泡が生じないようにする技術を
提供する。 【解決手段】 長尺帯状とされ、所定の配線パターン２
０が形成された領域が所定のピッチで繰り返し形成され
ているとともに、各配線パターン２０が形成された領域
に半導体チップ３が実装されるキャリアテープ２Ａにお
いて、上記各配線パターン２０が形成される領域を囲む
ようにして開口部２ｃを形成した。好ましくは、上記配
線パターン２０が形成された領域を、その周囲に形成さ
れた上記開口部２ｃによってアイランド部２′とすると
ともに、このアイランド部２′をキャリアテープ２Ａの
幅方向に延びる橋絡部２ｂを介して支持した。また、上
記配線パターン２０の機械的強度を高めることによって
配線パターン形成領域の曲げ強度を高めるように構成し
てもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、半導体装置の製
造に用いられるキャリアテープ、このキャリアテープを
用いた半導体装置の製造方法、およびこの製造方法によ
って製造された半導体装置に関する。
【０００２】
【従来の技術】効率良く、しかも連続的に半導体装置を
製造すべく、たとえば長尺帯状とされ、予め所定の配線
パターンが長手方向に連続して形成されたキャリアテー
プを用いた半導体装置の製造方法が採用されている。
【０００３】より具体的に説明するなら、図７に示すよ
うに、キャリアテープロール２Ｂからキャリアテープ２
Ａを引き出しつつこれを連続送りまたは間欠送りし、所
定の部位に達したキャリアテープ上に半導体チップ３を
ボンディング（ダイボンディング、図中に符号Ａで示し
た工程）し、ワイヤボンディング（図中に符号Ｂで示し
た工程）を行い、さらに樹脂パッケージング（図中に符
号Ｃで示した工程）した後に、上記キャリアテープ２Ａ
から切り離すことによって半導体装置が製造される。と
ころで、上記したダイボンディング工程Ａは、たとえば
ボンディング部位に流動化されたエポキシ樹脂などの接
着剤を塗布した後に半導体チップを載置し、接着剤を硬
化させることによって行われる。
【０００４】ところが、上記した各工程Ａ，Ｂ，Ｃにお
いて要する時間は、必ずしも厳密に一致しているわけで
なく、しかもダイボンディング工程Ａおよびワイヤボン
ディング工程Ｂは１チップ単位で行い、樹脂パッケージ
ング工程Ｃは複数個の半導体チップに対して同時に行う
のが一般的な方法である。このため、各工程Ａ，Ｂ，Ｃ
間におけるキャリアテープの送り速度を調整する必要が
あることから、バッファとなる工程が採用されている。
たとえばワイヤボンディング工程Ｂと樹脂パッケージン
グ工程Ｃとの間においては、図７に符号Ｄで示した工程
がそれに相当する。すなわち、上記バッファ工程Ｄにお
いては、樹脂パッケージング工程Ｃに必要とされる所望
数の半導体チップ３が確保できるまで上記キャリアテー
プ２Ａが意図的に撓まされ、これによってワイヤボンデ
ィング工程Ｂと樹脂パッケージング工程Ｃにおけるキャ
リアテープ２Ａの送り速度差を吸収している。
【０００５】
【発明が解決しようとする課題】しかしながら、キャリ
アテー２Ａを撓ませることによってキャリアテープ２Ａ
の送り速度差を吸収するバッファ工程Ｄでは、以下のよ
うな不具合が生じる。
【０００６】すなわち、上述したように、ダイボンディ
ング工程Ａは、上記キャリアテープ２Ａに塗布された接
着剤上に半導体チップ３をボンディングすることによっ
て行われるが、ダイボンディング工程Ａやワイヤボンデ
ィング工程Ｂを高速化すれば、あるいは接着剤の種類に
よっては、ボンディングされた半導体チップ３がバッフ
ァ工程Ｄが行われる部位に達した場合であっても、接着
剤は完全に硬化していな場合がある。このため、たとえ
ば図１０に例示したように、バッファ工程Ｄのローラ部
Ｒ１を通過する際などにキャリアテープ２Ａが曲げられ
た場合には、接着剤が上記半導体チップ３の厚み方向に
引き延ばされる。図１０に示した例では、図中に矢印で
示した方向に接着剤７が引き延ばされて半導体チップ３
からキャリアテープ２Ａを引き剥がすような恰好とされ
る。このとき、引き延ばされた接着剤の周りには負圧が
発生することがあり、これによって接着剤の中には空気
が吸い込まれ、吸い込まれた空気が接着剤７内に気泡と
なって残存することとなる。
【０００７】このようにして接着剤内に気泡が形成され
た場合には、次いで行われる樹脂パッケージング工程Ｃ
においては、樹脂の注入圧によって半導体チップ３が加
圧され、半導体チップ３の割れの原因となる。また、接
着剤内に気泡が形成されたまま半導体装置として製品化
された場合には、たとえば半導体装置を所定の回路基板
などに実装するときに、ハンダリフローの手法を採用し
て加熱すれば、接着剤内の気泡が膨張しようとするた
め、半導体チップと回路基板との間のコンタクトエラー
を生じたり、あるいは配線が切れてしまうなどの不具合
が生じる。また、ワイヤボンディングした後から樹脂パ
ッケージングするまでの間では、ワイヤの変形を引き起
し、ワイヤのコンタクトエラーを生じたり、ワイヤどう
しが接触するなどして電気的に不良となる。
【０００８】本願発明は、上記した事情のもとで考え出
されたものであって、キャリアテープに半導体チップを
実装する際に使用される接着剤に気泡が生じないように
する技術を提供することをその課題としている。
【０００９】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【００１０】すなわち、本願発明の第１の側面によって
提供されるキャリアテープは、長尺帯状とされ、所定の
配線パターンが形成された領域が所定のピッチで繰り返
し形成されているとともに、各配線パターンが形成され
た領域に半導体チップが実装されるキャリアテープであ
って、上記各配線パターンが形成された領域を囲むよう
にして開口部が形成されていることを特徴としている。
【００１１】上記構成によれば、上記キャリアテープに
対して曲げ応力が作用した場合には、上記開口部に応力
が集中するため、上記配線パターンが形成された領域に
作用すべき応力が上記開口部によって吸収され、緩和さ
れる。したがって、配線パターン形成領域に接着剤を用
いて上記半導体チップが実装され、接着剤が十分に硬化
しないうちに上記キャリアテープが曲げられたとして
も、接着剤に作用する応力も緩和されることとなる。
【００１２】好ましい実施の形態においては、上記開口
部は、キャリアテープの幅方向に延びるとともに、幅方
向の両端部が長手方向に延びるコの字状、Ｉ字状、ある
いはＨ字状であり、また上記配線パターンが形成された
領域を、その周囲に形成された上記開口部によってアイ
ランド部とするとともに、このアイランド部がキャリア
テープの幅方向に延びる橋絡部を介して支持されるよう
な構成であってもよい。
【００１３】上記キャリアテープでは、枠部に対して幅
方向に延びる橋絡部を介してアイランド部が支持された
構成とされており、上記キャリアテープに対して長手方
向の曲げ応力が作用した場合には、上記枠部と上記アイ
ランド部が独立した態様をとる。すなわち、上記キャリ
アテープは曲げ応力によって曲げられるが、上記アイラ
ンド部には変化が生じず平面状態が良好に維持される。
このため、上記アイランド部に半導体チップが接着剤を
介して実装されている場合であっても、上記キャリアテ
ープが曲げられてしまうことによって、上記半導体チッ
プから上記キャリアテープが引き剥がされるような恰好
とされて接着剤の周りに負圧が発生することはなく、上
記半導体チップの実装姿勢が初期に実装された状態のま
まで維持されることとなる。
【００１４】このように、上記キャリアテープを用いた
半導体装置の製造工程においては、接着剤が十分に硬化
していない状態で上記半導体チップが実装されたキャリ
アテープに対して曲げ応力がかかった場合であっても、
接着剤に空気が吸い込まれ、吸い込んだ空気が気泡とな
って接着剤内に残存してしまうような不具合が生じにく
くなる。
【００１５】また、上記キャリアテープでは、配線パタ
ーンが形成された領域が橋絡部を介して支持されたアイ
ランド部とされているので、この領域を上記キャリアテ
ープから切り離す場合には、上記橋絡部のみを短絡させ
ればよい。すなわち、上記橋絡部を短絡するといった極
めて簡易な作業によって上記キャリアテープから半導体
装置の基板を得ることができる。
【００１６】好ましい実施の形態においてはさらに、隣
り合う配線パターンどうしは、同一の開口部を共有して
いる。
【００１７】上記キャリアテープでは、個々の配線パタ
ーンに独立して開口部が形成されているのではなく、隣
り合う配線パターンどうしの開口部が共有させられてい
るので、キャリアテープ全体に形成される開口部の個数
が少なくなる。これにより、上記キャリアテープに開口
部を形成する作業負担が低減される。
【００１８】本願発明の第２の側面によって提供される
キャリアテープは、長尺帯状とされ、所定の配線パター
ンが形成された領域が所定のピッチで繰り返し形成され
ているとともに、各配線パターンが形成された領域に半
導体チップが実装されるキャリアテープであって、配線
パターンの機械的強度を高めることによって、上記配線
パターンが形成された領域の曲げ強度が高められている
ことを特徴としている。
【００１９】上記構成では、配線パターンの機械的な強
度を高めることによって配線パターン形成領域の曲げ剛
性（面剛性）が高められている。すなわち、上記キャリ
アテープに対して曲げ応力が作用した場合であっても、
上記配線パターン形成領域が曲がりにくくなっており、
配線パターン形成領域の平面状態が維持されるようにな
されている。これにより、半導体チップが実装されてい
るが接着剤が十分に硬化していない状態において曲げ応
力が作用したとしても、上記半導体チップが実装姿勢が
一定の状態で維持されることとなる。このように本側面
に係るキャリアテープにおいても、これを用いた半導体
装置の製造工程において空気を吸い込んで気泡が残存し
てしまうことが回避されている。
【００２０】なお、上記配線パターンは、熱処理を行う
ことによって機械的強度を高めることができ、また配線
パターンの厚みを大きくすることによって機械的な強度
を高めてもよい。
【００２１】本願発明の第３の側面によって提供される
キャリアテープは、長尺帯状とされ、所定の配線パター
ンが形成された領域が所定のピッチで繰り返し形成され
ているとともに、各配線パターンが形成された領域に半
導体チップが実装されるキャリアテープであって、上記
半導体チップが実装される領域に絶縁性を有する保護膜
が形成されているともに、この保護膜の機械的強度を高
めることによって、上記半導体チップが実装される領域
の曲げ強度が高められていることを特徴としている。
【００２２】上記構成においても、上記保護膜によって
上記配線パターン形成領域ないし半導体チップ実装領域
の曲げ剛性（面剛性）が高められているので、上述した
第２の側面に記載されたキャリアテープと同様な効果を
享受することができる。
【００２３】なお、上記保護膜は、比較的に硬質な樹
脂、たとえばエポキシ樹脂などによって形成されて機械
的強度が高められ、また上記保護膜を厚みを大きく設定
することによって機械的な強度を高めてもよい。
【００２４】本願発明の第４の側面によって提供される
半導体装置の製造方法は、基板と、この基板に実装され
る半導体チップと、上記基板の表面に形成されていると
ともに上記半導体チップと導通する配線パターンと、こ
の配線パターンと導通する外部端子部とを備えた半導体
装置の製造方法であって、上述した第１ないし第３の側
面のいずれかに記載されたキャリアテープから上記基板
が形成されていることを特徴としている。
【００２５】上述したように、キャリアテープを用いた
半導体装置の製造工程においては、上記キャリアテープ
が曲げられて上記キャリアテープに半導体チップを実装
する際に使用される接着剤に応力がかかり、初期に半導
体チップが実装された姿勢とは異なる姿勢となってしま
うことによって不具合が生じるのは上述の通りである。
【００２６】ところが、本側面に係る製造方法では、上
記キャリアテープとして上述した第１ないし第３の側面
のいずれかに記載されたキャリアテープが用いられてい
る。このため、製造工程において上記キャリアテープが
曲げられたとしても、上記半導体チップが実装される領
域ないし上記配線パターンが形成された領域の平面状態
が良好に維持されるようになされている。このため、上
記半導体チップが上記キャリアテープに実装された姿勢
が一定状態で維持されることとなり、接着剤が完全に硬
化していないとしても、接着剤を半導体チップの厚み方
向に延ばすような応力がかかりにくい。したがって、負
圧が発生して接着剤内に空気が吸い込まれることもな
く、吸い込まれた空気が気泡となって残存することもな
い。このように、上記製造方法では、樹脂パッケージン
グ工程において、上記半導体チップが収容された金型内
に溶融樹脂を注入したとしても、樹脂の注入圧によって
半導体チップが加圧され、半導体チップが割れてしまう
こともない。
【００２７】本願発明の第５の側面によって提供される
半導体装置は、上述した第４の側面に記載された製造方
法によって製造された半導体装置であって、上記配線パ
ターンは複数の端子部を有するとともに、上記基板には
上記各端子部のそれぞれと繋がる複数の貫通孔が形成さ
れており、各貫通孔を介して上記外部端子部が上記各端
子部と導通していることを特徴としている。
【００２８】上記半導体装置は、上述した第４の側面に
記載された製造方法によって製造されているので、上記
基板と上記半導体チップとを接合している接着剤内に気
泡が残存している可能性は少ない。このため、たとえば
半導体装置を所定の回路基板などに実装するときに、ハ
ンダリフローの手法を採用して加熱したとしても、接着
剤内の気泡が膨張して半導体チップと基板との間のコン
タクトエラーを生じたり、あるいは配線が切れてしまう
などの不具合が生じることもない。
【００２９】好ましい実施の形態においては、上記各貫
通孔は、格子状に配列されており、上記各外部端子部が
ボール状とされている。
【００３０】すなわち、本願発明は、いわゆるボールク
リッドアレイ型（ＢＧＡ型）の半導体装置に好適に採用
することができ、また外部端子が基板の裏面側に形成さ
れているので、半導体チップの小型化の要請に応えるこ
とができる。
【００３１】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００３２】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【００３３】図１は、本願発明に係る半導体装置の一例
を表す全体斜視図であり、図２は、上記半導体装置の裏
面側からみた斜視図であり、図３は、図１のIII −III
線に沿う断面図である。
【００３４】図１ないし図３に示すように、上記半導体
装置１は、樹脂パッケージのサイズを半導体チップのサ
イズにより近づけたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａ
ｋａｇｅ）形態に属するものであり、いわゆるＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型と称されるもの
である。このＢＧＡ型の半導体装置１は、所定の配線パ
ターン２０が形成された基板２の表面２１に、上記配線
パターン２０と導通するようにして半導体チップ３が搭
載されているとともに、その裏面２２に多数のボール状
の外部端子４が格子状に配列形成されている。
【００３５】図１および図２に良く表れているように、
上記基板２は、絶縁性を有するポリイミドなどの樹脂フ
ィルムによって矩形状に形成されており、その表面２１
には、複数の端子部２０ａを有する配線パターン２０が
形成されている。上記基板２は、長尺帯状とされたキャ
リアテープに対して所定の処理を施した後に、上記キャ
リアテープから切り離すことによって形成される。ま
た、上記配線パターン２０は、銅などの金属によって形
成されているが、上記配線パターン２０に熱処理を施し
て時効硬化させるなどして、その機械的強度が高められ
ている。なお、上記各端子部２０ａの厚みを大きくする
ことによって、上記配線パターン２０の機械的な強度を
高めることもできる。すなわち、従来であれば、上記配
線パターン２０（端子部２０ａ）の厚みは、３５μｍ程
度に設定されていたが、これを７０μｍ程度とすれば上
記配線パターン２０の機械的な強度を向上させることが
できる。
【００３６】図２および図３に良く表れているように、
上記基板２の中央部には、多数の貫通孔２４が格子状に
配列形成されており、上記各端子部２０ａは、上記基板
２の周縁端から連続して、その一端部がそれぞれの対応
する貫通孔２４にまで至っている。上記各貫通孔２４
は、上記端子部２０ａの一端部によって閉塞されてお
り、上記基板２の裏面側からは上記各貫通孔２４を介し
て上記各端子部２０ａの一端部が臨んでいる。
【００３７】もちろん、上記各端子部２０ａは、互いに
接触ないし交差しないように独立して形成されており、
また上記各端子部２０ａによって上記配線パターン２０
が構成されているのは上述の通りであるが、図２に良く
表れているように、上記配線パターン２０は上記基板２
のコーナ部を除く略全領域に形成されている。このた
め、上記配線パターン２０が熱処理などによって機械的
強度が高められていることと相まって、上記配線パター
ン２０によって上記基板２の曲げ剛性（面剛性）が高め
られている。
【００３８】図２および図３に良く表れているように、
上記基板２の中央部、すなわち貫通孔２４が形成された
領域には、上記各貫通孔２４を閉塞する上記各端子部２
０ａの一端部を覆うようにして絶縁性を有する保護膜２
３が形成されている。上記保護膜２３は、比較的硬質な
材料、たとえばエポキシ樹脂などによって形成されて機
械的強度が高められており、これによっても上記基板２
の曲げ剛性（面剛性）が高められている。もちろん、上
記保護膜２３の厚みを大きくすることによって上記保護
膜２３の機械的強度を確保するとともに、上記基板２の
剛性を確保するように構成してもよい。
【００３９】図３に示すように、上記半導体チップ３
は、図示しないがその上面３ａに複数の電極パッドが形
成されており、また上記保護膜２３上に樹脂製などの絶
縁性を有する接着剤７を介して搭載され、上記基板２に
対して機械的に接合されている。なお、上記半導体チッ
プ３としては、たとえばＩＣやＬＳＩなどのベアチップ
を用いることができ、上記接着剤７としては、常温硬化
性のものでも、熱硬化性のものでもよく、適宜選択すれ
ばよい。
【００４０】図１および図３に良く表れているように、
上記半導体チップ３は、上記電極パッドと上記各端子部
２０ａとの間を金線などのワイヤ６を介して接続されて
おり、このワイヤ６によって上記半導体チップ３と上記
各端子部２０ａとの電気的な導通が図られている。
【００４１】図２および図３に示すように、上記基板２
の裏面２２には、上記各貫通孔２４に対応して複数の外
部端子部４が格子状に配列形成されている。これらの外
部端子部４は、たとえばハンダによってボール状に形成
されているが、上記各端子部２０ａとは上記貫通孔２４
を介して導通されており、結局、上記各外部端子２０ａ
が上記半導体チップ３と導通されていることとなる。
【００４２】そして、上記基板２、半導体チップ３、お
よびワイヤ６を封止するようにして、たとえばエポキシ
樹脂を用いた金型成形によって樹脂パッケージ６が形成
されている。
【００４３】次に、上記半導体装置の製造に用いられる
本願発明に係るキャリアテープの一例について、図４な
いし図６を参照しつつ簡単に説明していく。なお、図４
は、本願発明に係るキャリアテープの一例を表す要部斜
視図であり、図５は上記キャリアテープの要部を裏面側
からみた斜視図であり、図６は、上記キャリアテープの
作用を説明するための要部斜視図である。
【００４４】図４に示すように、上記キャリアテープ２
Ａは、ポリイミドなどによって長尺帯状に形成されてお
り、その幅方向の両側部には一定間隔毎に係止穴２ａが
それぞれ連続して設けられている。すなわち、爪付きロ
ーラなどの回転体の爪部が、上記係止穴２ａに係止され
るとともに、上記回転体の回転によって上記キャリアテ
ープ２Ａが連続または間欠送りされるようになされてい
る。
【００４５】上記キャリアテープ２Ａには、Ｈ状の開口
部２ｃが長手方向に繰り返し形成されており、隣り合う
開口部２ｃ，２ｃによって囲まれる領域には、複数の端
子部２０ａを有する配線パターン２０が形成されてい
る。これらの配線パターン２０は、たとえば上記キャリ
アテープ２Ａの表面に銅皮膜を形成した後にエッチング
処理を施すことによって形成することができ、また予め
形成された配線パターン２０を上記キャリアテープ２Ａ
に適宜の接着剤などを用いて張りつけて形成してもよ
い。
【００４６】上記配線パターン２０が形成された領域
は、半導体チップ（３）が実装される基板（２）となる
べき部位であり、この部位は、隣り合う開口部２ｃの間
に、幅方向に延びるようにして形成された橋絡部２ｂを
介して支持された恰好とされてアイランド部２′とされ
ている。
【００４７】図５に良く表れているように、上記アイラ
ンド部２′の中央部よりの部位には、複数の貫通孔２４
が格子状に配列形成されており、上記各端子部２０ａの
一端部が上記各貫通孔２４にまで至って上記各貫通孔２
４を閉塞している。すなわち、上記アイランド部２′の
裏面側から各貫通孔２４を介して上記端子部２０ａの一
端部が臨んでいる。また、上記アイランド部２′の中央
部、すなわち貫通孔２４が形成された領域には、上記各
貫通孔２４を閉塞する上記各端子部２０ａの一端部を覆
うようにして絶縁性を有する保護膜２３が形成されてい
る。
【００４８】図面上には表れていないが、上記各端子部
２０ａ（配線パターン２０）は、銅などによって形成さ
れており、熱処理を施すなどしてその機械的な強度が高
められており、上記保護膜は、比較的に硬質な樹脂、た
とえばエポキシ樹脂などによって形成されて機械的な強
度が高められている。すなわち、上記アイランド部２′
のコーナ部を除く略全領域に機械的な強度が高められた
上記各端子部２０ａ（配線パターン２０）が形成されて
おり、上記アイランド部２′の中央部には、比較的硬質
な材料によって保護膜２３が形成されているため、上記
アイランド部２′は、その曲げ剛性（面剛性）が高いも
のとされている。
【００４９】また、図６に良く表れているように、上記
アイランド部２′の周りには、これを囲むようにして開
口部２ｃが形成されているとともに、幅方向に延びる橋
絡部２ｂを介して上記アイランド部２′が支持された恰
好とされているので、上記キャリアテープ２Ａが長手方
向に曲げられたとしても、上記アイランド部２′は平面
の状態を維持することができる。
【００５０】すなわち、上記係止穴２ａが形成されたサ
イドフレーム状の部位に対して、上記アイランド部２′
が支持された恰好とされているため、上記キャリアテー
プ２Ａに対して長手方向の曲げ応力が作用した場合に
は、上記サイドフレームが集中的に曲げられるが、上記
アイランド部２′が上記サイドフレームとは独立して平
面の状態を維持することができる。とくに、本実施形態
においては、上記アイランド部２′の曲げ剛性が高いも
のとされているので、良好に上記アイランド部２′の平
面状態を維持することができる。
【００５１】なお、本実施形態においては、上記キャリ
アテープ２Ａに形成された開口部２ｃは、Ｈ状とされて
いたが、この形態に限らず、コの字状、Ｉ状、あるいは
その他の形態であってもよい。
【００５２】次に、上記キャリアテープ２Ａを用いた半
導体装置の製造方法について、図７ないし図９を参照し
つつ簡単に説明していく。
【００５３】図７に示すように、上記製造方法では、キ
ャリアテープロール２Ｂからキャリアテープ２Ａを引き
出しつつこれを連続または間欠送りし、所定の部位に達
したキャリアテープ上に半導体チップをボンディング
（ダイボンディング、図中に符号Ａで示した工程）し、
ワイヤボンディング（図中に符号Ｂで示した工程）を行
い、さらに樹脂パッケージ（図中に符号Ｃで示した工
程）した後に、上記キャリアテープから切り離すことに
よって図１ないし図３に示すような半導体装置１が製造
される。なお、上記キャリアテープ２Ａは、ローラＲ
１，Ｒ２，Ｒ３の回転や、図示しないその他のローラお
よび機構によって搬送される。
【００５４】上記ダイボンディング工程Ａは、上記アイ
ランド部２′に流動化した接着剤を塗布した後に、この
接着剤が硬化しきらないうちに上記半導体チップ３を載
置することによって行われ、この工程Ａが終了した状態
では図８の左側に示した形態となる。なお、接着剤とし
ては、常温硬化性のものであっても、熱硬化性のもので
あってもよく、適宜選択すればよい。
【００５５】上記ワイヤボンディング工程Ｂは、従来公
知の方法が採用することができ、その方法は問わない。
たとえば金線ワイヤを用い、これを上記半導体チップ３
の電極パッドに対してファーストボンディングするとと
もに、上記端子部２０ａにセカンドボンディングするこ
とによって行うことができ、この工程Ｂが終了した状態
では図８の中央に示した形態とされる。
【００５６】上記樹脂パッケージング工程Ｃは、金型成
形装置を用いたトランスファ成形などによって行うこと
ができ、この工程Ｃが終了した状態では図８の右側に示
した形態とされる。なお、封止樹脂としてはエポキシ樹
脂などの熱硬化性樹脂が好適に使用される。
【００５７】ところで、上記製造方法においては、上記
した各工程Ａ，Ｂ，Ｃにおいて要する時間は、必ずしも
厳密に一致しているわけでなく、しかもダイボンディン
グ工程Ａおよびワイヤボンディング工程Ｂは１チップ単
位で行い、樹脂パッケージング工程Ｃは複数個の半導体
チップに対して同時に行うのが一般的な方法である。こ
のため、各工程Ａ，Ｂ，Ｃ間におけるキャリアテープ２
Ａの送り速度を調整する必要があることから、バッファ
となる工程が採用されている。
【００５８】たとえばワイヤボンディング工程Ｂと樹脂
パッケージング工程Ｃとの間においては、図７に符号Ｄ
で示した工程がそれに相当する。すなわち、上記バッフ
ァ工程Ｄにおいては、樹脂パッケージングに必要とされ
る所望数の半導体チップ３が確保できるまで上記キャリ
アテープ２Ａが意図的に撓まされ、これによってワイヤ
ボンディング工程Ｂと樹脂パッケージング工程Ｃにおけ
るキャリアテープ２Ａの送り速度差を吸収している。こ
の場合、上記キャリアテープ２Ａにボンディングされた
半導体チップ３がバッファ工程Ｄを行う部位に達した場
合であっても、接着剤は完全に硬化していないことが多
い。このため、バッファ工程ＤのローラＲ１，Ｒ２を通
過する際など、キャリアテープ２Ａが曲げられた場合に
は、接着剤７が上記半導体チップ３の厚み方向に引き延
ばされて完全には硬化していない接着剤７の中には空気
が吸い込まれることがあり、吸い込まれた空気が気泡と
なって残存することとなる。また、キャリアテープ２Ａ
の変形によってボンディングされたワイヤ６に変形させ
る応力が働き、ワイヤ６どうしのコンタクトやワイヤ６
が剥がれるなどのコンタクトエラーを引き起こす可能性
がある。
【００５９】本願発明に係るキャリアテープ２Ａでは、
上記キャリアテープ２Ａに曲げ応力が作用した場合に
は、図６を参照して説明したように、上記半導体チップ
３が搭載されるアイランド部２′の平面状態が良好に維
持される。すなわち、本製造方法では、図９に良く表れ
ているように、たとえばバッファ工程ＤのローラＲ１，
Ｒ２を通過する際にキャリアテープ２Ａに対して曲げ応
力が作用したとしても、上記キャリアテープ２Ａには上
記開口部２ｃが形成されているとともに上記アイランド
部２′の面剛性が高められているために、係止穴２ａが
形成されたサイドフレーム状の部位のみが曲げられ、上
記アイランド部２′の平面状態が維持されることとな
る。このため、上記アイランド部２′に半導体チップ３
が実装された状態で上記キャリアテープ２Ａが曲げられ
たとしても、良好な平面状態が維持されたアイランド部
２′に上記半導体チップ３が搭載されていることとなる
ため、接着剤７が硬化しきっていなくても初期に半導体
チップ３がボンディングされた姿勢が維持されることと
なり、またワイヤ６の変形も発生しないため、これに起
因する不良にもつながらない。
【００６０】このように、上述した製造方法において
は、各工程Ａ，Ｂ，Ｃにおけるキャリアテープ２Ａの送
り速度の差を調整すべくバファ工程Ｄを採用した場合に
おいて、このバファ工程Ｄによって上記キャリアテープ
２Ａが曲げられ、あるいは撓まされたとしても、上記半
導体チップ３を搭載するために使用される接着剤７が引
き延ばされて空気を吸い込んで接着剤７内に気泡が残存
するこもなく、あるいは接着剤７が圧し潰されて実装状
態が悪化することもない。
【００６１】したがって、上記製造方法では、所定の金
型内に上記半導体チップ３を収容した状態で溶融樹脂を
注入することによって行われる樹脂パッケージング工程
Ｃにおいては、樹脂の注入圧によって半導体チップ３が
加圧され、これによって半導体チップ３が割れてしまう
こともない。また、製造された半導体装置１を所定の回
路基板などに実装するときに、ハンダリフローの手法を
採用して加熱したとしても、接着剤７内の気泡が膨張し
て半導体チップ３と回路基板との間のコンタクトエラー
を生じたり、あるいは配線が切れてしまうなどの不具合
が生じることもない。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜
視図である。
【図２】上記半導体装置の裏面側からみた斜視図であ
る。
【図３】図１のIII −III 線に沿う断面図である。
【図４】本願発明に係るキャリアテープの一例を表す要
部斜視図である。
【図５】上記キャリアテープの要部を裏面側からみた斜
視図である。
【図６】上記キャリアテープの作用を説明するための要
部斜視図である。
【図７】半導体装置の製造工程を説明するための工程概
略図である。
【図８】各工程終了後の状態を説明するための斜視図で
ある。
【図９】本願発明に係る半導体装置の製造方法における
作用を、バッファ工程を例にとって説明するための図で
ある。
【図１０】従来例の半導体装置の製造工程におけるバッ
ファ工程において生じる課題を説明するための要部拡大
図である。
【符号の説明】
１ 半導体装置 ２ 基板 ２Ａ キャリアテープ ２′ アイランド部（キャリアテープの） ２ｂ 橋絡部（キャリアテープの） ２ｃ 開口部（キャリアテープの） ３ 半導体チップ ４ 外部端子 ７ 接着剤 ２０ 配線パターン ２０ａ 端子部（配線パターンの） ２３ 保護膜（基板に形成された） ２４ 貫通孔（基板に形成された）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 長尺帯状とされ、所定の配線パターンが
    形成された領域が所定のピッチで繰り返し形成されてい
    るとともに、各配線パターンが形成された領域に半導体
    チップが実装されるキャリアテープであって、 上記各配線パターンが形成された領域を囲むようにして
    開口部が形成されていることを特徴とする、キャリアテ
    ープ。
  2. 【請求項２】 上記開口部は、キャリアテープの幅方向
    に延びるとともに、幅方向の両端部が長手方向に延びる
    コの字状、Ｉ字状、あるいはＨ字状である、請求項１に
    記載のキャリアテープ。
  3. 【請求項３】 上記配線パターンが形成された領域は、
    その周囲に形成された上記開口部によってアイランド部
    とされているとともに、このアイランド部がキャリアテ
    ープの幅方向に延びる橋絡部を介して支持されている、
    請求項１または２に記載のキャリアテープ。
  4. 【請求項４】 隣り合う配線パターンどうしは、同一の
    開口部を共有している、請求項１ないし３のいずれかに
    記載のキャリアテープ。
  5. 【請求項５】 長尺帯状とされ、所定の配線パターンが
    形成された領域が所定のピッチで繰り返し形成されてい
    るとともに、各配線パターンが形成された領域に半導体
    チップが実装されるキャリアテープであって、 配線パターンの機械的強度を高めることによって、上記
    配線パターンが形成された領域の曲げ強度が高められて
    いることを特徴とする、キャリアテープ。
  6. 【請求項６】 上記配線パターンは、熱処理を行うこと
    によって機械的強度が高められている、請求項５に記載
    のキャリアテープ。
  7. 【請求項７】 長尺帯状とされ、所定の配線パターンが
    形成された領域が所定のピッチで繰り返し形成されてい
    るとともに、各配線パターンが形成された領域に半導体
    チップが実装されるキャリアテープであって、 上記半導体チップが実装される領域に絶縁性を有する保
    護膜が形成されているともに、この保護膜の機械的強度
    を高めることによって、上記半導体チップが実装される
    領域の曲げ強度が高められていることを特徴とする、キ
    ャリアテープ。
  8. 【請求項８】 上記保護膜は、エポキシ樹脂によって形
    成されている、請求項７に記載のキャリアテープ。
  9. 【請求項９】 基板と、この基板に実装される半導体チ
    ップと、上記基板の表面に形成されているとともに上記
    半導体チップと導通する配線パターンと、この配線パタ
    ーンと導通する外部端子部とを備えた半導体装置の製造
    方法であって、 請求項１ないし８のいずれかに記載されたキャリアテー
    プから上記基板が形成されていることを特徴とする、半
    導体装置の製造方法。
  10. 【請求項１０】 請求項９に記載された製造方法によっ
    て製造された半導体装置であって、上記配線パターンは
    複数の端子部を有するとともに、上記基板には上記各端
    子部のそれぞれと繋がる複数の貫通孔が形成されてお
    り、各貫通孔を介して上記外部端子部が上記各端子部と
    導通していることを特徴とする、半導体装置。
  11. 【請求項１１】 上記各貫通孔は、格子状に配列されて
    おり、上記各外部端子部がボール状とされている、請求
    項１０に記載の半導体装置。
JP10010616A 1998-01-22 1998-01-22 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置 Pending JPH11214413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10010616A JPH11214413A (ja) 1998-01-22 1998-01-22 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10010616A JPH11214413A (ja) 1998-01-22 1998-01-22 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置

Publications (1)

Publication Number Publication Date
JPH11214413A true JPH11214413A (ja) 1999-08-06

Family

ID=11755180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10010616A Pending JPH11214413A (ja) 1998-01-22 1998-01-22 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置

Country Status (1)

Country Link
JP (1) JPH11214413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079590A (ja) * 2003-08-29 2005-03-24 Texas Instruments Inc 半導体素子用パッケージおよびその製造方法
US7518239B2 (en) 1998-03-27 2009-04-14 Seiko Epson Corporation Semiconductor device with substrate having penetrating hole having a protrusion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518239B2 (en) 1998-03-27 2009-04-14 Seiko Epson Corporation Semiconductor device with substrate having penetrating hole having a protrusion
US7871858B2 (en) 1998-03-27 2011-01-18 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US8310057B2 (en) 1998-03-27 2012-11-13 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2005079590A (ja) * 2003-08-29 2005-03-24 Texas Instruments Inc 半導体素子用パッケージおよびその製造方法

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
JP3238004B2 (ja) 半導体装置の製造方法
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
US7470568B2 (en) Method of manufacturing a semiconductor device
JP2001217354A (ja) 半導体チップの実装構造、および半導体装置
US6847121B2 (en) Semiconductor device and package product of the semiconductor device
US7900349B2 (en) Method of fabricating an electronic device
JPH11214413A (ja) 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置
JP2003023243A (ja) 配線基板
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
JP3115807B2 (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置
JP3930162B2 (ja) 半導体装置の製造方法
JP2004172647A (ja) 半導体装置
JP3560142B2 (ja) 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法
JP2001015630A (ja) Ｂｇａ型半導体パッケージ及びその製造方法
JPH10163250A (ja) 半導体装置および半導体装置の製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JP2000299399A (ja) 半導体装置
JP2004158895A (ja) 半導体装置の製造方法
JP2006071508A (ja) 半導体装置の製造方法
JPH0878471A (ja) 半導体パッケ−ジ