[go: up one dir, main page]

JPH11204788A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11204788A
JPH11204788A JP10008009A JP800998A JPH11204788A JP H11204788 A JPH11204788 A JP H11204788A JP 10008009 A JP10008009 A JP 10008009A JP 800998 A JP800998 A JP 800998A JP H11204788 A JPH11204788 A JP H11204788A
Authority
JP
Japan
Prior art keywords
silicon substrate
region
element isolation
formation region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10008009A
Other languages
English (en)
Inventor
Seiji Inumiya
誠治 犬宮
Yoshio Ozawa
良夫 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10008009A priority Critical patent/JPH11204788A/ja
Priority to US09/232,849 priority patent/US6294481B1/en
Publication of JPH11204788A publication Critical patent/JPH11204788A/ja
Priority to US09/921,902 priority patent/US6383856B2/en
Priority to US10/092,991 priority patent/US20020090830A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】工程数（工程時間）の増加を招かずに、素子分
離溝の側壁上端角部とそれに接した素子形成領域の端部
のシリコン基板との境界領域におけるゲート絶縁膜（酸
窒化シリコン膜）の耐圧劣化を抑制すること。 【解決手段】素子形成領域のシリコン基板１のうち素子
分離溝４の側壁上端角部に接したところの端部を覆うよ
うに、素子分離溝４の内部を素子分離絶縁膜６で充填
し、次に素子分離絶縁膜６をマスクにして、素子形成領
域の端部以外の領域のシリコン基板１の表面に窒素を選
択的に導入し、次に側壁上端角部が露出するように、素
子分離溝４の外部の素子分離絶縁膜６を除去し、次に酸
化剤を含む雰囲気中での熱処理により、ゲート絶縁膜と
しての酸窒化シリコン８を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ゲート絶縁膜とし
て窒素を含むシリコン酸化膜またはシリコン窒化膜を用
いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】ＭＩＳ型半導体素子を用いた半導体集積
回路の高性能化および低コスト化において、素子の微細
化および高集積化は重要な役割を果たしている。素子の
微細化はデザインルールに従って行われる。
【０００３】また、素子の高集積化のためには、素子サ
イズを小さくするだけではなく、素子分離領域のサイズ
も小さくすることが重要である。素子分離領域のサイズ
の微細化に有効な技術としては、トレンチ型の素子分離
（ＳＴＩ：Sｈａllow Trｅnｃｈ Isolａtion）技術が
知られている。
【０００４】ところで、ゲート電極としてボロンを含む
多結晶シリコン膜を用いたＭＯＳトランジスタを微細化
する場合には、シリコン基板にボロンが拡散することを
防止するために、ゲート絶縁膜として酸窒化シリコン膜
（窒素を含むシリコン酸化膜）を用いる必要がある。よ
り薄い酸窒化シリコン膜を形成するためには、酸化剤と
窒化剤を同時に供給する必要がある。
【０００５】以下、このようなゲート絶縁膜（酸窒化シ
リコン膜）を用いたＭＯＳトランジスタの製造方法を図
９，図１０を用いて説明する。図９，図１０はゲート電
極を通り、チャネル幅方向に平行な面の断面を示してい
る。
【０００６】まず、図９（ａ）に示すように、シリコン
基板８１の（１００）表面に厚さ１０ｎｍのシリコン酸
化膜８２を熱酸化法を用いて形成する。次に同図（ａ）
に示すように、シリコン酸化膜８２上に厚さ２００ｎｍ
のシリコン窒化膜８３をＬＰＣＶＤ法を用いて形成す
る。
【０００７】次に図９（ｂ）に示すように、シリコン窒
化膜８３、シリコン酸化膜８２、シリコン基板８１を順
次エッチングすることにより、シリコン基板８１の表面
にトレンチ型の浅い素子分離溝８４を形成する。
【０００８】具体的には、まず、シリコン窒化膜８３上
に素子形成領域（活性層）を規定するフォトレジストパ
ターン（不図示）を形成し、これをマスクにしてシリコ
ン窒化膜８３をＲＩＥ法を用いてエッチングすることに
より、フォトレジストパターンのパターンをシリコン窒
化膜８３に転写する。
【０００９】次にフォトレジストパターンを剥離した
後、シリコン窒化膜８３をマスクにしてシリコン酸化膜
８２、シリコン基板８１をＲＩＥ法を用いて順次エッチ
ングすることにより、素子分離溝８４を形成する。
【００１０】次に図９（ｃ）に示すように、シリコン基
板８１の露出した表面に厚さ１５ｎｍのシリコン酸化膜
８５を熱酸化法を用いて形成する。
【００１１】次に図９（ｄ）に示すように、素子分離溝
８４およびその上のシリコン窒化膜８３、シリコン酸化
膜８２により形成された溝の内部に素子分離絶縁膜８６
を埋込み形成し、表面を平坦化する。
【００１２】具体的には、素子分離溝８４およびその上
のシリコン窒化膜８３等により形成された溝の内部を埋
め込むように、素子分離絶縁膜８６としてのシリコン酸
化膜をＬＰＣＶＤ法を用いて全面に形成した後、シリコ
ン窒化膜８３の表面が露出するまで、上記シリコン膜を
ＣＭＰ法を用いて研磨することにより、図９（ｄ）の構
造が得られる。
【００１３】次に図１０（ｅ）に示すように、弗化アン
モニウム溶液を用いて素子分離絶縁膜（シリコン酸化
膜）８６をシリコン基板８１の表面程度まで後退させ、
続いてホット燐酸を用いてシリコン窒化膜３を除去した
後、希弗酸を用いてシリコン酸化膜２を除去することに
より、素子形成領域のシリコン基板８１（活性層）を露
出させる。
【００１４】次に図１０（ｆ）に示すように、例えば亜
酸化窒素ガスを用いて８５０℃で酸窒化を行い厚さ４ｎ
ｍの酸窒化シリコン膜（ゲート絶縁膜）８７をシリコン
基板８１の露出した表面上に形成した後、ゲート電極と
なるボロンを不純物として高濃度に含有する厚さ１００
ｎｍの非晶質シリコン膜８８をＬＰＣＶＤ法を用いて形
成する。
【００１５】この後、通常のＭＯＳトランジスタの製造
方法と同様に、ゲート電極のパターニング、ソース・ド
レイン拡散層の形成、配線工程を行ってＭＯＳトランジ
スタが完成する。
【００１６】しかしながら、この種のＭＯＳトランジス
タの製造方法には以下のような問題があった。
【００１７】すなわち、図１０（ｇ）に示すように、素
子分離溝８４の側壁上端角部に位置する酸窒化シリコン
膜（ゲート絶縁膜）８７の膜厚は、素子形成領域に位置
する酸窒化シリコン膜（ゲート絶縁膜）８７の膜厚と同
程度に薄くなる。したがって、電界集中が発生する素子
分離溝８４の側壁上端角部で酸窒化シリコン膜（ゲート
絶縁膜）８７の耐圧が低くなり、信頼性が低下するとい
う問題があった。
【００１８】なお、従来の通常のゲート絶縁膜の形成方
法である熱酸化法では、酸化速度に面方位依存性がある
ので、図１０（ｈ）に示すように、素子分離溝８４の側
壁上端角部に位置する熱酸化シリコン膜（ゲート絶縁
膜）８７の膜厚は、素子形成領域に位置する熱酸化シリ
コン膜（ゲート絶縁膜）８７の膜厚よりも厚くなる。し
たがって、熱酸化シリコン膜（ゲート絶縁膜）８７の耐
圧は確保され、ゲート耐圧の低下による信頼性の低下の
問題は無かった。
【００１９】上述した酸窒化シリコン膜（ゲート絶縁
膜）８７の耐圧低下の問題を解決するためには、素子分
離溝８４の側壁上端角部からそれに接した素子形成領域
の端部までの間の部分であるコーナー部に位置する酸窒
化シリコン膜（ゲート絶縁膜）８７を、素子形成領域の
中央平坦部に位置する酸窒化シリコン膜（ゲート絶縁
膜）８７よりも厚く形成すればよい。
【００２０】このように基板上の異なる領域に膜厚の異
なるゲート絶縁膜を形成する技術は従来から知られてい
る（特願平３−２４９８１０）。
【００２１】しかしながら、この種の従来技術を用いる
と、コーナー部をマスクするためにフォトリソグラフィ
を用いる必要があるので、工程数（工程時間）や製造コ
ストが増加するという問題があった。
【００２２】また、合わせずれの問題があり、コーナー
部に厚いゲート絶縁膜を確実に形成することは容易では
ないという問題があった。
【００２３】
【発明が解決しようとする課題】上述の如く、ゲート絶
縁膜として酸窒化シリコン膜を用いたＭＯＳトランジス
タに関し、素子分離溝の側壁上端角部とこれに接した素
子形成領域の端部との間の部分であるコーナー部におけ
るゲート絶縁膜の耐圧劣化を防止するために、素子形成
領域の中央平坦部には所定通りの薄い酸窒化シリコン膜
を形成するが、コーナー部には厚い酸窒化シリコン膜を
形成することが考えられていた。
【００２４】しかしながら、従来の基板上の異なる領域
に膜厚の異なるゲート絶縁膜を形成する方法は、フォト
リソグラフィを用いる必要があった。
【００２５】したがって、工程数（工程時間）や製造コ
ストが増加したり、合わせずれによりコーナー部に厚い
ゲート絶縁膜を確実に形成することは容易ではないとい
う問題があった。
【００２６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、素子形成領域と素子分
離領域との境界領域における耐圧の劣化を抑制でき、か
つ自己整合的に形成できる窒素を含むシリコン酸化膜ま
たはシリコン窒化膜からなるゲート絶縁膜を有する半導
体装置およびその製造方法を提供することにある。
【００２７】
【課題を解決するための手段】［構成］上記目的を達成
するために、本発明（請求項１）に係る半導体装置は、
素子形成領域と素子分離領域とに区分されたシリコン基
板と、前記素子形成領域の前記シリコン基板の表面上に
形成され、かつ前記素子形成領域と前記素子分離領域と
の境界を越えて前記素子分離領域の前記シリコン基板の
表面上まで延在するゲート絶縁膜とを具備してなり、前
記ゲート絶縁膜は窒素を含むシリコン酸化膜またはシリ
コン窒化膜を有し、かつ前記ゲート絶縁膜は、前記素子
形成領域と前記素子分離領域との境界領域における膜厚
が、前記素子形成領域の前記境界領域以外の領域におけ
る膜厚よりも厚くなるように自己整合的に形成されてい
ることを特徴とする。
【００２８】ここで、ゲート絶縁膜として、シリコン窒
化膜を含む積層構造の絶縁膜を用いると良い（請求項
２）。
【００２９】また、本発明（請求項３）に係る半導体装
置の製造方法は、シリコン基板を素子形成領域と素子分
離領域とに区分する工程と、前記素子形成領域と前記素
子分離領域との境界領域を除いた前記素子形成領域の前
記シリコン基板の表面に窒素を導入する工程と、酸化剤
を含む雰囲気中での熱処理により、前記素子形成領域の
前記シリコン基板の表面上から前記素子形成領域と前記
素子分離領域との境界を越えて前記素子分離領域の前記
シリコン基板の表面上まで延在した、ゲート絶縁膜を形
成する工程とを有することを特徴とする。
【００３０】また、本発明（請求項４）に係る他の半導
体装置の製造方法は、シリコン基板の表面に素子分離溝
を形成して、前記シリコン基板を素子形成領域と素子分
離領域とに区分する工程と、前記素子形成領域の前記シ
リコン基板のうち前記素子分離溝の側壁上端角部に接し
たところの端部を覆うように、前記素子分離溝の内部を
素子分離絶縁膜で充填する工程と、前記素子分離絶縁膜
をマスクにして、前記素子形成領域の前記端部以外の領
域の前記シリコン基板の表面に窒素を選択的に導入する
工程と、前記側壁上端角部が露出するように、前記素子
分離溝の外部の前記素子分離絶縁膜を除去する工程と、
窒化剤、または酸化剤と窒化剤を含む雰囲気中での熱処
理により、前記素子形成領域の前記シリコン基板の表面
上から前記素子形成領域と前記素子分離領域との境界を
越えて前記側壁上端角部の前記シリコン基板の表面上ま
で延在した、ゲート絶縁膜を形成する工程とを有するこ
とを特徴とする。
【００３１】また、本発明（請求項５）に係る他の半導
体装置の製造方法は、シリコン基板を素子形成領域と素
子分離領域とに区分する工程と、前記素子形成領域と前
記素子分離領域との境界領域の前記シリコン基板の表面
に窒素を導入する工程と、堆積法を用いて、前記素子形
成領域の前記シリコン基板の表面上から前記素子形成領
域と前記素子分離領域との境界を越えて前記素子分離領
域の前記シリコン基板の表面上まで延在した、ゲート絶
縁膜を形成する工程とを有することを特徴とする。
【００３２】また、本発明（請求項６）に係る他の半導
体装置の製造方法は、シリコン基板上にマスクパターン
を形成し、このマスクパターンをマスクにして前記シリ
コン基板をエッチングすることにより、前記シリコン基
板の表面に素子分離溝を形成して、前記シリコン基板を
素子形成領域と素子分離領域とに区分する工程と、前記
マスクパターンのうち前記素子分離溝の側壁上端角部に
接したところの端部を除去する工程と、前記マスクパタ
ーンの残った部分をマスクにして前記シリコン基板の表
面に窒素を導入する工程と、前記マスクパターンを除去
した後、堆積法を用いて、前記素子形成領域の前記シリ
コン基板の表面上から前記素子形成領域と前記素子分離
領域との境界を越えて前記側壁上端角部の前記シリコン
基板の表面上まで延在した、ゲート絶縁膜を形成する工
程とを有することを特徴とする。
【００３３】また、本発明（請求項７）に係る他の半導
体装置の製造方法は、シリコン基板を素子形成領域と素
子分離領域とに区分する工程と、前記素子形成領域と前
記素子分離領域との境界領域の前記シリコン基板の表面
に窒素を導入する工程と、窒化法を用いて、前記素子形
成領域の前記シリコン基板の表面上から前記素子形成領
域と前記素子分離領域との境界を越えて前記素子分離領
域の前記シリコン基板の表面上まで延在した、ゲート絶
縁膜を形成する工程とを有することを特徴とする。
【００３４】また、本発明（請求項８）に係る他の半導
体装置の製造方法は、シリコン基板上にマスクパターン
を形成し、このマスクパターンをマスクにして前記シリ
コン基板をエッチングすることにより、前記シリコン基
板の表面に素子分離溝を形成して、前記シリコン基板を
素子形成領域と素子分離領域とに区分する工程と、前記
マスクパターンのうち前記素子分離溝の側壁上端角部に
接したところの端部を除去する工程と、前記マスクパタ
ーンの残った部分をマスクにして前記シリコン基板の表
面に窒素を導入する工程と、前記マスクパターンを除去
した後、窒化法を用いて、前記素子形成領域の前記シリ
コン基板の表面上から前記素子形成領域と前記素子分離
領域との境界を越えて前記側壁上端角部の前記シリコン
基板の表面上まで延在した、ゲート絶縁膜を形成する工
程とを有することを特徴とする。
【００３５】また、本発明（請求項９）に係る他の半導
体装置の製造方法は、結晶性のシリコン基板を素子形成
領域と素子分離領域とに区分する工程と、前記素子形成
領域と前記素子分離領域との境界領域の前記シリコン基
板の表面を選択的に非晶質化する工程と、窒化法を用い
て、前記素子形成領域の前記シリコン基板の表面上から
前記素子形成領域と前記素子分離領域との境界を越えて
前記素子分離領域の前記シリコン基板の表面上まで延在
した、ゲート絶縁膜を形成する工程とを有することを特
徴とする。
【００３６】また、本発明（請求項１０）に係る他の半
導体装置の製造方法は、結晶性のシリコン基板上にマス
クパターンを形成し、このマスクパターンをマスクにし
て前記シリコン基板をエッチングすることにより、前記
シリコン基板の表面に素子分離溝を形成して、前記シリ
コン基板を素子形成領域と素子分離領域とに区分する工
程と、前記マスクパターンのうち前記素子分離溝の側壁
上端角部に接したところの端部を除去する工程と、マス
クパターンの残った部分をマスクにして前記シリコン基
板の表面にイオンを注入し、前記シリコン基板の前記表
面を選択的に非晶質化する工程と、前記マスクパターン
を除去した後、窒化法を用いて、前記素子形成領域の前
記シリコン基板の表面上から前記素子形成領域と前記素
子分離領域との境界を越えて前記側壁上端角部の前記シ
リコン基板の表面上まで延在した、ゲート絶縁膜を形成
する工程とを有することを特徴とする。
【００３７】ここで、本発明（請求項３〜１０）に係る
半導体装置の製造方法において、シリコン基板の表面に
窒素を導入する工程は、例えばアンモニアガスや一酸化
窒素ガス等の窒化剤ガスを用いた熱窒化法、活性な窒素
原子を用いたラジカル窒化法、または窒素イオンを用い
たいオン注入法により行うと良い。
【００３８】また、本発明（請求項９）に係る半導体装
置の製造方法において、窒化法を用いてゲート絶縁膜を
形成する前に、素子形成領域の境界領域以外の領域に自
然酸化膜を形成しておくと良い。
【００３９】また、本発明（請求項１０）に係る半導体
装置の製造方法において、シリコン基板の表面に注入す
るイオンとしては、ヘリウム、ネオン、アルゴン、クリ
プトン、キセノン等の不活性元素のイオン、窒素イオ
ン、酸素イオンまたはシリコンイオンを用いると良い。
【００４０】［作用］本発明（請求項１，２）によれ
ば、ゲート絶縁膜として窒素を含むシリコン酸化シリコ
ン膜またはシリコン窒化膜を用いた半導体装置におい
て、素子形成領域と素子分離領域との境界領域における
膜厚のほうが、素子形成領域の境界領域以外の領域にお
ける膜厚よりも厚いので、素子形成領域と素子分離領域
との境界領域における耐圧の劣化を抑制できるようにな
る。
【００４１】また、このようなゲート絶縁膜は本発明
（請求項３〜１０）の製造方法により自己整合的に形成
できるので、工程数（工程時間）や製造コストの増加を
抑制でき、また境界領域における膜厚を確実に厚くする
ことができる。
【００４２】本発明（請求項３，４）によれば、膜厚を
薄くすることろのシリコン基板表面には窒素は導入され
ており、一方、膜厚を厚くするべきところのシリコン基
板表面には窒素が導入されていなので、酸化剤を含む雰
囲気中での熱処理により、膜厚の異なるゲート絶縁膜
（窒素を含むシリコン酸化膜、シリコン窒化膜）を自己
整合的に形成できる。
【００４３】また、本発明（請求項５，６）によれば、
膜厚を薄くすることろのシリコン基板表面には窒素は導
入されておらず、一方、膜厚を厚くするべきところのシ
リコン基板表面には窒素が導入されているので、堆積法
を用いることにより、膜厚の異なるゲート絶縁膜（窒素
を含むシリコン酸化膜、シリコン窒化膜）を自己整合的
に形成できる。
【００４４】また、本発明（請求項７，８）によれば、
膜厚を薄くすることろのシリコン基板表面には窒素は導
入されておらず、一方、膜厚を厚くするべきところのシ
リコン基板表面には窒素が導入されているので、窒化法
を用いることにより、膜厚の異なるゲート絶縁膜（窒素
を含むシリコン酸化膜、シリコン窒化膜）を自己整合的
に形成できる。
【００４５】また、本発明（請求項９，１０）によれ
ば、膜厚を薄くすることろのシリコン基板表面は単結晶
のままで、一方、膜厚を厚くするべきところのシリコン
基板表面は非晶質化されているので、窒化法を用いるこ
とにより、膜厚の異なるゲート絶縁膜（窒素を含むシリ
コン酸化膜、シリコン窒化膜）を自己整合的に形成でき
る。
【００４６】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
【００４７】（第１の実施形態）図１、図２は、本発明
の第１の実施形態に係るＭＯＳトランジスタの製造方法
を示す工程断面図である。図１，図２はゲート電極を通
り、チャネル幅方向に平行な面の断面を示している。
【００４８】まず、図１（ａ）に示すように、単結晶の
シリコン基板１の（１００）表面に厚さ１０ｎｍのシリ
コン酸化膜２を熱酸化法を用いて形成する。次に同図
（ａ）に示すように、シリコン酸化膜２上に厚さ２００
ｎｍのシリコン窒化膜３をＬＰＣＶＤ法を用いて形成す
る。
【００４９】次に図１（ｂ）に示すように、シリコン窒
化膜３、シリコン酸化膜２、シリコン基板１を順次エッ
チングすることにより、シリコン基板１の表面にトレン
チ型の浅い素子分離溝４を形成する。
【００５０】具体的には、まず、シリコン窒化膜３上に
素子形成領域（活性層）を規定するフォトレジストパタ
ーン（不図示）を形成し、これをマスクにしてシリコン
窒化膜３をＲＩＥ法を用いてエッチングすることによ
り、フォトレジストパターンのパターンをシリコン窒化
膜３に転写する。
【００５１】次にフォトレジストパターンを剥離した
後、シリコン窒化膜３をマスクにしてシリコン酸化膜
２、シリコン基板１をＲＩＥ法を用いて順次エッチング
することにより、素子分離溝４を形成する。
【００５２】次に図１（ｃ）に示すように、ホット燐酸
を用いてシリコン窒化膜３の露出した表面を２０ｎｍ後
退させる。
【００５３】次に図１（ｄ）に示すように、シリコン窒
化膜３で覆われていないシリコン基板１の表面に厚さ15
ｎｍのシリコン酸化膜５を熱酸化法を用いて形成する。
【００５４】次に図１（ｅ）に示すように、素子分離溝
４およびその上のシリコン窒化膜３、シリコン酸化膜２
により形成された溝の内部に素子分離絶縁膜６を埋込み
形成し、表面を平坦化する。
【００５５】具体的には、素子分離溝４およびその上の
シリコン窒化膜３等により形成された溝の内部を埋め込
むように、素子分離絶縁膜６としての厚さ５００ｎｍの
シリコン酸化膜をＬＰＣＶＤ法を用いて全面に形成した
後、シリコン窒化膜３の表面が露出するまで、上記シリ
コン膜をＣＭＰ法を用いて研磨することにより、図１
（ｅ）の構造が得られる。
【００５６】次に図２（ｆ）に示すように、弗化アンモ
ニウム溶液を用いて素子分離絶縁膜（シリコン酸化膜）
６の表面を後退させた後、ホット燐酸を用いてシリコン
窒化膜３を除去する。
【００５７】次に図２（ｇ）に示すように、窒素イオン
を用いたイオン注入法により、シリコン窒化膜３が除去
された素子形成領域のシリコン基板１の中央平坦部表面
に窒素を導入する。図中、７は窒素が導入された領域
（窒素導入領域）を示している。
【００５８】なお、窒素の導入は、上記方法の他に、Ｎ
Ｈ3 ガス、Ｎ2 Ｏガス、ＮＯガス等の窒化剤ガスを用い
た熱窒化法、または窒素ラジカルを用いたラジカル窒化
法により行っても良い。
【００５９】これらの窒素の導入方法であれば、シリコ
ン基板１の表面がシリコン酸化膜５で覆われていても、
シリコン基板１の表面に窒素を導入することができる。
【００６０】また、特にラジカル窒化を用いた場合に
は、低温での窒素導入が可能となるので、チャネル領域
の不純物プロファイルの変動を防止でき、これによりし
きいち電圧の変動を防止できるようになる。
【００６１】また、特にイオン注入法を用いた場合に
は、より高濃度の窒素を導入することができるようにな
る。これにより、後工程である図２（ｉ）の工程でより
膜厚差の大きなゲート絶縁膜を形成することができるよ
うになる。
【００６２】図２（ｈ）に示すように、希弗酸を用い
て、素子分離絶縁膜（シリコン酸化膜６）の表面を基板
表面程度まで後退させるとともに、シリコン酸化膜２を
除去することにより、素子形成領域のシリコン基板１お
よび素子分離溝４の側壁上端角部のシリコン基板１を露
出させる。
【００６３】図２（ｉ）に示すように、亜酸化窒素ガス
を用いて８５０℃で酸窒化を行い酸窒化シリコン膜（ゲ
ート絶縁膜）８をシリコン基板１の表面上に形成する。
【００６４】ここで、素子形成領域のシリコン基板１の
中央平坦部（窒素導入領域７）上での厚さが４ｎｍにな
るように酸窒化シリコン膜（ゲート絶縁膜）８を形成す
ると、素子分離溝４の側壁上端角部からそれに接した素
子形成領域の端部（窒素が導入されていない領域）まで
の間の部分であるコーナー部には、図２（j）に示すよ
うに、より厚い厚さ６ｎｍの酸窒化シリコン膜（ゲート
絶縁膜）８が形成される。
【００６５】なお、亜酸化窒素ガスの代わりに、窒素を
含まない酸化性ガス雰囲気中で熱処理を行ってもコーナ
ー部で厚いゲート絶縁膜８を形成することができるが、
本実施形態のように窒素を含む酸化性ガス雰囲気中で熱
処理を行うことにより、コーナー部に窒素を含むゲート
絶縁膜８を形成することができるので、ボロンの突抜け
をより効果的に防止できるようになる。
【００６６】すなわち、本実施形態によれば、コーナー
部のシリコン基板１の表面上における膜厚のほうが、素
子形成領域のシリコン基板１の中央平坦部表面よりも膜
厚が厚い酸窒化シリコン膜（ゲート絶縁膜）８を自己整
合的に形成できる。
【００６７】これにより、工程数（工程時間）や製造コ
ストの増加を抑制でき、また境界領域における膜厚を確
実に厚くすることができるようになる。
【００６８】また、コーナー部における酸窒化シリコン
膜（ゲート絶縁膜）８の電界集中が緩和され、酸窒化シ
リコン膜（ゲート絶縁膜）８の信頼性が向上する。
【００６９】さらに、シリコン基板１との界面付近の酸
窒化シリコン膜（ゲート絶縁膜）８にかかるストレスが
緩和され、これによっても信頼性が向上する。
【００７０】次に同図（ｉ）に示すように、ゲート電極
となるボロンを不純物として高濃度に含有する厚さ１０
０ｎｍの非結晶シリコン膜９をＬＰＣＶＤ法法を用いて
形成する。
【００７１】ここで、酸窒化シリコン膜（ゲート絶縁
膜）８中には窒素が含まれているので、非結晶シリコン
膜（ゲート電極）９中のボロンがシリコン基板１中に拡
散することを抑制でき、これにより高速のＭＯＳトラン
ジスタを設計通りに製造できるようになる。
【００７２】また、酸窒化シリコン膜（ゲート絶縁膜）
８中には窒素が含まれていることから、酸窒化シリコン
膜（ゲート絶縁膜）８のシリコン酸化膜換算膜厚は、酸
窒化シリコン膜（ゲート絶縁膜）８の物理的膜厚よりも
薄くなる。
【００７３】したがって、素子形成領域のシリコン基板
１の中央平坦部における信頼性を高くするために、酸窒
化シリコン膜（ゲート絶縁膜）８の物理的膜厚を厚くし
ても、ＭＯＳトランジスタの高速化が可能となる。
【００７４】この後、通常のＭＯＳトランジスタの製造
方法と同様に、ゲート電極のパターニング、ソース・ド
レイン拡散層の形成、配線工程を行ってＭＯＳトランジ
スタが完成する。
【００７５】以上述べたよう本実施形態によれば、素子
形成領域のシリコン基板１の中央平坦部に窒素を選択的
に導入した後、酸化剤を含む雰囲気中での熱処理を行う
ことにより、コーナー部での膜厚が厚いゲート絶縁膜８
を自己整合的に形成でき、これにより工程数（工程時
間）の増大を招かずに済むようになる。
【００７６】（第２の実施形態）図３、図４は、本発明
の第２の実施形態に係るＭＯＳトランジスタの製造方法
を示す工程断面図である。図３，図４はゲート電極を通
り、チャネル幅方向に平行な面の断面を示している。ま
た、図１、図２と対応する部分には図１、図２と同一符
号を付してあり、詳細な説明は省略する。
【００７７】まず、第１の実施形態の図１（ａ）から図
２（ｄ）までの工程を行った後（図３（ａ））、図３
（ｂ）に示すように、ＮＨ3 ガスを用いた熱窒化法によ
りシリコン基板１のシリコン酸化膜５で覆われた表面に
窒素を導入する。図中、７ａは窒素が導入された領域
（窒素導入領域）を示している。
【００７８】なお、窒素の導入は、第１の実施形態の場
合と同様に、Ｎ2 Ｏガス、ＮＯガス等を用いた熱窒化
法、窒素ラジカルを用いたラジカル窒化法、または窒素
イオンを用いたイオン注入法により行っても良い。
【００７９】次に図３（ｃ）に示すように、素子分離溝
４およびその上のシリコン窒化膜３、シリコン酸化膜２
により形成された溝の内部に素子分離絶縁膜（シリコン
酸化膜）６を埋込み形成し、表面を平坦化する。
【００８０】次に図３（ｄ）に示すように、弗化アンモ
ニウム溶液を用いて素子分離絶縁膜（シリコン酸化膜）
６の表面を後退させた後、ホット燐酸を用いてシリコン
窒化膜３を除去する。
【００８１】次に図４（ｅ）に示すように、希弗酸を用
いて、素子分離絶縁膜（シリコン酸化膜６）の表面を基
板表面程度まで後退させるとともに、シリコン酸化膜２
を除去することにより、素子形成領域のシリコン基板１
および素子分離溝４の側壁上端角部のシリコン基板１を
露出させる。
【００８２】次に図４（ｆ）に示すように、ＮＨ3 とＳ
ｉＨ2 Ｃｌ2 との混合ガスを用いたＬＰＣＶＤ法によ
り、シリコン窒化膜（ゲート絶縁膜）８ａをシリコン基
板１の表面上に形成する。
【００８３】ここで、素子形成領域のシリコン基板１の
中央平坦部（窒素導入領域７ａ）上での厚さが８ｎｍに
なるようにシリコン窒化膜（ゲート絶縁膜）８ａを形成
すると、素子分離溝４の側壁上端角部からそれに接した
素子形成領域の端部（窒素が導入されていない領域）ま
での間の部分であるコーナー部には、図４（ｇ）に示す
ように、より厚い厚さ１２ｎｍのシリコン窒化膜（ゲー
ト絶縁膜）８ａが形成される。コーナー部での膜厚が厚
くなる理由は、そこには窒素が導入されているために堆
積初期の無反応時間が短縮されるからである。
【００８４】すなわち、本実施形態によれば、コーナー
部のシリコン基板１の表面上における膜厚のほうが、素
子形成領域のシリコン基板１の中央平坦部表面よりも膜
厚が厚い酸窒化シリコン膜（ゲート絶縁膜）８ａを自己
整合的に形成できる。
【００８５】次に同図（ｉ）に示すように、ゲート電極
となる例えばボロンを不純物として高濃度に含有する厚
さ１００ｎｍの非結晶シリコン膜９をLPＣVＤ法を用い
て形成する。
【００８６】この後、通常のＭＯＳトランジスタの製造
方法と同様に、ゲート電極のパターニング、ソース・ド
レイン拡散層の形成、配線工程を行ってＭＯＳトランジ
スタが完成する。
【００８７】以上述べたように本実施形態によれば、素
子形成領域のシリコン基板１の中央平坦部に窒素が導入
されないようにコーナー部に窒素を導入した後、窒化シ
リコンを堆積することにより、コーナー部での膜厚が厚
いシリコン窒化膜（ゲート絶縁膜）８を自己整合的に形
成でき、これにより工程数（工程時間）の増大を招かず
に済むようになる。その他、第１の実施形態と同様の効
果が得られる。
【００８８】なお、本実施形態では、ゲート絶縁膜とし
てシリコン窒化膜、ゲート電極としてドープト非晶質シ
リコン膜を用いたが、ゲート絶縁膜としてシリコン窒化
膜（下層）とＴａ2 Ｏ5 （上層）からなる積層構造の絶
縁膜を用い、ゲート電極としてＲｕ膜を用いても、下層
に形成するシリコン窒化膜がコーナー部で厚くなってい
るため、コーナー部におけるゲート絶縁膜の耐圧は向上
する。また、ゲート絶縁膜として窒化シリコン膜を用い
ても良い。
【００８９】（第３の実施形態）図５は、本発明の第３
の実施形態に係るＭＯＳトランジスタの製造方法を示す
工程断面図である。図５はゲート電極を通り、チャネル
幅方向に平行な面の断面を示している。また、図３、図
４と対応する部分には図３、図４と同一符号を付してあ
り、詳細な説明は省略する。
【００９０】まず、第２の実施形態の図４（ｅ）までの
工程を行った後（図５（ａ））、図５（ｂ）に示すよう
に、ＮＨ3 ガスやＮＯガス、または窒素ラジカルを用い
た窒化法により、シリコン基板１の表面に下地シリコン
窒化膜（不図示）を形成した後、ＮＨ3 とＳｉＨ2 Ｃｌ
2 との混合ガスを用いたＬＰＣＶＤ法により、４ｎｍの
シリコン窒化膜（ゲート絶縁膜）８ｂを下地シリコン窒
化膜上に形成する。
【００９１】ここで、素子形成領域のシリコン基板１の
中央平坦部上での厚さが約１ｎｍになるように下地シリ
コン窒化膜を形成すると、素子分離溝４の側壁上端角部
からそれに接した素子形成領域の端部までの間の部分で
あるコーナー部には、厚さ約２ｎｍの下地シリコン窒化
膜が形成される。コーナー部での膜厚が厚くなる理由
は、そこには窒素導入領域７ａが形成されているからで
ある。
【００９２】したがって、図５（ｃ）に示すように、素
子形成領域のシリコン基板１の中央平坦部上でのゲート
絶縁膜（シリコン窒化膜８ｂ（４ｎｍ）＋下地シリコン
窒化膜（１ｎｍ））の膜厚（５ｎｍ）は、コーナー部の
シリコン基板１上でのゲート絶縁膜（シリコン窒化膜８
ｂ（４ｎｍ）＋下地シリコン窒化膜（２ｎｍ））の膜厚
（６ｎｍ）よりも薄くなる。
【００９３】すなわち、本実施形態によれば、コーナー
部のシリコン基板１の表面上における膜厚のほうが、素
子形成領域のシリコン基板１の中央平坦部表面よりも膜
厚が厚いゲート絶縁膜（シリコン窒化膜８ｂ＋下地シリ
コン窒化膜）を自己整合的に形成できる。
【００９４】次に同図（ｂ）に示すように、ゲート電極
となるボロンを不純物として高濃度に含有する厚さ１０
０ｎｍの非結晶シリコン膜９をLPＣVＤ法を用いて形成
する。
【００９５】この後、通常のＭＯＳトランジスタの製造
方法と同様に、ゲート電極のパターニング、ソース・ド
レイン拡散層の形成、配線工程を行ってＭＯＳトランジ
スタが完成する。
【００９６】以上述べたように本実施形態によれば、素
子形成領域のシリコン基板１の中央平坦部に窒素が導入
されないようにコーナー部に窒素を導入した後、シリコ
ン基板表面を窒化することにより、コーナー部での膜厚
が厚いシリコン窒化膜（ゲート絶縁膜）８ｂを自己整合
的に形成でき、これにより工程数（工程時間）の増大を
招かずに済むようになる。その他、第１の実施形態と同
様の効果が得られる。
【００９７】なお、図３（ｄ）の工程の後にシリコン酸
化膜２を除去し、次いで素子形成領域のシリコン基板１
の表面に自然酸化膜を形成した後に下地シリコン窒化膜
を形成するための窒化を行うと、自然酸化膜による窒化
の抑制によりコーナー部と素子形成領域の中央平坦部と
の膜厚差がより大きな下地シリコン窒化膜を形成するこ
とができ、また形成された下地シリコン窒化膜中の固定
電荷密度が減少するという効果も得られる。
【００９８】また、本実施形態では、ゲート絶縁膜とし
て堆積法で形成したシリコン窒化膜８ｂ、ゲート電極と
してドープト非晶質シリコン膜を用いたが、その代わり
に例えばゲート絶縁膜として堆積法で形成したＴａ2 Ｏ
5 膜やＢＳＴＯ膜を用い、ゲート電極としてＲｕ膜を用
いても、同様にコーナー部で下地シリコン窒化膜が厚く
なっているため、コーナー部におけるゲート絶縁膜の耐
圧は向上する。また、ゲート絶縁膜として、シリコン基
板の表面を窒化して形成したシリコン窒化膜を用いても
良い。
【００９９】（第４の実施形態）図６、図７は、本発明
の第４の実施形態に係るＭＯＳトランジスタの製造方法
を示す工程断面図である。図６、図７はゲート電極を通
り、チャネル幅方向に平行な面の断面を示している。ま
た、図１、図２と対応する部分には図１、図２と同一符
号を付してあり、詳細な説明は省略する。
【０１００】まず、第１の実施形態の図１（ａ）から図
２（ｄ）までの工程を行った後（図６（ａ））、図６
（ｂ）に示すように、シリコン基板１のシリコン酸化膜
５で覆われた表面にシリコン、ヘリウム、ネオン、アル
ゴン、クリプトン、キセノン、窒素または酸素等の元素
のイオンを注入することにより、その表面を非晶質化す
る。図中、１０は非晶質化されたシリコン領域（非晶質
シリコン領域）を示している。
【０１０１】ここで、注入元素としてシリコン基板１の
構成元素と同じであるシリコンを選んだ場合には、注入
元素（シリコン）とシリコン基板１との間の反応が無い
ので、素子特性は影響を受けない。
【０１０２】次に図６（ｃ）に示すように、素子分離溝
４およびその上のシリコン窒化膜３、シリコン酸化膜２
により形成された溝の内部に素子分離絶縁膜（シリコン
酸化膜）６を埋込み形成し、表面を平坦化する。
【０１０３】次に図６（ｄ）に示すように、弗化アンモ
ニウム溶液を用いて素子分離絶縁膜（シリコン酸化膜）
６の表面を後退させた後、ホット燐酸を用いてシリコン
窒化膜３を除去する。
【０１０４】次に図７（ｅ）に示すように、希弗酸を用
いて、素子分離絶縁膜（シリコン酸化膜６）の表面を基
板表面程度まで後退させるとともに、シリコン酸化膜２
を除去することにより、素子形成領域のシリコン基板１
および素子分離溝４の側壁上端角部のシリコン基板１を
露出させる。
【０１０５】ここで、非晶質シリコン領域１０を形成し
てからここまでの工程は高温熱工程を避けることによ
り、素子分離溝４の側壁上端角部からそれに接した素子
形成領域の端部までの間の部分であるコーナー部の非晶
質シリコン領域１０が消滅しないようにする。そのため
には、窒素、酸素等の固相成長速度が遅い元素のイオン
を注入して、非晶質シリコン領域１０を形成することが
好ましい。
【０１０６】次に図７（ｆ）に示すように、ＮＨ3 ガス
やＮＯガス、または窒素ラジカルを用いた窒化法によ
り、シリコン基板１の露出した表面上に下地シリコン窒
化膜（不図示）を形成した後、ＮＨ3 とＳｉＨ2 Ｃｌ2
との混合ガスを用いたＬＰＣＶＤ法により、５ｎｍのシ
リコン窒化膜（ゲート絶縁膜）８ａを下地シリコン窒化
膜上に形成する。
【０１０７】ここで、素子形成領域のシリコン基板１の
中央平坦部上での厚さが約１ｎｍになるように下地シリ
コン窒化膜を形成すると、素子分離溝４の側壁上端角部
からそれに接した素子形成領域の端部までの間の部分で
あるコーナー部には、厚さ約２ｎｍの下地シリコン窒化
膜が形成される。コーナー部での膜厚が厚くなる理由
は、そこには非晶質シリコン領域１０が形成されている
からである。
【０１０８】したがって、図７（ｇ）に示すように、素
子形成領域のシリコン基板１の中央平坦部上でのゲート
絶縁膜（シリコン窒化膜８ａ（４ｎｍ）＋下地シリコン
窒化膜（１ｎｍ））の膜厚（５ｎｍ）は、コーナー部の
シリコン基板１上でのゲート絶縁膜（シリコン窒化膜８
ａ（４ｎｍ）＋下地シリコン窒化膜（２ｎｍ））の膜厚
（６ｎｍ）よりも薄くなる。
【０１０９】すなわち、本実施形態によれば、コーナー
部のシリコン基板１の表面上における膜厚のほうが、素
子形成領域のシリコン基板１の中央平坦部表面よりも膜
厚が厚いゲート絶縁膜（シリコン窒化膜８ａ＋下地シリ
コン窒化膜）を自己整合的に形成できる。
【０１１０】次に同図（ｆ）に示すように、ゲート電極
となる例えばボロンを不純物として高濃度に含有する厚
さ１００ｎｍの非結晶シリコン膜９をLPＣVＤ法を用い
て形成する。
【０１１１】この後、通常のＭＯＳトランジスタの製造
方法と同様に、ゲート電極のパターニング、ソース・ド
レイン拡散層の形成、配線工程を行ってＭＯＳトランジ
スタが完成する。
【０１１２】以上述べたように本実施形態によれば、素
子形成領域のシリコン基板１の中央平坦部が非晶質化さ
れないようにコーナー部を非晶質化した後、窒化を行う
ことにより、コーナー部での膜厚が厚いシリコン窒化膜
（ゲート絶縁膜）８ａを自己整合的に形成でき、これに
より工程数（工程時間）の増大を招かずに済むようにな
る。その他、第１の実施形態と同様の効果が得られる。
また、第３の実施形態と同様な変形例が可能である。
【０１１３】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、素子分離
技術としてＳＴＩを用いた場合について説明したが、本
発明は素子分離技術としてＬＯＣＯＳを用いた場合にも
有効である。
【０１１４】すなわち、ＬＯＣＯＳを用いた場合には、
図８に示すように、シリコン窒化膜下のキャップシリコ
ン酸化膜を除去する際に、素子形成領域に接したところ
の素子分離領域の端部のシリコン酸化膜（素子分離絶縁
膜）２が除去されるので、この状態でゲート絶縁膜を形
成するとＳＴＩの場合と同様の問題が起こるが、本発明
に従ってゲート絶縁膜を形成すればそのような問題は起
こらない。
【０１１５】また、上記実施形態では、ＭＯＳトランジ
スタの場合について説明したが、本発明はＭＩＳ型容量
素子にも適用できる。すなわち、上記各実施形態のＭＯ
Ｓトランジスタにおいて、ソース・ドレイン拡散層の形
成を省略すると、コーナー部での耐圧劣化が抑制された
信頼性の高いＭＩＳ型容量素子を実現できるようにな
る。
【０１１６】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
【０１１７】
【発明の効果】以上詳説したように本発明によれば、素
子形成領域と素子分離領域との境界領域における膜厚の
ほうが、素子形成領域の境界領域以外の領域における膜
厚よりも厚いゲート絶縁膜（窒素を含むシリコン酸化、
シリコン窒化膜またはそれらを用いた積層膜）を自己整
合的に形成できるので、工程数（工程時間）や製造コス
トの増加を招かずに、素子形成領域と素子分離領域との
境界領域におけるゲート絶縁膜の耐圧劣化を抑制できる
ようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＯＳトランジ
スタの前半の製造方法を示す工程断面図
【図２】本発明の第１の実施形態に係るＭＯＳトランジ
スタの後半の製造方法を示す工程断面図
【図３】本発明の第２の実施形態に係るＭＯＳトランジ
スタの前半の製造方法を示す工程断面図
【図４】本発明の第２の実施形態に係るＭＯＳトランジ
スタの後半の製造方法を示す工程断面図
【図５】本発明の第３の実施形態に係るＭＯＳトランジ
スタの後半の製造方法を示す工程断面図
【図６】本発明の第４の実施形態に係るＭＯＳトランジ
スタの前半の製造方法を示す工程断面図
【図７】本発明の第４の実施形態に係るＭＯＳトランジ
スタの後半の製造方法を示す工程断面図
【図８】本発明の変形例を説明するための断面図
【図９】従来のＭＯＳトランジスタの前半の製造方法を
示す工程断面図
【図１０】従来のＭＯＳトランジスタの後半の製造方法
を示す工程断面図
【符号の説明】
１…シリコン基板 ２…シリコン酸化膜 ３…シリコン窒化膜 ４…素子分離溝 ５…シリコン酸化膜 ６…素子分離絶縁膜（シリコン酸化膜） ７，７ａ…窒素導入領域 ８…酸窒化シリコン膜（ゲート絶縁膜） ８ａ…シリコン窒化膜（堆積法で形成したゲート絶縁
膜） ８ｂ…シリコン窒化膜（窒化法で形成したゲート絶縁
膜） ９…非結晶シリコン膜（ゲート電極） １０…非晶質シリコン領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】素子形成領域と素子分離領域とに区分され
    たシリコン基板と、 前記素子形成領域の前記シリコン基板の表面上に形成さ
    れ、かつ前記素子形成領域と前記素子分離領域との境界
    を越えて前記素子分離領域の前記シリコン基板の表面上
    まで延在するゲート絶縁膜とを具備してなり、 前記ゲート絶縁膜は窒素を含むシリコン酸化膜またはシ
    リコン窒化膜を有し、かつ前記ゲート絶縁膜は、前記素
    子形成領域と前記素子分離領域との境界領域における膜
    厚が、前記素子形成領域の前記境界領域以外の領域にお
    ける膜厚よりも厚くなるように自己整合的に形成されて
    いることを特徴とする半導体装置。
  2. 【請求項２】前記ゲート絶縁膜として、前記シリコン窒
    化膜を含む積層構造の絶縁膜を用いることを特徴とする
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】シリコン基板を素子形成領域と素子分離領
    域とに区分する工程と、 前記素子形成領域と前記素子分離領域との境界領域を除
    いた前記素子形成領域の前記シリコン基板の表面に窒素
    を導入する工程と、 酸化剤を含む雰囲気中での熱処理により、前記素子形成
    領域の前記シリコン基板の表面上から前記素子形成領域
    と前記素子分離領域との境界を越えて前記素子分離領域
    の前記シリコン基板の表面上まで延在した、ゲート絶縁
    膜を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  4. 【請求項４】シリコン基板の表面に素子分離溝を形成し
    て、前記シリコン基板を素子形成領域と素子分離領域と
    に区分する工程と、 前記素子形成領域の前記シリコン基板のうち前記素子分
    離溝の側壁上端角部に接したところの端部を覆うよう
    に、前記素子分離溝の内部を素子分離絶縁膜で充填する
    工程と、 前記素子分離絶縁膜をマスクにして、前記素子形成領域
    の前記端部以外の領域の前記シリコン基板の表面に窒素
    を選択的に導入する工程と、 前記側壁上端角部が露出するように、前記素子分離溝の
    外部の前記素子分離絶縁膜を除去する工程と、 酸化剤を含む雰囲気中での熱処理により、前記素子形成
    領域の前記シリコン基板の表面上から前記素子形成領域
    と前記素子分離領域との境界を越えて前記側壁上端角部
    の前記シリコン基板の表面上まで延在した、ゲート絶縁
    膜を形成する工程とを有することを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】シリコン基板を素子形成領域と素子分離領
    域とに区分する工程と、 前記素子形成領域と前記素子分離領域との境界領域の前
    記シリコン基板の表面に窒素を導入する工程と、 堆積法を用いて、前記素子形成領域の前記シリコン基板
    の表面上から前記素子形成領域と前記素子分離領域との
    境界を越えて前記素子分離領域の前記シリコン基板の表
    面上まで延在した、ゲート絶縁膜としての窒素を含むシ
    リコン酸化膜またはシリコン窒化膜を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】シリコン基板上にマスクパターンを形成
    し、このマスクパターンをマスクにして前記シリコン基
    板をエッチングすることにより、前記シリコン基板の表
    面に素子分離溝を形成して、前記シリコン基板を素子形
    成領域と素子分離領域とに区分する工程と、 前記マスクパターンのうち前記素子分離溝の側壁上端角
    部に接したところの端部を除去する工程と、 前記マスクパターンの残った部分をマスクにして前記シ
    リコン基板の表面に窒素を導入する工程と、 前記マスクパターンを除去した後、堆積法を用いて、前
    記素子形成領域の前記シリコン基板の表面上から前記素
    子形成領域と前記素子分離領域との境界を越えて前記側
    壁上端角部の前記シリコン基板の表面上まで延在した、
    ゲート絶縁膜としての窒素を含むシリコン酸化膜または
    シリコン窒化膜を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  7. 【請求項７】シリコン基板を素子形成領域と素子分離領
    域とに区分する工程と、 前記素子形成領域と前記素子分離領域との境界領域の前
    記シリコン基板の表面に窒素を導入する工程と、 窒化法を用いて、前記素子形成領域の前記シリコン基板
    の表面上から前記素子形成領域と前記素子分離領域との
    境界を越えて前記素子分離領域の前記シリコン基板の表
    面上まで延在した、ゲート絶縁膜としての窒素を含むシ
    リコン酸化膜またはシリコン窒化膜を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】シリコン基板上にマスクパターンを形成
    し、このマスクパターンをマスクにして前記シリコン基
    板をエッチングすることにより、前記シリコン基板の表
    面に素子分離溝を形成して、前記シリコン基板を素子形
    成領域と素子分離領域とに区分する工程と、 前記マスクパターンのうち前記素子分離溝の側壁上端角
    部に接したところの端部を除去する工程と、 前記マスクパターンの残った部分をマスクにして前記シ
    リコン基板の表面に窒素を導入する工程と、 前記マスクパターンを除去した後、窒化法を用いて、前
    記素子形成領域の前記シリコン基板の表面上から前記素
    子形成領域と前記素子分離領域との境界を越えて前記側
    壁上端角部の前記シリコン基板の表面上まで延在した、
    ゲート絶縁膜としての窒素を含むシリコン酸化膜または
    シリコン窒化膜を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  9. 【請求項９】結晶性のシリコン基板を素子形成領域と素
    子分離領域とに区分する工程と、 前記素子形成領域と前記素子分離領域との境界領域の前
    記シリコン基板の表面を選択的に非晶質化する工程と、 窒化法を用いて、前記素子形成領域の前記シリコン基板
    の表面上から前記素子形成領域と前記素子分離領域との
    境界を越えて前記素子分離領域の前記シリコン基板の表
    面上まで延在した、ゲート絶縁膜としての窒素を含むシ
    リコン酸化膜またはシリコン窒化膜を形成する工程とを
    有することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】結晶性のシリコン基板上にマスクパター
    ンを形成し、このマスクパターンをマスクにして前記シ
    リコン基板をエッチングすることにより、前記シリコン
    基板の表面に素子分離溝を形成して、前記シリコン基板
    を素子形成領域と素子分離領域とに区分する工程と、 前記マスクパターンのうち前記素子分離溝の側壁上端角
    部に接したところの端部を除去する工程と、 マスクパターンの残った部分をマスクにして前記シリコ
    ン基板の表面にイオンを注入し、前記シリコン基板の前
    記表面を選択的に非晶質化する工程と、 前記マスクパターンを除去した後、窒化法を用いて、前
    記素子形成領域の前記シリコン基板の表面上から前記素
    子形成領域と前記素子分離領域との境界を越えて前記側
    壁上端角部の前記シリコン基板の表面上まで延在した、
    ゲート絶縁膜としての窒素を含むシリコン酸化膜または
    シリコン窒化膜を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
JP10008009A 1998-01-19 1998-01-19 半導体装置およびその製造方法 Pending JPH11204788A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10008009A JPH11204788A (ja) 1998-01-19 1998-01-19 半導体装置およびその製造方法
US09/232,849 US6294481B1 (en) 1998-01-19 1999-01-19 Semiconductor device and method for manufacturing the same
US09/921,902 US6383856B2 (en) 1998-01-19 2001-08-06 Semiconductor device and method for manufacturing the same
US10/092,991 US20020090830A1 (en) 1998-01-19 2002-03-08 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10008009A JPH11204788A (ja) 1998-01-19 1998-01-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11204788A true JPH11204788A (ja) 1999-07-30

Family

ID=11681367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10008009A Pending JPH11204788A (ja) 1998-01-19 1998-01-19 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US6294481B1 (ja)
JP (1) JPH11204788A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345430B1 (ko) * 1998-10-15 2002-07-26 인터내셔널 비지네스 머신즈 코포레이션 집적 회로, 입/출력 디바이스, 이중 게이트 산화 방법 및 게이트 산화막 제조 방법
KR100419754B1 (ko) * 1999-12-31 2004-02-21 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US7081386B2 (en) 2003-05-27 2006-07-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufactuing the same
JP2007305668A (ja) * 2006-05-09 2007-11-22 Toshiba Corp 半導体装置およびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP2000260867A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2001196581A (ja) * 2000-01-17 2001-07-19 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2002023624A2 (en) * 2000-09-14 2002-03-21 Infineon Technologies North America Corp. Field effect transistor and method of fabrication
JP2003037264A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 半導体装置およびその製造方法
DE10209334A1 (de) * 2002-03-02 2003-10-09 Infineon Technologies Ag Füllverfahren für Mulden auf einer Halbleiterscheibe
JP4112404B2 (ja) * 2003-03-13 2008-07-02 株式会社東芝 半導体装置の製造方法
JP3790242B2 (ja) * 2003-09-26 2006-06-28 株式会社東芝 半導体装置及びその製造方法
US7274076B2 (en) 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
JP2005285818A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置およびその製造方法
KR100702769B1 (ko) * 2004-12-28 2007-04-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20070221640A1 (en) * 2006-03-08 2007-09-27 Dean Jennings Apparatus for thermal processing structures formed on a substrate
JP4762036B2 (ja) * 2006-04-14 2011-08-31 株式会社東芝 半導体装置
US8994082B2 (en) * 2011-09-30 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise
CN105449003A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
JPH0590254A (ja) 1991-09-27 1993-04-09 Toshiba Corp 半導体装置の製造方法
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
KR100195208B1 (ko) * 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
JP3313024B2 (ja) * 1996-05-27 2002-08-12 三菱電機株式会社 トレンチ分離構造の最適化方法
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
KR100244272B1 (ko) * 1997-04-17 2000-03-02 김영환 반도체소자의 격리막 형성방법
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
JP3507667B2 (ja) * 1997-09-08 2004-03-15 株式会社東芝 半導体装置及びその製造方法
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
US5943585A (en) * 1997-12-19 1999-08-24 Advanced Micro Devices, Inc. Trench isolation structure having low K dielectric spacers arranged upon an oxide liner incorporated with nitrogen
US6100160A (en) * 1998-02-17 2000-08-08 Texas Instruments Incorporated Oxide etch barrier formed by nitridation
KR100275908B1 (ko) * 1998-03-02 2000-12-15 윤종용 집적 회로에 트렌치 아이솔레이션을 형성하는방법
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6110784A (en) * 1998-07-28 2000-08-29 Advanced Micro Devices, Inc. Method of integration of nitrogen bearing high K film
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
JP2001085511A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 素子分離方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345430B1 (ko) * 1998-10-15 2002-07-26 인터내셔널 비지네스 머신즈 코포레이션 집적 회로, 입/출력 디바이스, 이중 게이트 산화 방법 및 게이트 산화막 제조 방법
KR100419754B1 (ko) * 1999-12-31 2004-02-21 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US7081386B2 (en) 2003-05-27 2006-07-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufactuing the same
US7541233B2 (en) 2003-05-27 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7612401B2 (en) 2003-05-27 2009-11-03 Kabushiki Kaisha Toshiba Non-volatile memory cell
JP2007305668A (ja) * 2006-05-09 2007-11-22 Toshiba Corp 半導体装置およびその製造方法
US7485918B2 (en) 2006-05-09 2009-02-03 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US6294481B1 (en) 2001-09-25
US20020090830A1 (en) 2002-07-11
US20020004314A1 (en) 2002-01-10
US6383856B2 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
US6495424B2 (en) Semiconductor device
JP3600326B2 (ja) 不揮発性半導体メモリ装置およびその製造方法
US5164806A (en) Element isolating structure of semiconductor device suitable for high density integration
JPH11204788A (ja) 半導体装置およびその製造方法
JP3600476B2 (ja) 半導体装置の製造方法
JP2000332237A (ja) 半導体装置の製造方法
JP3530026B2 (ja) 半導体装置及びその製造方法
JP4911826B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JPH09307106A (ja) 半導体装置の製造方法
JP2004179624A (ja) 半導体素子の製造方法
JPH0851144A (ja) 半導体集積回路の一部の構成体及びその製造方法
JP2000133700A (ja) 半導体装置およびその製造方法
JP2004079606A (ja) 高誘電率膜を有する半導体装置及びその製造方法
JPH0697190A (ja) Ｍｏｓトランジスタの製造方法
JP4082280B2 (ja) 半導体装置およびその製造方法
US6756263B2 (en) Method of manufacturing semiconductor device
JP2004349627A (ja) 半導体装置の製造方法
JP2002190515A (ja) 半導体装置およびその製造方法
KR100964110B1 (ko) 삼중게이트절연막을 갖는 반도체집적회로장치 및 그 제조방법
US20120119309A1 (en) Semiconductor device and a manufacturing method thereof
JP3478497B2 (ja) 半導体装置の製造方法
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JP3914034B2 (ja) 半導体素子の製造方法
JP3500553B2 (ja) 半導体装置の製造方法
US6544852B1 (en) Method of fabricating semiconductor device