JPH11184827A - マスタスレーブ装置 - Google Patents
マスタスレーブ装置Info
- Publication number
- JPH11184827A JPH11184827A JP34977497A JP34977497A JPH11184827A JP H11184827 A JPH11184827 A JP H11184827A JP 34977497 A JP34977497 A JP 34977497A JP 34977497 A JP34977497 A JP 34977497A JP H11184827 A JPH11184827 A JP H11184827A
- Authority
- JP
- Japan
- Prior art keywords
- master
- access
- slave device
- slave
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
バスを有しており、その動作解析を容易に行えるマスタ
スレーブ装置を提供することである。 【解決手段】 マスタスレーブ装置は、複数のマスタデ
バイス1と複数のスレーブデバイス2とがクロスバース
イッチの形態を有するシステムバス6等により通信可能
に接続されている。マスタスレーブ装置においては、通
常動作時、1個のマスタデバイス1と1個のスレーブデ
バイス4との間の通信が複数、同時に並行して行うこと
ができる。しかし、解析モード時には、制御部9から送
出される制御信号である許可/不許可によってアクセス
仲裁部2の動作を制限して、1個のマスタデバイス1と
1個のスレーブデバイス4との間の通信が複数同時に行
われない。
Description
置に関し、より特定的には、複数のマスタデバイスと複
数のスレーブデバイスとがクロスバースイッチの形態を
有する通信路を介して通信可能に接続されており、マス
タデバイス対スレーブデバイスの通信が複数同時に行わ
れうるマスタスレーブ装置に関する。
の他のマスタスレーブ装置では、複数のマスタデバイス
(CPU等)と複数のスレーブデバイス(RAM、RO
M等に代表される記憶装置)とが、クロスバースイッチ
の形態を有する通信路で接続されている場合がある。図
15は、クロスバースイッチの形態を有する通信路を備
える従来のマスタスレーブ装置を示すブロック図であ
る。図15において、マスタスレーブ装置は、3個のマ
スタデバイス11 〜13 と、3個のアクセス仲裁部21
〜23 と、3個のスレーブ制御部31 〜33 と、3個の
スレーブデバイス4 1 〜43 とを備えている。これらの
構成の内、全マスタデバイス1と全アクセス仲裁部2と
は、以下に説明するようなクロスバースイッチの形態を
有する通信路によって通信可能に接続される。
御部31 及びアクセス仲裁部21 は直列接続されてい
る。他のスレーブデバイス4、スレーブ制御部3及びア
クセス仲裁部2も、同様に直列接続される。
信号線511、521及び531によってマスタデバイス1
1 、12 及び13 と接続されている。第1の制御信号線
511、521及び531は、1ビットのアクセス許可811、
821及び831(図16参照)をアクセス仲裁部21 がマ
スタデバイス11 、12 及び13 に送信するために用い
られる。アクセス仲裁部21 はさらに、3本のシステム
バス61 、62 及び63 によってもマスタデバイス1
1 、12 及び13 と接続される。ここで、図15中、点
線で示された円A〜C内には、3本のシステムバス61
〜63 がより詳しく示されている。例えば、点線円A内
に示すように、システムバス61 は、アドレスバス611
とデータバス612とを含んでいる。このアドレスバス6
11は、例えば32ビット幅であり、並列32ビットのア
クセス要求711、712及び713をマスタデバイス11 が
アクセス仲裁部21 、22 及び23 に送信するために用
いられる。また、データバス612は、例えば32ビット
幅であり、マスタデバイス11 がスレーブデバイス
41 、42 又は43 に書き込むべき並列32ビットの書
き込みデータや、スレーブデバイス41 、42 又は43
から読み出した並列32ビットの読み出しデータを伝送
するために用いられる。システムバス62 並びに63
は、アドレスバス621及びデータバス622、並びにアド
レスバス631及びデータバス632を含んでいるが、シス
テムバス61 と同様の構成を有しているため、その説明
を省略する。
りの第1の制御信号線並びにシステムバスとにより、マ
スタデバイス11 〜13 と接続されるが、アクセス仲裁
部2 1 と同様に接続されるため、その説明を省略する。
る動作の一例を、図16に示すタイムチャートを参照し
て説明する。図16には、このマスタスレーブ装置の内
部のクロック、並びにマスタデバイス11 〜13 の送受
信信号、及びそれぞれのアクセス状況が示されている。
上述のクロックに従う時間t1 に、内部で発生したアク
セス要求711をアドレスバス611に送出する。このアク
セス要求711は、スレーブデバイス41 にアクセスする
ための要求であって、当該スレーブデバイス41 内のア
クセスすべきアドレスを少なくとも含んでいる。また、
マスタデバイス12 及び13 は、同じ時間t1 に、アク
セス要求722及び733を、アドレスバス621及び631に
送出する。このアクセス要求722及び733は、スレーブ
デバイス42 及び43 にアクセスするための要求であっ
て、当該スレーブデバイス42 及び43 内のアクセスす
べきアドレスを少なくとも含んでいる。これらアクセス
要求711、722及び733は、アドレスバス611、621及
び631を伝送され、アクセス仲裁部21 、22 及び23
にそれぞれ入力される。各アクセス仲裁部2は、所定の
仲裁処理を実行して、入力されたアクセス要求711、7
22及び733が含むアドレスに基づいて、受信すべきアク
セス要求7のみを受信する。例えば、アクセス仲裁部2
1 は、自身の後段に接続されているスレーブデバイス4
1 の全アドレスを予め把握しており、入力された各アク
セス要求7の内、該当するアドレスを含むアクセス要求
711のみを受信し、その他のアクセス要求7 22及び733
を受信しない。なお、この時、同一スレーブデバイス4
のアドレスを含むアクセス要求7が複数同時に入力され
た場合にも、単一のアクセス要求7のみを受信する。ア
クセス仲裁部21 は、このような仲裁処理の後、マスタ
デバイス11 がスレーブデバイス41 にアクセスするこ
と許可するためのアクセス許可811を第1の制御信号線
511に時間t2 に送出し、当該マスタデバイス11 に送
信する。
デバイス42 のアドレスを含むマスタデバイス12 から
のアクセス要求722のみを受信した後、スレーブデバイ
ス4 2 へのアクセス許可822を第1の制御信号線522に
時間t2 に送出し、当該マスタデバイス12 に送信す
る。また、アクセス仲裁部23 は、受信したアクセス要
求733に応答して、アクセス許可833を第1の制御信号
線533に時間t2 に送出し、マスタデバイス13 に送信
する。
511を介して受信したアクセス許可811に応答して、デ
ータバス612、アクセス仲裁部21 及びスレーブ制御部
31を介してスレーブデバイス41 に時間t3 にアクセ
スし、スレーブデバイス41から読み出したデータを受
信したり、スレーブデバイス41 へ書き込むべきデータ
を送信したりする。そして、マスタデバイス11 は、今
回のスレーブデバイス41 へのアクセスを時間t4 に終
了する。ここで、マスタデバイス11 は、アクセス要求
711を時間t1 以降継続的に送出しているが、スレーブ
デバイス41 へのアクセスの終了に合わせて(より詳細
には、当該アクセスが終了する1クロック前の時間)、
その送出を停止する。また、アクセス仲裁部21 は、ア
クセス許可811を時間t2 以降継続的に出力している
が、アクセス要求711の受信が途絶えることに応答し
て、その送出を停止する。このようにして、マスタデバ
イス1 1 対スレーブデバイス41 の一連の通信は終了す
る。他のマスタデバイス1対スレーブデバイス4の一連
の通信も、同様にして行われるので、その説明を省略す
る。
の形態を有するシステムバスを備えるマスタスレーブ装
置では、複数のマスタデバイスがそれぞれ、互いに異な
るスレーブデバイスへ同時にアクセスできるようにな
る。その結果、このマスタスレーブ装置の処理能力は、
クロスバースイッチの形態を有する通信路を備えないも
のと比較して格段に向上する。
したアクセス要求711を時間t4 にアクセス仲裁部21
に前回と同様に送信する。図16からも明らかなよう
に、時間t4 では、これ以外のアクセス要求7は送出さ
れていない。アクセス仲裁部2 1 は、今回唯一入力され
るアクセス要求711を受信し、これに応答してアクセス
許可811を送出して、マスタデバイス11 がスレーブデ
バイス41 にアクセスすることを許可する。これによっ
て、マスタデバイス11 対スレーブデバイス41の一連
の通信が開始される。マスタデバイス12 は、前回と同
様にして、新たに発生したスレーブデバイス41 へのア
クセス要求721を時間t5 にアクセス仲裁部21 に送信
する。しかしながら、アクセス仲裁部21 は、時間t5
ではスレーブデバイス41 が通信中でありビジー状態で
あるので、マスタデバイス12 へ送信すべきアクセス許
可821の送出を現時点では保留する。
かなように、時間t7 までスレーブデバイス41 へアク
セスする。そのため、時間t7 を経過するとスレーブデ
バイス41 はアクセス可能な状態になる。アクセス仲裁
部21 は、時間t7 の時点でアクセス要求721を入力し
続けており、現在送出を保留しているアクセス許可8 21
を時間t8 に第1の制御信号線521に送出し、マスタデ
バイス12 に送信する。これによって、マスタデバイス
12 対スレーブデバイス41 の一連の通信が開始され
る。以降、このマスタスレーブ装置では、同様の動作が
繰り返し実行され、マスタデバイス対スレーブデバイス
の通信が複数同時に行われるように、各マスタデバイス
1から各スレーブデバイス4へのアクセスが制御され
る。
に示すようなマスタスレーブ装置を実現するためには、
スレーブデバイス4の個数に依存したアクセス仲裁部2
が必要となる。さらに、各アクセス仲裁部2は、マスタ
デバイス1の個数に依存した多くの第1の制御信号線5
及びシステムバス6を必要とする。そのため、マスタス
レーブ装置の構成、及びその動作の制御の複雑化を招く
という問題点があった。特に、この内システムバス6に
ついては、内部に32ビット幅のデータバスとシステム
バスとを含んでいるため、信号線が物理的に多くなり、
上述の構成及び動作の複雑化に顕著な影響を与える。
の複雑化は、その動作の解析を困難にするという問題点
をも招く。以下、この問題点をより具体的に説明する。
例えば、このマスタスレーブ装置で動作するソフトウェ
アを開発する場合、ある1個のマスタデバイス1の動作
を解析しなければならないという状況に直面する場合が
ある。この時、ソフトウェア開発者にとっては、すべて
のマスタデバイス11〜13 を動作させながら解析対象
のマスタデバイス1を解析するよりも、解析対象のマス
タデバイス1を単独で動作させて解析する方が容易であ
る。また、例えば、このマスタスレーブ装置が故障した
場合も、これを修理する技術者は、マスタデバイス1が
単独で動作する方が、故障個所を特定し易く、さらには
修理もし易い場合が多い。このように、クロスバースイ
ッチの形態を有する通信路を備えるマスタスレーブ装置
では、全体的な処理能力をある程度犠牲にした方が、そ
の動作解析が容易になる場合が少なくない。
イッチの形態を有する通信路を有するマスタスレーブ装
置において、その構成及び動作を簡素化し、かつその動
作解析を容易に行えるマスタスレーブ装置を提供するこ
とである。
ように設定された課題を解決するための手段として、本
願では、以下の第1〜第5の発明がなされ、それぞれに
よって、以下のような効果を奏する。
数のスレーブデバイスに対してアクセスするマスタスレ
ーブ装置であって、クロスバースイッチの形態を有して
おり、各マスタデバイスと各スレーブデバイスとの間
を、任意の組み合わせで通信可能なように接続するシス
テムバスと、システムバスを制御するバス制御手段とを
備え、バス制御手段は、第1のモードである通常の動作
時には、各マスタデバイスがそれぞれ互いに異なるスレ
ーブデバイスへ同時にアクセスできるようにシステムバ
スを制御し、第1のモードから切り替えられることによ
り実行される第2のモードにおいては、選択された単一
のマスタデバイスが選択された単一のスレーブデバイス
にアクセスするための1つの通信路のみが確立されるよ
うにシステムバスを制御することを特徴とする。第1の
発明によれば、上述したように、第2のモード時には、
システムバス上には、単一のマスタデバイスから単一の
スレーブデバイスへのアクセスしか存在しないので、マ
スタスレーブ装置の動作解析や故障解析が容易に行え
る。
のモードにおいて、選択された単一のマスタデバイスが
選択された単一のスレーブデバイスにアクセスしている
際に、システムバス上の伝送信号を入力し、当該入力し
た伝送信号を外部に送信するインターフェイス部をさら
に備える。第2の発明によれば、上述したように、イン
ターフェイス部は入力した伝送信号を外部に送信するこ
とができる。したがって、このマスタスレーブ装置内部
での通信状況を外部で観測できるようになる。これによ
って、マスタスレーブ装置の動作解析や故障解析がさら
に容易に行える。
数のスレーブデバイスに対してアクセスするために、ク
ロスバースイッチの形態を有しており、かつ各マスタデ
バイスと各スレーブデバイスとの間を任意の組み合わせ
で通信可能に接続するシステムバスを含むマスタスレー
ブ装置であって、各マスタデバイス毎に設けられてお
り、アクセスすべきスレーブデバイスに向けてアクセス
の要求をシステムバスに送出する複数の送受信制御手段
と、各スレーブデバイス毎に設けられており、システム
バスを介して入力される各アクセス要求に対して所定の
仲裁処理を実行することにより、スレーブデバイスへの
アクセスを許可すべき単一のマスタデバイスのみを選択
する複数の仲裁手段とを備えており、各マスタデバイス
の送受信制御部は、仲裁手段によってアクセスを許可さ
れた場合に限り、システムバスを介して該当するスレー
ブデバイスとの間でデータの通信を行い、少なくともア
クセスの要求とデータとは、システムバスにおいて同一
の通信路上を伝送されることを特徴とする。第3の発明
によれば、上述のように、アクセスの要求と当該要求に
基づいて通信されるデータとは、同一の通信路上を伝送
される。従って、両者を別々の通信路によって伝送して
いた従来と比較して、信号線の本数を物理的に減らすこ
とができる。これによって、このマスタスレーブ装置の
回路を複雑化を避けることができ、その動作解析や故障
解析も容易に行える。
クセス仲裁部は、入力される各アクセス要求に対して所
定の仲裁処理を実行することにより、スレーブデバイス
へ短時間でアクセスできる単一のマスタデバイスを選択
することを特徴とする。上述の第4の発明では、同一ス
レーブデバイスに向けて複数のアクセスの要求が発生し
た場合には、短時間でアクセスが開始されるアクセスの
要求が優先されるので、このマスタスレーブ装置の処理
能力が向上する。
レーブデバイスがアクセス可能な状態になるまでの待ち
時間を各マスタデバイスの送受信制御部に通知する複数
の待ち時間通知部が接続されており、各マスタデバイス
の送受信制御部は、各待ち時間通知部により通知された
待ち時間を参照して、アクセスの要求をシステムバスに
送出することを特徴とする。上述の第5の発明によれ
ば、各マスタデバイスは、各待ち時間通知部からの待ち
時間を参照するため、待ち時間が少ないスレーブデバイ
スにアクセスできる。これによって、このマスタスレー
ブ装置の処理能力が向上する。
に係るマスタスレーブ装置の構成を示すブロック図であ
る。図1に示すマスタスレーブ装置は、構成的には、図
15に示すものと比較して、各アクセス仲裁部2を制御
する制御部9をさらに備える点で相違する。この制御部
9は、第2の制御信号線101 、102 及び103 によ
りアクセス仲裁部21 、22 及び23 と接続されてお
り、当該アクセス仲裁部21 〜2 3 に対して動作を許可
するか否かを示す許可/不許可111 〜113 を、当該
第3の制御信号線101 〜103 に送出する。この許可
/不許可111 〜113 は、「High」又は「Low 」の2
値で表現される1ビットの信号であり、これにより、動
作の許可又は不許可を示す。図1に示すマスタスレーブ
装置は、これ以外の構成的な相違点を有していないの
で、相当する構成については、図15において用いたも
のと同一の参照番号を付すこととする。
動作(以下、通常動作モードと称する)は、「従来技
術」の欄で述べたものとほぼ同様である。通常動作モー
ドとは、マスタスレーブ装置が用途通りの動作を行うモ
ードを意味し、例えば、このマスタスレーブ装置がセッ
トトップボックスであれば、通信衛星から放送されるデ
ジタル画像情報を受信/復号等の動作をするモードであ
る。以下、この通常動作モード下における動作の一例
を、図2、図4及び図5を参照して説明する。ここで、
図2は、この通常動作モードにおける動作の一例を示す
タイムチャートである。図4は、通常動作モード及び後
述する解析モードにおいて、制御部9が送出する許可/
不許可11を説明するための図である。図5は、通常動
作モード及び解析モードにおける状態遷移図である。
動作モードの間中「High」固定の許可/不許可111 〜
113 を、第2の制御信号線101 〜103 に送出し続
ける(図4中、状態S0 が示された行を参照)。アクセ
ス仲裁部21 〜23 は、「High」固定の許可/不許可1
11 〜113 を受信中(つまり、通常動作モードの間
中)、動作可能な状態となる。この通常動作モードにお
ける各マスタデバイス1、各アクセス仲裁部2、各スレ
ーブ制御部3及び各スレーブデバイス4の動作の、図1
5に示すマスタスレーブ装置の動作との間の相違点は、
各アクセス仲裁部2において、入力した許可/不許可1
11 〜113 が「High」を示しているか「Low 」を示し
ているかが判断される点であるので、各部の詳細な動作
の説明を省略する。
なように、このマスタスレーブ装置の通常動作モードで
は、その動作を解析することは難しい。そのため、この
マスタスレーブ装置には、動作解析を容易にするための
解析モードが実装される。なお、このマスタスレーブ装
置は、予め定められたコマンドが外部から入力されるこ
と等により、通常動作モードから解析モードに切り替わ
る。このモード切り替えに関しては、コンピュータの分
野等において周知であるため、その説明を省略する。以
下、このマスタスレーブ装置の解析モードにおける動作
を、図3〜図5を参照して詳細に説明する。ここで、図
3は、解析モードにおけるこのマスタスレーブ装置の動
作の一例を示すタイムチャートである。
比較して、マスタデバイス1対スレーブデバイス4の通
信が複数同時に行われない点で相違する。そのため、許
可/不許可111 は、図3及び図4に示すように、状態
S1 (時間t4 まで、及びt 8 以降)では「High」を示
しているが、それ以外の状態S2 (時間t4 〜t7 )及
びS3 (時間t7 〜t8 )では「Low 」を示している。
これによって、アクセス仲裁部21 は、状態S1 におい
てのみ動作することを許可される。また、許可/不許可
112 は状態S2 においてのみ「High」を示し、許可/
不許可113 は状態S3 においてのみ「High」を示す。
これによって、アクセス仲裁部22 は、状態S2 におい
てのみ動作することを許可され、アクセス仲裁部23
は、状態S 3 においてのみ動作することを許可される。
このような状態S1 、S2 及びS3の遷移は、時間軸上
において互いに重複しないように制御部9によって制御
される。
11 では、スレーブデバイス41 にアクセスを要求する
ためのアクセス要求711が発生し、当該マスタデバイス
11は、これを時間t1 にアドレスバス611に送出す
る。また同様に、マスタデバイス12 及び13 は、同じ
時間t1 に、スレーブデバイス42 及び43 にアクセス
を要求するためのアクセス要求722及び733を第2の制
御信号線621及び631に送出する。これらアクセス要求
711、722及び733はそれぞれ、アクセス仲裁部21 、
22 及び23 に入力される。アクセス仲裁部21 、22
及び23 はぞれぞれ、まず最初に、「従来の技術」で説
明した通りの仲裁処理を実行して、それぞれが受信すべ
きアクセス要求7のみを受信する。今回、アクセス仲裁
部21 、2 2 及び23 は、アクセス要求711、722及び
733を受信する。
第1の制御信号線511、521又は5 31上にアクセス許可
811、821又は831を送出することが許可されるので、
当該アクセス仲裁部21 は、受信したアクセス要求811
に応答して、当該アクセス許可811を第1の制御信号線
511上に時間t2 に送出する。これによって、マスタデ
バイス11 対スレーブデバイス41 の一連の通信が開始
される。この一連の通信については、「従来の技術」で
の説明を参照すれば明らかであるため、ここではその説
明を省略する。また、他のアクセス仲裁部22 及び23
は、状態S1 の間中、第1の制御信号線5上へアクセス
許可8を送出することを禁止されるので、受信したアク
セス要求722及び733に対するアクセス許可822及び8
33の送出を保留する。この間、マスタデバイス12 及び
13 は上述のアクセス要求722及び733を送出し続け
る。このように、状態S1 では、単一のスレーブデバイ
ス4 1 のみがいずれか1個のマスタデバイス1によりア
クセスされることが可能になる。
デバイス41 の一連の通信は、図3に示すように、時間
t4 まで続く。制御部9は、図示していないがシステム
バス61 、62 及び63 においてアクセス仲裁部21 と
接続される部分近傍の信号状態をモニタしており、スレ
ーブデバイス41 へのアクセス要求711がなく、かつ当
該アクセス要求711に基づくスレーブデバイス41 への
アクセスがないと判断した場合には、図4に示すよう
に、3つの許可/不許可11の「High」及び「Low 」の
関係を、図4の状態S2 の行に記載したものに変更す
る。これにより、このマスタスレーブ装置内部の状態
は、状態S1 から状態S2 へと遷移する。
11 は、前述のアクセス要求711をアドレスバス611に
時間t4 に再度送出する。また、状態S2 の開始時点で
は、上述した通りアクセス要求722及び733がアドレス
バス621及び631に引き続き送出されている。状態S2
では、アクセス仲裁部22 のみが第1の制御信号線
5 12、522又は532上に、アクセス許可812、822又は
832を送出することが許可されるので、受信中のアクセ
ス要求722に応答して、当該アクセス許可822を第1の
制御信号線522に時間t5 に送出する。このアクセス許
可822はマスタデバイス12 によって受信される。これ
により、マスタデバイス12 対スレーブデバイス42 の
一連の通信が開始される。この後、制御部9は、上述し
た信号状態のモニタリングに基づいて、状態S2 から状
態S3 への切り替えを実行する。制御部9は、状態S3
へ切り替える際、図4に示すように、3つの許可/不許
可11の「High」及び「Low 」の関係を、図4の状態S
3 の行に記載したものに変更する。
スレーブ装置内部では、マスタデバイス13 がスレーブ
デバイス43 へアクセスすることを許可されるが、この
時の各部の動作については、上述から明らかであるた
め、その説明を省略する。以降、このマスタスレーブ装
置の内部では、図3〜図5を参照して説明したような状
態S1 〜状態S3 が繰り返し実行される。また、状態S
1 〜状態S3 が繰り返し実行されている途中で、予め定
められたコマンドが外部からこのマスタスレーブ装置に
送られてきた場合には、図5に示すように、上述の解析
モードから通常動作モードに戻る。
の形態を有するシステムバスを備えるマスタスレーブ装
置に、上述した解析モードを実装することにより、マス
タデバイス対スレーブデバイスの通信は、複数同時に行
われなくなる。これによって、このマスタスレーブ装置
内の動作の解析が容易になる。
スタスレーブ装置の構成を示すブロック図である。図6
に示すマスタスレーブ装置は、図1に示すものと比較し
て、本マスタスレーブ装置の外部との通信を可能にする
ためのインターフェイス部12をさらに備える点で相違
する。それ以外に構成的な相違点は無いので、相当する
構成については同一の参照番号を付してその説明を省略
し、以下には、解析モードにおけるインターフェイス部
12の動作等についてのみを説明する。また、図7は、
このマスタスレーブ装置(図6参照)の通常動作モード
における動作の一例を示すタイムチャートである。図7
に示すタイムチャートは、図3に示すものと比較して、
インターフェイス部12から送出される信号が示されて
いる点のみが相違する。それ以外に相違点は無いので、
相当する部分には同一の参照番号を付しその説明を省略
する。
61 、62 及び63 と接続されており、少なくともこれ
らのデータバス612、622及び632からの入力信号を合
波して外部に送出する。したがって、インターフェイス
部12から送出される信号は、図7中の最下段に示すよ
うに、各マスタデバイス1と各スレーブデバイス4との
アクセス状況を示すこととなる。また、このインターフ
ェイス部12は、マスタスレーブ装置の外部に設置され
た図示しないモニタ等と接続されており、当該モニタ等
はインターフェイス部12からの受信信号の時間波形や
スペクトルを表示する。これによって、解析モードにお
ける、このマスタスレーブ装置内部のマスタデバイス対
スレーブデバイスの通信を外部でモニタすることが可能
となる。
LSI(大規模集積回路)への集積化が進む昨今では、
信号がLSI内部にしか存在しない状況が多くなる。例
えば、図1に示すマスタスレーブ装置の各構成(マスタ
デバイス1やスレーブデバイス4等)がLSIに集積さ
れた場合、マスタデバイス1からスレーブデバイス4へ
のアクセスを観測し、その動作の解析することは非常に
難しい。しかしながら、図6に示すマスタスレーブ装置
の場合、マスタデバイス1からスレーブデバイス4への
アクセス状況を外部に送出できるので、当該アクセス状
況を容易に観測し、その動作をさらに容易に解析でき
る。なお、ある1つのスレーブデバイス4がLSI外部
に接続されている場合には、そのスレーブ制御部3とイ
ンターフェイス部12を共用することで、スレーブデバ
イス4へ接続された制御信号と外部モニタへの出力信号
の一部を兼用することも可能である。
係るマスタスレーブ装置の構成を示すブロック図であ
る。図8に示すマスタスレーブ装置は、大略的に、図1
5に示すものと同様であるため、相当する構成について
は同一の参照番号を付すが、以下に説明する点で図15
の構成と相違する。第1の相違点は、各マスタデバイス
1と各アクセス仲裁部2とが、後述するようなクロスバ
ースイッチの形態を有するシステムバスによって通信可
能に接続される点である。第2の相違点は、マスタデバ
イス11 〜13 が、後述するような送受信制御部131
〜133 を含んでいる点である。以下、これら第1及び
第2の相違点を中心に、図8に示すマスタスレーブ装置
の構成をより詳細に説明する。
制御部3及び各アクセス仲裁部2の接続、及び各アクセ
ス仲裁部2と各マスタデバイス1との第1の制御信号線
5による接続については、図15に示すものと同様であ
るため、その説明を省略する。
テムバス141 、142 及び143によってもマスタデ
バイス11 、12 及び13 と接続されている。ここで、
図8中、点線で示された円A〜C内には、3本のシステ
ムバス141 〜143 がより詳しく示されている。例え
ば、点線円A内に示すように、システムバス141 は、
図15に示すシステムバス61 とは異なり、1ビット幅
のアクセス終了フラグ用信号線1411並びに32ビット
幅のバス1412を含んでおり、マスタデバイス対スレー
ブデバイスの通信に必要なアクセス終了フラグ171 並
びに第1及び第2のアクセス情報151 及び161 を伝
送する。これにより、システムバス14 1 は、図15に
示すシステムバス61 よりも少ない数(約半数)の信号
線で構成することができる。他のシステムバス142 及
び143 については、システムバス141 と同様であ
り、円B及びCを参照すれば明らかであるため、その説
明を省略する。
ス1がスレーブデバイス4へのアクセスを要求するため
に用いる情報であって、図9に示すように、アクセス要
求ストローブ、アクセスRead/Write 、アクセスByte En
able、アクセスアドレスを含んでおり、32ビットで構
成される。また、第2のアクセス情報16は、図9に示
すように、マスタデバイス1が、前述のような記憶装置
で構成されるスレーブデバイス4に書き込むべきデータ
(又は、マスタデバイス1がスレーブデバイス4から読
み出したデータ)からなり、32ビットで構成される。
照)の動作の一例を、図10に示すタイムチャートを参
照して説明する。図10には、このマスタスレーブ装置
の内部のクロック、並びにマスタデバイス11 〜13 の
送受信信号が示されている。図10において、送受信制
御部131 は、マスタデバイス11 の内部で第1のアク
セス情報1511が発生すると、この送信すべき当該第1
のアクセス情報15 11の送信制御を実行する。そして、
送信制御部131 は、上述のクロックに従う時間t1
に、今回発生した第1のアクセス情報1511をシステム
バス141 のバス1412に送出する。この第1のアクセ
ス情報1511は、スレーブデバイスに対してデータを書
き込むか読み出すかを通知するための1ビット情報であ
るアクセスRead/Write (図9参照)として「write」
を、またアクセスアドレス(図9参照)として「スレー
ブデバイス41 の所定のアドレス」等を含んでいる。ま
た、マスタデバイス12 及び13 の送受信制御部132
及び133 は、同様の送信制御を実行して、同じ時間t
1 に、同様の第1のアクセス情報1521及び1531を、
バス1422及び1432に送出する。この第1のアクセス
情報1521及び1531は、双方共にアクセスRead/Write
として「Write」を、そしてアクセスアドレスとして
「スレーブデバイス42 中の所定のアドレス」及び「ス
レーブデバイス4 3 中の所定のアドレス」等を含んでい
る。
及び1531は、バス1412、1422及び1432を伝送さ
れ、アクセス仲裁部21 、22 及び23 にそれぞれ入力
される。各アクセス仲裁部2は、入力された各第1のア
クセス情報15が含むアクセスアドレスに基づいて、受
信すべき第1のアクセス情報15のみを受信する。例え
ば、アクセス仲裁部21 は、自身の後段に接続されてい
るスレーブデバイス4 1 の全アドレスを予め把握してお
り、入力された各第1のアクセス情報15の内、該当す
るアクセスアドレスを含む第1のアクセス情報1511の
みを受信し、その他の第1のアクセス要求1521及び1
531を受信しない。なお、アクセス仲裁部21 は、スレ
ーブデバイス41 向けの第1のアクセス情報15が複数
同時に入力された場合にも、単一の第1のアクセス情報
15のみを受信する。他のアクセス仲裁部2も同様に単
一の第1のアクセス情報15のみを受信する。アクセス
仲裁部21 は、このような受信処理の後、アクセス許可
811を第1の制御信号線5 11に時間t2 に送出し、当該
マスタデバイス11 に送信する。同様に、アクセス仲裁
部22 は、スレーブデバイス42 向けの第1のアクセス
要求1521のみを受信した後、スレーブデバイス42 へ
のアクセス許可822を第1の制御信号線522に時間t2
に送出し、当該マスタデバイス12 に送信する。また、
アクセス仲裁部23 は、受信した第1のアクセス情報1
531に応答して、アクセス許可833を第1の制御信号線
533に時間t2 に送出し、マスタデバイス13 に送信す
る。
情報1511を生成直後に、スレーブデバイス41 へデー
タを書き込む場合には、第2のアクセス情報1611を生
成する。この場合、送受信制御部131 は、上述した第
1のアクセス情報1511内の「Write」 に基づいて送信
制御を実行し続け(「Read」の場合には受信制御に切り
替え)、生成された第2のアクセス情報1611を、受信
したアクセス許可811に応答して、時間t3 にバス14
12に送出する。この第2のアクセス情報1611は、バス
1412を介してアクセス仲裁部21 によって受信され
る。スレーブ制御部31 は、アクセス制御部21 によっ
て受け渡される書き込みデータからなる第2のアクセス
情報1611を、前述のような記憶装置等からなるスレー
ブデバイス41 に書き込む。
バイス41 へのアクセスは時間t4に終了するが、当該
アクセスが終了する1クロック前の時間にアクセス終了
フラグ171 をアクセス終了フラグ用信号線1411を送
出して、スレーブデバイス4 1 にその旨を通知する。こ
のアクセス終了フラグ171 は、「High」又は「Low」
の2値で表現されており、マスタデバイス11 がアクセ
スの終了を通知するために、その時のみ「Low 」に設定
される。また、アクセス仲裁部21 は、アクセス許可8
11を時間t2 以降継続的に出力しているが、アクセス終
了フラグ171に応答して、その送出を停止する。他の
マスタデバイス12 対スレーブデバイス42 及びマスタ
デバイス13 対スレーブデバイス43 の今回の通信は、
上述のマスタデバイス11 対スレーブデバイス41 の通
信と同様に行われるため、その説明を省略する。
の形態を有するシステムバスを備えるマスタスレーブ装
置では、マスタデバイス1対スレーブデバイス4の通信
に用いられるアクセス要求(第1のアクセス情報15)
及び当該アクセス要求に基づいて伝送されるべきデータ
(第2のアクセス情報16)が同一のバス上を伝送され
るので、上述したように信号線の本数を少なくすること
ができる。さらに、各マスタデバイス1及び各アクセス
仲裁部2は、第1の実施形態等と異なり、アクセスバス
とデータバスとを明確に区別する必要が無くなるため、
回路構成を簡素化できるようにもなる。これによって、
このマスタスレーブ装置の構成を簡素化することがで
き、そしてその動作を容易に解析できる。
に係るマスタスレーブ装置の構成を示すブロック図であ
る。図11に示すマスタスレーブ装置は、大略的には、
図8に示すものと同様であるため、相当する構成につい
ては同一の参照番号を付すが、以下に説明する点で図1
に示すものと相違する。相違点は、アクセス仲裁部2 1
〜23 が、後述するようなアクセス履歴格納部181 〜
183 を含んでいる点である。以下、この相違点を中心
に、このマスタスレーブ装置(図11参照)の動作の一
例を、図12に示すタイムチャートを参照して以下説明
する。
第3の実施形態において説明したようにして、第1のア
クセス情報1511の発生に応答して送信制御を実行し、
上述のクロックに従う時間t1 に、当該第1のアクセス
情報1511をバス1412に送出する。この第1のアクセ
ス情報1511はスレーブデバイス41 へのアクセス要求
とする。また、送受信制御部132 は、同様の送信制御
を実行して、同じ時間t1 に、同様の第1のアクセス情
報1531をバス1432に送出する。この第1のアクセス
情報1531は、スレーブデバイス43 へのアクセス要求
とする。
31は、バス1412及び1432を伝送され、アクセス仲裁
部21 、22 及び23 にそれぞれ入力される。アクセス
仲裁部21 は、第3の実施形態において説明したように
して、第1のアクセス情報1511のみを受信し、第1の
アクセス情報1531を受信しない。アクセス仲裁部2 3
も同様である。さらに、アクセス仲裁部2は、同時に同
じスレーブデバイス4向けの第1のアクセス情報(アク
セス要求)を入力した時に実行する仲裁処理のために、
受信した第1のアクセス情報15からアクセスアドレス
を取り出して、アクセス履歴格納部18に格納する。ア
クセス仲裁部21 は、この後、アクセス許可811を第1
の制御信号線511に時間t2 に送出し、当該マスタデバ
イス11に送信する。同様に、アクセス仲裁部23 は、
受信した第1のアクセス情報15 31に応答して、アクセ
ス許可833を第1の制御信号線533に時間t2 に送出
し、マスタデバイス13 に送信する。これによって、マ
スタデバイス1対スレーブデバイス4の一連の通信が開
始されるが、それらについては、第3の実施形態より明
らかであるため、その説明を省略する。
うに、送受信制御部131 及び13 2 は、同一のスレー
ブデバイス41 に向けて第1のアクセス情報1512及び
15 22(アクセス要求)を時間t4 にアクセス仲裁部2
1 に送信している。アクセス仲裁部21 は、同一スレー
ブデバイス21 向けの第1のアクセス情報1512及び1
522を同時に入力された場合には、アクセス許可8を送
出すべき(アクセス許可すべき)マスタデバイス1を決
定する。
は、前回のアクセスされた行アドレスと、今回アクセス
される行アドレスとが同一であれば、両者が同一でない
場合よりも高速なアクセスを実現できるDRAM等で構
成されている。つまり、前回と今回との間に存在するア
クセスアドレスの相関性によりアクセス速度に差異が発
生するような記憶装置であるとする。
歴格納部181 を参照して、前回アクセスされた行アド
レスを取り出した後、時間t4 において入力している第
1のアクセス情報1512及び1522のアクセスアドレス
から行アドレスを取り出す。次に、アクセス仲裁部21
は、現在取り出した2つの行アドレスの内、前回アクセ
スされた行アドレスを基準に相関性の高い行アドレスを
選択し、当該選択した行アドレスを含んでいる第1のア
ドレス情報15を送出したマスタデバイス1にアクセス
許可8を送信する。現時点では、アクセス仲裁部21
は、マスタデバイス11 をアクセス許可すべきものとし
て決定し、アクセス許可811を当該マスタデバイス11
に時間t5 に送信する。これによって、マスタデバイス
11 対スレーブデバイス41 の一連の通信が開始され
る。
スタスレーブ装置では、同時に同一のスレーブデバイス
4向けのアクセス要求がアクセス仲裁部2に入力された
場合には、当該アクセス仲裁部2は、内部のアクセス履
歴格納部18を参照して、上述のような仲裁処理を実行
し、処理効率が高くなるようにスレーブデバイス4への
アクセスを制御する。これにより、マスタスレーブ装置
の性能を向上させることができる。
の一例としてDRAMを採り上げたが、他にも、例え
ば、一定のアドレス領域へ2回連続してアクセスする際
には一定のプリチャージ期間を空けなければならないス
レーブデバイスに対しても同様に、前回アクセスされた
アドレスを考慮すれば、マスタスレーブ装置の性能を向
上させることができる。
に係るマスタスレーブ装置の構成を示すブロック図であ
る。図13に示すマスタスレーブ装置は、大略的には、
図8に示すものと同様であるため、相当する構成につい
ては同一の参照番号を付すが、以下に説明する点で図8
に示すものと相違する。相違点は、アクセス仲裁部2 1
〜23 が、後述するような待ち時間通知部191 及び1
92 を含んでおり、当該待ち時間通知部191 及び19
2 は、第3の制御信号線201 及び202 によって、送
受信制御部131 及び132 の両方と通信可能に接続さ
れる点である。なお、図13には、マスタデバイス1及
びスレーブデバイス2等は2個ずつ示されているが、こ
れは説明及び図示の明確化のためである。
内、マスタデバイス11 は、内部で同時に複数のアクセ
ス要求(第1のアクセス情報)を発生させることができ
るが、システムバス14に対しては単一のアクセス要求
しか送出できないインタフェースを有するデバイスであ
るとする。例えば、命令用キャッシュとデータ用キャッ
シュとを分離させて搭載し、それぞれのキャッシュに個
別的にアクセスが可能なアーキテクチャを採用するCP
U等がマスタデバイス11 に該当する。また、待ち時間
通知部191 及び192 は、ダウンカウンタ等で構成さ
れており、当該ダウンカウンタのカウント値を後述する
ような待ち時間情報211 及び212 として送出するこ
とにより、自身が設置されているアクセス仲裁部21 及
び22 がアクセス可能な状態になるまでの待ち時間を各
マスタデバイス1に通知する。以下、上述した相違点を
中心に、このマスタスレーブ装置(図13参照)の処理
の一例を、図14に示すタイムチャートを参照して以下
説明する。
は、自身が設置されているアクセス仲裁部21 及び22
が、ビジー状態ではない場合には、図14に示すように
待ち時間情報211 及び212 としてカウント値「0」
を第3の制御信号線201 及び202 に送出する。この
カウント値「0」の通信終了情報211 及び212 は、
送受信制御部131 及び132 によりそれぞれ受信され
る。
う時間t1 に、スレーブデバイス4 1 への第1のアクセ
ス情報1511が発生する。送受信制御部131 はまず、
スレーブデバイス41 がビジー状態か否かを、受信中の
待ち時間情報211 が「0」か否かにより判断する。送
受信制御部131 は、時間t1 に受信中の待ち時間情報
211 が「0」であるので、この第1のアクセス要求1
511を時間t1 にバス1412に送出する。この第1のア
クセス情報1511は、バス1412を伝送され、アクセス
仲裁部2 1 及び22 に入力され、第3の実施形態で説明
した受信処理により、アクセス仲裁部21 のみで受信さ
れる。この受信処理の過程において、アクセス仲裁部2
1は、待ち時間通知部191 の初期値(本実施形態では
初期値は「4」)を設定すると共に、アクセス許可811
を第1の制御信号線511に時間t2 に送出し、当該マス
タデバイス11 に送信する。また、待ち時間通知部19
1 は、初期値が設定された時間t2 を基準として1クロ
ック時間毎に「1」ずつカウントダウンし、このカウン
ト値を待ち時間情報211 として第3の制御信号線20
1 に送出する。このように、本実施形態では、待ち時間
情報21は、大きな値であるほど、上述の待ち時間が長
いことを示す。アクセス許可811の送信により開始され
たマスタデバイス11 対スレーブデバイス41 の一連の
通信は、第3の実施形態から明らかであるので、その説
明を省略するが、時間t4 に終了する。
クに従う時間t2 に、スレーブデバイス42 への第1の
アクセス情報1512が発生する。送受信制御部131
は、このときバス1412に信号を送出しており、自分自
身がビジー状態であるので、新たに発生した第1のアク
セス情報1512に対する送受信処理を実行せず、当該第
1のアクセス情報1512を保留する。
3 に、スレーブデバイス42 への第1のアクセス情報1
521が発生する。送受信制御部132 は、上述の送受信
制御部131 と同様の送受信制御を実行し、時間t3 に
受信中の待ち時間情報212が「0」であるので、この
第1のアクセス要求1521を時間t3 にバス1422に送
出する。この第1のアクセス情報1521は、バス1422
を伝送され、アクセス仲裁部2 2 のみで受信される。ア
クセス仲裁部22 は、上述のアクセス仲裁部21 と同様
にして、待ち時間通知部192 の初期値(本実施形態で
は初期値は「5」)を設定すると共に、アクセス許可8
22を第1の制御信号線522に時間t4 に送出し、当該マ
スタデバイス12 に送信する。また、待ち時間通知部1
92 は、待ち時間通知部191 と同様に、時間t4 から
「1」ずつカウントダウンし、待ち時間情報212 を第
3の制御信号線202 に送出する。また、アクセス許可
822により開始されるマスタデバイス12 対スレーブデ
バイス42 の一連の通信は、第3の実施形態から明らか
であるので、その説明を省略するが、時間t5 に終了す
る。
レーブデバイス41 の一連の通信は時間t4 に終了する
が、マスタデバイス11 内では、時間t4 に、スレーブ
デバイス41 への新たな第1のアクセス情報1513が発
生する。その一方で、時間t 4 では、第1のアクセス情
報1512は、未だ送出を保留された状態にある。このよ
うに、マスタデバイス11 内に同時に複数のアクセス要
求(第1のアクセス情報15)が存在する場合には、送
受信制御部131 は、待ち時間情報21を参照していず
れか1つのアクセス要求を選択してバス1412上に送出
する。つまり、送受信制御部131 は、時間t4 では、
「0」を示す待ち時間情報211 及び「4」を示す待ち
時間情報212 を受信するので、スレーブデバイス21
がビジー状態ではないこと及びスレーブデバイス22 が
ビジー状態であることを認識する。そのため、送受信制
御部131 は、現在ビジー状態でないスレーブデバイス
2 1 にアクセスするために、この第1のアクセス要求1
513を時間t4 にバス14 12に送出する。以降の処理に
ついては、上述より明らかであるため、その説明を省略
する。
で複数のアクセス要求が発生した場合、送受信制御部1
3は、待ち時間情報21を参照して、アクセスのための
待ち時間が短いスレーブデバイス4へのアクセス要求を
送信することができる。このように、本実施形態に係る
通信システムでは、各マスタデバイス1は、待ち時間情
報21を参照して、第1のアクセス情報15を送出する
ため、これにより、マスタスレーブ装置の性能を向上さ
せることができる。
ッチを適用したマスタスレーブ装置の構成を示すブロッ
ク図である。
ド下における動作の一例を示すタイムチャートである。
における動作の一例を示すタイムチャートである。
ド下、及び解析モード下において、制御部9が送出する
制御信号である許可/不許可11を説明するための図で
ある。
ド下、及び解析モード下における状態遷移図である。
ッチを適用したマスタスレーブ装置の構成を示すブロッ
ク図である。
における動作の一例を示すタイムチャートである。
ッチを適用したマスタスレーブ装置の構成を示すブロッ
ク図である。
び16に含まれる情報の内容を説明するための図であ
る。
を示すタイムチャートである。
イッチを適用したマスタスレーブ装置の構成を示すブロ
ック図である。
例を示すタイムチャートである。
イッチを適用したマスタスレーブ装置の構成を示すブロ
ック図である。
例を示すタイムチャートである。
バスを備える従来のマスタスレーブ装置を示すブロック
図である。
例を示すタイムチャートである。
Claims (5)
- 【請求項1】 複数のマスタデバイスが複数のスレーブ
デバイスに対してアクセスするマスタスレーブ装置であ
って、 クロスバースイッチの形態を有しており、各前記マスタ
デバイスと各前記スレーブデバイスとの間を、任意の組
み合わせで通信可能なように接続するシステムバスと、 前記システムバスを制御するバス制御手段とを備え、 前記バス制御手段は、 第1のモードである通常の動作時には、各前記マスタデ
バイスがそれぞれ互いに異なるスレーブデバイスへ同時
にアクセスできるように前記システムバスを制御し、 前記第1のモードから切り替えられることにより実行さ
れる第2のモードにおいては、選択された単一のマスタ
デバイスが選択された単一のスレーブデバイスにアクセ
スするための1つの通信路のみが確立されるように前記
システムバスを制御することを特徴とする、マスタスレ
ーブ装置。 - 【請求項2】 前記第2のモードにおいて、前記選択さ
れた単一のマスタデバイスが前記選択された単一のスレ
ーブデバイスにアクセスしている際に、前記システムバ
ス上の伝送信号を入力し、当該入力した伝送信号を外部
に送信するインターフェイス部をさらに備える、マスタ
スレーブ装置。 - 【請求項3】 複数のマスタデバイスが複数のスレーブ
デバイスに対してアクセスするために、クロスバースイ
ッチの形態を有しており、かつ各前記マスタデバイスと
各前記スレーブデバイスとの間を任意の組み合わせで通
信可能に接続するシステムバスを含むマスタスレーブ装
置であって、 各前記マスタデバイス毎に設けられており、アクセスす
べき前記スレーブデバイスに向けてアクセスの要求を前
記システムバスに送出する複数の送受信制御手段と、 各前記スレーブデバイス毎に設けられており、前記シス
テムバスを介して入力される各前記アクセス要求に対し
て所定の仲裁処理を実行することにより、前記スレーブ
デバイスへのアクセスを許可すべき単一のマスタデバイ
スのみを選択する複数の仲裁手段とを備えており、 各前記マスタデバイスの送受信制御部は、前記仲裁手段
によってアクセスを許可された場合に限り、前記システ
ムバスを介して該当する前記スレーブデバイスとの間で
データの通信を行い、 少なくとも前記アクセスの要求と前記データとは、前記
システムバスにおいて同一の通信路上を伝送されること
を特徴とする、マスタスレーブ装置。 - 【請求項4】 各前記アクセス仲裁部は、入力される各
前記アクセス要求に対して前記所定の仲裁処理を実行す
ることにより、前記スレーブデバイスへ短時間でアクセ
スできる単一のマスタデバイスを選択することを特徴と
する、請求項3に記載のマスタスレーブ装置。 - 【請求項5】 各前記スレーブデバイスがアクセス可能
な状態になるまでの待ち時間を各前記マスタデバイスの
送受信制御部に通知する複数の待ち時間通知部が接続さ
れており、 各前記マスタデバイスの送受信制御部は、各前記待ち時
間通知部により通知された前記待ち時間を参照して、前
記アクセスの要求を前記システムバスに送出することを
特徴とする、請求項3に記載のマスタスレーブ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34977497A JP3852882B2 (ja) | 1997-12-18 | 1997-12-18 | マスタスレーブ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34977497A JP3852882B2 (ja) | 1997-12-18 | 1997-12-18 | マスタスレーブ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11184827A true JPH11184827A (ja) | 1999-07-09 |
JP3852882B2 JP3852882B2 (ja) | 2006-12-06 |
Family
ID=18406030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34977497A Expired - Fee Related JP3852882B2 (ja) | 1997-12-18 | 1997-12-18 | マスタスレーブ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3852882B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1297921C (zh) * | 2004-03-09 | 2007-01-31 | 北京中星微电子有限公司 | 一种二级总线设备 |
CN100365602C (zh) * | 2004-12-31 | 2008-01-30 | 北京中星微电子有限公司 | 实现多个主动装置对单一总线上从动装置进行存取的设备 |
JP2011065685A (ja) * | 2004-02-11 | 2011-03-31 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
-
1997
- 1997-12-18 JP JP34977497A patent/JP3852882B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011065685A (ja) * | 2004-02-11 | 2011-03-31 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
CN1297921C (zh) * | 2004-03-09 | 2007-01-31 | 北京中星微电子有限公司 | 一种二级总线设备 |
CN100365602C (zh) * | 2004-12-31 | 2008-01-30 | 北京中星微电子有限公司 | 实现多个主动装置对单一总线上从动装置进行存取的设备 |
Also Published As
Publication number | Publication date |
---|---|
JP3852882B2 (ja) | 2006-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6078970A (en) | System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory | |
US20060075169A1 (en) | Bus deadlock avoidance | |
US6996659B2 (en) | Generic bridge core | |
KR101056153B1 (ko) | 배리어 동작들의 조건부 브로드캐스트를 위한 방법 및 장치 | |
US7162556B2 (en) | Matrix type bus connection system and power reduction method therefor | |
KR100630071B1 (ko) | 다중 프로세서 환경에서의 dma를 이용한 고속 데이터전송 방법 및 그 장치 | |
JPH11184827A (ja) | マスタスレーブ装置 | |
JP2006268753A (ja) | Dma回路及びコンピュータシステム | |
KR20050075642A (ko) | 효율적으로 버스를 사용하는 방법 | |
KR100374525B1 (ko) | 데이터 전송 방법, 컴퓨터 프로그램 제품 및 데이터 전송장치 | |
US6938078B1 (en) | Data processing apparatus and data processing method | |
JPH0544238B2 (ja) | ||
JPH06324957A (ja) | バス監視装置 | |
KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
JPH05289987A (ja) | バス権調停回路 | |
KR950004249B1 (ko) | 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) | |
JP3288158B2 (ja) | チャネル制御方式 | |
JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
JP2752834B2 (ja) | データ転送装置 | |
JPS6240565A (ja) | メモリ制御方式 | |
JPH1055341A (ja) | バスインタフェース制御方式 | |
JP2000132500A (ja) | データ転送システム | |
KR20050067324A (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
JPH04106651A (ja) | システムバスの制御装置 | |
KR100666950B1 (ko) | 패킷 처리를 위한 다중 메모리 액세스 시스템 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060904 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060904 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090915 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100915 |
|
LAPS | Cancellation because of no payment of annual fees |