JPH11178223A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH11178223A JPH11178223A JP34119097A JP34119097A JPH11178223A JP H11178223 A JPH11178223 A JP H11178223A JP 34119097 A JP34119097 A JP 34119097A JP 34119097 A JP34119097 A JP 34119097A JP H11178223 A JPH11178223 A JP H11178223A
- Authority
- JP
- Japan
- Prior art keywords
- dividing resistor
- voltage
- power supply
- output voltage
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 15
- 230000002265 prevention Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 230000010485 coping Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【課題】 システムがＤＲＡＭやＳＲＡＭのデータ保持
のみのサスペンドモード時に消費電力減少に対応可能な
電源回路の構成を提供する。 【解決手段】 一次電池または二次電池にて駆動する昇
圧ＤＣ／ＤＣコンバータ１５と、出力電圧を検出制御す
るフイードバツク用分圧抵抗器２０と、動作状態検出手
段３２と、スイツチ回路３１とを備える電源回路であっ
て、出力電圧を検出制御するフイードバツク用分圧抵抗
器２０とスイツチ回路３１を接続して、動作状態検出手
段３２の出力でスイツチ回路を駆動する構成
のみのサスペンドモード時に消費電力減少に対応可能な
電源回路の構成を提供する。 【解決手段】 一次電池または二次電池にて駆動する昇
圧ＤＣ／ＤＣコンバータ１５と、出力電圧を検出制御す
るフイードバツク用分圧抵抗器２０と、動作状態検出手
段３２と、スイツチ回路３１とを備える電源回路であっ
て、出力電圧を検出制御するフイードバツク用分圧抵抗
器２０とスイツチ回路３１を接続して、動作状態検出手
段３２の出力でスイツチ回路を駆動する構成
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路の構成に
関し、とくに一次電池と二次電池とを併用する携帯電子
機器の電源回路の構成に関する。
関し、とくに一次電池と二次電池とを併用する携帯電子
機器の電源回路の構成に関する。
【０００２】
【従来の技術】電源回路を構成する出力電圧を、検出制
御するフイードバツク用分圧抵抗器とスイツチ回路を駆
動する従来技術の回路構成を、図３を用いて説明する。
御するフイードバツク用分圧抵抗器とスイツチ回路を駆
動する従来技術の回路構成を、図３を用いて説明する。
【０００３】図３に示すように、電池１０の正極は電解
コンデンサ１１の正極と、インダクタ１２と、バイパス
コンデンサ１４と、昇圧ＤＣ／ＤＣコンバータ１５のＶ
ｉｎ端子に接続し、インダクタ１２を経由する出力はダ
イオード１３のアノードと、昇圧ＤＣ／ＤＣコンバータ
１５のＳＷ端子に接続する。
コンデンサ１１の正極と、インダクタ１２と、バイパス
コンデンサ１４と、昇圧ＤＣ／ＤＣコンバータ１５のＶ
ｉｎ端子に接続し、インダクタ１２を経由する出力はダ
イオード１３のアノードと、昇圧ＤＣ／ＤＣコンバータ
１５のＳＷ端子に接続する。
【０００４】ダイオード１３のカソード端子は、分圧抵
抗器２０と、平滑用電解コンデンサ２２と、逆流防止ダ
イオード２３のアノードに接続する。
抗器２０と、平滑用電解コンデンサ２２と、逆流防止ダ
イオード２３のアノードに接続する。
【０００５】逆流防止ダイオード２３のカソード端子
は、逆流防止ダイオード２４のカソード端子と、リアル
タイムクロック（以下ＲＴＣと記載する）とダイナミッ
クランダムアクセスメモリー（以下ＤＲＡＭと記載す
る）やスタティックランダムアクセスメモリー（以下Ｓ
ＲＡＭと記載する）のような半導体メモリーのバックア
ップ電源に供給する。バックアップ電池２５の正極は、
逆流防止ダイオード２４のアノード端子に接続する。
は、逆流防止ダイオード２４のカソード端子と、リアル
タイムクロック（以下ＲＴＣと記載する）とダイナミッ
クランダムアクセスメモリー（以下ＤＲＡＭと記載す
る）やスタティックランダムアクセスメモリー（以下Ｓ
ＲＡＭと記載する）のような半導体メモリーのバックア
ップ電源に供給する。バックアップ電池２５の正極は、
逆流防止ダイオード２４のアノード端子に接続する。
【０００６】分圧抵抗器２０と分圧抵抗器２１とで分圧
する出力と、コンデンサ１８とは昇圧ＤＣ／ＤＣコンバ
ータ１５のＦＢ端子に接続する。この昇圧ＤＣ／ＤＣコ
ンバータ１５のＶｃ端子は、周波数補償用抵抗器１６に
接続する。さらに、この周波数補償抵抗器１６は、周波
数補償用コンデンサ１７に接続する。
する出力と、コンデンサ１８とは昇圧ＤＣ／ＤＣコンバ
ータ１５のＦＢ端子に接続する。この昇圧ＤＣ／ＤＣコ
ンバータ１５のＶｃ端子は、周波数補償用抵抗器１６に
接続する。さらに、この周波数補償抵抗器１６は、周波
数補償用コンデンサ１７に接続する。
【０００７】
【発明が解決しようとする課題】図３を用いて説明した
従来技術における電源回路においては、昇圧ＤＣ／ＤＣ
コンバータ１５の出力電圧が逆流防止ダイオード２３を
経由した電位と、バツクアツプ電池２５が逆流防止ダイ
オード２４を経由した電位の高い方がバツクアツプ電源
となり、ＲＴＣやＤＲＡＭ，あるいはＳＲＡＭへ電圧供
給している。
従来技術における電源回路においては、昇圧ＤＣ／ＤＣ
コンバータ１５の出力電圧が逆流防止ダイオード２３を
経由した電位と、バツクアツプ電池２５が逆流防止ダイ
オード２４を経由した電位の高い方がバツクアツプ電源
となり、ＲＴＣやＤＲＡＭ，あるいはＳＲＡＭへ電圧供
給している。
【０００８】しかしながら、システムがＤＲＡＭやＳＲ
ＡＭのデータ保持のみのサスペンドモードになるとバツ
クアツプ電源への供給電圧は最小電圧で動作可能である
が、出力電圧を検出制御するフイードバツク用の分圧抵
抗比が一定なので主電源の電圧を下げることができず、
消費電力減少に対する対応は充分ではない。
ＡＭのデータ保持のみのサスペンドモードになるとバツ
クアツプ電源への供給電圧は最小電圧で動作可能である
が、出力電圧を検出制御するフイードバツク用の分圧抵
抗比が一定なので主電源の電圧を下げることができず、
消費電力減少に対する対応は充分ではない。
【０００９】〔発明の目的〕本発明の目的は、上記課題
を解決して、システムがＤＲＡＭやＳＲＡＭのデータ保
持のみのサスペンドモード時に消費電力減少に対応可能
な電源回路の構成を提供することである。
を解決して、システムがＤＲＡＭやＳＲＡＭのデータ保
持のみのサスペンドモード時に消費電力減少に対応可能
な電源回路の構成を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源回路においては、下記に記載の構成を
採用する。
に、本発明の電源回路においては、下記に記載の構成を
採用する。
【００１１】本発明の電源回路は、一次電池あるいは二
次電池で駆動する昇圧ＤＣ／ＤＣコンバータと、出力電
圧を検出制御するフイードバツク用分圧抵抗器と、動作
状態検出手段と、スイツチ回路とを備える電源回路であ
って、出力電圧を検出制御するフイードバツク用分圧抵
抗器とスイツチ回路を接続して、動作状態検出手段の出
力でスイツチ回路を駆動する構成を特徴とする。
次電池で駆動する昇圧ＤＣ／ＤＣコンバータと、出力電
圧を検出制御するフイードバツク用分圧抵抗器と、動作
状態検出手段と、スイツチ回路とを備える電源回路であ
って、出力電圧を検出制御するフイードバツク用分圧抵
抗器とスイツチ回路を接続して、動作状態検出手段の出
力でスイツチ回路を駆動する構成を特徴とする。
【００１２】〔作用〕本発明の電源回路は出力電圧を検
出制御するフイードバツク用分圧抵抗器と、分圧抵抗器
と、動作状態検出手段を接続して、スイッチ回路を設け
ることで構成している。このように本発明の電源回路で
は、スイッチ回路と、動作状態検出手段とを設けてい
る。
出制御するフイードバツク用分圧抵抗器と、分圧抵抗器
と、動作状態検出手段を接続して、スイッチ回路を設け
ることで構成している。このように本発明の電源回路で
は、スイッチ回路と、動作状態検出手段とを設けてい
る。
【００１３】本発明の電源回路においては、動作状態検
出手段の出力をスイッチ回路に入力して、スイッチ回路
をオンし、出力電圧を検出制御するフイードバツク用分
圧抵抗器の比率を変化させ出力電圧を下げることができ
る。このため本発明ではシステムがＤＲＡＭやＳＲＡＭ
のデータ保持のみのサスペンドモード時に消費電力減少
することができる。
出手段の出力をスイッチ回路に入力して、スイッチ回路
をオンし、出力電圧を検出制御するフイードバツク用分
圧抵抗器の比率を変化させ出力電圧を下げることができ
る。このため本発明ではシステムがＤＲＡＭやＳＲＡＭ
のデータ保持のみのサスペンドモード時に消費電力減少
することができる。
【００１４】
【発明の実施の形態】以下図面を用いて本発明を実施す
るための最良の形態における電源回路の構成を説明す
る。図１は本発明の実施形態における電源回路の構成を
示す回路図であり、図２は負荷電流に対する出力電圧の
特性を示す。以下、図１で電源回路の構成を説明し、図
２でその動作について説明する。
るための最良の形態における電源回路の構成を説明す
る。図１は本発明の実施形態における電源回路の構成を
示す回路図であり、図２は負荷電流に対する出力電圧の
特性を示す。以下、図１で電源回路の構成を説明し、図
２でその動作について説明する。
【００１５】〔電源回路の構成：図１〕図１に示すよう
に、電池１０の正極は電解コンデンサ１１の正極と、イ
ンダクタ１２と、バイパスコンデンサ１４と、昇圧ＤＣ
／ＤＣコンバータ１５のＶｉｎ端子に接続し、インダク
タ１２を経由する出力はダイオード１３のアノードと、
昇圧ＤＣ／ＤＣコンバータ１５のＳＷ端子に接続する。
に、電池１０の正極は電解コンデンサ１１の正極と、イ
ンダクタ１２と、バイパスコンデンサ１４と、昇圧ＤＣ
／ＤＣコンバータ１５のＶｉｎ端子に接続し、インダク
タ１２を経由する出力はダイオード１３のアノードと、
昇圧ＤＣ／ＤＣコンバータ１５のＳＷ端子に接続する。
【００１６】昇圧ＤＣ／ＤＣコンバータ１５はリニアテ
クノロジー社製商品名ＬＴ１３０２である。そしてこの
昇圧ＤＣ／ＤＣコンバータ１５において、ＩＬＩＭは通
常オープンの電流制限端子、Ｖｉｎは電源端子、ＳＷは
スイツチング端子、ＰＧＮＤは電源グランド端子、ＦＢ
は出力電圧検出制御用のフイードバツク端子、ＳＨＤＮ
はハイ入力で動作停止するシヤツトダウン端子、Ｖｃは
周波数補償端子、ＧＮＤは信号グランド端子をそれぞれ
示す。
クノロジー社製商品名ＬＴ１３０２である。そしてこの
昇圧ＤＣ／ＤＣコンバータ１５において、ＩＬＩＭは通
常オープンの電流制限端子、Ｖｉｎは電源端子、ＳＷは
スイツチング端子、ＰＧＮＤは電源グランド端子、ＦＢ
は出力電圧検出制御用のフイードバツク端子、ＳＨＤＮ
はハイ入力で動作停止するシヤツトダウン端子、Ｖｃは
周波数補償端子、ＧＮＤは信号グランド端子をそれぞれ
示す。
【００１７】ダイオード１３のカソードは、分圧抵抗器
２０と、平滑用電解コンデンサ２２と、分圧抵抗器３０
と、逆流防止ダイオード２３のアノードに接続する。分
圧抵抗器３０を経由した出力は、スイツチ回路３１に接
続する。
２０と、平滑用電解コンデンサ２２と、分圧抵抗器３０
と、逆流防止ダイオード２３のアノードに接続する。分
圧抵抗器３０を経由した出力は、スイツチ回路３１に接
続する。
【００１８】逆流防止ダイオード２３のカソードは逆流
防止ダイオード２４のカソードと、ＲＴＣとＤＲＡＭや
ＳＲＡＭのような半導体メモリーのバックアップ電源に
供給する。バックアップ電池２５の正極は、逆流防止ダ
イオード２４のアノードに接続している。
防止ダイオード２４のカソードと、ＲＴＣとＤＲＡＭや
ＳＲＡＭのような半導体メモリーのバックアップ電源に
供給する。バックアップ電池２５の正極は、逆流防止ダ
イオード２４のアノードに接続している。
【００１９】分圧抵抗器２０と分圧抵抗器２１とで分圧
する出力と、コンデンサ１８と、スイツチ回路３１と、
昇圧ＤＣ／ＤＣコンバータ１５のＦＢ端子に接続する。
動作状態検出手段３２の出力はスイツチ回路に入力して
接続する。昇圧ＤＣ／ＤＣコンバータ１５のＶｃ端子は
周波数補償用抵抗器１６に接続し、周波数補償用抵抗器
１６を経由して周波数補償用コンデンサ１７に接続す
る。
する出力と、コンデンサ１８と、スイツチ回路３１と、
昇圧ＤＣ／ＤＣコンバータ１５のＦＢ端子に接続する。
動作状態検出手段３２の出力はスイツチ回路に入力して
接続する。昇圧ＤＣ／ＤＣコンバータ１５のＶｃ端子は
周波数補償用抵抗器１６に接続し、周波数補償用抵抗器
１６を経由して周波数補償用コンデンサ１７に接続す
る。
【００２０】〔電源回路の動作：図２〕図２の負荷電流
に対する出力電圧特性で、従来の負荷変動特性では、負
荷電流が少ないと出力電圧は設計した中心値であり、負
荷電流が最大になると出力電圧は主電源の最小値にな
る。つぎに負荷電流に対するＤＲＡＭの動作電圧は負荷
電流に関係なく出力電圧の最小値でも動作する。
に対する出力電圧特性で、従来の負荷変動特性では、負
荷電流が少ないと出力電圧は設計した中心値であり、負
荷電流が最大になると出力電圧は主電源の最小値にな
る。つぎに負荷電流に対するＤＲＡＭの動作電圧は負荷
電流に関係なく出力電圧の最小値でも動作する。
【００２１】つぎにシステムがＤＲＡＭやＳＲＡＭのデ
ータ保持のみのサスペンドモードになると動作状態検出
手段３２の出力でスイッチ回路３１をオンすると昇圧Ｄ
Ｃ／ＤＣコンバータ１５のＦＢ端子には出力電圧を検出
制御するフイードバツク用分圧抵抗器である分圧抵抗器
２０と分圧抵抗器３０の合成抵抗と、分圧抵抗器２１と
の分圧抵抗値となり出力電圧を最小値まで変化する。
ータ保持のみのサスペンドモードになると動作状態検出
手段３２の出力でスイッチ回路３１をオンすると昇圧Ｄ
Ｃ／ＤＣコンバータ１５のＦＢ端子には出力電圧を検出
制御するフイードバツク用分圧抵抗器である分圧抵抗器
２０と分圧抵抗器３０の合成抵抗と、分圧抵抗器２１と
の分圧抵抗値となり出力電圧を最小値まで変化する。
【００２２】本発明の負荷変動特性は、システムがＤＲ
ＡＭやＳＲＡＭのデータ保持のみのサスペンドモードで
は出力電圧は最小値であるが、システムが動作時には動
作状態検出手段３２の出力でスイッチ回路３１をオフす
ると昇圧ＤＣ／ＤＣコンバータ１５のＦＢ端子には出力
電圧を検出制御するフイードバツク用分圧抵抗器である
分圧抵抗器２０と、分圧抵抗器２１との分圧抵抗値とな
り出力電圧は設計した中心値になる。
ＡＭやＳＲＡＭのデータ保持のみのサスペンドモードで
は出力電圧は最小値であるが、システムが動作時には動
作状態検出手段３２の出力でスイッチ回路３１をオフす
ると昇圧ＤＣ／ＤＣコンバータ１５のＦＢ端子には出力
電圧を検出制御するフイードバツク用分圧抵抗器である
分圧抵抗器２０と、分圧抵抗器２１との分圧抵抗値とな
り出力電圧は設計した中心値になる。
【００２３】以上の説明において、スイツチ回路３１と
して電界効果トランジスタを適用する実施形態で説明し
たが、接点リレーでもスイツチ回路３１として適用でき
る。
して電界効果トランジスタを適用する実施形態で説明し
たが、接点リレーでもスイツチ回路３１として適用でき
る。
【００２４】本発明における昇圧ＤＣ／ＤＣコンバータ
１５は、リニアテクノロジー社製製品名ＬＴ１３０２Ｃ
Ｓ８の出力電圧の計算式は［｛（分圧抵抗器２０）／
（分圧抵抗器２１）｝＋１］×１．２５であるから、分
圧抵抗器２０の抵抗値は１８０キロオーム、分圧抵抗器
２１の抵抗値は１１０キロオーム、分圧抵抗器３０は抵
抗値を１．１メガオーム、出力電圧上限値は３．６ボル
ト、出力電圧中心値は３．３ボルト、出力電圧最小値は
３．０ボルトを例にすると、システムが動作時の出力電
圧中心値は３．２９ボルトであるが、システムがサスペ
ンド時の計算式は ［｛（分圧抵抗器２０と分圧抵抗器３０の合成抵抗値）
／（分圧抵抗器２１）｝＋１］×１．２５ であるからシステムがサスペンド時の出力電圧中心値
は、３．００ボルトであり、出力電圧を下げることで消
費電力を１０％減少する。
１５は、リニアテクノロジー社製製品名ＬＴ１３０２Ｃ
Ｓ８の出力電圧の計算式は［｛（分圧抵抗器２０）／
（分圧抵抗器２１）｝＋１］×１．２５であるから、分
圧抵抗器２０の抵抗値は１８０キロオーム、分圧抵抗器
２１の抵抗値は１１０キロオーム、分圧抵抗器３０は抵
抗値を１．１メガオーム、出力電圧上限値は３．６ボル
ト、出力電圧中心値は３．３ボルト、出力電圧最小値は
３．０ボルトを例にすると、システムが動作時の出力電
圧中心値は３．２９ボルトであるが、システムがサスペ
ンド時の計算式は ［｛（分圧抵抗器２０と分圧抵抗器３０の合成抵抗値）
／（分圧抵抗器２１）｝＋１］×１．２５ であるからシステムがサスペンド時の出力電圧中心値
は、３．００ボルトであり、出力電圧を下げることで消
費電力を１０％減少する。
【００２５】
【発明の効果】以上の説明で明らかなように、本発明の
電源回路は、出力電圧を検出制御するフイードバツク用
分圧抵抗器とスイツチ回路を接続して、動作状態検出手
段の出力でスイツチ回路を設けることで構成している。
このように本発明の電源回路は、出力電圧を検出制御す
るフイードバツク用分圧抵抗器とスイツチ回路を接続し
て、動作状態検出手段の出力でスイツチ回路を設けてい
る。
電源回路は、出力電圧を検出制御するフイードバツク用
分圧抵抗器とスイツチ回路を接続して、動作状態検出手
段の出力でスイツチ回路を設けることで構成している。
このように本発明の電源回路は、出力電圧を検出制御す
るフイードバツク用分圧抵抗器とスイツチ回路を接続し
て、動作状態検出手段の出力でスイツチ回路を設けてい
る。
【００２６】システムがＤＲＡＭやＳＲＡＭのデータ保
持のみのサスペンドモードでは動作状態検出手段の出力
でスイッチ回路をオンし、昇圧ＤＣ／ＤＣコンバータの
ＦＢ端子には出力電圧を検出制御するフイードバツク用
分圧抵抗器である分圧抵抗器と分圧抵抗器の合成抵抗
と、分圧抵抗器との分圧抵抗値として出力電圧を最小値
まで変化させ消費電力減少に対応可能な電源回路を構成
することができる。
持のみのサスペンドモードでは動作状態検出手段の出力
でスイッチ回路をオンし、昇圧ＤＣ／ＤＣコンバータの
ＦＢ端子には出力電圧を検出制御するフイードバツク用
分圧抵抗器である分圧抵抗器と分圧抵抗器の合成抵抗
と、分圧抵抗器との分圧抵抗値として出力電圧を最小値
まで変化させ消費電力減少に対応可能な電源回路を構成
することができる。
【図１】本発明の実施形態における電源回路の構成を示
す回路図である。
す回路図である。
【図２】本発明の実施形態における電源回路の負荷変動
特性を示す図面である。
特性を示す図面である。
【図３】従来技術における電源回路の構成を示す回路図
である。
である。
１０ 電池 １１ 電解コンデンサ １２ インダクタ １３ ダイオード １４ バイパスコンデンサ １５ 昇圧ＤＣ／ＤＣコンバータ １６ 周波数補償用抵抗器 １７ 周波数補償用コンデンサ １８ コンデンサ ２０ 分圧抵抗器 ２１ 分圧抵抗器 ２２ 平滑用電解コンデンサ ２３ 逆流防止ダイオード ２４ 逆流防止ダイオード ２５ バツクアツプ電池 ３０ 分圧抵抗器 ３１ スイツチ回路 ３２ 動作状態検出手段
Claims (2)
- 【請求項１】 一次電池または二次電池で駆動する昇圧
ＤＣ／ＤＣコンバータと、出力電圧を検出制御するフイ
ードバツク用分圧抵抗器と、動作状態検出手段と、スイ
ツチ回路とを備える電源回路であって、 出力電圧を検出制御するフイードバツク用分圧抵抗器と
スイツチ回路を接続して、 動作状態検出手段の出力でスイツチ回路を駆動すること
を特徴とする電源回路。 - 【請求項２】 スイツチ回路は、電界効果トランジスタ
を適用することを特徴とする請求項１に記載の電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34119097A JPH11178223A (ja) | 1997-12-11 | 1997-12-11 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34119097A JPH11178223A (ja) | 1997-12-11 | 1997-12-11 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11178223A true JPH11178223A (ja) | 1999-07-02 |
Family
ID=18344069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34119097A Pending JPH11178223A (ja) | 1997-12-11 | 1997-12-11 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11178223A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027905A1 (fr) * | 2000-09-28 | 2002-04-04 | Citizen Watch Co., Ltd. | Alimentation |
| US7786881B2 (en) | 2004-09-17 | 2010-08-31 | Koninklijke Philips Electronics N.V. | Content status provision related to volatile memories |
| JP2015038714A (ja) * | 2013-08-09 | 2015-02-26 | 正雄 佐藤 | 乾電池放電防止器 |
-
1997
- 1997-12-11 JP JP34119097A patent/JPH11178223A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027905A1 (fr) * | 2000-09-28 | 2002-04-04 | Citizen Watch Co., Ltd. | Alimentation |
| US6815935B2 (en) | 2000-09-28 | 2004-11-09 | Citizen Watch Co., Ltd. | Power supply |
| US7786881B2 (en) | 2004-09-17 | 2010-08-31 | Koninklijke Philips Electronics N.V. | Content status provision related to volatile memories |
| JP2015038714A (ja) * | 2013-08-09 | 2015-02-26 | 正雄 佐藤 | 乾電池放電防止器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754963B2 (ja) | 電源切替え回路 | |
| US6414403B2 (en) | Power unit | |
| US7288854B2 (en) | Power linear and switching regulators commonly controlled for plural loads | |
| KR101191701B1 (ko) | 전류-조정 차지 펌프 구동기에 커패시터-비례 전류를 제공하는 집적 디바이스 | |
| US6014322A (en) | Power supply unit, parallel operation control circuit applied thereto, and parallel operation control method | |
| US8704450B2 (en) | Flash LED controller | |
| US7550955B2 (en) | Power supply circuit | |
| JP4471978B2 (ja) | スイッチング電源制御回路およびスイッチング電源装置ならびにそれを用いた電子機器 | |
| JPH07177728A (ja) | 調整された出力を備えた電圧ブースト回路、およびポータブル負荷装置のための調整された電力供給源 | |
| JP3459692B2 (ja) | 電源装置 | |
| JP3132614B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH11178223A (ja) | 電源回路 | |
| JP2003111391A (ja) | 昇圧型スイッチング・レギュレータ | |
| CN211701852U (zh) | 一种降压模块和移动终端 | |
| JP2000156970A (ja) | スイッチング電源回路 | |
| JP3471283B2 (ja) | 低消費電力回路 | |
| JP3963905B2 (ja) | スイッチング電源装置 | |
| JPH0715888A (ja) | バッテリー・バックアップ電源装置 | |
| JPH1118319A (ja) | 電力貯蔵型電力変換器 | |
| JPH08205528A (ja) | 昇降圧型スイッチング電源 | |
| JPH11341397A (ja) | リモコン待機電源装置 | |
| JP3259123B2 (ja) | コンデンサの充放電回路 | |
| JP2000316280A (ja) | 電源装置 | |
| JP2803151B2 (ja) | 電源装置 | |
| JP2005124269A (ja) | 高効率な電源システム |