[go: up one dir, main page]

JPH11177048A - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法

Info

Publication number
JPH11177048A
JPH11177048A JP9338867A JP33886797A JPH11177048A JP H11177048 A JPH11177048 A JP H11177048A JP 9338867 A JP9338867 A JP 9338867A JP 33886797 A JP33886797 A JP 33886797A JP H11177048 A JPH11177048 A JP H11177048A
Authority
JP
Japan
Prior art keywords
film
lower electrode
semiconductor device
dielectric film
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9338867A
Other languages
English (en)
Inventor
Koichi Kijiro
耕一 木城
正樹 ▲吉▼丸
Masaki Yoshimaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9338867A priority Critical patent/JPH11177048A/ja
Priority to KR10-1998-0038710A priority patent/KR100408539B1/ko
Publication of JPH11177048A publication Critical patent/JPH11177048A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 下部電極１５が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜１７で構成
されているキャパシタ２１を、下地１１上に具える。下
部電極の剥がれを生じにくくする。 【解決手段】 下地と下部電極との間に、シリコン窒化
膜３１を具えた構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、高誘電体膜を用
いたキャパシタを具える半導体素子と、該キャパシタの
製法に特徴を有した半導体素子の製造方法とに関する。
【０００２】
【従来の技術】ＤＲＡＭなどの半導体素子の高集積化や
高密度化を、何らの工夫もせずに行うと、該素子に具わ
るメモリセルのキャパシタ容量が急減する。キャパシタ
容量が減ると、半導体素子の信頼性が低下する。これを
改善するには、キャパシタ表面積の拡大化や、高比誘電
率を有する誘電体膜（以下、高誘電体膜）をキャパシタ
誘電体膜として用いる方法がある。なお、ここでいう高
誘電体膜とは、例えば、五酸化二タンタル（Ｔａ
2 Ｏ5 ）、ジルコン酸チタン酸鉛（ＰＺＴ）またはチタ
ン酸バリウムストロンチウム（ＢＳＴ）等の膜である。
【０００３】キャパシタ表面積の拡大化がＤＲＡＭを微
細化する流れに逆行するのに対し、高誘電体膜の使用
は、キャパシタ構造を簡単にすると共に必要容量の確保
もできる。
【０００４】しかし、高誘電体膜を用いているキャパシ
タの電極、特に下部電極を、従来からキャパシタ用電極
として用いられていたポリシリコン電極で構成すると、
製造工程中の熱によって、高誘電体膜とポリシリコン電
極との界面に、ＳｉＯ2 膜が生じてしまう。ＳｉＯ2 膜
は上記高誘電体膜に比べて比誘電率が低い。そのため、
キャパシタ容量が低下するので、高誘電体膜を用いるメ
リットが薄れてしまう。
【０００５】そこで、キャパシタ誘電体膜として高誘電
体膜を用いる場合の下部電極を、白金（Ｐｔ）またはル
テニウム（Ｒｕ）など、白金族から選ばれた金属膜で構
成する研究がなされている（例えば文献１：ＩＥＤＭ９
５の第９０３頁〜９０６頁）。それは、白金族が、ポリ
シリコンに比べて、物理的、化学的に安定なためであっ
た。また、特にルテニウムは、白金族の他の金属に比べ
て、パターニングが容易であるという利点を有してい
る。
【０００６】
【発明が解決しようとする課題】高誘電体膜を用いたキ
ャパシタを具える半導体素子を製造する従来の方法は、
次のようなものであった。図５はその説明のための工程
図である。半導体素子の断面図によって示した工程図で
ある。ただし、切り口に着目して示してある。然も、層
間絶縁膜１１までの形成が済んだ状態から示してあり、
半導体基板などの図示は省略してある。
【０００７】層間絶縁膜１１の所定の場所にスルーホー
ル１１ａが形成されている。このスルーホール１１ａ内
に、下層の構成成分（例えばソース・ドレイン領域。図
示せず）と、後に形成されるキャパシタとを接続するた
めの配線（スルーホール内配線）１３が、形成される。
次に、層間絶縁膜１１上であってキャパシタ形成予定部
分上に、キャパシタ用の下部電極（ストレージノードと
も称される）として、白金族の金属膜１５が形成される
（図５（Ａ））。
【０００８】次に、この金属膜１５上に高誘電体膜１７
が形成される（図５（Ｂ））。高誘電体膜１７の形成が
済むと、この試料に対し、ポストアニールと称される熱
処理が行われる。
【０００９】このポストアニールは、主に、高誘電体
膜中の不純物を除去するためと、高誘電体膜が酸素欠
損の状態になり易いのでこの酸素を補うためと、高誘
電体膜を結晶化させて高誘電体膜の比誘電率をより高め
るために行われる。
【００１０】このポストアニールは、上記の酸素欠損を
補う等の意味から、酸素雰囲気中で行われる。然も、上
記の結晶化を図る意味から、７００℃程度の温度で行わ
れる。
【００１１】このポストアニールを終えた後、この高誘
電体膜１７上に上部電極１９が形成されて、キャパシタ
２１が完成する（図５（Ｃ））。
【００１２】しかしながら、この出願に係る発明者の研
究によれば、上述した従来の半導体素子の構造および製
造方法であると、製造途中において下部電極１５が下地
としての層間絶縁膜１１から剥がれてしまう現象（以
下、下部電極の剥がれともいう。）が生じ易いことが、
明らかになった（後の第１比較例および第２比較例参
照）。下部電極１５の剥がれが生じる原因は、明確では
ないが、以下の様なことと推定される。
【００１３】この出願に係る発明者は、層間絶縁膜とし
てＳｉＯ2 膜を用い、下部電極としてルテニウムを用
い、高誘電体膜としてＴａ2 Ｏ5 を用いて、上述の従来
の製造方法により、キャパシタを製造した。
【００１４】すると、層間絶縁膜と下部電極との界面に
ＲｕＯ2 膜が形成される場合があることが判った。この
ＲｕＯ2 膜は、高誘電体膜の形成工程やその後の各種の
工程で試料になされる熱処理（上記のポストアニールも
含む）が原因で生じると考えられる。また、Ｒｕ膜で
は、これに酸化性の雰囲気で熱が加わると、５００℃程
度の温度でＲｕの凝集が起こる場合があることも判っ
た。
【００１５】ＲｕＯ2 膜は、Ｒｕ膜に比べて応力が大き
い膜である。また、Ｒｕの凝集が起こるとこれによって
もＲｕ膜に応力が生じる。したがって、ＲｕＯ2 膜の発
生および又はＲｕの凝集が起こると、下部電極の剥がれ
が生じると推定される。
【００１６】下部電極の剥がれが生じては、所望の半導
体素子を製造できない。また、下部電極の剥がれは、製
品化された半導体素子でも生じる危険がある。
【００１７】したがって、白金族から選ばれた金属膜で
下部電極が構成され、かつ、キャパシタ誘電体膜が高誘
電体膜で構成されているキャパシタを、下地上に具える
半導体素子であって、下部電極の剥がれが従来に比べて
起こりにくい構造の半導体素子が望まれる。
【００１８】また、白金族から選ばれた金属膜で下部電
極が構成され、かつ、キャパシタ誘電体膜が高誘電体膜
で構成されているキャパシタを、下地上に具える半導体
素子を製造するに当たり、下部電極の剥がれが従来に比
べて起こりにくい製造方法が望まれる。
【００１９】また、より好ましくは、下部電極の剥がれ
が起こりにくく、然も、キャパシタのリーク電流が小さ
くかつ高誘電体膜の結晶化が図れる製造方法が望まれ
る。
【００２０】
【課題を解決するための手段】（１）そこでこの出願の
半導体素子の発明によれば、下部電極が白金族から選ば
れた金属膜で構成され、キャパシタ誘電体膜が高誘電体
膜で構成されているキャパシタを、下地上に具える半導
体素子において、前記下地と前記下部電極との間に、シ
リコン窒化膜を具えたことを特徴とする。
【００２１】この半導体素子の発明によれば、白金族の
金属膜からなる下部電極と、下地（典型的にはＳｉ
Ｏ2 ）との間に、シリコン窒化膜が介在する構造を有し
た半導体素子が、実現される。このような構造である
と、シリコン窒化膜が介在しない構造に比べて、下部電
極の剥がれは、より高温度まで生じにくくなる（詳細は
後の実施例および比較例参照）。従って、半導体素子の
製造中および製品後での、下部電極の剥がれを従来に比
べて生じにくくできる。
【００２２】下部電極の剥がれをより高温まで防止でき
ると、信頼性の高い半導体素子が実現できる。然も、高
誘電体膜を結晶化させる熱処理を十分に行うことも可能
になるから、より特性に優れた半導体素子の実現も期待
できる。
【００２３】下地と下部電極との間にシリコン窒化膜を
介在させると、下部電極の剥がれが従来に比べて生じに
くくなる理由は、まだ明確ではない。しかし、シリコン
窒化膜が酸素を含まないのでＲｕＯ2 等を生じさせにく
くできること、および、シリコン窒化膜が下地と下部電
極との間の応力を緩和する役目を果たすこと等が、その
理由と推定される。
【００２４】また、前記シリコン窒化膜の代わりに、下
部電極とシリコンとのシリサイド膜を、下地と下部電極
との間に介在させても、シリコン窒化膜を用いる場合と
同様な効果が期待できる。このようなシリサイド膜も、
酸素を含まないのでＲｕＯ2等を生じさせにくいと考え
られ、かつ、金属とシリコンとのシリサイド反応によ
り、下地と下部電極との間の応力を緩和する役目を果た
すと考えられるからである。
【００２５】また、前記シリコン窒化膜の代わりに、金
属窒化物の膜を、下地と下部電極との間に介在させて
も、シリコン窒化膜を用いる場合と同様な効果が期待で
きる。金属窒化物の膜も、酸素を含まないのでＲｕＯ2
等を生じさせにくいと考えられ、かつ、下地と下部電極
との間の応力を緩和する役目を果たすと考えられるから
である。金属窒化物の膜としては、例えば、窒化チタン
（ＴｉＮ）の膜または窒化タングステン（ＷＮ）の膜な
どを挙げることができる。
【００２６】（２）また、この出願の半導体素子の製造
方法によれば、以下のような各方法を主張する。
【００２７】先ず、第１の製造方法として、白金族か
ら選ばれた金属膜で下部電極が構成され、かつ、キャパ
シタ誘電体膜が高誘電体膜で構成されているキャパシタ
を、下地上に具える半導体素子を製造するに当たり、前
記下地上にシリコン窒化膜または金属窒化物の膜を形成
し、該シリコン窒化膜または金属窒化膜上に、前記下部
電極を形成する方法を主張する。
【００２８】この第１の製造方法によれば、下部電極
は、シリコン窒化膜または金属窒化物の膜によって下地
と隔てられた状態で、製造工程を経ることになる。シリ
コン窒化膜または金属窒化物の膜は酸素を含まないの
で、ＲｕＯ2 等を生じさせにくいと考えられる。また、
シリコン窒化膜または金属窒化物の膜が下地と下部電極
との間の応力を緩和する役目を果たすと考えられる。こ
れらのため、従来の製造方法に比べて、下部電極の剥が
れが生じにくくなる。ここで、金属窒化物の膜として、
例えば、窒化チタン（ＴｉＮ）の膜または窒化タングス
テン（ＷＮ）の膜等、高融点金属の窒化膜を用いること
ができる。
【００２９】また、この第１の製造方法では、前記シリ
コン窒化膜の代わりに、金属窒化物を用いても、同様な
効果を期待することができる。
【００３０】なお、この第１の製造方法を実施するに当
たり、好ましくは、前記下部電極を形成した後であって
前記高誘電体膜を形成する前に、該試料に対し非酸化性
雰囲気中で熱処理をするのが良い。
【００３１】この熱処理の温度は、下部電極を焼きしめ
ることができる温度とする。これに限られないが、例え
ば、６００℃以上の温度、好ましくは６００〜７５０℃
の範囲から選ばれる温度とする。
【００３２】この熱処理により下部電極は焼きしめられ
るので、この熱処理をしない場合より、下部電極は酸素
を通しにくくなる。従って、高誘電体膜を形成する工程
以降で酸素雰囲気での熱処理（上記のポストアニールも
含む）を試料に行ったとしても、該雰囲気中の酸素は金
属膜と下地との界面に及びにくくなる。したがって、下
地と下部電極との界面に酸化膜（金属膜がＲｕの場合な
らＲｕＯ2 ）は生じにくくなる。また、下部電極を構成
する金属の凝集（上記の例でいえばＲｕの凝集）も起こ
りにくくなる。そのため、下部電極の剥がれの発生因子
をさらになくすことができる。
【００３３】また、第２の製造方法として、第１の製
造方法で下地上にシリコン窒化膜を形成していた代わり
にポリシリコン膜を形成し、該ポリシリコン膜上に下部
電極を形成し、その後、該試料を非酸化性雰囲気で熱処
理し、次に、前記高誘電体膜を形成する方法を主張す
る。
【００３４】この第２の製造方法での熱処理温度は、ポ
リシリコン膜と下部電極（白金族の金属膜）とのシリサ
イド膜が形成できる温度とする。これに限られないが、
例えば、４００〜７５０℃の温度を挙げることができ
る。
【００３５】この第２の製造方法によれば、非酸化性雰
囲気での熱処理において、ポリシリコン膜の一部又は全
部がシリサイド化される。そのため下部電極は、シリサ
イド膜によって下地と隔てられた状態で、製造工程を経
ることになる。然も、上記熱処理により、下部電極が焼
きしめられる。このシリサイド膜は、上述の第１の製造
方法の場合のシリコン窒化膜と同様な役目を果たすと考
えられる。また、下部電極が焼きしめられるので、上述
の第１の製造方法の好適例での焼きしめの場合と同様な
作用効果が得られる。
【００３６】そのため、この第２の製造方法の場合も、
従来の製造方法に比べて、下部電極の剥がれが生じにく
くなる。
【００３７】また、第３の製造方法として、白金族か
ら選ばれた金属膜で下部電極が構成され、かつ、キャパ
シタ誘電体が高誘電体膜で構成されているキャパシタ
を、下地上に具える半導体素子を製造するに当たり、前
記下部電極を形成した後に該試料を非酸化性雰囲気で熱
処理し、その後、前記高誘電体膜を形成する方法を主張
する。
【００３８】この第３の製造方法での熱処理温度は、下
部電極を焼きしめることができる温度とする。これに限
られないが、例えば、６００〜７５０℃の範囲から選ば
れる温度とする。
【００３９】この第３の製造方法によれば、非酸化性雰
囲気での熱処理により下部電極は焼きしめられるので、
この熱処理をしない場合より、下部電極は酸素を通しに
くくなる。従って、高誘電体膜を形成する工程以降で酸
素雰囲気での熱処理（上記のポストアニールも含む）を
試料に行ったとしても、該雰囲気中の酸素は金属膜と下
地との界面に及びにくくなる。したがって、下地と下部
電極との界面に酸化膜（金属膜がＲｕの場合ならＲｕＯ
2 ）は生じにくくなる。また、下部電極を構成する金属
の凝集（上記の例でいえばＲｕの凝集）も起こりにくく
なる。そのため、下部電極の剥がれの発生因子と考えら
れる因子を低減できるので、従来に比べて下部電極の剥
がれを生じにくくできる。
【００４０】（３）なお、上述した第１〜第３の製造方
法の発明を実施するに当たり、高誘電体膜を形成した後
であってキャパシタ用上部電極を形成する前に、該試料
に対し、高誘電体膜中の不純物を除去するため、およ
び、酸素欠損を補うための酸素雰囲気中での熱処理と、
高誘電体膜を結晶化させる温度のかつ非酸化性雰囲気中
での熱処理とを行うのが、好適である。すなわち、ポス
トアニールを２種類の熱処理で行うのが好適である。た
だし、これら２種類の熱処理の順番は任意とできる。
【００４１】この酸素雰囲気での熱処理温度は、高誘電
体膜中の不純物を除去でき、かつ、酸素欠損を補うこと
ができる温度で良い。そのため、高誘電体膜を結晶化さ
せる温度よりかなり低い温度とできる。これに限られな
いが、６００℃以下、例えば、４５０℃〜６００℃の範
囲から選ばれる温度とすることができる。
【００４２】一方、高誘電体膜を結晶化させる温度は、
用いる高誘電体に応じ設定されるが、比較的高温であ
る。これに限られないが、少なくとも６７０℃、好まし
くは、少なくとも７００℃とする。
【００４３】酸素欠損を補うため、および、不純物を除
去するための熱処理と、高誘電体膜を結晶化するための
熱処理とを１つの工程で済まそうとすると、前者は酸素
雰囲気が必須であり、後者は、高温が必要であるため、
酸素雰囲気かつ高温という熱処理条件が必要になる。す
ると、下部電極の剥がれを誘発する危険が増す。
【００４４】これに対し、この好適例のように、酸素欠
損を補うため、および、不純物を除去するための熱処理
と、高誘電体膜を結晶化するための熱処理とを分けて行
うと、酸素雰囲気での熱処理温度を低くできる。そのた
め、下部電極の剥がれを誘発する恐れを低減しつつ、不
純物を除去すること、酸素欠損を補うことおよび高誘電
体膜の結晶化を、それぞれ行える。
【００４５】不純物除去と、酸素欠損を補えると、キャ
パシタのリーク電流を低減できる。また、高誘電体膜の
結晶化が図れると、高誘電体膜の比誘電率を高めること
ができるので、キャパシタの容量を増加させることがで
きる。したがって、この好適例によれば、下部電極の剥
がれがなく、しかも、より特性の優れた半導体素子を製
造できる。
【００４６】なお、高誘電体膜を配向させて結晶化させ
ると、比誘電率が高まる点については、例えばこの出願
の発明者に係る文献２（Extended Abstracts of the 19
97 International Conference on Solid State Devices
and Materials,1997,pp.36-37）の特に第３６頁右欄第
２段落およびＦｉｇ．４に記載されている。
【００４７】
【発明の実施の形態】以下、図面を参照してこの出願の
半導体素子およびその製造方法の各発明の実施の形態に
ついて説明する。なお、説明に用いる各図はこの発明を
理解できる程度に各構成成分の寸法、形状および配置関
係を概略的に示してあるにすぎない。また、各図におい
て同様な構成成分については同一の番号を付して示し、
その重複する説明を省略することもある。また、以下の
説明中で述べる膜厚、温度および時間などの数値的条件
は、この発明の範囲内の一例にすぎない。
【００４８】１．第１の実施の形態 まず、下地１１と下部電極１５との間に、シリコン窒化
膜（Ｓｉ3 Ｎ4 ）３１を具えた半導体素子およびその製
造方法について説明する。
【００４９】図１はそのための説明図である。この第１
の実施の形態の半導体素子を製造する工程中の主な工程
での試料の様子を、断面図（切り口に着目した断面図）
によって示した工程図である。ただし、層間絶縁膜１１
の形成が済んだ状態から示してあり、半導体基板の図示
などは省略してある。
【００５０】先ず、図１（Ａ）に示したように、層間絶
縁膜１１上にシリコン窒化膜３１を形成する。この実施
の形態の場合、層間絶縁膜１１が、下地に相当する。
【００５１】この層間絶縁膜１１は、従来同様、シリコ
ン酸化膜で構成できる。また、シリコン窒化膜３１は、
ＣＶＤ法など、任意好適な方法で形成できる。このシリ
コン窒化膜３１の厚さは、これに限られないが、例え
ば、１００〜２００ｎｍとできる。
【００５２】次に、層間絶縁膜１１およびシリコン窒化
膜３１に、スルーホール１１ａを、公知のリソグラフィ
技術およびエッチング技術により形成する。
【００５３】次に、このスルーホール１１ａ内に、下層
の構成成分（図示せず）と、後に形成されるキャパシタ
とを接続するための配線１３を、形成する。この配線１
３は任意好適な材料で構成できる。例えばポリシリコン
または高融点金属などを用いることができる。
【００５４】次に、図１（Ｂ）に示したように、シリコ
ン窒化膜３１上であってキャパシタ形成予定部分上に、
白金族の金属膜からなる下部電極１５（ストレージノー
ドとも称される）を、形成する。
【００５５】白金族の金属膜として、例えば、白金膜ま
たはルテニウム膜を用いる。特にルテニウムは、白金族
の金属の中でも、電極形状を得るためのパターニングが
行い易いので、下部電極１５を構成する材料として好ま
しい。この下部電極１５は、例えば、スパッタ法等の好
適な成膜方法と、リソグラフィ技術と、エッチング技術
とにより形成できる。
【００５６】なお、図１（Ｂ）の例の場合、シリコン窒
化膜３１の方が下部電極１５より広い面積で形成してあ
る。しかし、両者がほぼ同じ面積および平面形状となる
場合があっても良い。
【００５７】次に、高誘電体膜１７を所定の膜厚に形成
する。この所定の膜厚は、キャパシタに要求される容量
などを考慮して決められる。
【００５８】高誘電体膜１７としては、例えば、五酸化
二タンタル（Ｔａ2 Ｏ5 ）、ジルコン酸チタン酸鉛（Ｐ
ＺＴ）またはチタン酸バリウムストロンチウム（ＢＳ
Ｔ）またはＢｉＴｉＯ3 など、任意好適な高誘電体膜を
用いることができる。
【００５９】高誘電体膜１７は、その膜に適した任意好
適な成膜方法により形成する。高誘電体膜１７として、
例えばＴａ2 Ｏ5 膜を用いる場合であれば、該膜は、例
えば、Ｔａ（ＯＣ2 Ｈ5 ）5 および酸素を原料とする低
圧ＣＶＤ法（ＬＰ−ＣＶＤ法）により形成することがで
きる。
【００６０】高誘電体膜１７を形成し終えた試料に対
し、ポストアニールを行うのが良い。このポストアニー
ルの目的は、従来と同じである。すなわち、高誘電体膜
中の不純物を除去すること、高誘電体膜の酸素欠損を補
うこと、および、高誘電体膜の結晶化を図ること等であ
る。
【００６１】従来はこのポストアニールは、酸素雰囲気
でかつ７００℃程度の温度で行われていた。しかし、こ
の実施の形態では、ポストアニールを、酸素雰囲気での
比較的低温での熱処理と、非酸化性雰囲気でのかつ高誘
電体膜１７を結晶化できる温度での熱処理とに分けて行
う。すなわち、ポストアニールを２段階で行う。
【００６２】この酸素雰囲気での熱処理は、高誘電体膜
中の不純物を除去するため、および、酸素欠損を補うた
めの熱処理であるので、例えば４５０〜６００℃の範囲
から選ばれた温度で行う。一方、非酸化性雰囲気での熱
処理は、その目的から例えば７００℃程度の温度で行
う。
【００６３】この酸素雰囲気とは、例えば、大気雰囲
気、大気雰囲気に比べて酸素および又はオゾンなど酸化
力の強いガスを豊富に含む雰囲気（実質的に酸素やオゾ
ンに置換されている雰囲気も含む）をいう。また、非酸
化性雰囲気とは、酸素やオゾンを積極的に除去した雰囲
気であれば、特に限定されない。例えば、窒素雰囲気ま
たは不活性ガス雰囲気で良い。また、熱処理は、アニー
ル炉を用いて行っても良いし、または、ランプ加熱など
の急速加熱法で行っても良い（以下の種々の熱処理にお
いて同じ。）。
【００６４】次に、図１（Ｃ）に示したように、上部電
極１９を形成する。この上部電極１９は、任意好適な材
料で構成できる。例えば、ポリシリコンまたはアルミニ
ウムまたは高融点金属または高融点金属の窒化物で構成
できる。または、白金族の金属例えば下部電極と同様な
金属で構成しても良い。このようにして、下地１１上に
キャパシタ２１を形成することができる。
【００６５】この半導体素子では、下地としての層間絶
縁膜１１と下部電極１５との間にシリコン窒化膜３１を
具えるので、下地１１上に下部電極１５を直接設けた従
来構造に比べて、下部電極１５の剥がれが生じにくい。
この効果について実験により確認した結果は、後の実施
例の項において説明する。
【００６６】然も、ポストアニールを上記のごとく２段
階で行うと、従来の方法でポストアニールをした場合に
比べて、半導体素子の特性向上（リーク電流の減少等）
が図れる。この効果について実験により確認した結果
を、後の実施例の項において説明する。
【００６７】２．第２の実施の形態 次に、下地１１と下部電極１５との間に、該金属膜とシ
リコンとのシリサイド膜４１を具えた半導体素子および
その製造方法について説明する。図２はそのための説明
図であり、図１と同様に示した工程図である。
【００６８】先ず、図２（Ａ）に示したように、層間絶
縁膜１１に、スルーホール１１ａを、公知のリソグラフ
ィ技術およびエッチング技術により形成する。
【００６９】次に、このスルーホール１１ａ内に、下層
の構成成分（図示せず）と、後に形成されるキャパシタ
とを接続するための配線１３を、形成する。
【００７０】次に、層間絶縁膜１１上であってキャパシ
タ形成予定部分上に、ポリシリコン膜と、下部電極形成
用の膜として白金族の金属膜とをこの順に形成する（図
示せず）。そして、これら膜を下部電極１５の形状にパ
ターニングする。これにより、ポリシリコンのパターニ
ングされた部分４１ａと下部電極１５とが積層された構
造が得られる。
【００７１】次に、この試料に対し、非酸化性の雰囲気
中で熱処理をする。この熱処理は、下部電極１５とポリ
シリコン膜４１ａとが反応して、これら界面にシリサイ
ドを形成できる温度で行う。これに限られないが、４０
０〜７５０℃の範囲から選ばれる温度で行う。また、非
酸化性の雰囲気として、例えば窒素雰囲気を用いる。
【００７２】この熱処理により、下部電極１５と下地１
１との間にシリサイド膜４１ｘが介在する構造が得られ
る（図２（Ｃ））。
【００７３】このシリサイド膜４１ｘは、下地１１と下
部電極１５との反応を防ぐと考えられる。従って、下部
電極１５としてルテニウム膜を用いた場合に従来生じて
いたＲｕＯ2 膜は、この発明では生じない。また、従来
問題としたＲｕの凝集が起きても、それによる応力をこ
のシリサイド膜が吸収すると考えられる。これらのた
め、下部電極の剥がれを従来より軽減できると考えられ
る。
【００７４】次に、高誘電体膜１７を所定の膜厚に形成
する（図２（Ｃ））。さらに、第１の実施の形態にて説
明した２段階の熱処理によるポストアニールをする。次
に、図２（Ｄ）に示したように、上部電極１９を形成す
る。
【００７５】３．第３の実施の形態 次に、下地１１上にシリコン窒化膜３１を形成し、この
シリコン窒化膜３１上に下部電極１５を形成し、該下部
電極１５を非酸化性雰囲気で熱処理した後に高誘電体膜
１７を形成する手順をとる製造方法（第１の製造方法の
好適例）について説明する。図３はそのための説明図で
あり、図１と同様に示した工程図である。
【００７６】先ず、第１の実施の形態と同様に、層間絶
縁膜１１上にシリコン窒化膜３１を形成し、さらに、こ
れら層間絶縁膜１１およびシリコン窒化膜３１にスルー
ホール１１ａを形成し、このスルーホール１１ａ内に配
線１３を形成する。さらに、シリコン窒化膜３１上に、
下部電極１５を形成する（図３（Ａ））。
【００７７】次に、この試料に対し非酸化性雰囲気で熱
処理Ｈをする。この熱処理は、下部電極１５を焼きしめ
ることができる温度で行う。これに限られないが、例え
ば、６００〜７５０℃の範囲から選ばれた温度で行う。
非酸化性雰囲気として例えば窒素雰囲気を用いる。
【００７８】次に、高誘電体膜１７を所定の膜厚に形成
する（図３（Ｂ））。さらに、第１の実施の形態にて説
明した２段階の熱処理によるポストアニールをする。次
に、図３（Ｃ）に示したように、上部電極１９を形成す
る。このようにして、下地１１上にキャパシタ２１を形
成することができる。
【００７９】この半導体素子の製造方法によれば、下地
１１上にシリコン窒化膜３１を形成し、このシリコン窒
化膜３１上に下部電極１５を形成し、そして、該下部電
極１５を非酸化性雰囲気で熱処理する工程を含む。その
ため、従来の製造方法に比べ、下部電極１５の剥がれが
生じにくい製法が実現される。この効果について実験に
より確認した結果は、後の実施例の項において説明す
る。
【００８０】然も、ポストアニールを上記のごとく２段
階で行うと、従来の方法でポストアニールをした場合に
比べて、半導体素子の特性向上（リーク電流の減少等）
が図れる。この効果について実験により確認した結果
は、後の実施例の項において説明する。
【００８１】４．第４の実施の形態 次に、下地１１上に下部電極１５を形成し、該試料に対
し非酸化性雰囲気で熱処理をし、その後に、高誘電体膜
を形成する手順をとる製造方法（第３の製造方法）につ
いて、説明する。図４はそのための説明図であり、図１
と同様に示した工程図である。
【００８２】先ず、層間絶縁膜１１にスルーホール１１
ａを形成し、このスルーホール１１ａ内に配線１３を形
成し、次に、この層間絶縁膜１１上に下部電極１５を形
成する（図４（Ａ））。
【００８３】次に、この試料に対し非酸化性雰囲気で熱
処理をする。この熱処理は、下部電極１５を焼きしめる
ことができる温度で行う。これに限られないが、例え
ば、６００〜７５０℃の範囲から選ばれた温度で行う。
非酸化性雰囲気として例えば窒素雰囲気を用いる。
【００８４】次に、高誘電体膜１７を所定の膜厚に形成
する（図４（Ｂ））。さらに、第１の実施の形態にて説
明した２段階の熱処理によるポストアニールをする。次
に、図４（Ｃ）に示したように、上部電極１９を形成す
る。このようにして、下地１１上にキャパシタ２１を形
成することができる。
【００８５】この半導体素子の製造方法によれば、下部
電極１５を非酸化性雰囲気で焼きしめることができるの
で、下部電極の膜剥がれを従来に比べて低減することが
できる。
【００８６】
【実施例】次に、この出願の各発明の理解を深めるため
に、この出願の各発明の効果について実施例および比較
例により説明する。
【００８７】１．第１実施例 シリコン基板上にＣＶＤ法により膜厚３００ｎｍのＳｉ
Ｏ2 膜を形成する。次に、このＳｉＯ2 膜上にＣＶＤ法
により膜厚１５０ｎｍのシリコン窒化膜を形成する。次
に、このシリコン窒化膜上に下部電極として所定膜厚の
ルテニウム膜をスパッタ法により形成する。次に、この
ルテニウム膜上に高誘電体膜として膜厚１０ｎｍのＴａ
2 Ｏ5 膜を形成する。このような試料を複数作製する。
【００８８】次に、これらの試料を、ポストアニールの
第１ステップとして、５５０℃の温度の酸素雰囲気中に
１時間それぞれさらす。
【００８９】次に、ポストアニールの第２ステップとし
てこれらの試料ごとで、下記の表のごとく温度を違えて
熱処理をする。ただし、いずれの熱処理も酸素雰囲気で
かつ６０秒とする。
【００９０】次に、この高誘電体膜上に上部電極を形成
する。このようにして、第１実施例の半導体素子をそれ
ぞれ作製した。
【００９１】２．第２実施例 第１実施例のポストアニールの第２ステップの雰囲気
を、窒素雰囲気に変更する。それ以外は、第１実施例と
同様にして、第２実施例の半導体素子をそれぞれ作製し
た。
【００９２】３．第３実施例 第１実施例の製造手順において、下部電極を形成した後
であって高誘電体膜を形成する前に、試料を７００℃の
温度の窒素雰囲気中に３０秒さらす。それ以外は、第１
実施例と同様にして、第３実施例の半導体素子をそれぞ
れ作製した。
【００９３】４．第４実施例 第３実施例の手順での、ポストアニールの第２ステップ
の雰囲気を、窒素雰囲気に変更する。それ以外は、第３
実施例と同様にして、第４実施例の半導体素子をそれぞ
れ作製した。
【００９４】５．第１比較例 シリコン基板上にＣＶＤ法により膜厚３００ｎｍのＳｉ
Ｏ2 膜を形成する。次に、このＳｉＯ2 膜上に下部電極
として所定膜厚のルテニウム膜をスパッタ法により形成
する。次に、このルテニウム膜上に高誘電体膜として膜
厚１０ｎｍのＴａ2 Ｏ5 膜を形成する。このような試料
を複数作製する。
【００９５】次に、これらの試料を、ポストアニールの
第１ステップとして、５５０℃の温度の酸素雰囲気中に
１時間それぞれさらす。
【００９６】次に、ポストアニールの第２ステップとし
てこれらの試料ごとで、下記の表のごとく温度を違えて
熱処理をする。ただし、いずれの熱処理も酸素雰囲気で
かつ６０秒とする。
【００９７】６．第２比較例 第１比較例のポストアニールの第２ステップの雰囲気
を、窒素雰囲気に変更する。それ以外は、第１比較例と
同様にして、第２比較例の半導体素子をそれぞれ作製し
た。
【００９８】７．評価 このように製造した各実施例および各比較例の試料で下
部電極の剥がれが生じているか否かを、光学顕微鏡によ
り観察した。また、上部および下部電極間に直流１Ｖの
電圧を印加した時のリーク電流を、各試料についてそれ
ぞれ測定した。これらの結果を下記の表１に示した。
【００９９】
【表１】
【０１００】ただし、表１中、二重丸印は、ウエハ内の
全体で下部電極の剥がれが生じていない水準である。ま
た、丸印は、ウエハ内の全体で下部電極の剥がれは生じ
ていないが、リーク電流が二重丸印の水準のものに比べ
て大きい水準である。また、三角印は、ウエハ内の一部
で下部電極の剥がれが生じている水準である。Ｘ印は、
ウエハ内の全体で下部電極の剥がれが生じている水準で
ある。
【０１０１】これら実施例および比較例の結果から次の
ようなことが判る。
【０１０２】第１および第２比較例いずれも、下部電極
の剥がれが生じてしまう。したがって、これら比較例の
構造および製造方法は、下部電極が白金族の金属膜で構
成され、キャパシタ誘電体膜が高誘電体膜で構成されて
いるキャパシタを具える半導体素子の構造および製造方
法として、不適当である。
【０１０３】また、例えば、第１実施例と第１比較例と
を比較すると、第１実施例はポストアニール温度が少な
くとも温度５５０℃まで、下部電極の剥がれは生じてい
ない。第１比較例はポストアニール温度が５００℃でも
下部電極の剥がれは生じている。両者の構造上および製
造手順上の相違点は、下地と下部電極との間にシリコン
窒化膜があるか無いかである。したがって、下地と下部
電極との間にシリコン窒化膜を設けた方が、下部電極の
剥がれが生じにくいといえる。
【０１０４】また、第１実施例と第３実施例とを比較す
ると第３実施例の方が下部電極の剥がれは高温まで生じ
ていない。また、第２実施例と第４実施例とを比較する
と、第４実施例の方が下部電極の剥がれは高温まで生じ
ていない。
【０１０５】第１実施例と第３実施例との製造手順上の
相違点は、下部電極に対して非酸化性雰囲気で熱処理を
したか否かである。第２実施例と第４実施例との製造手
順上の相違点も、下部電極に対して非酸化性雰囲気で熱
処理をしたか否かである。したがって、下部電極に対し
て非酸化性雰囲気で熱処理をした方が、下部電極の剥が
れを少なくできることが判る。
【０１０６】また、第１実施例と第２実施例とを比較す
ると第２実施例の方が下部電極の剥がれは高温まで生じ
ていない。然も、高温処理でのリーク電流も比較的小さ
い。また、第３実施例と第４実施例とを比較すると、第
４実施例の方が下部電極の剥がれは高温まで生じていな
い。然も、リーク電流も小さい。
【０１０７】第１実施例と第２実施例との製造手順上の
相違点は、ポストアニールの第２ステップを酸素雰囲気
とするか、非酸化性雰囲気とするかである。第３実施例
と第４実施例との製造手順上の相違点も、ポストアニー
ルの第２ステップを酸素雰囲気とするか、非酸化性雰囲
気とするかである。したがって、ポストアニールを２段
階アニールとし、かつ、高誘電体膜を結晶化させるため
の第２ステップの熱処理は非酸化性雰囲気で行う方が、
下部電極の剥がれの低減やリーク電流の低減に有効なこ
とが判る。
【０１０８】なお、この出願の各発明は上述の実施の形
態および実施例に何ら限定されるものではなく、多くの
変形および変更を行うことができる。
【０１０９】例えば、上述の実施の形態や実施例では、
下地を層間絶縁膜とした例を説明した。しかし、この出
願の各発明は、下部電極の剥がれが問題となる種々の下
地に適用できる。
【０１１０】また、この出願の各発明は、ＤＲＡＭに限
らず、高誘電体膜と白金族の下部電極とを有したキャパ
シタを具える各種の半導体素子に広く適用できる。
【０１１１】
【発明の効果】上述した説明から明らかなように、この
発明によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、下地上に具える半導体素子におい
て、前記下地と前記下部電極との間に、シリコン窒化膜
または金属窒化の膜またはシリサイド膜を具える。これ
らの膜それぞれは、下地と下部電極との反応を防止し、
かつ、下地と下部電極との応力を緩和する。これらのた
め、従来の半導体素子に比べて、下部電極の剥がれは、
より高温度まで生じにくくなる。従って、信頼性の高い
半導体素子が実現できる。然も、高誘電体膜を結晶化さ
せるため等の目的で行なうポストアニールを、十分に行
うことも可能になるから、より特性に優れた半導体素子
を実現できる。
【０１１２】また、この発明の半導体素子の第１の製造
方法によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、製造するに当たり、下地上にシリ
コン窒化膜または金属窒化物の膜を形成した後に下部電
極を形成する手順をとる。このため、シリコン窒化膜ま
たは金属窒化物の膜が、下地と下部電極との反応を防止
し、かつ、下地と下部電極との応力を緩和する。したが
って、従来の製造方法に比べて、下部電極の剥がれをよ
り高温度まで生じにくくできる。
【０１１３】また、この発明の半導体素子の第２の製造
方法によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、製造するに当たり、下地上にポリ
シリコン膜を形成し、このポリシリコン膜上に下部電極
を形成し、その後、この試料に非酸化性雰囲気で熱処理
をした後に、高誘電体膜を形成する手順をとる。このた
め、下地と下部電極との間に、シリサイド膜を生じさせ
ることができる。また、下部電極を焼きしめることがで
きる。このシリサイド膜は、下地と下部電極との反応防
止および応力緩和の役目を果たす。焼きしめられた下部
電極は、酸素を通過させにくくなるので、下地と下部電
極間にＲｕＯ2 等を生じにくくする。したがって、従来
の製造方法に比べて、下部電極の剥がれをより高温度ま
で生じにくくできる。
【０１１４】また、この発明の半導体素子の第３の製造
方法によれば、下部電極が白金族から選ばれた金属膜で
構成され、キャパシタ誘電体膜が高誘電体膜で構成され
ているキャパシタを、製造するに当たり、下地上に下部
電極を形成した後であって高誘電体膜を形成する前に、
この試料に非酸化性雰囲気で熱処理をする。このため下
部電極を焼きしめることができる。焼きしめられた下部
電極は、酸素を通過させにくくなるので、下地と下部電
極間にＲｕＯ2 等を生じにくくする。したがって、従来
の製造方法に比べて、下部電極の剥がれをより高温度ま
で生じにくくできる。
【図面の簡単な説明】
【図１】第１の実施の形態の説明図である。
【図２】第２の実施の形態の説明図である。
【図３】第３の実施の形態の説明図である。
【図４】第４の実施の形態の説明図である。
【図５】従来技術および課題の説明図である。
【符号の説明】
１１：下地（層間絶縁膜） １１ａ：スルーホール １３：配線（スルーホール内配線） １５：下部電極 １７：高誘電体膜 １９：上部電極 ２１：キャパシタ ３１：シリコン窒化膜 ４１ａ：ポリシリコン膜 ４１ｘ：シリサイド膜

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 下部電極が白金族から選ばれた金属膜で
    構成され、キャパシタ誘電体膜が高誘電体膜で構成され
    ているキャパシタを、下地上に具える半導体素子におい
    て、 前記下地と前記下部電極との間に、シリコン窒化膜を具
    えたことを特徴とする半導体素子。
  2. 【請求項２】 下部電極が白金族から選ばれた金属膜で
    構成され、キャパシタ誘電体膜が高誘電体膜で構成され
    ているキャパシタを、下地上に具える半導体素子におい
    て、 前記下地と前記下部電極との間に、シリサイド膜を具え
    たことを特徴とする半導体素子。
  3. 【請求項３】 請求項２に記載の半導体素子において、 前記シリサイド膜が、前記金属膜とポリシリコン膜との
    シリサイド膜であることを特徴とする半導体素子。
  4. 【請求項４】 下部電極が白金族から選ばれた金属膜で
    構成され、キャパシタ誘電体膜が高誘電体膜で構成され
    ているキャパシタを、下地上に具える半導体素子におい
    て、 前記下地と前記下部電極との間に、金属窒化物の膜を具
    えたことを特徴とする半導体素子。
  5. 【請求項５】 請求項１、２または４に記載の半導体素
    子において、 前記下地がシリコン酸化膜からなる層間絶縁膜であるこ
    とを特徴とする半導体素子。
  6. 【請求項６】 請求項１、２または４に記載の半導体素
    子において、 前記高誘電体膜が、酸化タンタル（Ｔａ2 Ｏ5 ）、ジル
    コン酸チタン酸鉛（ＰＺＴ）およびチタン酸バリウムス
    トロンチウム（ＢＳＴ）から選ばれた１種の膜であるこ
    とを特徴とする半導体素子。
  7. 【請求項７】 請求項１、２または４に記載の半導体素
    子において、 前記金属膜がルテニウムの膜であることを特徴とする半
    導体素子。
  8. 【請求項８】 下部電極が白金族から選ばれた金属膜で
    構成され、キャパシタ誘電体膜が高誘電体膜で構成され
    ているキャパシタを、下地上に具える半導体素子を製造
    するに当たり、 前記下地上にシリコン窒化膜を形成し、該シリコン窒化
    膜上に、前記下部電極を形成することを特徴とする半導
    体素子の製造方法。
  9. 【請求項９】 請求項８に記載の半導体素子の製造方法
    において、 前記下部電極を形成した後であって前記高誘電体膜を形
    成する前に、該試料を非酸化性雰囲気中で熱処理するこ
    とを特徴とする半導体素子の製造方法。
  10. 【請求項１０】 下部電極が白金族から選ばれた金属膜
    で構成され、キャパシタ誘電体膜が高誘電体膜で構成さ
    れているキャパシタを、下地上に具える半導体素子を製
    造するに当たり、 前記下地上にポリシリコン膜を形成し、該ポリシリコン
    膜上に前記下部電極を形成し、その後、該試料を非酸化
    性雰囲気中で熱処理し、その後、前記高誘電体膜を形成
    することを特徴とする半導体素子の製造方法。
  11. 【請求項１１】 下部電極が白金族から選ばれた金属膜
    で構成され、キャパシタ誘電体膜が高誘電体膜で構成さ
    れているキャパシタを、下地上に具える半導体素子を製
    造するに当たり、 前記下地上に金属窒化物の膜を形成し、該金属窒化物の
    膜上に前記下部電極を形成し、その後、該試料を非酸化
    性雰囲気中で熱処理し、その後、前記高誘電体膜を形成
    することを特徴とする半導体素子の製造方法。
  12. 【請求項１２】 下部電極が白金族から選ばれた金属膜
    で構成され、キャパシタ誘電体膜が高誘電体膜で構成さ
    れているキャパシタを、下地上に具える半導体素子を製
    造するに当たり、 前記下地上に前記下部電極を形成した後に該試料を非酸
    化性雰囲気で熱処理し、その後、前記高誘電体膜を形成
    することを特徴とする半導体素子の製造方法。
  13. 【請求項１３】 請求項８、１０、１１または１２に記
    載の半導体素子の製造方法において、 前記高誘電体膜を形成した後であって前記キャパシタ用
    の上部電極を形成する前に、該試料に対し、該高誘電体
    膜中の不純物を除去するため、および、酸素欠損を補う
    ための酸素雰囲気中での熱処理と、該高誘電体膜を結晶
    化させる温度のかつ非酸化性雰囲気中での熱処理とを行
    うことを特徴とする半導体素子の製造方法。
  14. 【請求項１４】 請求項８、１０、１１または１２に記
    載の半導体素子の製造方法において、 前記下地がシリコン酸化膜からなる層間絶縁膜であるこ
    とを特徴とする半導体素子の製造方法。
  15. 【請求項１５】 請求項８、１０、１１または１２に記
    載の半導体素子の製造方法において、 前記高誘電体膜が、五酸化二タンタル（Ｔａ2 Ｏ5 ）、
    ジルコン酸チタン酸鉛（ＰＺＴ）およびチタン酸バリウ
    ムストロンチウム（ＢＳＴ）から選ばれた１種の膜であ
    ることを特徴とする半導体素子の製造方法。
  16. 【請求項１６】 請求項８、１０、１１または１２に記
    載の半導体素子の製造方法において、 前記金属膜がルテニウムの膜であることを特徴とする半
    導体素子の製造方法。
JP9338867A 1997-12-09 1997-12-09 半導体素子およびその製造方法 Pending JPH11177048A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9338867A JPH11177048A (ja) 1997-12-09 1997-12-09 半導体素子およびその製造方法
KR10-1998-0038710A KR100408539B1 (ko) 1997-12-09 1998-09-18 커패시터를구비한반도체장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9338867A JPH11177048A (ja) 1997-12-09 1997-12-09 半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007034770A Division JP4659772B2 (ja) 2007-02-15 2007-02-15 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH11177048A true JPH11177048A (ja) 1999-07-02

Family

ID=18322149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9338867A Pending JPH11177048A (ja) 1997-12-09 1997-12-09 半導体素子およびその製造方法

Country Status (2)

Country Link
JP (1) JPH11177048A (ja)
KR (1) KR100408539B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064144A (ja) * 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
US6602722B2 (en) 1999-12-16 2003-08-05 Nec Corporation Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same
US6762110B1 (en) 2003-03-25 2004-07-13 Renesas Technology Corp. Method of manufacturing semiconductor device having capacitor
KR100624926B1 (ko) * 1999-08-04 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100652354B1 (ko) * 1999-09-15 2006-11-30 삼성전자주식회사 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법
JP2008282918A (ja) * 2007-05-09 2008-11-20 Elpida Memory Inc 半導体記憶装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464404B1 (ko) 2001-07-27 2005-01-03 삼성전자주식회사 반도체 장치의 제조 방법
KR100443362B1 (ko) * 2002-04-26 2004-08-09 주식회사 하이닉스반도체 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299601A (ja) * 1992-02-20 1993-11-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3083407B2 (ja) * 1992-06-18 2000-09-04 松下電子工業株式会社 半導体装置の製造方法
JP3380373B2 (ja) * 1995-06-30 2003-02-24 三菱電機株式会社 半導体記憶装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624926B1 (ko) * 1999-08-04 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100652354B1 (ko) * 1999-09-15 2006-11-30 삼성전자주식회사 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법
US6602722B2 (en) 1999-12-16 2003-08-05 Nec Corporation Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same
JP2002064144A (ja) * 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
US6762110B1 (en) 2003-03-25 2004-07-13 Renesas Technology Corp. Method of manufacturing semiconductor device having capacitor
JP2008282918A (ja) * 2007-05-09 2008-11-20 Elpida Memory Inc 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
KR19990062504A (ko) 1999-07-26
KR100408539B1 (ko) 2004-06-09

Similar Documents

Publication Publication Date Title
JP5247059B2 (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
EP0720213A2 (en) Capacitor for integrated circuit and its fabrication method
US6200847B1 (en) Method of manufacturing capacitor of semiconductor device
US7335550B2 (en) Methods for forming semiconductor devices including thermal processing
JP4925494B2 (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
JP3142457B2 (ja) 強誘電体薄膜キャパシタの製造方法
JPH11177048A (ja) 半導体素子およびその製造方法
JP2000208440A (ja) 半導体素子のキャパシタ―電極用白金膜の形成方法
JP2000503725A (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
KR100243275B1 (ko) 반도체장치의 커패시터 및 그 제조방법
JP3225913B2 (ja) 半導体装置の製造方法
US6762091B2 (en) Methods for manufacturing semiconductor devices having a metal layer
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JP2004146559A (ja) 容量素子の製造方法
JP4659772B2 (ja) 半導体素子の製造方法
JP4261021B2 (ja) 半導体装置及びその製造方法
JPH10340994A (ja) 半導体装置の製造方法
KR100474589B1 (ko) 캐패시터제조방법
JP2006245612A (ja) 容量素子の製造方法
JP2000228507A (ja) 半導体素子の高誘電体キャパシタ製造方法
JPH08293581A (ja) 強誘電体薄膜キャパシタ
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
JP3420098B2 (ja) 半導体装置の製造方法
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR19980050122A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410