JPH11135809A - 誘電体膜の形成方法 - Google Patents
誘電体膜の形成方法Info
- Publication number
- JPH11135809A JPH11135809A JP9295903A JP29590397A JPH11135809A JP H11135809 A JPH11135809 A JP H11135809A JP 9295903 A JP9295903 A JP 9295903A JP 29590397 A JP29590397 A JP 29590397A JP H11135809 A JPH11135809 A JP H11135809A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- forming
- substrate
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】半導体光素子に対する誘電体膜の形成方法にお
いて、誘電体膜を必要な面にのみ形成する。また、設計
通りの誘電体膜を確実に形成する。 【解決手段】先ず、ＧａＡｓからなる基板１の上に、プ
ラズマＣＶＤ法によりＴｉＯ2 膜２とＳｉＯ2 膜３を順
次成膜する（ａ）。次に、この成膜板５のＳｉＯ 2 膜３
面と、半導体光素子１０の光入出射面（劈開面）１１と
を対向させて、オプティカルコンタクトにより接合する
（ｂ）。次に、半導体光素子１０に接合した基板１を、
硫酸を含む溶剤で除去して、ＴｉＯ2 膜２を露出させる
（ｃ）。
いて、誘電体膜を必要な面にのみ形成する。また、設計
通りの誘電体膜を確実に形成する。 【解決手段】先ず、ＧａＡｓからなる基板１の上に、プ
ラズマＣＶＤ法によりＴｉＯ2 膜２とＳｉＯ2 膜３を順
次成膜する（ａ）。次に、この成膜板５のＳｉＯ 2 膜３
面と、半導体光素子１０の光入出射面（劈開面）１１と
を対向させて、オプティカルコンタクトにより接合する
（ｂ）。次に、半導体光素子１０に接合した基板１を、
硫酸を含む溶剤で除去して、ＴｉＯ2 膜２を露出させる
（ｃ）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に対す
る誘電体膜の形成方法に関し、特に、光通信、光計測、
および種々の光信号処理等に用いられる半導体光素子の
光入出射面に対する誘電体多層膜の形成方法として有用
な方法に関する。
る誘電体膜の形成方法に関し、特に、光通信、光計測、
および種々の光信号処理等に用いられる半導体光素子の
光入出射面に対する誘電体多層膜の形成方法として有用
な方法に関する。
【０００２】
【従来の技術】半導体光素子の光入出射面における反射
率あるいは透過率は、半導体光素子の特性を決める重要
な要素となっている。そのため、従来より、半導体光素
子の光入出射面に誘電体多層膜を形成して、反射率ある
いは透過率を制御することが行われている。
率あるいは透過率は、半導体光素子の特性を決める重要
な要素となっている。そのため、従来より、半導体光素
子の光入出射面に誘電体多層膜を形成して、反射率ある
いは透過率を制御することが行われている。
【０００３】そして従来は、図２に示すように、半導体
光素子１０の光入出射面１１に直接、例えばＳｉＯ2 膜
３とＴｉＯ2 膜２からなる２層の誘電体膜を成膜してい
る。成膜方法としては、電子ビーム蒸着法やプラズマＣ
ＶＤ（Chemical Vaper Deposition ）法が採用されてい
る。
光素子１０の光入出射面１１に直接、例えばＳｉＯ2 膜
３とＴｉＯ2 膜２からなる２層の誘電体膜を成膜してい
る。成膜方法としては、電子ビーム蒸着法やプラズマＣ
ＶＤ（Chemical Vaper Deposition ）法が採用されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来法によれば、誘電体膜を成膜する際に、半導体光素子
の光入出射面以外の面（光入出射面に隣接する面）にも
誘電体膜が形成される。例えば図３に示すような半導体
レーザでは、半導体基板１２の上に、バッファ層、クラ
ッド層、ガイド層、活性層等の各層を堆積して、その最
上面１４には所定形状の電極１５を設け、基板１２の下
面には電極層１６を設けており、基板面に垂直な面（図
３の正面）を光入出射面１１としている。このような場
合に、電極１５が設けてある最上面１４に回り込んで誘
電体膜が成膜されると、電極１５による電気的なコンタ
クトが十分に取れなくなるという問題がある。
来法によれば、誘電体膜を成膜する際に、半導体光素子
の光入出射面以外の面（光入出射面に隣接する面）にも
誘電体膜が形成される。例えば図３に示すような半導体
レーザでは、半導体基板１２の上に、バッファ層、クラ
ッド層、ガイド層、活性層等の各層を堆積して、その最
上面１４には所定形状の電極１５を設け、基板１２の下
面には電極層１６を設けており、基板面に垂直な面（図
３の正面）を光入出射面１１としている。このような場
合に、電極１５が設けてある最上面１４に回り込んで誘
電体膜が成膜されると、電極１５による電気的なコンタ
クトが十分に取れなくなるという問題がある。
【０００５】実際に、電子ビーム蒸着法により図３の半
導体レーザの光入出射面１１に直接、ＳｉＯ2 膜とＴｉ
Ｏ2 膜からなる２層の誘電体膜を成膜し、その時の基板
面に平行な最上面１４を顕微鏡で観察したところ、誘電
体膜が形成されていることが確認された。図４は、その
顕微鏡写真を模式的に示す模式図である。この図から、
電極１５を設けた最上面１４に、光入出射面１１に隣接
する縁から中央部分までの範囲に、ほぼ一定幅で誘電体
膜１７が回り込んで成膜されている様子が分かる。
導体レーザの光入出射面１１に直接、ＳｉＯ2 膜とＴｉ
Ｏ2 膜からなる２層の誘電体膜を成膜し、その時の基板
面に平行な最上面１４を顕微鏡で観察したところ、誘電
体膜が形成されていることが確認された。図４は、その
顕微鏡写真を模式的に示す模式図である。この図から、
電極１５を設けた最上面１４に、光入出射面１１に隣接
する縁から中央部分までの範囲に、ほぼ一定幅で誘電体
膜１７が回り込んで成膜されている様子が分かる。
【０００６】また、誘電体多層膜を直接、半導体光素子
に成膜すると、誘電体多層膜が設計通りに成膜されてい
るかどうかが確認できないため、所定の誘電体多層膜に
より半導体光素子にもたらされるべき作用が得られない
ことがある。その結果として、半導体光素子の性能が劣
化するという問題もある。また、半導体光素子を成膜雰
囲気に曝すことにより、半導体光素子の特性を低下させ
る恐れもある。
に成膜すると、誘電体多層膜が設計通りに成膜されてい
るかどうかが確認できないため、所定の誘電体多層膜に
より半導体光素子にもたらされるべき作用が得られない
ことがある。その結果として、半導体光素子の性能が劣
化するという問題もある。また、半導体光素子を成膜雰
囲気に曝すことにより、半導体光素子の特性を低下させ
る恐れもある。
【０００７】なお、誘電体膜の光入出射面以外の面への
回り込みを防止する対策としては、成膜時に半導体光素
子を挟持する挟持部材の幅を大きくして、成膜装置内で
光入出射面以外の面を可能な限り露出させないようにす
ること等が行われているが、このような方法によっても
回り込みを完全に防ぐことはできなかった。そのため、
従来は、光入出射面以外の面に付着した誘電体膜を成膜
後に除去する工程を行っており、生産性の点でも問題が
あった。
回り込みを防止する対策としては、成膜時に半導体光素
子を挟持する挟持部材の幅を大きくして、成膜装置内で
光入出射面以外の面を可能な限り露出させないようにす
ること等が行われているが、このような方法によっても
回り込みを完全に防ぐことはできなかった。そのため、
従来は、光入出射面以外の面に付着した誘電体膜を成膜
後に除去する工程を行っており、生産性の点でも問題が
あった。
【０００８】本発明は、このような従来技術の問題点に
着目してなされたものであり、半導体光素子に対する誘
電体膜の形成方法において、誘電体膜を必要な面にのみ
形成することができるとともに、設計通りの誘電体膜が
確実に形成されるようにすることのできる方法を提供す
ることを課題とする。
着目してなされたものであり、半導体光素子に対する誘
電体膜の形成方法において、誘電体膜を必要な面にのみ
形成することができるとともに、設計通りの誘電体膜が
確実に形成されるようにすることのできる方法を提供す
ることを課題とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に係る発明は、予め所定の基板上に誘電体
膜を成膜して成膜板を形成する成膜工程と、この成膜板
の誘電体膜面と半導体素子の誘電体膜形成面とを対向さ
せて半導体素子と成膜板とを接合する接合工程と、接合
された成膜板の基板を除去して誘電体膜を露出させる基
板除去工程とを有することを特徴とする誘電体膜の形成
方法を提供する。
に、請求項１に係る発明は、予め所定の基板上に誘電体
膜を成膜して成膜板を形成する成膜工程と、この成膜板
の誘電体膜面と半導体素子の誘電体膜形成面とを対向さ
せて半導体素子と成膜板とを接合する接合工程と、接合
された成膜板の基板を除去して誘電体膜を露出させる基
板除去工程とを有することを特徴とする誘電体膜の形成
方法を提供する。
【００１０】請求項２に係る発明は、予め所定の基板上
に誘電体膜を成膜して成膜板を形成する成膜工程と、こ
の成膜板の誘電体膜面と半導体光素子の光入出射面、光
入射面、または光出射面とを対向させて半導体光素子と
成膜板とを接合する接合工程と、接合された成膜板の基
板を除去して誘電体膜を露出させる基板除去工程とを有
することを特徴とする誘電体膜の形成方法を提供する。
に誘電体膜を成膜して成膜板を形成する成膜工程と、こ
の成膜板の誘電体膜面と半導体光素子の光入出射面、光
入射面、または光出射面とを対向させて半導体光素子と
成膜板とを接合する接合工程と、接合された成膜板の基
板を除去して誘電体膜を露出させる基板除去工程とを有
することを特徴とする誘電体膜の形成方法を提供する。
【００１１】予め誘電体膜を成膜しておく基板の材料と
しては、後から溶剤等により容易に除去可能な材料、例
えば、ＧａＡｓ、ＩｎＰ等が挙げられる。本発明によれ
ば、半導体素子の誘電体膜形成面（例えば、半導体光素
子では、光入射面と光出射面を兼ねた光入出射面、また
は光入射面と光出射面が異なる面の場合はいずれかの
面）に直接誘電体膜を成膜しないで、別の基板に成膜さ
れた誘電体膜を誘電体膜形成面に接合するため、誘電体
膜形成面以外に誘電体膜が形成されることはない。ま
た、誘電体膜の特性を接合前に独立に測定できるため、
誘電体膜が設計通りに成膜されているかどうかを確認で
きる。
しては、後から溶剤等により容易に除去可能な材料、例
えば、ＧａＡｓ、ＩｎＰ等が挙げられる。本発明によれ
ば、半導体素子の誘電体膜形成面（例えば、半導体光素
子では、光入射面と光出射面を兼ねた光入出射面、また
は光入射面と光出射面が異なる面の場合はいずれかの
面）に直接誘電体膜を成膜しないで、別の基板に成膜さ
れた誘電体膜を誘電体膜形成面に接合するため、誘電体
膜形成面以外に誘電体膜が形成されることはない。ま
た、誘電体膜の特性を接合前に独立に測定できるため、
誘電体膜が設計通りに成膜されているかどうかを確認で
きる。
【００１２】また、半導体（光）素子と成膜板との接合
方法としてはオプティカルコンタクトが挙げられ、オプ
ティカルコンタクトによる接合を行う場合には、誘電体
膜の成膜は最表面が光学的に平坦となるように行い、素
子側の誘電体膜接合面は半導体結晶の劈開面とすること
が好ましい。
方法としてはオプティカルコンタクトが挙げられ、オプ
ティカルコンタクトによる接合を行う場合には、誘電体
膜の成膜は最表面が光学的に平坦となるように行い、素
子側の誘電体膜接合面は半導体結晶の劈開面とすること
が好ましい。
【００１３】なお、オプティカルコンタクトによる接合
では、誘電体膜と素子側の誘電体膜接合面の間に接着剤
が介装されないため、誘電体膜の構成を、素子側の誘電
体膜接合面に直接成膜を行う場合と同一にすることがで
きる。
では、誘電体膜と素子側の誘電体膜接合面の間に接着剤
が介装されないため、誘電体膜の構成を、素子側の誘電
体膜接合面に直接成膜を行う場合と同一にすることがで
きる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の方法の一実施形態を工程別
に示す説明図である。
説明する。図１は、本発明の方法の一実施形態を工程別
に示す説明図である。
【００１５】先ず、（ａ）に示すように、ＧａＡｓから
なる基板１の上に、プラズマＣＶＤ法により、膜厚１２
１．０７７ｎｍのＴｉＯ2 （屈折率２．２４３）膜２
と、膜厚１９５．０２９ｎｍのＳｉＯ2 （屈折率１．４
４９）膜３を順次成膜した。図中符号４は、プラズマＣ
ＶＤ装置内で発生させた原料ガスのプラズマである。こ
れが本発明の成膜工程に相当する。
なる基板１の上に、プラズマＣＶＤ法により、膜厚１２
１．０７７ｎｍのＴｉＯ2 （屈折率２．２４３）膜２
と、膜厚１９５．０２９ｎｍのＳｉＯ2 （屈折率１．４
４９）膜３を順次成膜した。図中符号４は、プラズマＣ
ＶＤ装置内で発生させた原料ガスのプラズマである。こ
れが本発明の成膜工程に相当する。
【００１６】次に、（ｂ）に示すように、前記成膜工程
で得られた成膜板５のＳｉＯ2 膜３面と、半導体光素子
１０の光入出射面（ＩｎＰ結晶の劈開面、屈折率３．
４）１１とを対向させて、オプティカルコンタクトによ
り接合した。これが本発明の接合工程に相当する。
で得られた成膜板５のＳｉＯ2 膜３面と、半導体光素子
１０の光入出射面（ＩｎＰ結晶の劈開面、屈折率３．
４）１１とを対向させて、オプティカルコンタクトによ
り接合した。これが本発明の接合工程に相当する。
【００１７】次に、半導体光素子１０に接合された成膜
板５の基板１を、硫酸を含む溶剤に浸漬して除去するこ
とにより、ＴｉＯ2 膜２を露出させた。（ｃ）はこの状
態を示している。これが本発明の基板除去工程に相当す
る。
板５の基板１を、硫酸を含む溶剤に浸漬して除去するこ
とにより、ＴｉＯ2 膜２を露出させた。（ｃ）はこの状
態を示している。これが本発明の基板除去工程に相当す
る。
【００１８】これにより、半導体光素子１０の光入出射
面１１上のみに、ＳｉＯ2 膜３とＴｉＯ2 膜２からなる
２層の誘電体膜が形成され、この光入出射面１１以外の
面に誘電体膜が形成されることはない。したがって、図
３に示す半導体レーザの場合に、電極１５が設けてある
最上面１４に回り込んで誘電体膜が成膜されるというこ
とがないため、電極１５による電気的なコンタクトが十
分に取れなくなるということがない。
面１１上のみに、ＳｉＯ2 膜３とＴｉＯ2 膜２からなる
２層の誘電体膜が形成され、この光入出射面１１以外の
面に誘電体膜が形成されることはない。したがって、図
３に示す半導体レーザの場合に、電極１５が設けてある
最上面１４に回り込んで誘電体膜が成膜されるというこ
とがないため、電極１５による電気的なコンタクトが十
分に取れなくなるということがない。
【００１９】また、半導体光素子の光入出射面の反射率
を０．０１％以下とするための誘電体多層膜（反射防止
膜）を、先ず、所定の基板上に形成した後に、この誘電
体多層膜の特性を測定して、設計通りに成膜されている
かどうかを確認した後に、この誘電体多層膜を前述のよ
うにして半導体光素子の光入出射面に接合したところ、
反射率０．０１％以下を再現性良く得ることができた。
これに対して、従来法により、同一の半導体光素子の光
入出射面に直接、同一構成の誘電体多層膜を成膜した場
合には、反射率は０．１％以下となり、膜設計通りの性
能を得ることができなかった。
を０．０１％以下とするための誘電体多層膜（反射防止
膜）を、先ず、所定の基板上に形成した後に、この誘電
体多層膜の特性を測定して、設計通りに成膜されている
かどうかを確認した後に、この誘電体多層膜を前述のよ
うにして半導体光素子の光入出射面に接合したところ、
反射率０．０１％以下を再現性良く得ることができた。
これに対して、従来法により、同一の半導体光素子の光
入出射面に直接、同一構成の誘電体多層膜を成膜した場
合には、反射率は０．１％以下となり、膜設計通りの性
能を得ることができなかった。
【００２０】なお、基板１上への誘電体膜２，３の成膜
方法は、前述のプラズマＣＶＤ法に限定されず、電子ビ
ーム蒸着法等であってもよい。ただし、オプティカルコ
ンタクトで接合する場合には、表面の面精度をオプティ
カルコンタクトが可能な程度に高くすることができる方
法を採用する必要がある。
方法は、前述のプラズマＣＶＤ法に限定されず、電子ビ
ーム蒸着法等であってもよい。ただし、オプティカルコ
ンタクトで接合する場合には、表面の面精度をオプティ
カルコンタクトが可能な程度に高くすることができる方
法を採用する必要がある。
【００２１】また、本発明の誘電体膜の形成方法は、前
述のような、半導体光素子の入出射面に対する誘電体多
層膜の形成方法に限定されず、形成する誘電体膜は１層
のみであってもよい。半導体光素子の光入射面と光出射
面が異なる面の場合は、両方の面に対して本発明の方法
が採用されていることが好ましい。また、誘電体膜の被
形成素子としては全ての半導体素子が含まれる。
述のような、半導体光素子の入出射面に対する誘電体多
層膜の形成方法に限定されず、形成する誘電体膜は１層
のみであってもよい。半導体光素子の光入射面と光出射
面が異なる面の場合は、両方の面に対して本発明の方法
が採用されていることが好ましい。また、誘電体膜の被
形成素子としては全ての半導体素子が含まれる。
【００２２】
【発明の効果】以上説明したように、本発明の誘電体膜
の形成方法によれば、誘電体膜を必要な面にのみ形成す
ることができるとともに、設計通りの誘電体膜が確実に
形成されるようにすることができる。その結果、半導体
素子の性能および生産性を向上させることができる。
の形成方法によれば、誘電体膜を必要な面にのみ形成す
ることができるとともに、設計通りの誘電体膜が確実に
形成されるようにすることができる。その結果、半導体
素子の性能および生産性を向上させることができる。
【図１】本発明の方法の一実施形態を工程別に示す説明
図である。
図である。
【図２】半導体光素子の光入出射面に対する誘電体膜の
形成方法の従来例を示す説明図である。
形成方法の従来例を示す説明図である。
【図３】誘電体膜が形成される半導体光素子の一例（半
導体レーザ）を示す概略斜視図である。
導体レーザ）を示す概略斜視図である。
【図４】従来法により図３の半導体光素子の光入射面に
誘電体膜を形成した場合の、光入射面に隣接する面の状
態を写した顕微鏡写真を模式的に示す模式図である。
誘電体膜を形成した場合の、光入射面に隣接する面の状
態を写した顕微鏡写真を模式的に示す模式図である。
１ 基板 ２ ＴｉＯ2 膜 ３ ＳｉＯ2 膜 ５ 成膜板 １０ 半導体光素子（半導体素子） １１ 光入出射面
Claims (3)
- 【請求項１】 予め所定の基板上に誘電体膜を成膜して
成膜板を形成する成膜工程と、この成膜板の誘電体膜面
と半導体素子の誘電体膜形成面とを対向させて半導体素
子と成膜板とを接合する接合工程と、接合された成膜板
の基板を除去して誘電体膜を露出させる基板除去工程と
を有することを特徴とする誘電体膜の形成方法。 - 【請求項２】 予め所定の基板上に誘電体膜を成膜して
成膜板を形成する成膜工程と、この成膜板の誘電体膜面
と半導体光素子の光入出射面、光入射面、または光出射
面とを対向させて半導体光素子と成膜板とを接合する接
合工程と、接合された成膜板の基板を除去して誘電体膜
を露出させる基板除去工程とを有することを特徴とする
誘電体膜の形成方法。 - 【請求項３】 誘電体膜の成膜は最表面が光学的に平坦
となるように行い、素子側の誘電体膜接合面は半導体結
晶の劈開面とし、オプティカルコンタクトにより接合を
行うことを特徴とする請求項１または２記載の誘電体膜
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295903A JPH11135809A (ja) | 1997-10-28 | 1997-10-28 | 誘電体膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9295903A JPH11135809A (ja) | 1997-10-28 | 1997-10-28 | 誘電体膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135809A true JPH11135809A (ja) | 1999-05-21 |
Family
ID=17826652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9295903A Pending JPH11135809A (ja) | 1997-10-28 | 1997-10-28 | 誘電体膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364539B1 (ko) * | 2000-05-18 | 2002-12-16 | 엘지전자 주식회사 | 솔리드 스테이트 디스플레이 제조방법 |
| KR100998401B1 (ko) | 2008-12-30 | 2010-12-03 | 고려대학교 산학협력단 | 티타니아/카드뮴설파이드 이종구조를 갖는 태양전지용 기판제조 방법, 이를 이용한 태양전지 제조 방법 및 그 방법으로 제조된 태양전지 |
-
1997
- 1997-10-28 JP JP9295903A patent/JPH11135809A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364539B1 (ko) * | 2000-05-18 | 2002-12-16 | 엘지전자 주식회사 | 솔리드 스테이트 디스플레이 제조방법 |
| KR100998401B1 (ko) | 2008-12-30 | 2010-12-03 | 고려대학교 산학협력단 | 티타니아/카드뮴설파이드 이종구조를 갖는 태양전지용 기판제조 방법, 이를 이용한 태양전지 제조 방법 및 그 방법으로 제조된 태양전지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5785874A (en) | Optical waveguide device bonded through direct bonding and a method for fabricating the same | |
| JP2988916B2 (ja) | 光導波路の作製方法 | |
| JPH0792337A (ja) | ポリマコア光導波路およびその製造方法 | |
| JP3197758B2 (ja) | 光結合装置およびその製造方法 | |
| EP0260416B1 (en) | Planar waveguide device | |
| CN1713468B (zh) | 用于晶片级光电封装的封盖及其制造方法 | |
| JPH0728007A (ja) | 導波路型光デバイス | |
| US6309803B1 (en) | On-substrate cleaving of sol-gel waveguide | |
| JPH11135809A (ja) | 誘電体膜の形成方法 | |
| JP3153110B2 (ja) | 導波路型低ｄｃドリフト性光変調器の製造方法 | |
| WO2002052312A1 (fr) | Dispositif a guide d'ondes optiques optiquement actif comportant un canal sur un substrat optique | |
| US6806113B2 (en) | Optical waveguide device and method for forming optical waveguide device | |
| JP5428932B2 (ja) | 光導波路デバイス及びその製造方法 | |
| JP3857707B2 (ja) | 光デバイスの製造方法 | |
| JP3898851B2 (ja) | 導波路型光デバイス | |
| WO2024084681A1 (ja) | 光導波路、および、光導波路の製造方法 | |
| JP2000266951A (ja) | 導波路型偏光子及びその形成方法 | |
| JPH1140898A (ja) | 半導体光デバイス、該半導体光デバイスの製造方法、および該半導体光デバイスの実装構造 | |
| WO2006048918A1 (en) | Integrated micro-interferometer and method of making the same | |
| JPH11174248A (ja) | 光導波路素子 | |
| JPH10256663A (ja) | 光増幅器集積光分波器及びその製造方法 | |
| JPH09225669A (ja) | レーザ加工用マスクおよびその製造方法 | |
| JPH0643412A (ja) | 光制御デバイスの製造方法 | |
| JP3264256B2 (ja) | 光デバイスの製造方法及び実装構造 | |
| JPH04301625A (ja) | 光機能素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |