JPH10510107A

JPH10510107A - Chip interconnect carrier and method for mounting a spring contact on a semiconductor device

Info

Publication number: JPH10510107A
Application number: JP9514547A
Authority: JP
Inventors: ハンドロス，イゴー，ワイ; チャン，サン，チュル; スミス，ウィリアム，ディー
Original assignee: フォームファクター，インコーポレイテッド
Priority date: 1995-05-26
Filing date: 1996-05-28
Publication date: 1998-09-29
Anticipated expiration: 2016-05-28
Also published as: KR100299465B1; WO1997016866A2; JP2968051B2; KR19990021993A; AU5965796A; WO1997016866A3

Abstract

(57)【要約】複数の自立型ばね要素（５１２）が、キャリア基板（５１０）の表面（５１０ａ）に実装される。キャリア基板（５１０）は、半導体素子（５０２）の表面（５０２ａ）に実装される。半導体素子の接着パッド（５０４）が、接着パッド（５０４）とばね要素に関連した端子（５１６）との間で延伸するボンディングワイヤ（５２０）により、ばね要素（５１２）に接続される。代替として、キャリアは、半導体素子にフリップチップ式でリフロー半田づけされる。キャリア基板（５１０）は、半導体素子が形成される半導体ウェーハから半導体素子が単一化される前に、１つ以上の半導体素子（５３２、５３４）に適切に実装される。半導体素子（５０２）に圧力接続をもたらす復元性及び従順性が、キャリア基板（５１０）自体から延伸するばね要素（５１２）により得られる。よって、キャリア基板（５１０）は、半導体素子（５０２）に対して適切に堅固なままである。キャリア基板（５１０）は、半導体素子にキャリア基板を実装する前に、キャリア基板にばね要素（５１２）を実装することによって、有利に予め製造される。 (57) Abstract: A plurality of self-supporting spring elements (512) are mounted on a surface (510a) of a carrier substrate (510). The carrier substrate (510) is mounted on the surface (502a) of the semiconductor device (502). An adhesive pad (504) of the semiconductor element is connected to the spring element (512) by a bonding wire (520) extending between the adhesive pad (504) and a terminal (516) associated with the spring element. Alternatively, the carrier is flip-chip soldered to the semiconductor device. The carrier substrate (510) is appropriately mounted on one or more semiconductor devices (532, 534) before the semiconductor devices are singulated from the semiconductor wafer on which the semiconductor devices are formed. The resilience and compliance that provide a pressure connection to the semiconductor element (502) is obtained by the spring element (512) extending from the carrier substrate (510) itself. Thus, the carrier substrate (510) remains properly rigid with respect to the semiconductor device (502). The carrier substrate (510) is advantageously pre-manufactured by mounting a spring element (512) on the carrier substrate before mounting the carrier substrate on the semiconductor device.

Description

【発明の詳細な説明】半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法発明の技術分野本発明は、電子コンポーネント間で一時的な圧力接続をなすことに関し、更に詳細には、半導体素子に復元性のある接触構造（ばね接触子）を実装するための技法に関する。関連出願に対する相互参照本願は、同一出願人による１９９５年５月２６日に出願された米国特許同時係属出願第08/452,255号（以後、「親事例」と呼ぶ）、及び１９９５年１１月１３日に出願されたその対応ＰＣＴ特許出願番号PCT/US95/14909の一部継続出願であり、その両方は、同一出願人による１９９４年１１月１５日に出願された米国特許同時係属出願第08/340,144号、及び１９９４年１１月１６日に出願されたその対応ＰＣＴ特許出願番号PCT/US94/13373（WO 95/14314 として１９９５年５月２６日に公告）の一部継続出願であり、それらは両方とも、同一出願による１９９３年１１月１６日に出願された米国特許同時係属出願第08/152,812号（現在では、１９９５年１２月１９日に認可された米国特許第5,476,211 号）の一部継続出願である。それらの全てを、参照として本明細書に取り込む。本願は又、同一出願人による、以下の米国特許同時係属出願の一部継続出願でもある。すなわち、１９９５年９月２１日に出願された第08/526,246号（１９９５年１１月１３日に出願されたPCT/US95/14843）、１９９５年１０月１８日に出願された第08/533,584号（１９９５年１１月１３日に出願されたPCT/US95/14842）、１９９５年１１月９日に出願された第08/554,902号（１９９５年１１月１３日に出願されたPCT/US95/14844）、１９９５年１１月１５日に出願された第08/558,332号（１９９５年１１月１５日に出願されたPCT/US95/14885）、１９９５年１２月１８日に出願された第08/573,945号、１９９６年１月１１日に出願された第08/584,981号、１９９６年２月１５日に出願された第08/602,179号、１９９６年２月２１日に出願された第60/012,027号、１９９６年２月２２日に出願された第60/012,040号、１９９６年３月５日に出願された第60/012,878号、１９９６年３月１１日に出願された第60/013,247号、及び１９９６年５月１７日に出願された第60/005,189号である。これらの全ては、上述の親事例の一部継続出願であり、それらの全てを、参照として本明細書に取り込む。発明の背景個々の半導体（集積回路）素子（ダイ）は通常、ホトリソグラフィ、堆積、その他の既知の技法を用いて、半導体ウェーハ上に幾つかの同一素子を作り出すことにより製造される。一般に、これらの工程は、半導体ウェーハから個々のダイを単一化（切断）する前に、完全に機能する複数の集積回路素子を作り出すことを目的とするものである。一般に、半導体ダイ（素子）をウェーハから単一化した後、それらは実装される（最終アセンブリ）。半導体ダイを他のコンポーネントに取り付けるために、各種の技法が知られており、それらには、（ａ）ワイヤボンディング、（ｂ）テープ自動化ボンディング（ＴＡＢ）、及び（ｃ）フリップチップ・ボンディングが含まれる。ウェーハ上の複数のダイのうちどれが良いダイであるかを、それらの実装の前に、好適には、それらがウェーハから単一化される前に識別できることが一般に望ましい。この目的のために、ウェーハ「試験装置」又は「プローブ装置」を有利に用いて、複数の離散的な圧力接続が、ダイ上の同様に複数の離散的な接続パッド（接着パッド）に対してなされる。このようにして、半導体ダイを、ウェーハからダイを単一化する前に、動作（試験及びエージング）させることが可能となる。一般に、電子コンポーネント間の相互接続は、「相対的に永久な」及び「即座に取り外し可能な」相互接続という２つの広義のカテゴリーに分類できる。「相対的に永久な」接続の一例として、半田接合がある。一旦２つのコンポーネントが互いに半田付けされると、それらコンポーネントを分離するのに、半田除去工程を用いる必要がある。ワイヤ接着は、「相対的に永久な」接続の他の例である。「即座に取り外し可能な」接続の一例として、１つの電子コンポーネントの堅固なピンがあり、他の電子コンポーネントの弾力のあるソケット要素によって受容される。ソケット要素は、ピンに対して、それらの間の信頼のある電気接続を保証するのに十分な大きさの接触力（圧力）を及ぼす。電子コンポーネントの端子と圧力接触をなすことを目的とした相互接続要素は、本明細書において、「ばね」又は「ばね要素」と呼ぶ。一般に、いくらかの最小接触力が、電子コンポーネントに（例えば、電子コンポーネント上の端子に）信頼性の良い圧力接触をもたらすのに望まれる。例えば、約１５グラム（接触当たり少なくて２グラム以下、且つ多くて１５０グラム以上を含む）の接触（荷重）力が、表面上に膜で汚染され、また表面上に腐蝕、又は酸化生成物を有する、電子コンポーネントの端子に信頼性良く電気接続をなすことを保証するのに望まれる。各ばねに必要な最小接触力には、ばね材料の降伏強度、又はばね要素の寸法のどちらかを増大させることが必要とされる。一般的な提案として、材料の降伏強度が高くなるほど、加工（例えば、打ち抜き、曲げ等）するのが益々困難になる。そして、ばねを更に小さく製作したいという望みによって、それらの断面を更に大きく製作することが本質的に不可能になる。特に素子をプローブ探査するために、半導体素子に信頼性の良い圧力接続をもたらすには、幾つかのパラメータを問題にする必要があり、これらには、限定ではないが、位置合わせ、プローブ力、オーバードライブ、接触力、均衡した接触力、洗浄、接触抵抗、及び平坦化が含まれる。これらパラメータの一般的な議論は、「高密度プローブカード(HIGH DENSITY PROBE CARD)」と題する米国特許第 4,837,622 号に見出すことができ、これを参照として本明細書に取り込む以下の米国特許を参照として本明細書に取り込むが、これらには、電子コンポーネントに対して、面対向接続、特に圧力接続をなすことを一般的な問題として言及している。それら米国特許は、米国特許第5,386,344 号（「FLEX CIRCUIT C ARD ELASTOMERIC CABLE CONNECTOR ASSEMBLY」）、同第5,336,380 号（「SPRING BIASED TAPERED CONTACT ELEMENTS FOR ELECTRICAL CONNECTORS AND INTEGRATE D CIRCUIT PACKAGES」）、同第5,317,479 号（「PLATED COMPLIANT LEAD」）、同第5,086,337 号（「CONNECTING STRUCTURE OF ELECTRONIC PART AND ELECTRON IC DEVICE USING THE STRUCTURE」）、同第5,067,007 号（「SEMICONDUCTOR DEV ICE HAVING LEADS FOR MOUNTING TO A SURFACE OF A PRINTED CIRCUIT BOARD」）、同第4,989,069 号（「SEMICONDUCTOR PACKAGE HAVING LEADS THAT BREAK-AW AYFROM SUPPORTS」）、同第4,893,172 号（「CONNECTING STRUCTURE FOR ELECTR ONIC PART AND METHOD 0F MANUFACTURING THE SAME」）、同第4,793,814 号（「 ELECTRICAL CIRCUIT BOARD INTERCONNECT」）、同第4,777,564 号（「LEADFRAME FOR USE WITH SURFACE MOUNTED COMPONENTS」）、同第4,764,848 号（「SURFAC E MOUNTED ARRAY STRAIN RELIEF DEVICE」）、同第4,667,219 号（「SEMICONDUC TOR CHIP INTERFACE」）、同第4,642,889 号（「COMPLIANT INTERCONNECTION AN D METHOD THEREFOR」）、同第4,330,165 号（「PRESS-CONTACT TYPE INTERCONNE CTORS」）、同第4,295,700 号（「INTERCONNE CTORS」）、同第4,067,104 号（「MEHOD OF FABRICATING AN ARRAY OF FLEXIBLE METALLIC INTERCONNECTS FOR COUPLING MICROELECTRONICS COMPONENTS」）、同第3,795,037 号（「ELECTRICAL CONNECTOR DEVICE」）、同第3,616,532 号（「M ULTILAYER PRINTED CIRCUIT ELECTRICAL INTERCONNECTION DEVICE」）、及び同第3,509,270 号（「INTERCONNECTION FOR PRINTED CIRCUITS AND METHOD OF MAK ING SAME」）である。半導体素子自体に圧力接触をもたらすための機構を設けることは有利であろう。半導体チップアセンブリに半導体ダイ（チップ）の表面から離して偏倚させた端子を設けるために、限られた数の技法が、従来技術において提案されている。「SEMICONDUCTOR CHIP ASSEMBLIES AND COMPONENTS WITH PRESSURE CONTACT」と称する米国特許第5,414,298 号には、かかるアセンブリが、極端に小型化とすることが可能であり、また、チップ自体の面積より僅かに大きな面積しか占めない旨の開示がある。発明の簡単な説明（摘要）本発明の１つの目的は、半導体素子に復元性のある接触構造（ばね接触子）を実装するための１つの技法を提供することにある。本発明の他の目的は、半導体ダイのプローブ探査を、それらが半導体ウェーハから単一化（分離）される前に行うための１つの技法を提供することにあり、必要不可欠な復元性、及び／又は従順性要素（すなわち、ばね要素）が、プローブカードにそこから延伸する復元性のある接触構造を設ける必要なく、半導体ダイ上に定置している。本発明の他の目的は、改良されたばね接触要素（復元性のある接触構造）を提供することにあり、その複数は、半導体素子上に実装可能である。本発明の他の目的は、電子コンポーネントに圧力接触を行うのに適した相互接続要素を提供することにある。本発明の他の目的は、同じ相互接続構造を用いて、半導体ダイ等の電子コンポーネントに一時的と永久的な接続の両方を行うための１つの技法を提供することにある。本発明の他の目的は、ダイがウェーハから単一化される前か、ダイがウェーハから単一化された後のいずれかで、ダイのエージング及び試験を実行するために、ダイに一時的な相互接続を行うための１つの技法を提供することにある。本発明によれば、本来的に復元性のある複数の接触構造（ばね要素）が、キャリア基板に実装され、該キャリア基板は、半導体素子に実装され、ばね要素は、ボンディングワイヤ等により、半導体素子上の接着パッドのうちの対応するパッドに接続される。ばね要素は、それ自体で、他の媒介を必要とすることなく、所望の復元性を与える。キャリア基板は、それが実装される電子コンポーネント（例えば、半導体素子）に対して固定されたままであり、換言すると、キャリア基板は、半導体素子に復元性無く実装される。好適には、キャリア基板は堅固である。本発明の代替実施例の場合、ばね要素は、リードフレームのリードに装着され、リードフレームは、ばね接触キャリアとして機能する。半導体素子にキャリア基板（リードフレームのリードを備えた）上のばね要素を設ける利点の中には、以下の利点がある。（ａ）半導体素子に直接ばね接触子を実装するのではなく、キャリア基板上にばね接触子を予め製造することにより、利用可能な（「良好な」）ばね接触子を製造及び生産することに関連したどんな問題も、半導体素子を処理する前に一目瞭然となる。（ｂ）ばね接触子は、試験ボードに信頼性良く一時的な接触を行うことが可能であり、これは、通常の印刷回路基板と同じく単純で簡単明瞭である。（ｃ）同じ復元性のある接触構造が、ばねクリップその他により適所に保持される場合、回路基板に信頼性の良い圧力接続を行うことができる。（ｄ）同じ復元性のある接触構造が、半田付け等により、回路基板に信頼性の良い永久接続を行うことができる。本発明の１つの態様によれば、ばね接触要素が、半導体ダイ等の電子コンポーネントに、一時的接続と永久的接続の両方として、「二重の役割」を果たすことができる。好適には、ばね接触要素のキャリアは、半導体ダイか半導体ウェーハから単一化（分離）される前に、半導体ダイに実装される。このようにして、複数の圧力接触を、半導体素子その他に電源投入する「簡単な」試験ボードを用いて、１つ以上の単一化されていない半導体ダイ（素子）に行うことができる。本明細書に用いるような、「簡単な」試験ボードとは、その表面から延伸する複数のプローブ要素を有する基板である従来的な「プローブカード」とは対照的に、複数の端子又は電極を有する基板のことである。簡単な試験ボードは安価であり、従来的なプローブカードよりも容易に構成される。更に、従来的なプローブカードに付きものの幾つかの物理的制約は、簡単な試験ボードを用いて、本発明の半導体素子アセンブリにより所望の圧力接触を行った場合には生じない。このようにして、複数の単一化されていない半導体ダイが、その半導体ダイをウェーハから単一化（分離）する前に、動作（試験及び／又はエージング）可能である。本発明の１つの態様によれば、半導体ダイに実装され、また半導体ダイを動作させるのに用いられる同じばね接触要素を用いて、半導体ダイがウェーハから単一化された後に、半導体ダイに永久的接続又は圧力接続を行うことが可能になる。本発明の１つの態様によれば、ばね接触要素は、キャリア基板の端子上に直接製造される「複合相互接続要素」として好適に形成される。「複合」（多層）相互接続要素は、ワイヤ（ワイヤステム）又はリボンとすることができる伸長コア要素を、ばね形状を有するように成形し、コア要素に保護膜を施して、キャリア基板の端子に実装することにより製造され、結果としての複合相互接続要素の物理的特性が向上し、及び／又はその複合相互接続要素がキャリア基板に確実に固定される。「複合」という用語の使用は、本明細書に記載した説明を通じて、用語（例えば、２つ以上の要素から形成される）の’総称的な’意味に一致しており、例えば、ガラス、カーボン、又は樹脂その他の基材に支持される他の繊維等の材料に施されるような試みの他の分野における「複合」という用語の如何なる使用法とも混同すべきではない。本明細書で使用する「ばね形状」という用語は、先端に加えられる力に対して、伸長要素の端部（先端）の弾性（復元）運動を呈示する、伸長要素の事実上の任意の形状を言う。これには、１つ以上の湾曲部を有するように成形された伸長要素だけでなく、実質的に真っ直ぐな伸長要素も含まれる。本明細書で使用する「接触領域」、「端子」、「パッド」及び類似の用語は、相互接続要素が実装される、又は接触をなす任意の電子コンポーネント上の任意の導電領域を言う。通常、複合相互接続要素（ばね要素）のコアは、コアの一端が、キャリア基板上に１つの端子に実装された後に成形される。代替として、コア要素は、電子コンポーネントに実装する前に成形される。代替として、コア要素は、電子コンポーネントではない犠牲基板の一部に実装されるか、又は犠牲基板の一部である。犠牲基板は、成形後、且つ保護膜生成の前か後のどちらかで除去される。本発明の１つの態様によれば、各種の構造的特徴を有する先端が、相互接続要素の接触端に配設できる。（親事例の図１１Ａ− １１Ｆも参照されたい。）本発明の１つの実施例の場合、コアは、比較的低い降伏強度を有する「軟質」材料であり、比較的高い降伏強度を有する「硬質」材料で保護膜生成される。例えば、金ワイヤ等の軟質材料が、半導体素子の接着パッドに、（例えば、ワイヤボンディングにより）取り付けられて、ニッケル及びその合金等の硬質材料で、（例えば、電気化学メッキにより）保護膜生成される。コアの面対向保護膜、単一及び多層保護膜、微細突出部を有する「粗い」保護膜（親事例の図５Ｃ及び５Ｄも参照されたい）、及びコアの全長、又はコア長の一部のみに延伸する保護膜が記載されている。後者の場合、コアの先端は、電子コンポーネントに接触させるために適切に露出される（親事例の図５Ｂも参照されたい）。一般に、本明細書に記載した説明を通じて、「メッキ」という用語は、コア要素に保護膜を生成するための多数の技法の一例として用いられる。本発明の範囲内にあるのは、限定ではないが、水溶液からの材料の堆積を伴う各種工程と、電解メッキと、無電解メッキと、化学気相成長法（ＣＶＤ）と、物理気相成長法（ＰＶＤ）と、液体又は固体先行物質の誘導壊変を通して、材料の堆積を生じせしめる工程と、その他を含む任意の適切な技法によって、コア要素に保護膜生成することができることであり、材料を堆積するためのこれら技法の全ては、一般に周知のところである。一般に、ニッケル等の金属性材料で保護膜生成するために、電気化学的工程が好適であり、特に電解メッキが好ましい。本発明の他の実施例の場合、ばね要素は、復元性のある接触構造として機能するのに本質的に適した、「硬質」材料の伸長要素である（すなわち、成就値の複合相互接続要素の場合のように、保護膜のない）。かかる「モノリシック」ばね要素は、保護膜が施されて、その電気的な接触特性が向上し、及び／又はばね要素が、それが実装される端子に（上述の複合相互接続要素と同様にして）確実に固定される。保護膜を施して固定する場合に、唯一必要なのは、端子の軟質部分へのばね要素の一端の半田付け、貼り付け、及び突き刺し等により、ばね要素を端子に「仮留め」することである。本発明の範囲内には、複数の硬質ばね要素を、後続の電子コンポーネントへの転送のために、犠牲基板に実装することがある。好適には、コアはワイヤの形態をとる。代替として、コアは平坦なタブ（導電性金属リボン）、又はある材料の伸長リボンである。コア及び保護膜の両方に対して代表的な材料が開示される。以降では主に、一般的に非常に小さな寸法（例えば、３．０ミル以下）である比較的軟質の（低降伏強度）コアで開始することを伴う技法を説明する。半導体素子の金属化に容易に付着する金等の軟質材料は、一般に、ばねとして機能するのに十分な復元性が無い。（かかる軟質の金属性材料は、弾性変形ではなく、主に可塑性変形を呈示する。）半導体素子に容易に付着し、また適切な復元性を持つ他の軟質材料は、非導電性であることが多く、これは、大部分の弾性材料の場合にそうである。いずれの場合でも、所望の構造的、及び電気的特性が、コアにわたって施される保護膜により、結果としての複合相互接続要素に付与できる。結果としての複合相互接続要素は、非常に小さく製作でき、更に、適切な接触力も呈示し得る。更に、複数のかかる複合相互接続要素は、それらが、隣接する複合相互接続要素に対する距離（隣接する相互接続要素間の距離は、「ピッチ」と呼ばれる）よりもかなり大きな長さ（例えば、１００ミル）を有するとしても、微細ピッチ（例えば、１０ミル）で配列できる。本発明の複合相互接続要素は、優れた電気的特性を呈示し、これには、導電率、半田付け性、及び低い接触抵抗が含まれる。多くの場合、加えられる接触力に応答した相互接続要素の偏向は、結果として「拭い」接触となり、これは、信頼性の良い接触をなすのを保証するのに役立つ。本発明の追加の利点は、本発明の相互接続要素となされる接続が、容易に取り外し可能である点にある。電子コンポーネントの端子に相互接続をもたらす半田付けは、任意であるが、一般にシステムレベルでは好ましくない。本発明の１つの態様によれば、制御されるインピーダンスを有する相互接続要素を製作するための方法が記載される。これらの技法には、一般に、誘電体材料（絶縁層）で導電コア、又は複合相互接続要素全体を被覆し（例えば、電気泳動的に）、導電材料の外部層で誘電体材料に保護膜生成することが伴う。外部の導電材料層を接地することにより、結果としての相互接続要素は効果的に遮蔽することができ、そのインピーダンスは容易に制御可能となる。（親事例の図１０Ｋも参照されたい。）本発明の１つの態様によれば、相互接続要素は、電子コンポーネントへの後での取り付けのために、予め製造することができる。この目的を達成するための各種の技法が、本明細書に記載されている。本書類では特定的に保護されていないが、複数の個々の相互接続要素の基板への実装、又は代替として、エラストマーにおいて、又は支持基板上で複数の個々の相互接続要素の懸架を扱う機械を製造することも比較的簡単明瞭であると考えられる。明確に理解されたいのは、本発明の複合相互接続要素は、その導電特性を強化する、又はその腐食耐性を強化するために被覆されていた、従来技術の相互接続要素とは劇的に異なるということである。本発明の保護膜は、電子コンポーネントの端子への相互接続要素の締結を実質的に強化する、及び／又は結果としての複合相互接続要素に、所望の復元特性を付与することを特定的に意図するものである。このようにして、応力（接触力）は、応力を吸収することを特定的に意図する、相互接続要素の部分に向けられる。また認識されたいのは、本発明は、ばね接触子を製作するための本質的に新規な技法を提供するということである。一般に、結果としてのばねの動作構造は、曲げ及び成形の生成物ではなく、メッキの生成物である。これによって、ばね形状を確立する広範な材料、及びコアの「足場」を電子コンポーネントに取り付けるための各種の「易しい」工程の利用に対して扉が開かれる。保護膜は、コアの「足場」にわたった「超構造」として機能し、その用語の両方が、土木工学の分野にそれらの原点を有する。本発明の特異な利点は、自立ばね接触子（ばね要素）を、ロウ付け又は半田付け等の追加の易しくない技法を要することなく、脆弱な半導体素子上に実装可能な点にある。本発明の１つの態様によれば、復元性のある接触構造のうちのいずれかを、少なくとも２つの複合相互接続要素として形成することができる。本発明の恩恵の中には、以下のことがある。（ａ）複合相互接続要素（はね接触子）は、全て金属性であり、エージングが、高温で従って短時間で実行可能となる。（ｂ）複合相互接続要素は、自立型であり、一般に、半導体素子の接着パッドレイアウトによって制限を受けない。（ｃ）本発明の複合相互接続要素は、それらの先端が、ベースよりも大きなピッチ（間隔）となるように仕立てることができ、それによって、半導体ピッチ（例えば、１０ミル）から配線基板ピッチ（例えば、１００ミル）までピッチを拡張する工程が、直ちに（第１レベル相互接続で）開始され、また容易になる。本発明の他の目的、特徴、及び利点は、本発明の以下の説明に鑑みて明らかとなろう。図面の簡単な説明参照は、本発明の好適な実施例に対して詳細になされ、その例は、添付図面に示されている。これらの好適な実施例に関連して本発明を説明するが、理解されたいのは、本発明の精神、及び範囲をこれら特定の実施例に限定することを意図しない、ということである。本明細書に提示される側面図において、図示の明瞭化のために、側面図のかなりの部分を断面で提示している。例えば、図面の多くで、ワイヤステムは、太線で完全に示されるが、保護膜は、本当の断面で示されている（網かけのないことが多い）。本明細書に提示される図面において、図示の明瞭化のために、幾つかの要素のサイズが誇張してある（図面の他の要素に面対向して、縮尺が合っていない）ことが多い。図１Ａは、本発明の１つの実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。図１Ｂは、本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。図１Ｃは、本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。図１Ｄは、本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。図１Ｅは、本発明の他の実施例に従った、複合相互接続要素の一端を含めた長手部分の断面図である。図２Ａは、本発明に従って、電子コンポーネントの端子に実装されて、多層化シェルを有する複合相互接続要素の断面図である。図２Ｂは、本発明に従って、中間層が誘電体材料製である、多層化シェルを有する複合相互接続要素の断面図である。図２Ｃは、本発明に従って、電子コンポーネント（例えば、プローブカード挿入）に実装される、複数の複合相互接続要素の斜視図である。図２Ｄは、本発明に従って、複合相互接続要素を製造するための技法の例示的な第１ステップの断面図である。図２Ｅは、本発明に従って、相互接続要素を製造するための図２Ｄの技法の例示的な更なるステップの断面図である。図２Ｆは、本発明に従って、相互接続要素を製造するための図２Ｅの技法の例示的な更なるステップの断面図である。図２Ｇは、本発明に従った、図２Ｄ−２Ｆの技法に従って製造された例示的な複数の個々の相互接続要素の断面図である。図２Ｈは、本発明に従った、図２Ｄ−２Ｆの技法に従って製造されて、互いに規定の空間関係で関連した、例示的な複数の相互接続要素の断面図である。図２１は、本発明に従って、相互接続要素を製造するための代替実施例の断面図であり、１つの相互接続要素の１つの端部を示す。図３Ａは、本発明に従った、ホトレジスト層の開口を介して、基板に施された金属層に接着された自由端を有するワイヤの側面図である。図３Ｂは、本発明に従った、保護膜生成されたワイヤを備えた、図３Ａの基板の側面図である。図３Ｃは、本発明に従った、ホトレジスト層が除去され、また金属層が部分的に除去された、図３Ｂの基板の側面図である。図３Ｄは、本発明に従った、図３Ａ−３Ｃに記載の技法に従って形成された半導体素子の斜視図である。図４は、従来技術の半導体素子の斜視図である。図５は、本発明の１つの実施例に従った、半導体素子に実装されたばね要素を有するキャリア基板の側面図である。図５Ａは、本発明の１つの実施例に従った、２つの単一化されていない半導体ダイに実装されたばね要素を有するキャリア基板の側面図である。図５Ｂは、本発明の１つの実施例に従った、図５に示す型式のキャリア基板の側面図である。図６は、本発明に従った、半導体ダイに実装されたばね要素を有するキャリア基板の代替実施例の側面図である。図６Ａは、本発明に従った、図６のキャリア半導体アセンブリの側面図である。図６Ｂは、本発明に従った、図６のキャリアアセンブリの代替実施例の側面図である。図７Ａ−７Ｆは、本発明のキャリア基板の代替実施例の側部断面図である。図８Ａは、本発明のチップスケール（チップ相互接続）キャリアの代替実施例の斜視図である。図８Ｂは、図８Ａのチップスケールキャリアの側部断面図である。図９Ａは、本発明に従った、ばねキャリアの１つの実施例の部分的な側部断面図である。図９Ｂは、本発明に従った、複合リードフレームの部分的な斜視図である。図９Ｃは、本発明に従った、複合リードフレームの部分的な斜視図である。図１０は、本発明に従った、ばね要素キャリアの他の実施例の分解組立、側部断面図である。図１１は、本発明に従った、シリコン（半導体）ウェーハに実装されたばね要素キャリアの斜視図である。発明の詳細な説明本特許出願は、半導体素子を、それらが半導体ウェーハ上に定置している間に（すなわち、それらがウェーハから単一化される前に）試験（動作及びエージングの実行を含む）するために、及び／又は半導体素子と他の電子コンポーネント（印刷回路基板等の）との間に、圧力接続をもたらす等のために、半導体素子等の電子コンポーネントに、ばね接触子を設ける技法を目指すものである。以下の説明から明らかとなるが、本技法には、半導体素子に取り付けられるキャリア基板上に、復元性のある接触構造を製造することと、半導体素子を試験するために、復元性のある接触構造に圧力接続を行うことと、半導体ダイがウェーハから単一化された後に、半導体ダイに接続するのに、同じ復元性のある接触構造を用いることが伴う。好適には、復元性のある接触構造は、「複合相互接続要素」として実施され、これは例えば、１９９５年５月２６日に出願され、参照として本明細書に取り込む、上述した米国特許出願第08/452,255号（「親事例」）の開示に記載されている。本特許出願は、図１Ａ −１Ｅ、及び図２Ａ−２Ｉの記載において、親事例に開示される技法の幾つかを要約するものである。本発明を実施するための好適な技法の重要な態様は、（１）結果としての複合相互接続要素の機械的性質を確立し、及び／又は（２）相互接続要素が電子コンポーネントの１つの端子に実装される場合に、その端子に相互接続要素を確実に締結するために、「複合」相互接続要素が、コア（電子コンポーネントの端子に実装される）で開始し、次いで、適切な材料でコアに保護膜を生成することにより形成できる点にある。このようにして、弾性変形可能な形状へと容易に成形されて、電子コンポーネントの最も脆弱な部分にさえも容易に取り付けられる、軟質材料のコアで開始することにより、復元性のある相互接続要素（ばね要素）が製造できる。硬質材料からばね要素を形成し、容易には明白でなく、論証可能に直感的でない従来技術の技法を鑑みると、その軟質材料は、ばね要素の基底部を形成可能である。かかる「複合」相互接続要素は、一般に、本発明の実施例に用いるのに、好適な形態の復元性のある接触構造である。図１Ａ、１Ｂ、１Ｃ及び１Ｄは、本発明に従った、複合相互接続要素用の各種の形状を一般的に示す。以降では主に、復元性を呈示する複合相互接続要素を説明する。しかし理解されたいのは、復元性のない複合相互接続要素も本発明の範囲内に入るということである。更に、以降では主に、硬質（弾性）材料により保護膜生成される、軟質（容易に成形されて、使い勝手の良い工程により、電子コンポーネントに固定しやすい）コアを有する、複合相互接続要素を説明する。しかし、コアを硬質材料とし得ることも本発明の範囲内にあり、保護膜は、主に、電子コンポーネントの端子に相互接続要素を確実に締結するように機能する。図１Ａにおいて、電気的な相互接続要素１１０には、「軟質」材料（例えば、４０，０００ｐｓｉよりも少ない降伏強度を有する材料）のコア１１２と、「硬質」材料（例えば、８０，０００ｐｓｉよりも大きな降伏強度を有する材料）のシェル（保護膜）１１４とが含まれる。コア１１２は、概ね真っ直ぐな片持ち梁として成形（構成）される伸長要素であり、０．０００５から０．００３０インチ（０．００１インチ＝１ミル≒２５ミクロン（μｍ））の直径を有するワイヤとすることができる。シェル１１４は、既に成形されたコア１１２にわたって、適切なメッキエ程（例えば、電気化学メッキ）等の任意の適切な工程により施される。図１Ａは、本発明の相互接続要素に対して恐らく最も簡単な形状と思われるスプリング形状、すなわち、その先端１１０ｂにおいて加えられる力「Ｆ」に対して、ある角度で配向された真っ直ぐな片持ち梁を示す。かかる力が、相互接続要素が圧力接触している電子コンポーネントの端子により加えられる場合、先端の下方への（図で見て）偏向により、明らかに結果として、先端が端子を横切って移動する、すなわち「拭い」運動となる。かかる拭い接触により、信頼性の良い接触が、相互接続要素と電子コンポーネントの接触端子との間でなされることが保証される。その「硬質性」のおかげで、またその厚さ（０．０００２５から０．００５００インチ）を制御することにより、シェル１１４は、相互接続要素１１０全体に対して、所望の復元性を付与する。このようにして、電子コンポーネント（不図示）間の復元性のある相互接続を、相互接続要素１１０の２つの端部１１０ａと１１０ｂの間にもたらすことができる。（図１Ａにおいて、参照番号１１０ａは、相互接続要素１１０の一端を示し、端部１１０ｂに対向した実際の端部は示されていない。）電子コンポーネントの端子に接触する際に、相互接続要素１１０は、「Ｆ」で表記される矢印で示されるような、接触力（圧力）を受けることになる。一般に好適なのは、保護膜（単層か、又は多層保護膜のいずれか）の厚さが、保護膜を施そうとするワイヤの直径よりも厚いことである。結果としての接触構造の全体の厚さが、コアの厚さに、保護膜の２倍の厚さを加えた総和であるという事実を前提として、コアと同じ厚さ（例えば、１ミル）を有する保護膜は、それ自体まとまって、コアの２倍の厚さを有することになる。相互接続要素（例えば、１１０）は、加えられる接触力に応答して偏向することになるが、該偏向（復元性）は、相互接続要素の全体形状によって部分的に、（コアの降伏強度に対して）保護膜材料の優勢な（より大きな）降伏強度により部分的に、また、保護膜材料の厚さにより部分的に決定される。本明細書で用いる「片持ち式」及び「片持ち梁」という用語は、伸長構造（例えば、保護膜付きコア１１２）が、一端に実装（固定）されて、他端は、通常、伸長要素の長手方向軸に対して概ね横方向に作用する力に応答して、自由に移動する。これらの用語の使用により、伝達又は暗示を意図する他の特定的な、又は限定的な意味は何もない。図１Ｂにおいて、電気的な相互接続要素１２０には、同様に、軟質コア１２２（１１２に匹敵）と、硬質シェル１２４（１１４に匹敵）とが含まれる。この例の場合、コア１２２は、２つの湾曲部を有するように成形され、従って、Ｓ字形状と見なされる。図１Ａの例のように、このようにして、電子コンポーネント（不図示）間の復元性のある相互接続を、相互接続要素１２０の２つの端部１２０ａと１２０ｂの間にもたらすことができる。（図１Ｂにおいて、参照番号１２０ａは、相互接続要素１２０の一端部を示し、端部１２０ｂに対向した実際の端部は示されていない。）電子コンポーネントの端子に接触する際に、相互接続要素１２０は、「Ｆ」で表記される矢印で示されるような、接触力（圧力）を受けることになる。図１Ｃにおいて、電気的な相互接続要素１３０には、同様に、軟質コア１３２（１１２に匹敵）と、硬質シェル１３４（１１４に匹敵）とが含まれる。この例の場合、コア１３２は、１つの湾曲部を有するように成形され、Ｕ字形状と見なすことができる。図１Ａの例のように、このようにして、電子コンポーネント（不図示）間の復元性のある相互接続を、相互接続要素１３０の２つの端部１３０ａと１３０ｂの間にもたらすことができる。（図１Ｃにおいて、参照番号１３０ａは、相互接続要素１３０の一端部を示し、端部１３０ｂに対向した実際の端部は示されていない。）電子コンポーネントの端子に接触する際に、相互接続要素１３０は、「Ｆ」で表記される矢印で示されるような、接触力（圧力）を受けられることになる。代替として、相互接続要素１３０を使用して、「Ｆ’」で表記される矢印で示されるように、その端部１３０ｂ以外で接触をなすこともできる。図１Ｄは、軟質コア１４２と硬質シェル１４４を有する、復元性のある相互接続要素１４０の他の実施例を示す。この例の場合、相互接続要素１４０は、本質的に簡単な片持ち式（図１Ａに匹敵）であり、湾曲した先端１４０ｂは、その長手方向軸に対して横方向に作用する接触力「Ｆ」を受ける。図１Ｅは、軟質コア１５２と硬質シェル１５４を有する、復元性のある相互接続要素１５０の他の実施例を示す。この例の場合、相互接続要素１５０は、概ね「Ｃ字形状」であり、好適には僅かに湾曲した先端を備え、「Ｆ」で表記される矢印で示されるように、圧力接触をなすのに適している。理解されたいのは、軟質コアは、任意の弾性変形可能な形状、換言すると、結果としての相互接続要素に、その先端に加えられる力に応答して弾性的に偏向せしめる形状へと、容易に形成することができるということである。例えば、コアは、慣用的なコイル形状に形成することもできる。しかし、コイル形状は、相互接続要素の全長、及びそれに関連したインダクタンス（その他）、また高周波（速度）で動作する回路へのインダクタンスの悪影響に起因して好ましくない。シェル、又は多層シェル（以下で説明する）の少なくとも１つの層の材料は、コアの材料よりも大幅に高い降伏強度を有する。従って、シェルは、結果としての相互接続構造の機械的特性（例えば、弾性）を確立する際にコアの影を薄くする。シェル対コアの降伏強度の比率は、少なくとも２：１が好適であり、少なくとも３：１及び少なくとも５：１も含み、１０：１程度に高くすることもできる。また明らかなのは、シェル、又は多層シェルの少なくとも外部層は、導電性にすべきであり、シェルがコアの端部を覆う場合には顕著である。（しかし、親事例には、コアの端部が露出される実施例が記載されており、その場合には、コアは導電性でなければならない。）学術的な観点から、結果としての複合相互接続要素のばね作用（スプリング形状）部分に、硬質材料で保護膜生成することが唯一必要である。この観点から、コアの２つの端部の両方に保護膜生成することは一般に本質的でない。しかし、実際問題としては、コア全体に保護膜生成することが好ましい。電子コンポーネントに締結（取り付け）られるコアの一端に保護膜生成する特定の理由、及びそれで生じる利点を、以下で更に詳細に論じる。コア（１１２、１２２、１３２、１４２）に適した材料には、限定でないが、金、アルミニウム、銅、及びそれらの合金が含まれる。これらの材料は通常、所望の物理的性質を得るために、少量の他の材料で合金化されるが、それらは例えば、ベリリウム、カドミウム、シリコン、マグネシウム、その他である。銀、パラジウム、プラチナ、プラチナ群の元素の金属等の金属又は合金を用いることも可能である。鉛、スズ、インジウム、ビスマス、カドミウム、アンチモン、及びそれらの合金から構成される半田が使用可能である。電子コンポーネントの端子へのコア（ワイヤ）の一端の面対向取り付け（以下で更に詳細に論じる）は、一般に、（温度、圧力、及び／又は超音波エネルギーを用いて、ボンディングをもたらす）ボンディングしやすい任意の材料（例えば、金）のワイヤであり、これは、本発明を実施するのに適している。非金属材料を含む、保護膜生成（例えば、メッキ）しやすい任意の材料が、コアに使用できることも本発明の範囲内である。シェル（１１４、１２４、１３４、１４４）に適した材料には、（多層シェルの個々の層に関して、以下で論じるように）限定ではないが、ニッケル及びその合金と、銅、コバルト、鉄及びそれらの合金と、両方とも卓越した電流搬送能力、及び良好な接触抵抗特性を呈示する、金（特に硬質の金）及び銀と、プラチナ群の元素と、貴金属と、半貴金属及びそれらの合金、特にプラチナ群の元素及びそれらの合金と、タングステンと、モリブデンが含まれる。半田状の仕上げが所望の場合には、スズ、鉛、ビスマス、インジウム、及びそれらの合金を用いることもできる。これらの被覆材料を、上記に記載した各種のコア材料にわたって施すために選択される技法は、無論のこと、用途に合わせて変化する。電解メッキ、及び無電解メッキは一般に好適な技法である。しかし、一般には、金のコアにわたってメッキを施すことは、直感的ではない。本発明の１つの態様によれば、金のコアにわたってニッケルのシェルをメッキする（特に、無電解メッキする）場合、メッキ開始を容易にするために、まず、金のワイヤステムにわたって薄い銅の開始層を施すことが望ましい。図１Ａ−１Ｅに示すような例示的な相互接続要素は、約０．００１インチのコア径と、０．００１インチのシェル厚を有し、従って、相互接続要素は、約０．００３インチの全体径（すなわち、コア径足す２倍のシェル厚）を有する。一般に、シェルのこの厚さは、コアの厚さ（例えば、直径）の０．２−５．０（１／５から５）倍程度となる。複合相互接続要素に関する幾つかの例示的なパラメータは、以下のようになる。（ａ）１．５ミルの直径を有する金のワイヤコアが、４０ミルの全高、及び９ミル半径の略Ｃ字状湾曲（図１Ｅに匹敵）を有するように成形され、０．７５ミルのニッケルでメッキされ（全体径＝１．５＋２×０．７５＝３ミル）て、任意として金の５０マイクロインチの最終保護膜を受容する。結果としての複合相互接続要素は、約３−５グラム／ミルのばね定数（ｋ）を呈示する。使用時に、３ −５ミルの偏向は、結果として９−２５グラムの接触力となる。この例は、介挿物用のばね要素に関連して有用である。（ｂ）１．０ミルの直径を有する金のワイヤコアが、３５ミルの全長を有するように成形され、１．２５ミルのニッケルでメッキされ（全体径＝１．０＋２× １．２５＝３．５ミル）て、任意として金の５０マイクロインチの最終保護膜を受容する。結果としての複合相互接続要素は、約３グラム／ミルのばね定数（ｋ）を呈示して、プローブ用のばね要素に関連して有用である。（ｃ）１．５ミルの直径を有する金のワイヤコアが、２０ミルの全長、及び約５ミルの半径の略Ｓ字状湾曲を有するように成形され、０．７５ミルのニッケル又は銅でメッキされる（全体径＝１．５＋２×０．７５＝３ミル）。結果としての複合相互接続要素は、約２−３グラム／ミルのばね定数（ｋ）を呈示して、半導体素子上に実装するためのばね要素に関連して有用である。コアは、丸い断面を有する必要はなく、むしろシートから延伸する平坦なタブ（矩形断面を有する）とすることもできる。理解されたいのは、本明細書で用いる「タブ」という用語は、「ＴＡＢ」（テープ自動化ボンディング）と混同すべきでない、ということである。多層シェル図２Ａは、端子２１４が設けられる電子コンポーネント２１２に実装された、相互接続要素２１０の１つの実施例２００を示す。この例の場合、軟質（例えば、金）ワイヤコア２１６が、一端において端子２１４にボンディングされ（取り付けられ）、端子から延伸してスプリング形状を有するように構成され（図１Ｂに示す形状に匹敵）て、自由端２１６ｂを有するように切断される。このようにワイヤのボンディング、成形、及び切断は、ワイヤボンディング装置を用いて達成される。コアの端部２１６ａにおける接着剤は、端子２１４の露出表面の比較的小さい部分しか覆わない。シェル（保護膜）が、ワイヤコア２１６にわたって配設され、この例の場合、多層化として示され、内層２１８と外層２２０を有し、その両方の層はメッキ工程により適切に施される。多層シェルの１つ以上の層が、硬質材料（ニッケル及びその合金等の）から形成されて、所望の復元性が、相互接続要素２１０に付与される。例えば、外層２２０は、硬質材料とすることができ、内層は、コア材料２１６上に硬質材料２２０をメッキする際に、緩衝又は障壁層として（あるいは、活性層、接着材層として）機能する材料とすることができる。代替として、内層２１８を硬質材料とし、外層２２０を、導電率及び半田付け可能性を含めた優れた電気的特性を呈示する材料（軟質の金等）とすることもできる。半田又はろう接型式の接触が所望の場合、相互接続要素の外層は、それぞれ、鉛−スズ半田又は金−スズろう接材料とすることができる。端子への締結図２Ａは、総括的に、本発明の他の重要な特徴、すなわち復元性のある相互接続要素が、電子コンポーネント上の端子に確実に締結できることを示す。相互接続要素の取付端２１０ａは、相互接続要素の自由端２１０ｂに加えられる圧縮力（矢印「Ｆ」）の結果として、大幅な機械的応力を受ける。図２Ａに示すように、保護膜（２１８、２２０）は、コア２１６だけでなく、連続して（中断なしに）コア２１６に隣接する端子２１４の残り（すなわち、接着剤２１６ａ以外）の露出表面全体も覆う。これによって、相互接続要素２１０が、端子に確実且つ信頼性良く締結され、保護膜材料が、端子への結果としての相互接続要素の締結に対して、実質的に（例えば、５０％よりも大きく）寄与する。一般に、必要なのは、保護膜材料が、コアに隣接する端子の少なくとも一部を覆うことだけである。しかし、保護膜材料は、端子の残りの表面全体を覆うことが一般に好ましい。好適には、シェルの各層は金属性である。一般的な提案として、コアが端子に取付（接着）される比較的小さい領域は、結果としての複合相互接続要素に課せられる接触力（「Ｆ」）から生じる応力を吸収するのにあまり適さない。シェルが、端子の露出表面全体（端子へのコア端２１６ａの取付をなす比較的小さい領域以外の）を覆うおかげで、相互接続構造全体が、端子に確実に締結される。保護膜の接着強度、及び接触力に反作用する能力は、コア端（２１６ａ）自体のそれよりはるかに高い。本明細書で用いる「電子コンポーネント」（例えば、２１２）という用語には、限定ではないが、相互接続及び介挿基板と、シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）等の任意の適切な半導体材料製の半導体ウェーハ及びダイと、生成相互接続ソケットと、試験ソケットと、親事例に記載されているような犠牲部材、要素及び基板と、セラミック及びプラスチックパッケージ、及びチップキャリアを含む半導体パッケージと、コネクタとが含まれる。本発明の相互接続要素は、特に、以下のものとして用いるのに十分適している。すなわち、・半導体パッケージを有する必要がなく、シリコンダイに直接実装される相互接続要素と、・電子コンポーネントを試験するために、基板（以下で更に詳細に説明する）からプローブとして延伸する相互接続要素と、・介挿物（以下で更に詳細に論じる）の相互接続要素である。本発明の相互接続要素は、それが、硬質材料の付随の通常貧弱なボンディング特性によって制限されることなく、硬質材料の機械的特性（例えば、高い降伏強度）の恩恵を受ける点で類を見ない。これは、親事例に詳しく述べられているように、シェル（保護膜）が、コアの「足場」にわたって「超構造」として機能するという事実により大いに可能になる。ここで、それら２つの用語は、土木工学の環境から借用したものである。これは、メッキが保護（例えば、耐腐食）被覆として用いられ、また、相互接続構造に対して所望の機械的特性を付与するのが一般に不可能である、従来技術のメッキ化相互接続要素とは非常に異なる。また、これは、電気的な相互接続部に施されるベンゾトリアゾール（ＢＴＡ）等の、任意の非金属性の耐腐食被覆とはある種著しく対照的である。本発明の多数の利点の中には、複数の自立相互接続構造が、基板の上の共通の高さに対して、減結合コンデンサを有するＰＣＢ等のその異なるレベルから、基板上に容易に形成されるので、それらの自由端は互いに共平面にあるという利点がある。更に、本発明に従って形成される相互接続要素の電気的、及び機械的（例えば、可塑及び弾性）特性が共に、特定の用途に対して容易に合わせられる。例えば、所与の用途において望ましいのは、相互接続要素が、可塑及び弾性変形を呈示することである。（可塑変形が望ましいのは、相互接続要素により相互接続されるコンポーネントにおいて、総非平面性を吸収するためである。）弾性的な挙動が所望である場合、相互接続要素が、最小閾値量の接触力を発生して、信頼性の良い接触をもたらすことが必要である。また利点は、接触表面上に汚染膜が偶発的に存在することに起因して、相互接続要素の先端が、電子コンポーネントの端子と拭い接触をなす点にもある。本明細書で用い、接触構造に適用される「復元性のある」という用語は、加えられた荷重（接触力）に応答して、主に弾性的な挙動を呈示する接触構造（相互接続要素）を意味し、また、「従順な」という用語は、加えられた荷重（接触力）に応答して、弾性的及び可塑的な挙動の両方を呈示する接触構造（相互接続要素）を意味する。本明細書で用いるような、「従順な」接触構造は、「復元性のある」接触構造である。本発明の複合相互接続要素は、従順な、又は復元性のある接触構造のどちらかの特別な場合である。多数の特徴は、親事例に詳細に述べられており、限定ではないが、犠牲基板上に相互接続要素を製造するステップと、電子コンポーネントに複数の相互接続要素を一括転移するステップと、好適には粗い表面仕上げである接触先端を相互接続要素に設けるステップと、一時的、次いで永久的な接続を電子コンポーネントになすために、電子コンポーネント上に相互接続要素を使用するステップと、相互接続要素を、それらの対向端での間隔とは異なる一端での間隔を有するように配列するステップと、相互接続要素を製造するステップと同一工程のステップで、ばねクリップ、及び位置合わせピンを製造するステップと、接続されたコンポーネント間での熱膨張による差異を吸収するように、相互接続要素を使用するステップと、個別の半導体パッケージ（ＳＩＭＭ等の）の必要性を廃除するステップと、任意として、復元性のある相互接続要素（復元性のある接触構造）を半田付けするステップとを含む。制御されたインピーダンス図２Ｂは、多層を有する複合相互接続要素２２０を示す。相互接続要素２２０の最内部（内部の細長い導電要素）２２２は、上記したように、未被覆コアか、又は既に保護膜生成されているコアのいずれかである。最内部２２２の先端２２２ｂは、適切なマスキング材料（不図示）でマスクされる。誘電体層２２４が、電気泳動工程等により最内部２２２にわたって施される。導電材料の外層２２６が、誘電体層２２４にわたって施される。使用時に、外層２２６を電気的に接地することにより、結果として、相互接続要素が、制御されたインピーダンスを有することになる。誘電体層２２４用の例示的な材料は、高分子材料であり、任意の適切な仕方で、且つ任意の適切な厚さ（例えば、０．１−３．０ミル）に施される。外層２２６は多層とすることができる。例えば、最内部２２２が未被覆のコアである例では、相互接続要素全体が復元性を呈示することが所望である場合、外層２２６のうち少なくとも１つの層は、ばね材料である。ピッチ変更図２Ｃは、複数（図示では多くのうち６個）の相互接続要素２５１…２５６が、プローブカード挿入（慣用的な仕方でプローブカードに実装される副アセンブリ）等の電子コンポーネント２６０の表面上に実装される実施例２５０を示す。プローブカード挿入の端子及び導電トレースは、図示の明瞭化のために、この図面から省略されている。相互接続要素２５１…２５６の取付端は、０．０５−０．１０インチといった第１のピッチ（間隔）で始まる。相互接続要素２５１…２５６は、それらの自由端（先端）が０．００５−０．０１０インチといった第２の微細なピッチとなるように、成形及び／又は配向される。あるピッチから別のピッチへと相互接続をなす相互接続アセンブリは、通常、「間隔変換器」と呼ばれる。図示のように、相互接続要素の先端２５１ｂ…２５６ｂは、２つの平行な列状に配列されるが、これは例えば、接着パッド（接点）の２つの平行な列を有する半導体素子に接触させる（試験及び／又はエージング時に）ためである。相互接続要素は、他の先端パターを有するように配列できるが、これは、アレイ等の他の接点パターンを有する電子コンポーネントに接触させるためである。一般に、本明細書に開示される実施例を通じて、１つの相互接続要素しか示さないが、本発明は、複数の相互接続要素を製造して、周辺パターン又は矩形アレイパターンといった、互いに規定の空間関係で複数の相互接続要素を配列することにも適用可能である。犠牲基板の使用電子コンポーネントの端子への直接的な相互接続要素の実装を以上に説明した。総括的に言うと、本発明の相互接続要素は、犠牲基板を含む任意の適切な基板の任意の適切な表面に製造、又は実装可能である。親事例に注目されたいが、これには、例えば電子コンポーネントへの後続の実装のための別個、且つ特異な構造として、複数の相互接続構造（例えば、復元性のある接触構造）を製造する図１１Ａ−１１Ｆに関しての記載、及び犠牲基板（キャリア）に複数の相互接続要素を実装し、次いで電子コンポーネントにひとまとめで複数の相互接続要素を転写する図１２Ａ−１２Ｃに関しての記載がある。図２Ｄ−２Ｆは、犠牲基板を用いて、先端構造を実施した複数の相互接続要素を製造するための技法を示す。図２Ｄは、技法２５０の第１のステップを示し、マスキング材料２５２のパターン化層が、犠牲基板２５４の表面上に施される。犠牲基板２５４は、例として、薄い（１−１０ミル）銅又はアルミニウム箔とすることができ、マスキング材料２５２は、共通のホトレジストとなる。マスキング層２５２は、相互接続要素の製造を所望する位置２５６ａ、２５６ｂ、２５６ｃにおいて、複数（図示では多くのうち３個）の開口を有するようにパターン化される。位置２５６ａ、２５６ｂ、及び２５６ｃは、この意味で、電子コンポーネントの端子に匹敵する。位置２５６ａ、２５６ｂ、及び２５６ｃは、この段階で好適に処理されて、粗い又は特徴的な表面模様を有する。図示のように、これは、位置２５６ａ、２５６ｂ、及び２５６ｃにおいて、箔２５４に窪みを形成する型押し治具２５７で機械的に達成される。代替として、３つの位置での箔の表面を、表面模様を有するように化学的にエッチングすることも可能である。この一般的な目的をもたらすのに適した任意の技法は、本発明の範囲内にあり、例えばサンドブラスティング、ピーニングその他である。次に、複数（図示では多くのうち１つ）の導電性先端構造２５８が、図２Ｅに示すように、各位置（例えば、２５６ｂ）に形成される。これは、電解メッキ等の任意の適切な技法を用いて達成され、多層の材料を有する先端構造を含む。例えば、先端構造２５８は、犠牲基板上に施されるニッケルの薄い（例えば、１０ −１００マイクロインチ）障壁層、続いて軟質の金の薄い（例えば、１０マイクロインチ）、続いて硬質の金の薄い（例えば、２０マイクロインチ）層、続いてニッケルの比較的厚い（例えば、２００マイクロインチ）層、軟質の金の最終の薄い（例えば、１００マイクロインチ）層を有する。一般に、ニッケルの第１の薄い障壁層は、後続の金の層が、基板２５４の材料（例えば、アルミニウム、銅）によって「腐敗」されるのを防止するために設けられ、ニッケルの比較的厚い層は、先端構造に強度を与えるためであり、軟質の金の最終の薄い層は、容易に接着される表面を与える。本発明は、先端構造を犠牲基板上に形成する方法の如何なる特定例にも限定されない。というのは、これらの特定例は、用途に応じて必然的に変化するためである。図２Ｅに示すように、相互接続要素用の複数（図示では多くのうち１つ）のコア２６０が、例えば、上記した電子コンポーネントの端子に軟質のワイヤコアをボンディングする技法のいずれかによって、先端構造２５８上に形成される。コア２６０は次に、上記の仕方で好適には硬質材料２６２で保護膜生成され、マスキング材料２５２が次いで除去され、結果として、図２Ｆに示すように、犠牲基板の表面に実装される複数（図示では多くのうち３つ）の自立相互接続要素２６４となる。図２Ａに関連して説明した、端子（２１４）の少なくとも隣接した領域を覆う保護膜材料と同様にして、保護膜材料２６２は、それらの対応する先端構造２５８にコア２６０を確実に締結し、所望の場合、結果としての相互接続要素２６２に復元特性を付与する。親事例で注記したように、犠牲基板に実装される複数の相互接続要素は、電子コンポーネントの端子に一括転移される。代替として、２つの広範に分岐した経路をとることもできる。シリコンウェーハを犠牲基板として使用でき、その上に先端構造が製造されること、及びそのように製造された先端構造が、電子コンポーネントに既に実装されている復元性のある接触構造に連結（例えば、半田付け、ろう接）できることも、本発明の範囲内である。これらの技法の更なる記載は、以下の図８Ａ−８Ｅにおいて見出される。図２Ｇに示すように、犠牲基板２５４は、選択性化学エッチング等の任意の適切な工程により簡単に除去される。ほとんどの選択性化学エッチングは、他方の材料よりもかなり大きな比率で一方の材料をエッチングし、また、他方の材料は、その工程で僅かしかエッチングされないので、この現象を有利に用いて、犠牲基板の除去と同時に、先端構造におけるニッケルの薄い障壁層が除去される。しかし、必要ならば、薄いニッケル障壁層は、後続のエッチングステップでも除去可能である。これによって、結果として、複数（図示では多くのうち３つ）の個々に離散し特異な相互接続要素２６４となり、これは点線２６６で示され、電子コンポーネント上の端子に（半田付け又はろう接等により）後で装着される。また、言及すべきは、保護膜材料が、犠牲基板及び／又は薄い障壁層を除去する工程で、僅かに薄くされるという点である。しかし、これが生じないほうが好ましい。保護膜の薄小化を防止するには、金の薄い層、又は例えば、約２０マイクロインチの硬質の金にわたって施される約１０マイクロインチの軟質の金が、保護膜材料２６２にわたって最終層として施されることが好ましい。かかる金の外層は、主に、その優れた導電率、接触抵抗、及び半田付け可能性を意図するものであり、障壁層及び犠牲基板の除去に用いることを意図した、ほとんどのエッチング溶液に対して、一般に不浸透性が高い。代替として、図２Ｈに示すように、犠牲基板２５４の除去に先行して、複数（図示では多くのうち３つ）の相互接続要素２６４か、内部に複数の穴を有する薄いプレート等の任意の適切な支持構造２６６によって、互いの所望の空間関係で「固定」され、それに基づき犠牲基板が除去される。支持構造２６６は、誘電体材料、又は誘電体材料で保護膜生成される導電材料とすることができる。シリコンウェーハ又は印刷回路基板等の電子コンポーネントに、複数の相互接続要素を装着するステップといった、更なる処理ステップが次に進行する。加えて、幾つかの用途において、相互接続要素２６４の先端（先端構造に対向した）が移動しないように安定化することが望ましく、これは特に、そこに接触力が加えられる場合である。この目的のために、また望ましいのは、誘電体材料から形成されたメッシュといった、複数の穴を有する適切なシート２６８で、相互接続要素の先端の移動に制約を与えることである。上記の技法２５０の特異な利点は、先端構造（２５８）が、事実上任意の所望の材料から形成されて、事実上任意の所望の模様を有する点にある。上述したように、金は、導電性、低い接触抵抗、半田付け性、及び腐蝕耐性という卓越した電気的特性を呈示する貴金属の一例である。金は又可鍛性であるので、本明細書に記載の相互接続要素、特に本明細書に記載の復元性のある相互接続要素のいずれかにわたって施される、最終の保護膜とするのに極めて十分適している。他の貴金属も同様に望ましい特性を呈示する。しかし、かかる卓越した電気的特性を呈示する、ロジウム等の幾つかの材料は、一般に、相互接続要素全体に保護膜生成するのに適切でない。例えば、ロジウムは、著しく脆く、復元性のある相互接続要素上の最終保護膜として十分には機能しない。これに関して、技法２５０に代表される技法は、この制限を容易に克服する。例えば、多層先端構造（２５８を参照）の第１の層は、（上記のように金ではなく）ロジウムとすることができ、それにより、結果としての相互接続要素のいかなる機械的挙動にも何の影響を与えることなく、電子コンポーネントに接触させるために、その優れた電気的特性を引き出す。図２１は、相互接続要素を製造するための代替実施例２７０を示す。この実施例の場合、マスキング材料２７２が、犠牲基板２７４の表面に施されて、図２Ｄに関して上記した技法と同様にして、複数（図示では多くのうち１つ）の開口２７６を有するようにパターン化される。開口２７６は、相互接続要素が、自立構造として製造される領域を規定する。（本明細書に記載の説明を通じて用いる、相互接続要素が「自立」であるのは、その一端が、電子コンポーネントの端子、又は犠牲基板のある領域にボンディングされ、また、その他端が、電子コンポーネント、又は犠牲基板にボンディングされない場合である。）開口内の領域は、犠牲基板２７４の表面内に延伸する単一の窪みで２７８示されるように、１つ以上の窪みを有するように、任意の適切な仕方で模様加工される。コア（ワイヤステム）２８０が、開口２７６内の犠牲基板の表面にボンディングされて、任意の適切な形状を有する。この図示の場合、例示の明瞭化のために、１つの相互接続要素の一端しか示されていない。他端（不図示）は、電子コンポーネントに取り付けられる。ここで容易に見られるのは、コア２８０が、先端構造２５８ではなく、犠牲基板２７４に直接ボンディングされるという点で、技法２７０が上述した技法２５０とは異なるということである。例として、金ワイヤコア（２８０）が、慣用的なワイヤボンディング技法を用いて、アルミニウム基板（２７４）の表面に容易にボンディングされる。工程（２７０）の次のステップでは、金の層２８２が、コア２８０にわたって、また、窪み２７８内を含む、開口２７６内の基板２７４の露出領域上に施される（例えば、メッキにより）。この層２８２の主な目的は、結果としての相互接続要素の端部に、接触表面を形成することである（すなわち、犠牲基板が除去されると）。次に、ニッケル等の比較的硬質な材料の層２８４が、層２８２にわたって施される。上述したように、この層２８４の１つの主な目的は、結果としての複合相互接続要素に所望の機械的特性（例えば、復元性）を付与することである。この実施例において、層２８４の他の主な目的は、結果としての相互接続要素の低い方の（図示のように）端部に製造される接触表面の耐久性を強化することである。金の最終層（不図示）が、層２８４にわたって施されることになるが、これは、結果としての相互接続要素の電気的特性を強化するためである。最終ステップにおいて、マスキング材料２７２、及び犠牲基板２７４が除去され、結果として、複数の特異な相互接続要素（図２Ｇに匹敵）か、又は互いに所定の空間関係を有する複数の相互接続要素（図２Ｈに匹敵）のいずれかとなる。この実施例２７０は、相互接続要素の端部に模様加工の接触先端を製造するための代表的な技法である。この場合、「ニッケルの金上重ね」接触先端の卓越した一例を説明した。しかし、本明細書に記載の技法に従って、他の類似の接触先端が、相互接続要素の端部に製造可能であることも本発明の範囲内である。この実施例２７０の別の特徴は、接触先端が、以前の実施例２５０で意図したような犠牲基板（２５４）の表面内ではなく、犠牲基板（２７４）の頂部全体に構成される点にある。半導体素子へのばね相互接続要素の直接実装図３Ａ、３Ｂ及び３Ｃは、親事例の図１Ｃ−１Ｅに匹敵し、単一化されていない半導体素子を含む半導体素子上に直接、複合相互接続を製造するための技法３００を示す。この技法は、上述の本出願人による米国特許同時係属出願第08/558 ,332号に開示される技法に匹敵する。慣用的な半導体処理技法によれば、半導体素子３０２が、パターン化導電層３０４を備える。この層３０４は、上部金属層とすることができ、これは通常、ダイへのボンディングを意図したものであり、絶縁（例えば、パッシベーション）層３０８（通常、窒化物）内の開口３０６により規定される。このようにして、接着パッドが規定され、これが、パッシベーション層３０８内の開口３０６の領域に対応する領域を有することになる。通常（すなわち、従来技衛によれば）、ワイヤは接着パッドにボンディングされていた。本発明によれば、金属材料（例えば、アルミニウム）のブランケット層３１０が、パッシベーション層１２４にわたって（スパッタリング等により）堆積されるが、これは、導電層３１０が、開口３０６内への「浸漬」、及び層３０４への電気的接触を含む、層３０８の微細構成に一致して従うようにして行われる。マスキング材料（例えば、ホトレジスト）のパターン化層３１２が、その開口３１４をパッシベーション層３０８内の開口３０６にわたって位置合わせして、層３１０にわたって施される。ブランケット導電層３１０の一部が、マスキング材料３１２により覆われ、他の部分のブランケット導電層３１０は、マスキング材料３１２の層の開口３１４内で露出される（覆われない）。ブランケット導電層３１０の露出部分は、開口３１４内で、「パッド」又は「端子」（２１４に匹敵）として機能することになり、金メッキ（不図示）することもできる。この技法の重要な特徴は、開口３１４が開口３０６よりも大きい点にある。明らかであるが、これによって結果として、半導体ダイ３０２上に存在する他のもの（開口３０６により規定されるような）よりも大きな接着領域（開口１３２により規定される）となる。この技法の他の重要な特徴は、導電層３１０が短絡層として機能して、素子３０２が、ワイヤステム（コア）３２０の電子フレームオフ（ＥＦＯ）工程時の損傷から保護される点にある。内部コア（ワイヤステム）３２０の一端３２０ａが、開口３１４内で、導電層３１０の上部（図で見て）表面にボンディングされる。コア３２０は、弾性変形可能な形状を有し、半導体ダイの表面から延伸するように構成され、上記のようにして（例えば、電子フレームオフにより）、先端３２０ｂを備えるべく切断される。次に、図３Ｂに示すように、成形済みワイヤステム３２０に、上記のように（図２Ａに匹敵）、導電材料３２２からなる１つ以上の層で保護膜生成される。図３Ｂで分かるように、保護膜材料３２２は、ワイヤステム３２０を完全に包み込み、また、ホトレジスト３１２内の開口３１４により規定された領域内で、導電層３１０も覆う。次に、ホトレジスト３１２が除去され（化学エッチング、又は洗浄等により）、基板は、選択性エッチング（例えば、化学エッチング）を受けて、導電層３１０から、ワイヤステム３２０に保護膜生成する材料３２２により覆われる層３１０の部分３１５（例えば、パッド、端子）を除いて、材料の全てが除去される。マスキング材料３１２により以前に覆われており、材料３２２で保護膜生成されていない、ブランケット導電層３１０の一部が、このステップで除去されるが、材料３２２により保護膜生成された、残りの部分のブランケット導電材料３１０は除去されない。この結果として図３Ｃに示す構造となり、その重要な利点は、結果としての複合相互接続要素３２４が、別態様では（例えば、従来技術では）接着パッド（すなわち、パッシベーション層３０８内の開口３０６）の接触領域と見なされていた領域よりも、容易に大きくすることができる領域（これは、ホトレジスト内の開口３１４により規定される）に、確実に固定される（コーティング材料３２２により）という点にある。この技法の他の重要な利点は、気密封止（完全に保護膜生成）された接続が、接触構造３２４と、それが実装される端子（パッド）３１５との間にもたらされる点にある。上記の技法は、一般に、複合相互接続要素を製造するための斬新な方法を記載するものであり、その物理的特性は、所望の度合いの復元性を呈示するように容易に合わせられる。一般に、本発明の複合相互接続要素は、相互接続要素（例えば、３２０）の先端（例えば、３２０ｂ）が、互いに共平面を容易になさしめ、それらが始まる端子（例えば、パッド）とは異なる（例えば、より大きなピッチ）ことができるようにして、基板（特に半導体ダイ）に容易に実装（それ上に製造）される。復元性のある接触構造が実装されないレジスト（例えば、３１４）に、開口を製作することも、本発明の範囲内である。むしろ、かかる開口を使用して、同一の半導体ダイ上、又は他の半導体ダイ上の他のパッドに、（従来的なワイヤボンディング等により）接続をもたらすことが有利となろう。これによって、製造者に、レジスト内の開口の共通レイアウトとの相互接続を「カスタム化」する能力が与えられる。図３Ｄに示すように、マスキング層３１２が更にパターン化され、その結果、半導体素子３０２の面上に、更なる導電ライン又は領域を残す（すなわち、相互接続要素３２４が実装され、また保護膜生成される開口３１４を設けることに加えて）ことが可能となることも、本発明の範囲内である。これは、図面で、それぞれ、開口３１４ａ及び３１４ｂへと延伸する「伸長」開口３２４ａ及び３２４ｂと、開口３１４ｃへと任意的に延伸する「領域」開口３２４ｃ（不図示）によって示されている。（この図において、例示の明瞭化のために、要素３０４、３０８及び３１０は省略されている。）上記のように、保護膜材料３２２は、これらの追加の開口（３２４ａ、３２４ｂ、３２４ｃ）に堆積されて、これらの開口の下にある導電層３１０が除去されるのが防止される。かかる伸長及び領域開口（３２４ａ、３２４ｂ、３２４ｃ）の場合、伸長及び領域開口は、接触構造の対応するものに電気的に接続されることになる。これは、電子コンポーネント（例えば、半導体素子）３０２の面の直上の（相互接続する）２つ以上の端子（３１５）間に、（経路指定の）導電トレースを設けることに関連して役立つ。これは又、電子コンポーネント３０２の上に直接、接地及び／又は電源プレーンを設けるのに役立つ。これは又、チップ（３０２）搭載コンデンサとして機能する伸長領域３２４ａ及び３２４ｂ等の緊密に隣接した（例えば、交互に重なった）伸長領域に関連して有用である。更に、接触構造３２４の場所以外に、マスキング層３１２内の開口を設けることは、後続の保護膜材料３２２の堆積を均一化する手助けとなり得る。接触構造（３２４）を、例えば上記の図２Ｄ−２Ｆのようにして予め製造し、制御された幾何学形状を有する先端があってもなくても、端子３１５にろう接することは、本発明の範囲内である。これには、１つずつ、又は１度に幾つかの半導体ダイにというように、予め製造された接触構造を、（半導体ウェーハから）単一化された半導体ダイに実装することが含まれる。更に、先端構造（２５８）の幾何学形状を平坦になるように制御して、ｚ軸方向の導電性接着材（８６８）と効果的な圧力接続を行うことも可能であり、これは、親事例、及び本出願人により１９９５年１１月１５日付けで出願された米国特許同時係属出願に記載されるようなものである。半導体素子の動作集積回路（チップ）製造業者の間で周知の手順は、チップのエージング、及び機能試験である。これらの技法は通常、チップをパッケージ実装した後で実施され、本明細書では、まとめて「動作」と呼ぶ。最近の集積回路は、一般に、幾つかの通常同一の集積回路ダイ（通常、正方形又は矩形ダイサイトとして）を、（通常丸い）半導体ウェーハ上に生成し、次に、互いからダイ（チップ）を分離（単一化、切断）するために、ウェーハをけがく又はスライスすることにより製造される。「けがき線」（切り口）領域の直交格子が、隣接するダイ間に延伸し、また製造工程を評価するための試験構造を含む場合もある。これらのけがき線領域、及びそれら内に含まれた如何なるものも、ダイが、ウェーハから単一化される際に破壊されることになる。単一化（分離）されたダイは、最終的に個々にパッケージ実装されるが、これは例えば、ダイ上の接着パッドと、パッケージ本体内の導電トレースとの間に、ワイヤボンディング接続を行うことによる。「エージング」とは、それによりチップが、単純に電源投入される（「静的な」エージング）、又は電源投入され、且つある程度チップの機能性を動作させる信号を有する（「動的な」エージング）、１つの工程である。両方の場合に、エージングは通常、上昇した温度で、且つチップに「一時的な」（又は、取り外し可能な）接続をなすことにより行われ、その目的は、チップをパッケージ実装する前に、欠陥のあるチップを識別することである。エージングは、通常、ダイがウェーハから単一化（切断）された後に、ダイ毎に行われるが、ダイを単一化する前にエージングを行うことも知られている。典型的には、ダイへの一時的な接続は、試験プローブによりなされる。機能試験も又、ダイに一時的な接続をなすことにより達成できる。ある例では、ダイの各々には、内蔵型自己試験（自己起動、信号発生）回路が設けられ、これは、チップの機能性の幾つかを動作させる。多くの例において、試験ジグを各ダイ用に製造する必要があり、プローブピンが、動作させる（試験及び／又はエージングする）必要がある特定のダイ上の接着パッドと、精密に位置合わせされる。これらの試験ジグは、比較的高価であり、普通でない長さの製造時間を必要とする。一般的な提案として、パッケージリードは、エージング（又は、機能試験）に対してではなく、アセンブリに対して最適化される。従来技術のエージングボードは、コストがかかり、何千ものサイクルを被る場合が多い（すなわち、試験されるダイ当たり概ね１サイクル）。更に、異なるダイには、異なるエージングボードが必要である。エージングボードは高価であり、これは、製造コスト全体を増大させ、また、特定の素子の大量ロットにわたってしか償却できない。もし、ダイをパッケージ実装する前に、ダイのある試験が完了しているならば、パッケージ済みダイを、外部のシステムコンポーネントに接続可能とするために、ダイはパッケージ実装される。上記のように、パッケージ実装には通常、ボンディングワイヤ等により、ダイにある種の「永久的な」接続をなすことが伴う。（多くの場合、かかる「永久的な」接続は、なされず、やり直されるが、これは一般的に望ましくない。）明らかに、ダイのエージング及び／又はパッケージ実装前試験に必要な「一時的な」接続は、ダイをパッケージ実装するのに必要な「永久的な」接続とは異なる場合が多い。ばね要素のキャリアへの実装、及び続く、電子コンポーネントへのキャリアの実装及び接続上述のように（例えば、図３Ａ−３Ｃに関連して）、本発明の復元性のある接触構造は、半導体ダイ（上）に直接実装することが可能である。これが特に重要なのは、外部の相互接続構造（例えば、ピン、リード、その他）が必要なある種のパッケージに配設されるダイに、ワイヤボンディングを行う従来技術に対して見た場合である。半導体ダイの端子に直接ばね接触子を実装することは、幾つかの例で利点とはならず、又は不可能な例もある。これには、半導体ダイ上にばね接触子を配設する代替技法が必要である。かかる技法を本明細書に開示する。図４は、半導体素子４００を示し、これは、ダイ４０２の中央線に沿った列に配列された複数の接着パッド（端子）４０４を有する半導体ダイ４０２からなる。（この及び後続の例示において、接着パッドは、半導体ダイの表面頂部にあるものとして、「様式化」した仕方で示している。）例えば、かかる接着パッドは、５ミルピッチで１００個以上配列されている。半導体素子４００は、６４メガビットのメモリ素子の代表例である。周知のように、素子４００への接続は、ＬＯＣ（チップ搭載リード）リードフレーム４１０により行うことができ、これは、ダイ４０２の上部表面４０２ａを横切って、接着パッド４０４のそれぞれのパッドに向かって延伸する、複数のリードフレームフィンガ４１２を有する。リードフレームフィンガ４１２は、ボンディングワイヤ４１４によって、接着パッドのそれぞれに接続される。かかる素子４００では多くの場合、冗長開口（不図示）又はウィンドウが、パッシベーション層（不図示）内にあり、この層を介して、半導体素子の上部金属化層が露出され、別態様では非機能素子を機能的にするために、素子の内部である種の接続を再構成することが可能になる。図３Ａ−３Ｃと関連して上記のようにして、復元性のある接触構造を接着パッド４０４に実装することは、簡単明瞭であるように思われた。しかし、かかる素子４００では多くの場合、冗長開口（不図示）又はウィンドウが、パッシベーション層（不図示）内にあり、この層を介して、半導体素子の上部金属化層が露出され、別態様では非機能素子を動作させるために、素子の内部である種の接続を再構成することが可能になる。これらの冗長ウィンドウ（及び露出した金属化部分）は、本質的に、ブランケット導電層の堆積（スパッタリング）を禁止し、中間のレジストステップ（不図示）により、又はそこにポリイミド被覆（不図示）を施すことにより、この堆積物と接触するのに対して保護されなければならない。本発明の１つの目的は、半導体素子上にブランケット導電層を堆積する必要なく、半導体素子に復元性のある接触構造（ばね要素）を実装するための１つの技法を提供することにある。本発明によれば、複数の復元性のある接触構造（ばね要素）が、堅固なキャリア基板に実装され、該キャリア基板は、半導体素子に実装され、ばね要素は、半導体素子上の接着パッドのうちの対応するパッドに電気的に接続される。図５は、本発明に従った、半導体素子アセンブリの側面図であり、親事例の図１６Ｅ及び１６Ｆとのある類似点を記載している。親事例の中で注目点として、以下の記載がある。「図１６Ｅ及び１６Ｆは、本発明による、一方の頂部に他方をといったように、チップ（半導体ダイ）を積み重ねるのに適した仕方で、復元性のある接触構造を製造するための１つの技法の側面図である。」「図１６Ｅ及び１６Ｆは、頂部に次から次ぎにチップ（半導体ダイ）を積み重ねるのに適した仕方で、復元性のある接触構造を製造するための技法１６５０を示す。犠牲構造１６５２（１６０２に匹敵）が、第１の電子コンポーネント１６６２（１６１２に匹敵）の頂部に配設される。ワイヤ１６５８が、一方の端部１６５８ａにおいて、第１の電子コンポーネント１６６２上のパッド１６６４にボンディングされ、弾力のある形状を有するように構成され（図１６Ａと同様にして）、ワイヤ１６５８の中間部１６５８ｃが、（切断することなく）犠牲構造１６５２にボンディングされる。図示のように、犠牲構造１６５２には、ワイヤの中間部がボンディングされる接触先端（図１０Ｃの１０２６に匹敵）が設けられる。ワイヤは更に、弾力のある形状（例えば、図２ＥのＳ字形状に匹敵）で、犠牲構造１６５２から延伸するように成形されて、自由端１６５８ｂを有するように切断される。成形されたワイヤステムは、犠牲構造１６５２を除去する前（図１６Ｂに匹敵）か、又は後（図１６Ｄに匹敵）のいずれかでメッキされて、復元性のある接触構造となり、その自由端１６５８ｂに施された微細構造接触子（１０２６に匹敵）を有する。」「犠牲構造１６５２が除去された後、第２の電子コンポーネント１６７２が、第１の電子コンポーネント１６６２と、復元性のある接触構造（ワイヤステムに保護膜生成された）の中間部１６５８ｃとの間に配設されて、第１の電子コンポーネント１６６２と、第２の電子コンポーネント１６７２の端子１６７４との間に、相互接続がもたらされる。この技法の利点は、相互接続が又、外部システム（他の電子コンポーネント）に対して接続をなすために、第２の電子コンポーネントから延伸する点にある。例として、第１の電子コンポーネント１６６２はマイクロプロセッサであり、第２の電子コンポーネント１６７２はメモリ素子である。」半導体素子５００は、それが、上部表面５０２ａ（４０２ａに匹敵）に複数の接着パッド５０４（４０４に匹敵）を有する半導体ダイ５０２（４０２に匹敵）からなる点で、半導体素子４００と類似している。接着パッド５０４は、半導体ダイ５０２の中央線の下の単一列に配列される。堅固なキャリア基板５１０が、任意の適切な接着材（不図示）を用いて、接着パッド５０４が占有しないダイの領域上で、ダイ５０２の面５０２ａに実装される。キャリア基板５１０は、セラミック、シリコン、ＰＣＢ材料（Kevlar(tm)、FR 4、その他といった）、又は絶縁被覆を有する材料といった、任意の適切な堅固材料から形成される。キャリア基板は又、ポリマーからも形成することができる。接着材は、熱可塑性材又はシアン化エステル等の任意の適切な接着材である。接着材を復元性のあるものとすること、又はそれによって、キャリア基板５１０を、半導体第５０２に向かって圧縮可能とすることは必要でない。しかし、キャリア基板の熱膨張係数が、半導体ダイの熱膨張係数と大幅に異なる場合、このような熱膨張係数の差を吸収する（低いセン断強度等により）接着材を選択することが有利である。キャリア（例えば、５１０）を基板（例えば、５０２）に接着するのに用いることを意図した接着材は、適切な熱可塑性材、シアン化エステル、エポキシ、シリコーン、又は可撓性エポキシである。理解されたいのは、キャリア（例えば、５１０）に適用される、「堅固な」という用語は、キャリアが復元性である必要がなく、それ自体好適に堅固であるということを指す、ということである。しかし、「堅固なキャリア」という用語は又、キャリアの可撓性を可能にする／促進する手段を仲介することなく、堅固な基板（例えば、５０２）に接着される可撓性キャリアにも適用する、ということを理解されたい。この後者の場合、実装されたキャリアは、下にある堅固な基板（例えば、５０２）によって補強される（使用時に、硬化される）ことになる。キャリア基板５１０を半導体ダイ５０２に実装する前に、複数の復元性のある接触構造（ばね要素）５１２が、キャリア基板５１０の上部（図で見て）表面５１０ａの第１の複数の端子５１４のうちの対応する端子に実装される。第２の複数の端子５１６も、キャリア基板５１０の上部表面５１０ａに設けられて、導電性ライン５１８によって、第１の複数の端子５１２のうちの対応する端子に接続される。このように、キャリア基板５１０は、一種の配線基板として認識でき、この場合、端子５１４、端子５１６、及びライン５１８は全て、単一の導電層からパターン化することができる。復元性のある接触構造（ばね要素）５１２は、任意の適切な仕方で、また上記したように（例えば、図２Ａに匹敵）、任意の所望の復元／従順特性を有するように、端子５１４に実装される。半導体ダイ５０２の面５０２ａに堅固なキャリア基板５１０を実装した後、復元性のある接触構造（ばね要素）５１２は、接着パッド５０４と端子５１６の間で延伸するボンディングワイヤ５２０により、接着パッド５０４のうちの対応するパッドに接続される。このようにして、半導体素子上にブランケット導電層を堆積する必要なく、半導体素子上に復元性のある接触構造（ばね要素）を実装するための技法が提供される。更に、キャリア基板は、それ上に製造されたばね接触子を備え、半導体ダイへの後続の実装のために、予め製造可能である。更に、キャリア基板上の端子のレイアウト、及び相互接続の設計変更が、半導体ダイにキャリア基板を実装する前に、容易にもたらされる。上記で留意したように、堅固なキャリア基板は、接着パッドの頂部以外で、ダイ上のどこにでも配置可能である。ダイのパッシベーション層内に冗長開口（ウィンドウ）が有る場合、堅固なキャリア基板は、それが冗長ウィンドウと重なり合わないように、設計及び配設され、かかる「衝突」を避けるべく容易に製造可能であるが、これは、絶対的に必要というわけではない。例えば、ダイを既にプローブ探査（試験）しており、それに対する必要な修正が、露出した冗長ウィンドウを介して（例えば、信号を再経路指定するために、ダイの配線層を「溶融」することにより）なされている場合、キャリアが、既に用いた冗長ウィンドウに重なり合うことは許容可能である。一般に、キャリアは、冗長ウィンドウをもはや必要としない場合、それらに重なり合うことができる。一般に、図５の実施例、及び以下の実施例の場合、キャリア基板（例えば、５１０）は、ばね要素（例えば、５１２）と半導体ダイ（例えば、５０２）の間に配設されて、ばね要素は、半導体ダイの前部表面（例えば、５０２ａ）から離れて延伸する。これにより、「半導体アセンブリ」と呼ぶことのできるものが形成される。図５の技法は、ウェーハレベルにまで容易に拡張される。図５Ａは、互いに隣接した、複数の半導体ダイのうちの２つ５３２及び５３４を示し、これらは、半導体ウェーハからまだ単一化（分離）されていない。各ダイ５３２及び５３４（５０２に匹敵）には、それぞれ、複数の接着パッド５３６及び５３８（５０４に匹敵）が設けられる。単一の堅固なキャリア基板５４０（５１０に匹敵）が、隣接した半導体ダイ５３２及び５３４の両方の頂部に配設されるため、少なくとも２つの単一化されていない半導体ダイを「橋渡し」する（またがる）。換言すると、堅固なキャリア基板５４０は、２つのダイのいずれか一方の縁部の上を覆う。図５に関連して上記したのと同様にして、堅固なキャリア基板５４０をダイ５３２及び５３４の面に実装する前に、復元性のある接触構造（ばね要素）５４２及び５４４（５１２に匹敵）が、第１の複数の端子５４６及び５４８（５１４に匹敵）に実装され、端子５４６及び５４８は、それぞれ、複数の導電ライン５５０及び５５２（５１８に匹敵）を経由して、それぞれ、第２の複数の端子５５４及び５５６に接続され、これらはそれぞれ、ボンディングワイヤ５５８及び５６０（５２０に匹敵）により、接着パッド５３６及び５３８に接続される。このようにして、各半導体ダイには、その接着パッド（５３６、５３８）に接続された複数のばね要素（５４２、５４６）が設けられ、該ばね要素は、ダイの表面から上方に（図で見て）延伸する。これは、ウェーハ上のダイの全てに関して、又はウェーハ上のダイの選択された部分に関して行うことができる。一般に、単一化されていないダイがパッドの中央列を有する場合、ウェーハ上の２つの単一化されていないダイの全てに必要なのは、１つのキャリア基板だけである。しかし、単いるの堅固なキャリア基板が、ウェーハ上で任意数の隣接した単一化されていないダイにまたがることができる（すなわち、４つの単一化されていないダイの交差部に堆積することにより）のも、本発明の範囲内である。一般に、（ウェーハ上で）ダイ当たり１つのキャリアを「選択配置」するか、又は単一化されていないダイからなるウェーハ全体に、単一の非常に大きなキャリアを実装することが好適であろう。これは一般に、本明細書に開示するキャリア実施例の全てについて言える。ダイ５３２及び５３４を（最終アセンブリ、又はそのパッケージ実装のために）単一化することが最終的に所望である場合、適切な機構（例えば、ウェーハのこ、レーザ等）を用いて、隣接した単一化されていないダイ間で、ライン５７０に沿って切断可能である。上述した、本出願人による米国特許同時係属出願第08/558,332号における留意点として、以下の記載がある。「単一化されていないダイに復元性のある接触構造を実装することにより、半導体ダイが半導体ウェーハから単一化（分離）される前に、それら半導体ダイを試験する（動作させる、及び／又はエージングする）１つの技法が提供され、それには、ダイの配列又はダイ上の接着パッドのレイアウトによる制約を受けることなく、必要不可欠な復元性、及び／又は従順性が、プローブカードにそこから延伸する復元性のある接触構造を設ける必要なく、半導体ダイ上に定置しており、それによって、半導体素子の最終パッケージ実装のために、同じ復元性のある接触構造を用いることが可能になる。更に、好適には半導体ダイがウェーハから単一化（分離）される前に、復元性のある接触構造をダイに実装することにより、「簡単な」試験ボードを用いて、半導体素子及びその他に電力投入するために、複数の圧力接触を、１つ以上の単一化されていない半導体ダイ（素子）に行うことが可能になる。（「簡単な」試験ボードとは、その表面から延伸する複数のプローブ要素を有する基板である従来的な「プローブカード」とは対照的に、複数の端子又は電極を有する基板のことである。簡単な試験ボードは安価であり、従来的なプローブカードよりも容易に構成される。更に、従来的なプローブカードに付きものの幾つかの物理的制約は、簡単な試験ボードを用いて、本発明の半導体素子アセンブリにより所望の圧力接触を行った場合には生じない。）このようにして、複数の単一化されていない半導体ダイが、その半導体ダイをウェーハから単一化（分離）する前に、動作（試験及び／又はエージング）可能である。半導体ダイに実装され、また半導体ダイを動作させるのに用いられる同じばね接触要素を用いて、半導体ダイがウェーハから単一化された後に、半導体ダイに永久的接続行うことが可能になる、ということは大きな利点である。」図５Ａに記載の技法は、ダイをキャリアに実装する、又はその逆を行う「選択配置」装置により実施可能であり、接着パッドの中央列を有する半導体ダイに最も適している。図５Ｂは、本発明の特徴５８０を示し、この場合、図５のキャリアは、上述したようにして、電子コンポーネント５０２（例えば、半導体ダイ）に実装され、最終ステップにおいて、封止材で封止されるが、これは、電子コンポーネントの表面から延伸して半導体ダイ５０２の表面を覆い、キャリア基板（５１０）を覆い、半導体素子５０２とキャリア基板（５１０）間の接続を覆い、製造された複合相互接続（ばね）要素５１２のベースを覆う。この所望の目標を達成するには充分な量の封止材が必要であるが、封止材５８２の添加を注意深く制御することは必要でない。この技法５８０は、半導体ダイが半導体ウェーハから単一化される前か、又は後で実施可能である。図６は、半導体ダイにばね要素を設けるための代替技法６００を示し、単一化されていないダイか、又は単一化されたダイのいずれかに適用可能である。そこに示すように、堅固なキャリア基板６１０（５１０又は５４０に匹敵）が、（上記のように適切な接着材により）半導体第６０２の表面６０２ａに実装される。半導体ダイ６０２は、その表面６０２ａに配設された複数の接着パッド６０４を有し、堅固なキャリア基板６１０は、その上部（図で見て）表面に配設された対応する複数の端子６１２を有する。各接着パッド６０４について、ボンディングワイヤ６１８が、接着パッドにボンディングされ、引き延ばされて、対応する端子６１２にボンディングされるが、これはボンディングワイヤ６１８を切断することなく行われる。これにより、接着パッド６０４と、端子６１２のうちの対応する端子との間に接続が形成される。各端子６１２について、ボンディングワイヤ６１８は更に引き延ばされて（ボンディングワイヤの部分６２０として）、キャリア基板６１０の表面から延伸し、上記のようにして（図２Ａに匹敵）、成形及び切断される。これにより、ばね形状と先端６２０ａを備えた自立型ワイヤステム６２０が得られる。ワイヤステム６２０は、ボンディングワイヤ６１８に連続している（すなわち、それは、その中間点で端子６１２にボンディングされている１つの連続したワイヤである）。半導体ダイ上にブランケット導電層（３１０）を設けることに関連して上述したように、（例えば）ダイ上の冗長ウィンドウの存在に起因して、アセンブリ全体にメッキ（保護膜）を施すことは、同様に実現不可能である（望ましくない）。かかるメッキ（自立型ワイヤステム６２０を複合相互接続要素へと変換する際に必要なステップ）を施すには、従って、メッキの前に、ダイの表面をマスクすることが重要である。これは、図６Ａに、マスキング材料（ホトレジスト等の）６３０で示され、これは、キャリア基板６１０の面を覆わないように、ダイ６０２の面上に選択的に施される。このようにして一旦マスクされると、アセンブリ（すなわち、ダイ６０２と、キャリア基板６１０と、ボンディングワイヤ６１８の）には、材料６２２で容易に保護膜生成される。マスキング材料６３０は、適所に残すか、又は保護膜生成後に除去することもできる。図６Ｂは、図６のキャリアアセンブリの代替実施例６５０を示す。この実施例の場合、（ａ）マスキング材料６８０（６３０に匹敵）は、ボンディングワイヤ６６８（６１８に匹敵）とワイヤステム６７０（６２０に匹敵）に保護膜生成する前に施され、（ｂ）封止材６８２の層が、マスキング材料６８０にわたって施されて、結果としての複合相互接続要素６７０／６７２（６２０／６２２に匹敵）の下部（ベース）が安定化される。換言すると、ワイヤステムとキャリア６６０（６１０に匹敵）の間の連結部が「固定」される。適量の封止材６８２が、複合相互接続（ばね）要素のベースを覆うように施されるが、結果としての複合相互接続（ばね）要素の実質的な部分（先端を含む）は、露出状態のままである。（図５Ｂに関連して記載した技法に匹敵）これらの特徴（（ａ）及び（ｂ））の一方又は両方を使用可能なことは、本発明の範囲内である。図７Ａ−７Ｆは、本発明のばね要素キャリアを製造し使用するための代替技法７００を示す。図７Ａは、複数（図示では多くのうちの１つ）のリードフレームフィンガ７０２を有するリードフレームを示す。各フィンガ７０２は、内側端部７０２ａを有する。ホトレジスト７０４等のマスキング材料７０４が、リードフレームフィンガ７０２の両側（図示では上部と下部）の外側部分に施され、リードフレームフィンガの内側部分はマスクされないままである。図７Ｂは、電子コンポーネントの端子にワイヤステム（図２Ａ、コア２１６に匹敵）を実装する上記技法と同様にして、コア要素（ワイヤステム）７０６が、リードフレームフィンガ７０２の露出した内側部分にボンディングされ、弾性変形可能な形状を有するように成形される。次に、図７Ｃに示すように、成形されたコア要素が実装されたリードフレームには、上記等のようにして、ニッケル等の適切な導電性金属材料７０８で保護膜生成される。このようにして、所望の復元性（及び／又は従順性）を備えた複合相互接続要素が、リードフレームフィンガの内側端部に締結された自立型ばね要素として形成される。次に、図７Ｄに示すように、マスキング材料７０４は除去されて、接着テープ、又は接着材を含む両面ポリイミド等の接着材料のフィルム７１２が、リードフレームフィンガ７０２の下側（図で見て）に装着される。次に、構造全体をエポキシ等で封止でき、これは、ばね７１０のベースへと上方に（図で見て）延伸する。図７Ｅは、互いに向かって、内方に向けられた２組（７００及び７００ａ）のリードフレームフィンガと、それらの間に中央開口７２０を有する完成したリードフレームを示す。ばね要素を、複合相互接続要素（保護膜付きコア）とする必要はなく、それは単に例示にすぎず、むしろ本来復元性のあるモノリシック相互接続要素（例えば、単一で、高い降伏強度材料からなる）とすることもできることは、本発明の範囲内である。図７Ｅに示すように、キャリアは、接着フィルム７１２により、複数の端子７３２を有する電子コンポーネントの前部表面に実装され、各端子は、ボンディングワイヤ７３４により、リードフレームフィンガ７０２の対応するフィンガにワイヤボンディングされる。リードフレームフィンガ７０２の外側部分、すなわち、マスク（７０４）が施されており、また保護膜となっていなかった部分を、エッチング除去、又は任意の適切な仕方で除去可能であることは、本発明の範囲内である。しかし、好適には、接着層７１２は、電子コンポーネント（例えば、７３０）の前部（図７Ｅで見て、上部）表面全体を覆い、そこに、チップスケール（チップ相互接続）キャリアが実装されて、電子コンポーネントの前部表面が保護される。これら２つの特徴は、図７Ｆに示されている。半導体ダイを試験及びエージングする前か、又はその後に、チップスケールキャリアを、半導体ウェーハ上の単一化されていない半導体ダイに実装可能なことは、本発明の範囲内である。初期に、リードフレームフィンガ（７０２）を、慣用的なリードフレームと類似のフレームにより互いに結合し、チップスケールキャリアを半導体ダイに実装した後、該フレームを除去する（打ち抜き等により）ことは、本発明の範囲内である。これには、標準的なリードフレーム処理装置を使用して、本発明のチップスケールキャリアを取り扱うことができる、という利点がある。コンポーネント（例えば、７３０）は、リードフレーム上に選択配置され、そこにワイヤボンディング（７３４）されて、（もしあれば）該リードフレームを除去する前に封止されるであろうことが意図される。チップスケールキャリア図８Ａは、本発明に従った、チップスケールキャリア８００の１つの実施例を示す。半導体素子等の電子コンポーネント８０２が、コンポーネント８０２の前部（図で見て、上部）表面の絶縁層８０８において、それぞれ、開口８０６及び８０７内に複数（図示では多くのうち２つ）の端子８０４及び８０５を有する。図５及び５Ａのばね要素キャリアと同様にして、キャリア基板８１０（５１０に匹敵）が設けられ、その上には、ばね要素（複合相互接続要素、復元性のある接触構造）が製造され、そこから、電子コンポーネントの端子へのボンディングワイヤ接続がなされる。この例の場合、基板８１０は多層基板であり、これには、絶縁層８１２と、絶縁層８１２の頂部に配設されたパターン化導電層８１４と、導電層８１４の頂部に配設された別の絶縁層８１６と、絶縁層８１６の頂部の別のパターン化導電層８１８とが含まれる。絶縁層８１６は、第１の導電層の上で概ね中央に配設され、第１の導電層の個々の導電ラインの各々２つの端部を、第２の絶縁層の対応する２つの側部エッジにおいて、露出可能なように寸法決めされる。絶縁層と導電層の交互順序が、３つ以上の層を有する多層基板を形成するように繰り返し可能なことは、本発明の範囲内である。導電層８１４は、絶縁層８１２の一方の（図で見て、左）側部エッジから絶縁層８１４の対向する（図で見て、右）側部エッジへと延伸する複数（図示では多くのうち１つ）の導電ラインを有するようにパターン化される。同様に、導電層８１８は、絶縁層８１６の一方の（図で見て、左）側部エッジから絶縁層８１６の対向する（図で見て、右）側部エッジへと延伸する複数（図示では多くのうち１つ）の導電ラインを有するようにパターン化される。図示のように、絶縁層８１２は、絶縁層８１６よりも大きく、絶縁層８１６は、導電層８１４の中間点の頂部に配設されるので、導電層（８１４）の端部は露出される。コア要素（ワイヤステム）８２０が、導電ライン８１４の一方の露出端（端部）にボンディングされ、コア要素（ワイヤステム）８２２が、導電ライン８１８の一方の露出端（端部）にボンディングされるが、これは、基板の導電ラインから延伸する自立型の復元性のある接触構造の製造の際の予備ステップとして、上記のようにして行われる。基板８１０は、電子コンポーネントの絶縁層８０８の頂部（すなわち、電子コンポーネントの面）に配設される。導電ライン８１４及び８１８の内端（対向する端部）は、それぞれ、ボンディングワイヤ８３０及び８３２により、電子コンポーネント８０２の端子８０４及び８０５のうちの選択された端子に接続される。上述のように、ワイヤステム８２０及び８２２は、結果としての複合相互接続要素に所望の復元性を付与するように保護膜生成されることを意図したものである。この目的のために、電子コンポーネントにばねキャリアを実装する前に、「ボンディング棚」（電子コンポーネントの端子にボンディングされることになる、導電ライン８１４及び８１８の端部）が、マスキング材料８２４でマスクされ、ワイヤステムには、導電材料８２６の１つ以上の層で保護膜（例えば、メッキ）を施すことができ、その後、マスキング材料８２４は、図８Ｂに示すように除去される。この実施例（８００）の利点は、各ボンディング棚上の配線が、ばね要素（復元性のある接触構造）に直接移行し、多層基板（８１０）を介してバイヤを形成する必要がない、という点である。これによって、非常に高密度の接続を電子コンポーネント（８０２）に行うことが可能となり、それには、微細導電ライン（基板上に）を必要とせず、よってコストの低減につながる。更に、本発明のチップスケールキャリアにより、電子コンポーネント上の端子の周辺アレイから、ばね要素の領域アレイへの遷移が簡略化される。図８Ｂに示すように、ばね要素（保護膜付きワイヤステム）は、任意のレベルに始まり得るが、同一平面内で終端せしめることができる（図８Ｂの点線で示すように）。換言すると、ばね要素は、チップスケールキャリアの異なるレベルから始まるが、それらは、電子コンポーネント（８０２）上の同じ高さで終端せしめることができる。上述のように、基板（８１０）は、任意数の層を備えることができる。例えば、一方の層を電源専用とし、もう一方の層を接地専用とし、また追加の１つ以上の層を、電子コンポーネントに対する信号搬送に専用とすることができる。基板（８１０）は、接着材等の任意の適切な仕方で、電子コンポーネントに固定することができ、半導体素子のエッジの上を覆うことなく、半導体素子の頂部に定置するよう容易に寸法決めされる。ボンディング棚が、それらの対応する層上の周辺以外の場所にあることは、本発明の範囲内である。多層バイヤレスキャリアを備える利点が生じるのは、任意レベルの配線層が、任意の選択された領域（すなわち、周辺棚以外の）にばね要素を実装するために、また、電子コンポーネント（例えば、半導体ダイ）の端子に接続するために、アクセス可能である場合であり、これは、ばねが実装される上記選択された領域がアクセス可能な（多層キャリアの上部層により覆われない）限りにおいてである。また、多層キャリアの各種レベル（層）から始まるばね接触子の自由端（先端）は、全てが共平面にある（同じ平面で終端する）必要がないことも、本発明の範囲内である。ある種の用途の場合（例えば、１つ以上のコンポーネントへの接続で、その端子の全てが共平面にあるわけではない場合）、ばね接触子は、それらの先端が、キャリア基板の上の任意の所望の高さ（ｚ軸）にあるように、容易に製造される。複合リードフレーム本発明のばねキャリアは、実質的に慣用的なリードフレームを利用し、半導体ダイを該リードフレームに実装する自動化装置の利点を生かして製造可能である。図９Ａは、本発明の１つの実施例９００を示し、この場合、ばね要素９０２が、リードフレームのリード９０４の内側部分に実装される（複合相互接続要素の場合、ボンディング及び保護膜生成される）。リードフレームの外側部分９０６がフレーム（リング）９０６である。リードフレームのリード９０４は、半導体ダイ９０８にわたって延伸し、これは、複数（図示では多くのうち１つ）の端子９１０を有し、そこに、ばね要素と概ね対向する場所に配設される適切な接着材９１２により実装される。接着材は、復元性又は従順性である必要はない。リード９０４は、ワイヤボンディング等により、ばね要素９０２の内方（図で見て、左）の端子９１０に接続される。リード９０４は、ばね要素９０２とフレーム９０６の間で、外方（図で見て、右）の位置、好適には、半導体ダイ９０８の周辺の内方の位置において切断される。これが適切に達成されるのは、堅固な（十分支持された）アンビル状要素９１４を、半導体ダイ９０８の前部（図で見て、上部）表面と、リード９０４の背部（図で見て、下部）表面との間の間隙に挿入し、リードフレームのリードを切断するのに十分な力で、アンビル９１４と対向して、リード９０４の前部（図で見て、上部）表面に対して、くさび形状工具９１６を押し付けることによる。このようにして、複数のリード（９０４）を、リード（９０４）から延伸する複数のばね要素（９０２）により、半導体ダイ９０８上の複数の端子に接続することができる。最終ステップにおいて、切断されたリードと半導体ダイの前部表面は、図５Ｂの５８２と同様にして、適切な充填樹脂（例えば、滴のせエポキシ）により封止可能である。封止材が、ばね要素９０２の下部を覆うことは許容でき、これによっては、それらの機能を損なうことにはならない（すなわち、半導体ダイに、圧力接続を行うための復元性のある接触構造が設けられる）。リードフレームを、半導体ダイ９０８の周辺内に全体的に合うように寸法決めすることは、本発明の範囲内である。図９Ｂは、本発明の代替実施例９５０を示す。この実施例の場合、キャリアには、複数のリード（ライン）９５２（好適には、フレームなしの）が含まれ、これらは、カプトン（ｔｍ）膜等の絶縁層９５４で裏当て（支持）される。前の実施例９００の場合のように、ばね要素９５６（９０２に匹敵）が、各リード９５２（９０４に匹敵）の内側部分に実装され、各リード９５２は、半導体ダイ９６０（９０８に匹敵）の対応する端子９５８（９１０に匹敵）に接続される。適切な接着材９６２（９１２に匹敵）を用いて、ばねキャリア９５０が、半導体ダイ９６０の前部表面に装着される。この実施例の場合、リード９５２は、それらが半導体ダイ９６０の周辺を超えて延伸しないように、パターン化及び寸法決めされる。しかし、半導体ダイ９６０へのアセンブリ時に、ばねキャリア９５０の取扱いを容易にするために、絶縁フィルム９５４を、半導体ダイ９６０の周辺を超えて延ばすこともできる。これは一般に好適である。ばねキャリア９５０と半導体ダイ９６０は、前の実施例９００の場合と同様にして、好適に封止される（不図示）。その場合に好適なのは、絶縁層９５４が、封止材を超えて拡がらないように（すなわち、封止されるように）トリミングを施すことである。よって、絶縁層９５４の余分な内側部分９６４は、絶縁層９５４の残りの内側部分（すなわち、リード９５２を支持する部分）を完全に封止できるように、除去されなければならない。図示のように、点線９６６が、絶縁層の内側部分と外側部分の間の境界を示す。絶縁層のこれら２つの部分は、限定ではないが、ライン９６６に沿って穿孔を設けたり、ライン９６６にホットバーを加えたり、ライン９６６に沿って集束レーザビームを向けたり、又はその他を含む任意の適切な仕方で、互いから切断される。図９Ｃは、半導体ダイ９７２に実装されたばねキャリア９７０を斜視図で示し、リード９７４の内端が封止され、ばね要素９７６がリードから延伸し、リードフレームの外側部分９７８が点線で示されている（上記のように、削除されている）。フリップチップ型式キャリア上記の各種実施例は、半導体ダイへのばね要素とキャリア（リードフレームを含む）の実装に対処するが、「半導体チップアセンブリ」を構成する。図１０は、ボンディングワイヤではなく、半導体ダイ（チップ）への半田接続を利用した、半導体チップアセンブリの他の実施例１０００を示す。この実施例の場合、ばね要素キャリア基板１００２には、上部表面１００２ａ上の複数（図示では多くのうち２つ）の端子１００４と、下部表面１００２ｂ上の複数（図示では多くのうち２つ）の端子１００６が設けられる。複数（図示では多くのうち２つ）のばね要素１００８が、前の幾つかの実施例と同様にして、端子１００４に実装される。端子１００４は、適切なバイヤ又はその他（不図示）を用いて、キャリア基板１００２を介して端子１００６に接続される。半導体素子（ダイ、チップ）１０１０が、その前部（図で見て、上部）表面に配設された複数（図示では多くのうち２つ）の端子１０１２を有する。端子１００６は、端子１０１２のうちの対応する端子と位置が合うように配列され、キャリア基板１００２の熱膨張係数は、半導体ダイ１０１０の熱膨張係数とほぼ一致するように選定される。使用時には、キャリア基板１００２は、半田付けにより、半導体チップ１０１０に実装される。この目的のために、少量の半田、又は半田ペースト１０１４が、少なくとも１つの端子１００６及び１０１２に施される。これを行うのは、スクリーニング（例えば、半田ペースト）によるか、キャリア基板１００２と半導体ダイ１０１０の間に半田プリフォームを挿入することによるか、又は２つの電子コンポーネント間で、フリップチップ型式接続（半田連結部）をもたらすための任意の適切な慣用的技法による。半田質量体（１０１４）がリフローされると、キャリア基板１００２は、表面張力に起因して、半導体チップと自己整合する傾向となる。任意として、かかる自己整合時の「モーメント」（すなわち、力）を増大させるために、１つ以上の「ダミー」半田付け可能特徴１０１６及び１０１８が、それぞれ、キャリア基板の下部表面１００２ｂと、半導体ダイ１０１０の前部表面の両方に設けられる。適量（不図示）の半田、又は半田ペーストが、半田質量体１０１４に関して記載したようにして、これら特徴のうちの少なくとも１つに施される。半田（又は、半田ペースト）の全てを、これら２つのコンポーネント１０１０と１００２の一方又は他方に施すのではなく、半田（又は、半田ペースト）が、半導体ダイ上の大きな特徴１０１８とキャリア基板上の端子１０１４に施される、又はその逆で施されることは、本発明の範囲内である。最終ステップ（リフロー半田後の）において、キャリア基板１００２と半導体ダイは、上記のようにして、封止（不図示）することができる。モノリシックばね要素を含む任意のばね要素が、チップスケールキャリア（例えば、８００）の表面から延伸することは、本発明の範囲内である。換言すると、本発明は、コアと保護膜からなる複合ばね要素の使用に限定されない。複数の個々のチップスケールキャリアを、まとめて、電子コンポーネント（例えば、半導体ウェーハ）に実装するために、アレイ状に構成可能なことは、本発明の範囲内である。例えば、複数のチップスケールキャリアは、剛性を高めるために保護膜生成されるボンディングワイヤと共に「結合」可能である。あるいは、複数のチップスケールキャリアは、リードフレーム式配列で、又はＴＡＢ（テープ自動化ボンディング）テープ型式キャリア上で、互いと物理的に関連付けることができる。図１１は、技法１１００を示し、それにより、ばねキャリア１１０２（１００２に匹敵）が、フリップチップ方式で、半導体ウェーハ１１０６に実装される。そこに示すように、ばねキャリア１１０２は、半導体ウェーハ１１０６上の１つ以上のダイサイト１１０４にまたがることができる。この例示の場合、ばねキャリア１１０２は、６個の隣接したダイサイト１１０４にまたがっている。ダイサイトを単一化（切断）する（例えば、ウェーハを鋸引きして）間、ばねキャリア１１０２も切断されることになる。この例示の場合、例示の明瞭化のために、ばねキャリア１１０２の露出表面から延伸する自立型ばね接触子（１１０８に匹敵）は省略している。図面及び以上の説明において、本発明を詳細に例示及び説明してきたが、本発明は、文言における限定としてではなく、例示として見なされるべきである。すなわち、ここで理解されたいのは、好適な実施例のみを図示及び説明したということ、及び本発明の趣旨内に入る全ての変形及び修正も、望ましく保護されるということである。疑うべくもなく、上記の「主題」に関する多数の他の「変形例」も、本発明の最も近くに属する、当該技術で通常の知識を有する者が想到するであろうし、また本明細書に開示されるような変形例は、本発明の範囲内にあることを意図するものである。これら変形例の幾つかは、親事例に記載されている。例えば、図６及び６Ａに記載の技法６００は、図５Ａに記載のようにして、ウェーハ上の２つ以上の単一化されていないダイにまたがるキャリア基板に適用可能である。例えば、本発明のばねキャリア基板を、半導体ダイ等の電子コンポーネントに実装し、キャリア基板のエッジ（キャリア基板と半導体ダイの面間の任意の間隙を含む）を、ガラス等の気密封止材料で密封する結果として、気密封止パッケージとなるであろう。セラミック等の気密封止材料からなるキャリア基板が好適である。気密封止性を保証することが必要な場合、封止材料が、キャリア基板のエッジを覆うことも可能であり、その表面には、ばね要素が実装される（ばね要素の下部を含む）。上記主題に関する他の変形例として、比較的大きなキャリア基板（そこに実装される対応する複数のばね要素を含む）用意し、そのキャリアを、複数の連結半導体ダイに（例えば、半導体上の、又は「過寸法」のキャリア基板の下部表面の半田バンプにより）実装及び接続（リフロー半田）し、その後、半導体ダイ（ばねキャリアが取り付けられた）を切断（単一化）することもあろう。前の段落で述べたように、半導体ダイを単一化する前、又はその後で、封止材を使用することも可能である。DETAILED DESCRIPTION OF THE INVENTION Chip interconnect carrier and method for mounting a spring contact on a semiconductor device TECHNICAL FIELD OF THE INVENTION The present invention relates to making a temporary pressure connection between electronic components, further comprising: In detail, it is necessary to mount a resilient contact structure (spring contact) on a semiconductor device. About techniques. Cross reference to related application This application is related to US patent application Ser. Generic Application No. 08 / 452,255 (hereinafter referred to as “parent case”), and November 13, 1995 PCT / US95 / 14909, which is a continuation-in-part application filed on And both are U.S. patents filed on November 15, 1994 by the same applicant. Copending application Ser. No. 08 / 340,144 and its filing dated Nov. 16, 1994. Corresponding PCT Patent Application No. PCT / US94 / 13373 (WO 95/14314, May 2, 1995 (Published on June 6), which are both 199 U.S. Patent Application Ser. No. 08 / 152,812, filed Nov. 16, 2013 (now US Patent No. 5,476,211 granted December 19, 1995) It is a wish. All of which are incorporated herein by reference. This application is also a continuation-in-part of the following co-pending U.S. patent application filed by the same applicant: There is also. That is, No. 08 / 526,246, filed Sep. 21, 1995 (1995 PCT / US95 / 14843 filed on November 13), No. 08 / 533,584 filed on Oct. 18, 1995 (November 13, 1995) Dated PCT / US95 / 14842), No. 08 / 554,902 filed on Nov. 9, 1995 (November 13, 1995) PCT / US95 / 14844), No. 08 / 558,332 filed on Nov. 15, 1995 (Nov. 15, 1995) Dated PCT / US95 / 14885), 08 / 573,945, filed December 18, 1995, 08 / 584,981, filed on January 11, 1996, 08 / 602,179 filed February 15, 1996, No. 60 / 012,027, filed on Feb. 21, 1996, No. 60 / 012,040 filed on Feb. 22, 1996, No. 60 / 012,878, filed Mar. 5, 1996, No. 60 / 013,247, filed Mar. 11, 1996, and No. 60 / 005,189 filed on May 17, 1996. All of these are Partial continuation applications of the parent case described above, all of which are incorporated herein by reference. Embed. Background of the Invention Individual semiconductor (integrated circuit) devices (dies) are usually Using several other known techniques to create several identical devices on a semiconductor wafer. It is manufactured by Generally, these steps involve removing individual die from a semiconductor wafer. Creating multiple fully functioning integrated circuit elements before unifying (cutting) Also for the purpose It is. Generally, after singulating semiconductor dies (elements) from a wafer, they are mounted (Final assembly). To attach the semiconductor die to other components, Various techniques are known, including (a) wire bonding, (b) Automated bonding (TAB) and (c) flip chip bonding Is included. Before mounting, determine which of the multiple dies on the wafer are the good dies. Preferably, it is generally preferred that they can be identified before they are unified from the wafer. desirable. For this purpose, a wafer “test device” or “probe device” is available. The use of multiple discrete pressure connections is also useful when multiple discrete connection To the pad (adhesive pad). In this way, the semiconductor die is It is possible to operate (test and aging) before unifying the die from c. Become. Generally, the interconnection between electronic components is "relatively permanent" and "immediate. It can be divided into two broad categories: "removable" interconnects. One example of a "relatively permanent" connection is a solder joint. Once two components Once the components have been soldered together, the solder It is necessary to use a removal step. Wire bonding is another example of a "relatively permanent" connection It is. One example of an “immediately removable” connection is the robustness of one electronic component. There are solid pins that provide elasticity to other electronic components. Received by the socket element. The socket elements have their pins Apply a contact force (pressure) large enough to guarantee a reliable electrical connection between . Interconnection elements intended to make pressure contact with the terminals of electronic components , Are referred to herein as "springs" or "spring elements." In general, some A small contact force is applied to the electronic component (eg, to a terminal on the electronic component) Desired to provide a reliable pressure contact. For example, about 15 grams (contact Contact (load including at least 2 grams or less and at most 150 grams or more) The force is contaminated with a film on the surface and has corrosion or oxidation products on the surface, Desired to ensure reliable electrical connections to the terminals of electronic components It is. The minimum contact force required for each spring includes the yield strength of the spring material or the dimensions of the spring element. There is a need to increase either of the laws. As a general suggestion, The higher the yield strength, the more difficult it is to process (eg, punch, bend, etc.) Become. And the desire to make the springs smaller makes their sections Is essentially impossible to make larger. Reliable pressure connections to semiconductor devices, especially for probing devices To be tricky, some parameters need to be considered, including No alignment, probe force, overdrive, contact force, balanced contact Includes force, cleaning, contact resistance, and planarization. General discussion of these parameters Is a U.S. patent entitled "HIGH DENSITY PROBE CARD". No. 4,837,622, which is incorporated herein by reference. The following U.S. patents, which are incorporated herein by reference, include electronic components: Making face-to-face connections, especially pressure connections, to Mentions. These U.S. patents are disclosed in U.S. Pat. No. 5,386,344 ("FLEX CIRCUIT C ARD ELASTOMERIC CABLE CONNECTOR ASSEMBLY "), Issue 5,336,380 (" SPRING BIASED TAPERED CONTACT ELEMENTS FOR ELECTRICAL CONNECTORS AND INTEGRATE D CIRCUIT PACKAGES ”), No. 5,317,479 (“ PLATED COMPLIANT LEAD ”), No. 5,086,337 (“CONNECTING STRUCTURE OF ELECTRONIC PART AND ELECTRON IC DEVICE USING THE STRUCTURE "), No. 5,067,007 (" SEMICONDUCTOR DEV ICE HAVING LEADS FOR MOUNTING TO A SURFACE OF A PRINTED CIRCUIT BOARD '' No. 4,989,069 ("SEMICONDUCTOR PACKAGE HAVING LEADS THAT BREAK-AW AYFROM SUPPORTS ”), No. 4,893,172 (“ CONNECTING STRUCTURE FOR ELECTR ONIC PART AND METHOD 0F MANUFACTURING THE SAME "), No. 4,793,814 (" ELECTRICAL CIRCUIT BOARD INTERCONNECT ”), No. 4,777,564 (“ LEADFRAME FOR USE WITH SURFACE MOUNTED COMPONENTS ”), No. 4,764,848 (“ SURFAC E MOUNTED ARRAY STRAIN RELIEF DEVICE ”), No. 4,667,219 (“ SEMICONDUC TOR CHIP INTERFACE ”, No. 4,642,889 (“ COMPLIANT INTERCONNECTION AN D METHOD THEREFOR ”), No. 4,330,165 (“ PRESS-CONTACT TYPE INTERCONNE CTORS "), Issue 4,295,700 (" INTERCONNE CTORS "), No. 4,067,104 (" MEHOD OF FABRICATING AN ARRAY OF FLEXIBLE METALLIC INTERCONNECTS FOR COUPLING MICROELECTRONICS COMPONENTS ") Nos. 3,795,037 ("ELECTRICAL CONNECTOR DEVICE") and 3,616,532 ("M ULTILAYER PRINTED CIRCUIT ELECTRICAL INTERCONNECTION DEVICE ") Issue 3,509,270 ("INTERCONNECTION FOR PRINTED CIRCUITS AND METHOD OF MAK ING SAME "). It would be advantageous to provide a mechanism to provide pressure contact to the semiconductor device itself . The semiconductor chip assembly is biased away from the surface of the semiconductor die (chip) A limited number of techniques have been proposed in the prior art for providing terminals. `` SEMICONDUCTOR CHIP ASSEMBLIES AND COMPONENTS WITH PRESSURE CONTACT '' U.S. Pat. No. 5,414,298 states that such an assembly is extremely compact. And occupies only slightly larger area than the chip itself To the effect. Brief description of the invention (Summary) One object of the present invention is to provide a semiconductor element with a contact structure (spring contact) having resilience. One technique is to provide an implementation. Another object of the present invention is to probe semiconductor dies, To provide one technique to be performed before it is unified (separated) from The essential restoring and / or compliant elements (ie, spring elements) The semiconductor die does not need to have a resilient contact structure on the card that extends from it. Fixed on top I have. Another object of the invention is to provide an improved spring contact element (resilient contact structure). A plurality of them can be mounted on a semiconductor element. Another object of the present invention is to provide an interconnect suitable for making pressure contact with an electronic component. To provide continuation elements. Another object of the present invention is to provide an electronic component such as a semiconductor die using the same interconnect structure. Provide one technique for making both temporary and permanent connections to components It is in. It is another object of the present invention to provide a method for cleaning a die before it is unified To perform die aging and testing, either after being unified from , One technique for making temporary interconnections to the die. According to the present invention, a plurality of contact structures (spring elements), which are inherently resilient, are Mounted on a rear substrate, the carrier substrate is mounted on a semiconductor element, and the spring element includes: By using bonding wires, etc., the corresponding pads among the bonding pads on the semiconductor element are Connected to the password. The spring element, by itself, does not require Gives the desired resilience. The carrier substrate is the electronic component ( For example, a semiconductor device) remains fixed, in other words, a carrier group. The board is mounted without restoring on the semiconductor device. Preferably, the carrier substrate is rigid You. In an alternative embodiment of the invention, the spring element is a lead frame lead. Mounted on the lead, the lead frame functions as a spring contact carrier. Semiconductor element The spring element on the carrier substrate (with the leads of the lead frame). Among the points are the following advantages: (A) Instead of mounting the spring contact directly on the semiconductor element, Pre-fabricating the spring contacts reduces the available ("good") spring contacts. Any problems related to manufacturing and production must be seen at a glance before processing semiconductor devices. It will be clear. (B) The spring contact can make reliable temporary contact with the test board Which is as simple, straightforward and clear as a normal printed circuit board. (C) The same restorable contact structure is held in place by spring clips or the like. In this case, a reliable pressure connection can be made to the circuit board. (D) The contact structure having the same resilience can be applied to the circuit board by soldering or the like. A good permanent connection can be made. According to one aspect of the invention, the spring contact element comprises an electronic component such as a semiconductor die. Play a "dual role" as both temporary and permanent connections Can be. Preferably, the carrier of the spring contact element is a single carrier from a semiconductor die or semiconductor wafer. Before being separated (separated), they are mounted on a semiconductor die. In this way, multiple pressures One contact is made using a "simple" test board that powers up the semiconductor device and others. The above can be performed on a semiconductor die (element) that has not been unitized. A "simple" test board, as used herein, extends from its surface In contrast to traditional "probe cards", which are substrates with multiple probe elements And a substrate having a plurality of terminals or electrodes. Simple test boards are cheap Yes, it is easier to configure than conventional probe cards. In addition, traditional Some of the physical constraints inherent with the bucard are implemented using a simple test board. This does not occur when the desired pressure contact is made by the light semiconductor device assembly. This Multiple non-unified semiconductor dies can Operation (test and / or aging) before unification (separation) You. According to one aspect of the invention, a semiconductor die is mounted on and operates a semiconductor die. The semiconductor die is simply separated from the wafer using the same spring contact elements used to Once integrated, it is possible to make permanent or pressure connections to the semiconductor die . According to one aspect of the invention, the spring contact element is provided directly on the terminal of the carrier substrate. It is suitably formed as a "composite interconnect element" to be manufactured. "Composite" (multilayer) phase The interconnecting element is an elongated core, which can be a wire (wire stem) or a ribbon The element is molded to have a spring shape, the core element is provided with a protective film, Manufactured by mounting on the terminals of the board, resulting in a composite interconnect element Physical properties are improved and / or the composite interconnect element is securely fixed to the carrier substrate. Is determined. Throughout the description provided herein, the use of the term "complex" Consistent with the 'generic' meaning of a term (eg, formed from two or more elements) And other fibers supported on, for example, glass, carbon, or resin or other substrates What is the term "composite" in other areas where attempts are made on materials such as Should not be confused with the usage of As used herein, the term “spring shape” refers to the force applied to the tip Demonstrating the elastic (restoring) movement of the end (tip) of the extension element, Say any shape. This includes an extension molded with one or more bends Not only elements but also substantially straight extension elements are included. As used herein, "contact area", "terminal", "pad" and similar terms are used. Any on any electronic component on which the interconnect element is mounted or makes contact Of the conductive region. Usually, the core of the composite interconnect element (spring element) is such that one end of the core is a carrier substrate It is molded after being mounted on one terminal above. Alternatively, the core element is molded before mounting on the electronic component. Alternatively, the core element is mounted on a part of the sacrificial substrate that is not an electronic component Or is part of a sacrificial substrate. The sacrificial substrate, after molding, and Removed either before or after. According to one aspect of the invention, various structural features are provided. A pointed tip can be disposed at the contact end of the interconnect element. (Figure 11A- See also 11F. ) In one embodiment of the invention, the core is "soft" having a relatively low yield strength. A protective coating made of a "hard" material that is a material and has a relatively high yield strength. An example For example, a soft material such as a gold wire is applied to an adhesive pad of a semiconductor element (for example, a wire). Attached by bonding) and made of hard material such as nickel and its alloys, An overcoat is created (eg, by electrochemical plating). Core-to-surface protection, single and multilayer protection, "coarse" protection with fine protrusions The membrane (see also FIGS. 5C and 5D of the parent case) and the total length of the core, or the core length A protective film that extends only partially is described. In the latter case, the tip of the core is Exposed properly to contact components (see also FIG. 5B of the parent case) Want to be). In general, throughout the description provided herein, the term “plating” refers to the core element. It is used as an example of many techniques for producing a protective film on a substrate. Scope of the invention Within the process are, without limitation, various processes involving the deposition of materials from aqueous solutions, Deplating, electroless plating, chemical vapor deposition (CVD), and physical vapor deposition ( PVD) and the deposition of material through induced decay of liquid or solid precursors And any other suitable techniques, including others, to form a protective overcoat on the core element. All of these techniques for depositing materials are generally It is well known. Generally, an electrochemical process is required to form a protective film using a metallic material such as nickel. It is preferable, and particularly, electrolytic plating is preferable. In another embodiment of the invention, the spring element has a restorable contact structure. An elongate element of “hard” material that is essentially suitable to function as , Without a protective membrane, as in the case of fulfilled composite interconnect elements). Such "Monoli "Thick" spring elements are provided with a protective coating to improve their electrical contact properties, and And / or the spring element is attached to the terminal on which it is mounted (similar to the composite interconnect element described above) And) is securely fixed. When fixing with a protective film, the only necessary thing is For soldering, pasting, piercing, etc. of one end of the spring element to the soft part of the terminal Rather, the "temporary fastening" of the spring element to the terminal. Within the scope of the present invention, A rigid spring element on a sacrificial substrate for transfer to subsequent electronic components May be worn. Preferably, the core is in the form of a wire. Alternatively, the core may be a flat tab (conductive Metallic ribbon) or a stretched ribbon of some material. Representative materials are disclosed for both the core and the overcoat. Hereafter, it will generally be of very small dimensions (eg, 3.0 mils or less) A technique is described that involves starting with a relatively soft (low yield strength) core. semiconductor Soft materials, such as gold, that readily adhere to the metallization of the element generally function as springs There is not enough resilience. (Such soft metallic materials are not elastically deformed, Exhibit plastic deformation. ) Easily adheres to semiconductor elements and has appropriate resilience Other soft materials are often non-conductive, which is the case for most elastic materials. If so. In each case, the desired structural and electrical properties are An overcoat applied over the resultant composite interconnect element can be applied. The resulting composite interconnect The elements can be made very small and also exhibit a suitable contact force. In addition, multiple Such composite interconnect elements are such that they have a distance to adjacent composite interconnect elements. Much larger than the separation (the distance between adjacent interconnect elements is called "pitch") Fine pitch (e.g., 10 mils) Mill). The composite interconnect elements of the present invention exhibit excellent electrical properties, including electrical conductivity. , Solderability, and low contact resistance. In many cases, the applied contact force The deflection of the responding interconnect element results in a "wipe" contact, which is Helps to ensure good contact. An additional advantage of the present invention is that the connections made with the interconnect elements of the present invention can be easily taken. It can be removed. Solder to provide interconnections for electronic component terminals The attachment is optional, but generally not preferred at the system level. According to one aspect of the invention, there is provided an interconnect element having a controlled impedance. A method for fabricating an element is described. These techniques generally include dielectric materials (Insulating layer) covering the conductive core or the entire composite interconnect element (eg, electrophoresis Typically) involves the formation of a protective film on the dielectric material with an outer layer of conductive material. Outside guidance By grounding the electrical material layer, the resulting interconnect element is effectively shielded And its impedance can be easily controlled. (Figure 10K of parent case See also ) According to one aspect of the invention, the interconnect element is connected to the electronic component Can be pre-manufactured for mounting. To achieve this goal, Various techniques are described herein. Not specifically protected in this document The mounting of a plurality of individual interconnect elements to a substrate, or alternatively, an elastomer Manufacture machines that handle the suspension of a plurality of individual interconnect elements on or on a supporting substrate It is considered relatively easy and clear to do so. It should be clearly understood that the composite interconnect element of the present invention enhances its conductive properties. Prior art interconnects that have been coated to enhance or enhance their corrosion resistance The factor is dramatically different. The protective film of the present invention substantially secures the fastening of the interconnecting element to the terminals of the electronic component. The desired resilience properties of the composite interconnect element It is specifically intended to be granted. Thus, the stress (contact force) Is directed to the part of the interconnect element that is specifically intended to absorb stress . It should also be appreciated that the present invention provides an essentially novel method for making spring contacts. It is to provide a unique technique. Generally, the resulting operating structure of the spring is: It is a product of plating, not a product of bending and forming. This allows the spring Attach a wide range of materials to establish shape and core "scaffolding" to electronic components Doors are opened for the use of various "easy" processes to The protective film is the core It functions as a "superstructure" across a "scaffold", and both terms are part of civil engineering. Have their origin in the field. A particular advantage of the present invention is that the self-supporting spring contact (spring element) is soldered or soldered. Can be mounted on fragile semiconductor devices without the need for additional difficult techniques It is in a point. According to one aspect of the invention, one of the resilient contact structures is reduced in size. It can be formed as at least two composite interconnect elements. Among the benefits of the present invention are: (A) The composite interconnect elements (spring contacts) are all metallic, , At high temperatures and therefore in a short time. (B) the composite interconnect element is self-supporting and generally has an adhesive pad for a semiconductor device; Not restricted by layout. (C) The composite interconnect elements of the present invention have their tips larger than the base. Pitch (spacing), so that the semiconductor pitch ( For example, the pitch is increased from 10 mils) to a wiring board pitch (for example, 100 mils). The tensioning process begins immediately (at the first level interconnect) and is facilitated. Other objects, features, and advantages of the present invention will be apparent in light of the following description of the invention. Become. BRIEF DESCRIPTION OF THE FIGURES Reference will now be made in detail to preferred embodiments of the invention, examples of which are illustrated in the accompanying drawings. It is shown. While the invention will be described in connection with these preferred embodiments, it will be understood and understood. It is intended that the spirit and scope of the invention be limited to these specific embodiments. No. In the side views presented in this specification, for clarity of illustration, Section is shown in cross section. For example, in many of the drawings, the wire stem , But the overcoat is shown in true cross-section (no shading Often). In the drawings presented in this specification, for the sake of clarity of illustration, some elements Exaggerated size (not to scale, facing other elements of the drawing) And many. FIG. 1A includes one end of a composite interconnect element according to one embodiment of the present invention. It is sectional drawing of a longitudinal part. FIG. 1B illustrates a length including one end of a composite interconnect element according to another embodiment of the present invention. It is sectional drawing of a hand part. FIG. 1C illustrates a length including one end of a composite interconnect element according to another embodiment of the present invention. It is sectional drawing of a hand part. FIG. 1D illustrates a length including one end of a composite interconnect element according to another embodiment of the present invention. It is sectional drawing of a hand part. FIG. 1E illustrates a length including one end of a composite interconnect element according to another embodiment of the present invention. It is sectional drawing of a hand part. FIG. 2A is a schematic diagram of a multi-layered component mounted on a terminal of an electronic component according to the present invention. FIG. 4 is a cross-sectional view of a composite interconnect element having a shell. FIG. 2B has a multi-layered shell where the intermediate layer is made of a dielectric material in accordance with the present invention. 1 is a cross-sectional view of a composite interconnect element. FIG. 2C illustrates an electronic component (eg, a probe card insert) in accordance with the present invention. Perspective view of multiple composite interconnect elements implemented in It is. FIG. 2D illustrates an example of a technique for manufacturing a composite interconnect element in accordance with the present invention. It is sectional drawing of a suitable 1st step. FIG. 2E illustrates an example of the technique of FIG. 2D for fabricating an interconnect element in accordance with the present invention. FIG. 4 is a sectional view of an exemplary further step. FIG. 2F illustrates an example of the technique of FIG. 2E for fabricating an interconnect element in accordance with the present invention. FIG. 4 is a sectional view of an exemplary further step. FIG. 2G illustrates an exemplary embodiment made in accordance with the techniques of FIGS. 2D-2F in accordance with the present invention. FIG. 3 is a cross-sectional view of a plurality of individual interconnect elements. FIG. 2H is manufactured according to the technique of FIGS. FIG. 2 is a cross-sectional view of an exemplary plurality of interconnect elements related in a defined spatial relationship. FIG. 21 is a cross section of an alternative embodiment for fabricating an interconnect element in accordance with the present invention. FIG. 3 shows one end of one interconnect element. FIG. 3A shows a substrate applied through an opening in a photoresist layer according to the present invention. FIG. 3 is a side view of a wire having a free end bonded to a metal layer. FIG. 3B shows the substrate of FIG. 3A with an overcoated wire according to the present invention. FIG. FIG. 3C shows that the photoresist layer has been removed and the metal layer has been partially removed in accordance with the present invention. FIG. 3B is a side view of the substrate of FIG. 3B removed. FIG. 3D shows a half formed in accordance with the technique described in FIGS. 3A-3C according to the present invention. It is a perspective view of a conductor element. FIG. 4 is a perspective view of a conventional semiconductor device. FIG. 5 illustrates a spring element mounted on a semiconductor device, according to one embodiment of the present invention. It is a side view of the carrier board which has. FIG. 5A illustrates two non-unified semiconductors according to one embodiment of the present invention. FIG. 4 is a side view of a carrier substrate having a spring element mounted on a die. FIG. 5B illustrates a carrier substrate of the type shown in FIG. 5 according to one embodiment of the present invention. It is a side view. FIG. 6 shows a carrier according to the invention with a spring element mounted on a semiconductor die. FIG. 6 is a side view of an alternative embodiment of a substrate. FIG. 6A is a side view of the carrier semiconductor assembly of FIG. 6 according to the present invention. . FIG. 6B is a side view of an alternative embodiment of the carrier assembly of FIG. 6, according to the present invention. It is. 7A-7F are side cross-sectional views of an alternative embodiment of the carrier substrate of the present invention. FIG. 8A illustrates an alternative embodiment of the chip scale (chip interconnect) carrier of the present invention. It is a perspective view of. FIG. 8B is a side sectional view of the chip scale carrier of FIG. 8A. FIG. 9A is a partial side cross-section of one embodiment of a spring carrier according to the present invention. FIG. FIG. 9B is a partial perspective view of a composite leadframe according to the present invention. FIG. 9C is a partial perspective view of a composite leadframe according to the present invention. FIG. 10 is an exploded view of another embodiment of a spring element carrier according to the invention, side view; It is sectional drawing. FIG. 11 shows a spring element mounted on a silicon (semiconductor) wafer according to the present invention. It is a perspective view of an elementary carrier. Detailed description of the invention This patent application discloses that while semiconductor devices are placed on a semiconductor wafer, Testing (i.e., before they are unified from the wafer) And / or semiconductor devices and other electronic components Semiconductor elements, etc., to provide a pressure connection between them (such as a printed circuit board) It aims at the technique of providing a spring contact to the electronic component of this. As will be apparent from the following description, this technique includes a key attached to a semiconductor device. Manufacturing a resilient contact structure on a carrier substrate and testing semiconductor devices. Pressure connections to resilient contact structures and the semiconductor die After being unified from c, the same resilient contact structure can be used to connect to the semiconductor die. It involves using a structure. Preferably, the resilient contact structure is implemented as a "composite interconnect element", This is, for example, filed on May 26, 1995 and incorporated herein by reference. No. 08 / 452,255 ("Parent Case"). You. This patent application is based on FIG. 2E-2 and some of the techniques disclosed in the parent case, It is a summary. Important aspects of the preferred technique for practicing the present invention are: (1) the resulting composite Establish the mechanical properties of the interconnect element, and / or (2) When mounted on one terminal of a component, ensure that the interconnect element is connected to that terminal. To fasten, a “composite” interconnect element is attached to the core (terminal of the electronic component). Is implemented) and then by forming a protective film on the core with the appropriate material The point is that it can be formed. In this way, it is easily formed into an elastically deformable shape. And can be easily attached to even the most vulnerable parts of electronic components. Starting with a core of porous material, a resilient interconnect element (spring element) Can be manufactured. Form spring elements from hard material, not easily obvious and demonstrable In view of the non-intuitive prior art techniques, the soft material forms the base of the spring element. It can be formed. Such "composite" interconnect elements are generally used in embodiments of the present invention. Nevertheless, a resilient contact structure in a preferred form. 1A, 1B, 1C and 1D illustrate various types of composite interconnect elements in accordance with the present invention. In general. The following mainly describes composite interconnect elements that exhibit resilience. But understood What is desired is that non-resilient composite interconnect elements also fall within the scope of the present invention. It is. Further, hereinafter, a soft (easy) film is formed mainly by a hard (elastic) material. The electronic component is formed by a convenient process A composite interconnect element having a core (easily secured to the component) is described. However It is also within the scope of the present invention that the core can be a hard material, and the protective film is mainly It functions to securely fasten the interconnect elements to the terminals of the component. In FIG. 1A, electrical interconnect element 110 includes a “soft” material (eg, A material having a yield strength of less than 40,000 psi) and a "hard" Quality ”materials (eg, materials having a yield strength greater than 80,000 psi) And a shell (protective film) 114. The core 112 is a generally straight cantilever An elongation element that is molded (configured) as 0.0005 to 0.0030 inches Wire with a diameter of 0.001 inch (1 mil @ 25 micron) It can be. The shell 114 extends over the already formed core 112 Applied by any suitable process, such as a suitable plating process (eg, electrochemical plating). It is. FIG. 1A shows a cross-section which is probably the simplest shape for the interconnect element of the present invention. With respect to the pulling shape, ie, the force "F" applied at the tip 110b And shows a straight cantilever beam oriented at an angle. This force is required for interconnection Element is applied by the terminal of the electronic component in pressure contact, The downward deflection (as seen in the figure) clearly results in the tip crossing the terminal It is a moving or "wiping" movement. Reliable due to such wiping contact Contact may be made between an interconnect element and a contact terminal of an electronic component. Guaranteed. Thanks to its "hardness", its thickness (0.00025 to 0.0050 0 inches), the shell 114 will cover the entire interconnect element 110 On the other hand, a desired restoring property is provided. In this way, electronic components (not shown) FIG. 2) shows a resilient interconnect between the two ends 110a of the interconnect element 110. 110b. (In FIG. 1A, reference numeral 110a is Shows one end of the interconnect element 110 and the actual end opposite the end 110b is shown Not. ) When contacting the terminals of the electronic component, Is subject to contact force (pressure) as indicated by the arrow labeled "F" Become. Generally preferred is that the thickness of the overcoat (either monolayer or multilayer) be: That is, it is thicker than the diameter of the wire to be coated with the protective film. Resulting contact structure It is said that the total thickness of the structure is the sum of the core thickness and twice the thickness of the protective film. Given the fact that a protective film with the same thickness as the core (eg 1 mil), Together they have twice the thickness of the core. The interconnect element (eg, 110) deflects in response to an applied contact force. Where the deflection (restorability) is partially due to the overall shape of the interconnect element, Due to the predominant (greater) yield strength of the overcoat material (vs. the core yield strength) It is determined in part and in part by the thickness of the overcoat material. As used herein, the terms “cantilever” and “cantilever” refer to elongated structures (eg, For example, a core 112 with a protective film is mounted (fixed) at one end. And the other end is typically a force acting generally transverse to the longitudinal axis of the elongate element. Move freely in response to. Use of these terms is intended to be conveyed or implied There is no other specific or limiting meaning to do so. In FIG. 1B, the electrical interconnect element 120 also includes a soft core 122 (Comparable to 112) and a hard shell 124 (comparable to 114). This example , The core 122 is shaped to have two bends, and thus has an S-shape Is considered a state. As in the example of FIG. 1A, the electronic components ( The resilient interconnect between (not shown) the two ends 120 of the interconnect element 120 a and 120b. (Referring to FIG. a shows one end of the interconnect element 120, the actual end opposite the end 120b Is not shown. ) Interconnecting elements when contacting the terminals of electronic components 120 receives a contact force (pressure), as indicated by the arrow labeled "F" Will be. In FIG. 1C, electrical interconnect element 130 also includes a soft core 132 (Comparable to 112) and a hard shell 134 (comparable to 114). This example In the case of, the core 132 is formed to have one curved portion and is regarded as a U-shape. Can be As in the example of FIG. 1A, the electronic components ( A resilient interconnect between the two ends 130 of the interconnect element 130 (not shown) a and 130b. (Referring to FIG. a shows one end of the interconnect element 130 and the end 13 The actual end facing 0b is not shown. ) Connect to the terminals of electronic components When touched, the interconnecting element 130 will move as indicated by the arrow labeled "F". , Contact force (pressure). Alternatively, the interconnect element 130 Used, except for its end 130b, as indicated by the arrow labeled "F '" You can also make contact with. FIG. 1D shows a resilient interconnect having a soft core 142 and a hard shell 144. 14 shows another embodiment of the connection element 140. In this example, the interconnect element 140 is essentially Simple cantilever (comparable to FIG. 1A), the curved tip 140b is It receives a contact force "F" acting transversely to the hand axis. FIG. 1E shows a resilient interconnect having a soft core 152 and a hard shell 154. 14 shows another embodiment of a connection element 150. In this example, interconnect element 150 is generally "C-shaped", preferably with a slightly curved tip, labeled "F" Suitable for making pressure contact, as indicated by the arrows. It should be understood that the soft core may have any elastically deformable shape, in other words, The resulting interconnect element to elastically deflect in response to the force applied to its tip That is, it can be easily formed into a shape to be squeezed. For example, the core Can be formed in a conventional coil shape. However, the coil shapes The total length of the connection element and its associated inductance (other) Speed) due to the adverse effect of inductance on circuits operating at Not good. The material of the shell, or at least one layer of the multilayer shell (described below), It has a significantly higher yield strength than the core material. Therefore, the shell Reduce the shadow of the core when establishing the mechanical properties (eg, elasticity) of the interconnect structure You. The ratio of shell to core yield strength is preferably at least 2: 1; Including 3: 1 and at least 5: 1, can be as high as 10: 1 . It is also clear that at least the outer layers of the shell, or of the multilayer shell, are electrically conductive. And should be noticeable if the shell covers the end of the core. (But custody The example describes an embodiment in which the ends of the core are exposed, in which case the core Must be conductive. ) From an academic point of view, the spring action of the resulting composite interconnect element (spring-shaped It is only necessary to form a protective film with a hard material on the (shape) portion. From this perspective, It is generally not essential to form a protective film on both ends of the core. But, As a practical matter, it is preferable to form a protective film on the entire core. Electronic components Specific reasons for the formation of a protective coating on one end of the core that is fastened (attached) to the The resulting advantages are discussed in more detail below. Suitable materials for the core (112, 122, 132, 142) include, but are not limited to, Includes gold, aluminum, copper, and their alloys. These materials are usually Alloyed with small amounts of other materials to obtain the desired physical properties, For example, beryllium, cadmium, silicon, magnesium, and others. Silver, pa Radium, platinum It is also possible to use metals or alloys such as metals of the elements of the platinum and platinum groups. lead, From tin, indium, bismuth, cadmium, antimony and their alloys The configured solder can be used. Attach one end of the core (wire) to the terminal of the electronic component so that it faces (Discussed in more detail below) are generally (temperature, pressure, and / or ultrasonic energy Any material that is easy to bond (eg, using , Gold) wires, which are suitable for practicing the invention. Non-metallic materials Any material that is easy to generate a protective film (eg, plating) can be used for the core, including It is also within the scope of the present invention. Suitable materials for the shells (114, 124, 134, 144) include (multilayer shells). With respect to the individual layers of nickel and its Alloys, copper, cobalt, iron and their alloys, both have excellent current carrying capabilities (Especially hard gold) and silver, and platinum, exhibiting good contact resistance properties Group elements, precious metals, semi-precious metals and their alloys, especially platinum group elements and These alloys, tungsten, and molybdenum are included. Solder-like finish If desired, use tin, lead, bismuth, indium, and their alloys. Can also be. These coating materials are selected for application over the various core materials described above. The technique chosen will, of course, vary with the application. Electrolytic plating and no electricity Deplating is a generally preferred technique. However, in general, the Applying a stick is intuitive is not. According to one aspect of the invention, a nickel shell over a gold core When plating (especially electroless plating), to facilitate plating start First, it is desirable to apply a thin copper starting layer over the gold wire stem. An exemplary interconnect element as shown in FIGS. And a shell thickness of 0.001 inch, so that the interconnect element has a thickness It has an overall diameter of 003 inches (ie, core diameter plus twice the shell thickness). General In addition, this thickness of the shell is 0.2-5.0 (1/1) of the thickness (e.g., diameter) of the core. It becomes about 5 to 5) times. Some example parameters for a composite interconnect element are as follows: . (A) A gold wire core having a diameter of 1.5 mils has an overall height of 40 mils, and 9 Molded to have a substantially C-shaped curvature of the mill radius (comparable to FIG. 1E) and 0.75 mm Is plated with nickel (total diameter = 1.5 + 2 x 0.75 = 3 mils), optional As a 50 microinch final overcoat of gold. The resulting composite mutual The connecting element exhibits a spring constant (k) of about 3-5 grams / mil. In use, 3 A deflection of -5 mils results in a contact force of 9-25 grams. This example uses Useful in connection with object spring elements. (B) a gold wire core having a diameter of 1.0 mil has a total length of 35 mils And plated with 1.25 mil nickel (total diameter = 1.0 + 2 × 1.25 = 3.5 mils) and optionally Receive a 50 microinch final overcoat of gold. Resulting composite interconnect points The element presents a spring constant (k) of about 3 grams / mil, making it a spring element for probes. Useful in connection. (C) A gold wire core having a diameter of 1.5 mils has a total length of 20 mils and approximately 0.75 mil nickel molded to have a generally S-shaped curvature with a 5 mil radius Or plated with copper (total diameter = 1.5 + 2 × 0.75 = 3 mils). as a result Exhibit a spring constant (k) of about 2-3 grams / mil, Useful in connection with spring elements for mounting on conductive elements. The core need not have a round cross section, but rather a flat tab that extends from the sheet (Having a rectangular cross section). It should be understood that as used herein, The term “tab” should be confused with “TAB” (tape automated bonding). Is not possible. Multilayer shell FIG. 2A shows the electronic component 212 provided with the terminal 214 mounted thereon. One embodiment 200 of an interconnect element 210 is shown. In this case, it is soft (for example, , Gold) wire core 216 is bonded to terminal 214 at one end (removal). ) And is configured to extend from the terminal to have a spring shape (FIG. 1B). (Comparable to the shape shown in FIG. 7) and is cut to have a free end 216b. in this way Wire bonding, forming, and cutting are accomplished using wire bonding equipment. Is done. The adhesive at the end 216a of the core Only a relatively small portion of the exposed surface of the child 214 is covered. A shell (protective film) is disposed over the wire core 216, and in this example, Shown as multi-layered, it has an inner layer 218 and an outer layer 220, both of which are plated Appropriately depending on the process. One or more layers of the multilayer shell are made of a hard material (nickel or nickel). And its alloys) to impart the desired resiliency to the interconnect element 210. Is done. For example, the outer layer 220 can be a hard material and the inner layer can be a core material. When plating hard material 220 on 216, it may be used as a buffer or barrier layer (or , An active layer and an adhesive layer). As an alternative, Layer 218 is made of a hard material, and outer layer 220 is made of an excellent material including conductivity and solderability. (E.g., soft gold) exhibiting improved electrical characteristics. Solder or solder If a seam-type contact is desired, the outer layers of the interconnect elements may each be made of lead-tin solder. Alternatively, it can be a gold-tin brazing material. Fastening to terminal FIG. 2A generally illustrates another important feature of the present invention, namely, resilient interconnects. 2 shows that the connecting element can be securely fastened to a terminal on the electronic component. Mutual connection The attachment end 210a of the continuation element is a compression force applied to the free end 210b of the interconnection element. As a result of (arrow “F”), it experiences significant mechanical stress. As shown in FIG. 2A, not only the core 216 but also the protective film (218, 220) The remainder (ie, contact) of the terminals 214 in series (without interruption) adjacent the core 216 Except for the adhesive 216a) U. This ensures that the interconnect element 210 is securely and reliably fastened to the terminal. The overcoat material is substantially in contact with the resulting fastening of the interconnect element to the terminal. (Eg, greater than 50%). Generally, all you need is a protective coating Simply cover at least a portion of the terminals adjacent to the core. But the protective film It is generally preferred that the material cover the entire remaining surface of the terminal. Preferably, the shell Are metallic. As a general proposition, the relatively small area where the core is attached (bonded) to the terminals The stress resulting from the contact force ("F") imposed on the resulting composite interconnect element Not very suitable for absorption. The shell covers the entire exposed surface of the terminal (core end to terminal) 216a (except for the relatively small area that makes up the mounting) The whole is securely fastened to the terminal. Counteracts adhesive strength and contact force of protective film The capacity is much higher than that of the core end (216a) itself. As used herein, the term “electronic component” (eg, 212) includes , But not limited to, interconnect and interposer substrates, silicon (Si) or gallium arsenide Semiconductor wafers and dies made of any suitable semiconductor material, such as Adult interconnect socket, test socket and sacrificial part as described in the parent case Materials, elements and substrates, ceramic and plastic packages, and chip carriers A semiconductor package including the rear and a connector are included. The interconnect elements of the present invention are particularly well suited for use as: . That is, -Mutually mounted directly on silicon die without the need to have a semiconductor package A connection element; A substrate (described in more detail below) for testing electronic components An interconnect element extending as a probe from An interconnecting element of the interposer (discussed in more detail below). The interconnect element of the present invention is characterized by the concomitant and poor bonding of the hard material. Without being limited by the properties, the mechanical properties of the hard material (eg, high yield strength Is unique in that it benefits from the degree). This is detailed in the parent case In this way, the shell (protective film) functions as a “superstructure” over the “scaffold” of the core. Is greatly enabled by the fact that Here, those two terms are civil engineering It was borrowed from the environment. This means that the plating is protective (eg, corrosion resistant) coated And provide the interconnect structure with the desired mechanical properties. Very different from prior art plated interconnect elements, which are generally not possible. Also , Such as benzotriazole (BTA) applied to electrical interconnects, This is in marked contrast to any non-metallic corrosion resistant coating. Among the many advantages of the present invention, multiple self-supporting interconnect structures can From its different levels, such as PCBs with decoupling capacitors, for height, The advantage that their free ends are coplanar with each other, since they are easily formed on a plate There is. In addition, the electrical and mechanical ( Both plastic and elastic properties can be easily tailored for a particular application. For example, in a given application, it may be desirable for the interconnect element to be plastic and elastically deformable. Is to present. (Plastic deformation is desirable because interconnecting elements This is to absorb the total non-planarity in the connected components. ) Elastic If a reliable behavior is desired, the interconnect element generates a minimum threshold amount of contact force and It is necessary to provide reliable contact. The advantage is also the contamination film on the contact surface Due to the accidental presence of the There is also a point of making wiping contact with the terminal of G. As used herein, the term "resilient" as applied to a contact structure is an additional Contact structure that exhibits mainly elastic behavior in response to the applied load (contact force) Connecting element), and the term "compliant" refers to the applied load (contact force) ), A contact structure (interconnect required) that exhibits both elastic and plastic behavior Element). A "compliant" contact structure, as used herein, is a "resilient" There is a "contact" structure. The composite interconnect element of the present invention can be compliant or resilient. Is a special case of either contact structure. A number of features are described in detail in the parent case and include, but are not limited to: Manufacturing of interconnect elements in the Bulk transfer of the element and interconnecting the contact tips, preferably with a rough surface finish Providing a temporary and then permanent connection to the electronic component Using interconnect elements on electronic components to achieve The interconnecting elements shall have a spacing at one end different from their spacing at the opposite end. In the same process as the steps of arranging Manufacturing spring clips and alignment pins in the step; Interconnect components to accommodate thermal expansion differences between Eliminates the steps used and the need for separate semiconductor packages (such as SIMMs) And optionally, a resilient interconnect element (resilient contact structure). Soldering). Controlled impedance FIG. 2B shows a composite interconnect element 220 having multiple layers. Interconnect element 220 The innermost (inside elongated conductive element) 222 of the uncoated core, as described above, Or any of the cores that have already been formed with a protective film. Tip 22 of innermost 222 2b is masked with a suitable masking material (not shown). The dielectric layer 224 This is performed over the innermost part 222 by an electrophoresis step or the like. Outer layer 226 of conductive material Is applied over the dielectric layer 224. In use, electrically grounding outer layer 226 results in interconnect The element will have a controlled impedance. Example for dielectric layer 224 The exemplary material is a polymeric material, in any suitable manner, and of any suitable thickness. (E.g., 0.1-3.0 mils). Outer layer 226 can be multilayer. For example, the innermost core 222 has an uncoated core. In an example where it is desired that the entire interconnect element exhibit resilience, At least one of the layers 226 includes Spring material. Pitch change FIG. 2C shows a plurality (6 of many in the illustration) of interconnecting elements 251. , Probe card insertion (subassembly mounted on the probe card in a conventional manner) 5 illustrates an embodiment 250 implemented on a surface of an electronic component 260 such as i). Probe card insertion terminals and conductive traces are shown in this figure for clarity. Omitted from the surface. The mounting ends of the interconnecting elements 251 ... 256 are 0.05-0 . Start with a first pitch (interval), such as 10 inches. Interconnection elements 251 ... 2 56 have a second end whose free ends (tips) are 0.005-0.010 inches. And / or oriented so as to have a fine pitch of From one pitch to another Interconnect assemblies that interconnect to pitch are commonly referred to as "spacing transducers." It is. As shown, the tips 251b... 256b of the interconnecting elements are in two parallel rows. Which has, for example, two parallel rows of adhesive pads (contacts) This is because the semiconductor element is brought into contact with the semiconductor element (during test and / or aging). Mutual connection The connecting elements can be arranged to have other tip putters, but this can be This is for contacting the electronic component having the contact pattern of FIG. Generally, only one interconnect element is shown throughout the embodiments disclosed herein. However, the present invention does not manufacture a plurality of interconnecting elements to form a peripheral pattern or rectangular array. Arraying multiple interconnected elements in a specified spatial relationship, such as Also applicable to: Use of sacrificial substrate The implementation of direct interconnect elements on terminals of electronic components has been described above. . Collectively, the interconnect elements of the present invention can be any suitable substrate, including a sacrificial substrate. Can be manufactured or mounted on any suitable surface. Note the parent case, which includes, for example, subsequent implementations on electronic components. Multiple interconnect structures (e.g., resiliency) 11A-11F for fabricating a contact structure with cavities and a sacrificial substrate ( Carrier) to implement multiple interconnect elements and then to electronic components Reference is made to FIGS. 12A-12C for transferring a plurality of interconnect elements at a stop. 2D-2F illustrate a plurality of interconnect elements using a sacrificial substrate to implement a tip structure. 2 shows a technique for producing FIG. 2D shows the first step of technique 250, in which patterning of masking material 252 is performed. A sacrificial layer is applied on the surface of the sacrificial substrate 254. The sacrificial substrate 254 is an example Masking material, which can be thin (1-10 mil) copper or aluminum foil The charge 252 is a common photoresist. The masking layer 252 comprises an interconnect element At positions 256a, 256b, 256c where production of (Three of many) are patterned. Position 256a, 25 6b and 256c are in this sense comparable to the terminals of an electronic component. Rank Units 256a, 256b, and 256c are suitably treated at this stage to Has a characteristic surface pattern. As shown, this is the location of the foil 2 at locations 256a, 256b, and 256c. This is achieved mechanically by an embossing jig 257 that forms a depression in 54. Alternatively, 3 Chemically etching the surface of the foil at one location to have a texture Is also possible. Any technique suitable for providing this general purpose is described in the present invention. Range, for example, sandblasting, peening, and the like. Next, multiple (one of many in the illustration) conductive tip structures 258 are shown in FIG. As shown, it is formed at each position (for example, 256b). This is electrolytic plating Achieved using any suitable technique, including tip structures having multiple layers of material. An example For example, tip structure 258 may be formed of a thin (eg, 10 μm) of nickel applied on a sacrificial substrate. -100 microinch barrier layer followed by a thin layer of soft gold (eg, 10 mic) Roinches), followed by a thin (eg, 20 microinches) layer of hard gold, followed by A relatively thick (eg, 200 microinches) layer of nickel, a final layer of soft gold It has a thin (eg, 100 microinch) layer. Generally, the first of nickel The thin barrier layer is formed by a subsequent layer of gold that is coated with the material of the substrate 254 (eg, aluminum, copper). ) Is provided to prevent "rotting" by the relatively thick nickel The layer is to give strength to the tip structure, and the final thin layer of soft gold is easily Gives the surface to be glued. The present invention relates to a method for forming a tip structure on a sacrificial substrate. It is not limited to any particular example. Because these specific examples depend on the application It is inevitable to change. As shown in FIG. 2E, a plurality of interconnect elements (a number of One of the cores 260 is, for example, a soft terminal on the terminal of the electronic component described above. Form on tip structure 258 by any of the wire core bonding techniques. Is done. The core 260 is then overcoated with a hard material 262, preferably in the manner described above. And the masking material 252 is then removed, resulting in FIG. As shown, a plurality of (three of the illustrated) self-supporting interconnects are mounted on the surface of the sacrificial substrate. It becomes the connection element 264. Cover at least the adjacent area of terminal (214) as described in connection with FIG. 2A. In a manner similar to the overcoat material, overcoat material 262 may be provided with their corresponding tip structure 25. 8 with the core 260 securely fastened to the resulting interconnect element 262, if desired. Is given a restoring property. As noted in the parent case, multiple The interconnect elements are batch-transferred to terminals of the electronic component. Alternatively, 2 Two broadly divergent routes can also be taken. Silicon wafer can be used as a sacrificial substrate, on which the tip structure is manufactured And that the tip structure so manufactured is already mounted on the electronic component. Can be connected (eg, soldered, brazed) to a resilient contact structure Are also within the scope of the present invention. A further description of these techniques is provided below in FIGS. 8A-8E. Found in As shown in FIG. 2G, the sacrificial substrate 254 may be formed by any suitable method such as selective chemical etching. It is easily removed by a sharp process. Most selective chemical etching is One material at a much higher rate than the material Material and the other material is only slightly etched in the process. Therefore, this phenomenon is advantageously used to remove the sacrificial substrate and The thin barrier layer of nickel is removed. However, if necessary, a thin nickel barrier layer Can also be removed in a subsequent etching step. This results in , A plurality (three of the many shown) of discrete and unique interconnecting elements 264 This is indicated by the dashed line 266 and is applied to the terminals on the electronic component (soldering or Will be mounted later). It should also be mentioned that the overcoat material removes the sacrificial substrate and / or the thin barrier layer. In this process, it is slightly thinned. However, it is better that this does not occur. Good. To prevent the thinning of the protective film, a thin layer of gold or, for example, about 20 micro Approximately 10 microinches of soft gold applied over the hard gold of the Preferably, it is applied as a final layer over the material 262. The outer layer of such gold Mainly intended for its excellent electrical conductivity, contact resistance and solderability. Most etches intended for use in removing barrier layers and sacrificial substrates Generally impermeable to solutions. Alternatively, as shown in FIG. 2H, prior to removal of the sacrificial substrate 254, a plurality ( As shown, three (three of many) interconnect elements 264 or thinner with multiple holes therein. Any suitable support structure 266, such as a plate, may provide the desired spatial relationship to each other. "Fixed", based on which the sacrificial substrate is removed. The support structure 266 may be a dielectric Material or invitation The conductive material may be a conductive material that is formed of a protective film with an electric conductor material. Silicon wafer or Is a process for attaching multiple interconnect elements to an electronic component, such as a printed circuit board. Further processing steps, such as tapping, proceed next. In addition, for some applications So that the tip of the interconnect element 264 (opposed to the tip structure) does not move. Is desirable, especially if contact forces are applied thereto. For this purpose, and preferably, a mesh formed from a dielectric material is used. A suitable sheet 268 with multiple holes controls movement of the tip of the interconnect element. Is to give about. The unique advantage of the above technique 250 is that the tip structure (258) can be virtually any desired And having virtually any desired pattern. I mentioned above As such, gold has excellent conductivity, low contact resistance, solderability, and corrosion resistance. It is an example of a noble metal exhibiting electrical characteristics. Since gold is also malleable, Any of the interconnect elements described in any of the above, especially the resilient interconnect elements described herein. It is very well suited as a final overcoat applied over it. other Noble metals also exhibit desirable properties. However, such excellent electrical characteristics Some materials, such as rhodium, that are presented generally have a protective overcoat throughout the interconnect elements. Not appropriate to make. For example, rhodium is extremely brittle and has a resilient interconnect. It does not function well as a final overcoat on the interconnect. In this regard, Technique 250 Representative techniques easily overcome this limitation. For example, a multilayer tip structure (258 The first layer (not gold as described above) Indium, and thereby any feature of the resulting interconnect element For contacting electronic components without affecting mechanical behavior In addition, it brings out its excellent electrical characteristics. FIG. 21 shows an alternative embodiment 270 for manufacturing an interconnect element. This implementation In the case of the example, a masking material 272 is applied to the surface of the sacrificial substrate In the same manner as described above with respect to It is patterned to have 76. Opening 276 allows the interconnect element to be free standing Defines the area to be manufactured. (Use throughout the description provided herein, An interconnect element is "self-supporting" because its one end is the terminal of an electronic component, Or, it is bonded to a certain area of the sacrificial substrate, and the other end is Or no bonding to the sacrificial substrate. ) The area within the opening is shown as 278 with a single depression extending into the surface of the sacrificial substrate 274. Patterned in any suitable manner to have one or more depressions You. A core (wire stem) 280 is bonded to the surface of the sacrificial substrate in the opening 276 by bonding. And have any suitable shape. In this case, for clarity of illustration, Only one end of one interconnect element is shown. The other end (not shown) Attached to the component. It is easy to see here that the core 280 has The technique in that it is bonded directly to the sacrificial substrate 274 instead of the structure 258 The method 270 is different from the technique 250 described above. Examples and Then, the gold wire core (280) is made using conventional wire bonding techniques, It is easily bonded to the surface of the aluminum substrate (274). In the next step of step (270), a layer of gold 282 is applied over core 280. And over the exposed area of the substrate 274 in the opening 276, including in the recess 278. (Eg, by plating). The main purpose of this layer 282 is to Is to form a contact surface at the end of the continuation element (ie, the sacrificial substrate is removed). When it is done). Next, a layer 284 of a relatively hard material, such as nickel, is applied over layer 282. It is. As mentioned above, one primary purpose of this layer 284 is to The purpose is to provide the interconnecting elements with the desired mechanical properties (eg, resilience). this In an embodiment, another primary purpose of layer 284 is to reduce the resulting interconnect elements. To increase the durability of the contact surface manufactured at the end (as shown) . A final layer of gold (not shown) will be applied over layer 284, To enhance the electrical properties of the resulting interconnect element. In a final step, the masking material 272 and the sacrificial substrate 274 are removed. As a result, multiple unique interconnecting elements (comparable to FIG. 2G) or It can be any of a number of interconnecting elements with a fixed spatial relationship (comparable to FIG. 2H). This embodiment 270 is intended to produce a patterned contact tip at the end of the interconnect element. This is a typical technique. In this case, "Nickel gold An excellent example of the "overlap" contact tip has been described. However, with the techniques described herein, Therefore, it should be noted that other similar contact tips can be manufactured at the end of the interconnect element. Within the scope of the invention. Another feature of this embodiment 270 is that the contact tip Instead of within the surface of the sacrificial substrate (254) as intended in Example 250, the sacrificial substrate (2 74). Direct mounting of spring interconnect elements on semiconductor devices FIGS. 3A, 3B and 3C are comparable to the parent case FIGS. 1C-1E and are not unified. Technique 3 for fabricating composite interconnects directly on semiconductor devices, including new semiconductor devices 00 is shown. This technique is described in co-pending U.S. patent application Ser. No. 3,332, comparable to the technique disclosed. According to conventional semiconductor processing techniques, semiconductor element 302 is patterned 04. This layer 304 can be a top metal layer, which is typically Insulation (eg, passivation) intended for bonding to a Defined by opening 306 in layer 308 (typically nitride). In this way, An adhesive pad is defined, which defines the area of the opening 306 in the passivation layer 308. It has a region corresponding to the region. Usually (ie, according to conventional technicians) The wires were bonded to the bond pads. According to the present invention, a blanket layer 310 of a metallic material (eg, aluminum) Is deposited (eg, by sputtering) over passivation layer 124 However, this is because the conductive layer 310 06 Topography of layer 308, including "immersion" in 06, and electrical contact to layer 304 It is done in accordance with the agreement. Masking material (eg, photoresist) Patterned layer 312 has its opening 314 in the passivation layer 308 Aligned over 306 and applied over layer 310. A portion of the blanket conductive layer 310 is covered by the masking material 312, Portion of the blanket conductive layer 310 is formed in the opening 314 of the layer of the masking material 312. Exposed within (not covered). The exposed portion of the blanket conductive layer 310 has an opening Within 314, it will function as a “pad” or “terminal” (comparable to 214). And gold plating (not shown). An important feature of this technique is that aperture 314 is larger than aperture 306. Light Although apparently, this results in other components being present on the semiconductor die 302. (As defined by opening 306). Stipulated). Another important feature of this technique is that the conductive layer 310 functions as a short-circuit 02 is a loss at the time of the electronic frame off (EFO) step of the wire stem (core) 320. The point is that it is protected from scratches. One end 320 a of the inner core (wire stem) 320 is connected to the conductive layer in the opening 314. 310 is bonded to the upper (as viewed) surface. The core 320 is elastically deformed Has a possible shape and is configured to extend from the surface of the semiconductor die, as described above. (E.g., by turning off the electronic frame) and cut to include the tip 320b. It is. Then figure As shown in FIG. 3B, the formed wire stem 320 is attached to the wire stem 320 as described above (FIG. An enemy), a protective film is formed with one or more layers of conductive material 322. 3B As such, the overcoat material 322 completely encloses the wire stem 320 and In the region defined by opening 314 in photoresist 312, conductive layer 310 also cover. Next, the photoresist 312 is removed (by chemical etching, washing, or the like). The substrate is subjected to a selective etch (eg, chemical etch) to form a conductive layer 31. 0, the layer 31 covered by the material 322 that forms a protective film on the wire stem 320 All of the material is removed except for the zero portion 315 (eg, pads, terminals). Previously covered with a masking material 312, a protective film is formed with material 322. Although some of the blanket conductive layer 310 has not been removed in this step, Remaining blanket conductive material 310 overcoated with material 322 Is not removed. This results in the structure shown in FIG. 3C, an important advantage of which is: The resulting composite interconnect element 324 may be otherwise (eg, in the prior art) Contact area of the bonding pad (ie, opening 306 in passivation layer 308) Areas that can easily be made larger than areas that were considered (Defined by openings 314 in the photoresist) 322). Another important advantage of this technique is that the hermetically sealed (fully protective) connection Contact structure 324 and terminal (pad) on which it is mounted 315. The above technique generally describes a novel method for manufacturing a composite interconnect element And its physical properties must be such that they exhibit the desired degree of resilience. Easy to match. In general, the composite interconnect element of the present invention is located ahead of the interconnect element (eg, 320). The ends (e.g., 320b) are easily coplanar with each other and the ends where they begin Can be different (eg, larger pitch) than child (eg, pad) Thus, it is easily mounted (manufactured thereon) on a substrate (especially a semiconductor die). An opening is formed in a resist (for example, 314) on which a resilient contact structure is not mounted. Fabrication is also within the scope of the present invention. Rather, the same using such openings On conventional semiconductor dies or other pads on other semiconductor dies It may be advantageous to provide a connection (e.g., by padding). This allows the manufacturer Ability to "customize" interconnections with common layout of openings in resist Is given. As shown in FIG. 3D, the masking layer 312 is further patterned, so that Leave additional conductive lines or regions on the surface of the semiconductor device 302 (ie, In addition to providing the opening 314 in which the connection element 324 is mounted and the overcoat is created. It is also within the scope of the present invention. This is a drawing, it "Elongated" openings 324a and 324 extending to openings 314a and 314b, respectively. b and a "region" opening 324c (not Illustrated). (In this figure, for clarity of illustration, elements 304, 308 and 310 have been omitted. ) As described above, the protective film material 32 2 are deposited in these additional openings (324a, 324b, 324c) and The removal of the conductive layer 310 under these openings is prevented. Such extension Extension and region openings (324a, 324b, 324c), It will be electrically connected to the corresponding one of the tactile structures. This is the electronic component Two (e.g., interconnect) directly above the surface of the Useful in providing conductive traces between terminals (315) One. This can also be achieved by directly connecting the ground and / or power supply To help establish This also works as a chip (302) mounted capacitor. Tightly adjacent (eg, alternating overlapping regions) such as active extension regions 324a and 324b This is useful in connection with the extension region. In addition to the location of the contact structure 324, Providing an opening in the masking layer 312 evens out subsequent deposition of the overcoat material 322. It can help to unify. The contact structure (324) is pre-manufactured, for example, as shown in FIGS. 2D-2F above, Solder to terminal 315 with or without a tip having a controlled geometry It is within the scope of the present invention. This can be done one at a time or several half at a time. Pre-fabricated contact structures, such as on conductive dies, (from semiconductor wafers) Includes mounting on a singulated semiconductor die. Further, the tip structure (258) The conductive adhesive in the z-axis direction is controlled by controlling the geometric shape of It is also possible to make an effective pressure connection with the parent case and the applicant. In a co-pending U.S. patent application filed Nov. 15, 1995 It is like. Operation of semiconductor device Procedures well known among integrated circuit (chip) manufacturers include chip aging and This is a functional test. These techniques are usually performed after packaging the chip. In this specification, these are collectively referred to as “operations”. Modern integrated circuits generally include several normally identical integrated circuit dies (typically square Or as rectangular disite) on a (usually round) semiconductor wafer, and then Scratching the wafer to separate (unify, cut) the dies (chips) from each other It is manufactured by kneading or slicing. "Marking line" (cross-section) area orthogonal The grid extends between adjacent dies and includes test structures to evaluate the manufacturing process. In some cases. These scribe lines, and anything contained within, , The dies will be destroyed as they are singulated from the wafer. Unification (separation ) Die are finally packaged individually, for example, Wire bond between the top adhesive pad and the conductive traces inside the package body. By making a ringing connection. “Aging” means that the chip is simply powered up (“static Aging) or powered on and to some extent One step with a signal to activate the functionality of the chip ("dynamic" aging) It is. In both cases, aging is usually at elevated temperature and the chip By making a "temporary" (or removable) connection, whose purpose is Identifying a defective chip before packaging the chip. Aging is typically performed on a die-by-die basis after the dies have been singulated (cut) from the wafer. However, it is also known to perform aging before singulating the dies. Typical Typically, the temporary connection to the die is made by a test probe. Functional testing can also be accomplished by making temporary connections to the die. In one example Each die has a built-in self-test (self-start, signal generation) circuit. It operates some of the functionality of the chip. In many cases, test jigs are Must be manufactured for the die and the probe pins must be operational (test and / or Precisely aligned with the bond pad on the particular die that needs to be You. These test jigs are relatively expensive and require unusual lengths of production time And As a general proposition, package leads are subject to aging (or functional testing). Optimized for assembly, not for. Prior art aging bow Are expensive and often incur thousands of cycles (ie, Approximately one cycle per die). In addition, different dies have different aging Mode is required. Aging boards are expensive, which reduces overall manufacturing costs. And can only be amortized over large lots of a particular device. If the die has been tested before packaging the die To enable packaged dies to be connected to external system components Next, the die is packaged. As mentioned above, package mounting is usually Involves making some sort of "permanent" connection to the die, such as by a bonding wire . (Often such "permanent" connections are not made and redone, Is generally undesirable. ) Obviously, the "temporary" required for die aging and / or "Connection" is different from the "permanent" connection needed to package the die. In many cases. Mounting of the spring element on the carrier, and then of the carrier on the electronic components Mounting and connection As described above (eg, in connection with FIGS. 3A-3C), the resilient connection of the present invention The tactile structure can be mounted directly on the semiconductor die (top). This is particularly important Certain types that require external interconnect structures (eg, pins, leads, etc.) To the conventional technology of wire bonding to the die placed in the package of This is the case. Mounting the spring contacts directly on the terminals of the semiconductor die is an advantage in some instances. In some cases, it is impossible or impossible. This involves placing a spring contact on the semiconductor die. Alternative techniques are needed. Such techniques Disclosed herein. FIG. 4 shows a semiconductor device 400, which is arranged in columns along the center line of die 402. Consisting of a semiconductor die 402 having a plurality of adhesive pads (terminals) 404 arranged . (In this and subsequent examples, the bond pad is on top of the surface of the semiconductor die As such, it is shown in a "styling" manner. For example, such an adhesive pad 100 or more are arranged at a pitch of 5 mils. The semiconductor element 400 is 64 mega This is a typical example of a bit memory device. As is well known, the connection to element 400 is L This can be performed by an OC (chip mounted lead) lead frame 410, , Across the top surface 402a of the die 402, the respective pads of the adhesive pad 404. There are a plurality of leadframe fingers 412 extending toward the pad. Lee The frame finger 412 is bonded to the bonding pad by a bonding wire 414. Connected to each. Such an element 400 often has a redundant aperture (not shown). ) Or the window is in a passivation layer (not shown) through which The upper metallization layer of the semiconductor device is exposed, otherwise making the non-functional device functional This makes it possible to reconfigure certain connections inside the device. As described above in connection with FIGS. 3A-3C, a resilient contact structure is Implementing in code 404 seemed straightforward. But such element In the child 400, redundant apertures (not shown) or windows are often Layer (not shown) through which the upper metallization layer of the semiconductor device is exposed. And in another aspect Is to reconfigure some kind of connection inside the device to operate the non-functional device Becomes possible. These redundant windows (and exposed metallization) are inherently In addition, the deposition (sputtering) of the blanket conductive layer is prohibited and the intermediate resist By a step (not shown) or by applying a polyimide coating (not shown) thereon Must be protected against contact with this sediment. One object of the present invention is to provide a method for depositing a blanket conductive layer on a semiconductor device. One technique for mounting a resilient contact structure (spring element) on a semiconductor element Is to provide a law. According to the invention, a plurality of resilient contact structures (spring elements) are The carrier element is mounted on a semiconductor element, and the spring element is mounted on the semiconductor element. It is electrically connected to a corresponding one of the adhesive pads on the conductive element. FIG. 5 is a side view of a semiconductor device assembly, according to the present invention, illustrating a parent case. Some similarities to 16E and 16F are described. As a point of interest in the parent case, There is the following description. "FIGS. 16E and 16F show that one top is the other, etc. Resilient contact structure in a way suitable for stacking chips (semiconductor dies) FIG. 4 is a side view of one technique for manufacturing a. " "FIGS. 16E and 16F show stacking of chips (semiconductor dies) one after the other on top. Technique 1650 for producing a resilient contact structure in a manner suitable for staking Show. Sacrificial structure 1652 (equivalent to 1602 Enemy) is disposed on top of the first electronic component 1662 (comparable to 1612). It is. The wire 1658 is connected to the first electronic component at one end 1658a. Bonded to the pad 1664 on the screw 1662 and has a resilient shape (Similar to FIG. 16A) and the middle portion 1658 of the wire 1658 c is bonded (without cutting) to the sacrificial structure 1652. As shown As such, the sacrificial structure 1652 has a contact tip (where the middle portion of the wire is bonded). 1026 of FIG. 10C). The wire may also be resilient (eg, (E.g., comparable to the S-shape of FIG. 2E) and molded to extend from the sacrificial structure 1652 And cut to have a free end 1658b. Molded wire stem May be before (similar to FIG. 16B) or after (FIG. 16D) removal of the sacrificial structure 1652. (Comparable) to form a resilient contact structure with its free end 1 658b with microstructured contacts (comparable to 1026). " "After the sacrificial structure 1652 has been removed, the second electronic component 1672 is First electronic component 1662 and resilient contact structure (wire stem The first electronic component is disposed between the first electronic component and the intermediate portion 1658c of the protective film. Component 1662 and the terminal 1674 of the second electronic component 1672 Provides an interconnect. The advantage of this technique is that the interconnect is also (The other electronic component) to make a connection to the second electronic component. The point is to extend from the point. As an example, the first electronic Component 1662 is a microprocessor, and a second electronic component. 1672 is a memory element. " Semiconductor device 500 has a plurality of top surfaces 502a (comparable to 402a) that are Semiconductor die 502 (comparable to 402) with adhesive pad 504 (comparable to 404) Is similar to the semiconductor element 400. The bonding pad 504 is a semiconductor The die 502 is arranged in a single row below the center line. The rigid carrier substrate 510 is bonded using any suitable adhesive (not shown). The pad 504 is mounted on the surface 502a of the die 502 on the area of the die not occupied. You. The carrier substrate 510 is made of ceramic, silicon, PCB material (Kevlar (tm), FR 4, etc.) or any suitable hardened material such as a material with an insulating coating Formed from material. The carrier substrate can also be formed from a polymer . The adhesive is any suitable adhesive such as a thermoplastic or cyanide ester. Making the adhesive resilient, or thereby, the carrier substrate 510 Need not be compressible toward semiconductor 502. However, If the coefficient of thermal expansion of the rear substrate is significantly different from that of the semiconductor die, Select an adhesive that absorbs such differences in the coefficient of thermal expansion (due to low shear strength, etc.). Is advantageous. Adhere carrier (eg, 510) to substrate (eg, 502) Adhesives intended to be used are suitable thermoplastics, cyanide esters , Epoxy, silicone, or flexible It is Poxy. It should be understood that “robust” as applied to a carrier (eg, 510) The term is used to describe that the carrier need not be resilient and is itself suitably robust. It is to point out. However, the term "solid carrier" It is also possible to provide a robust, without intervening means to allow / promote the flexibility of the carrier. Also applies to flexible carriers glued to the substrate (eg 502) I want to be understood. In this latter case, the mounted carrier is placed on the underlying solid substrate (E.g., 502) to be reinforced (hardened during use). Before mounting the carrier substrate 510 on the semiconductor die 502, a plurality of resilient The contact structure (spring element) 512 is provided on the upper (as viewed) surface 5 of the carrier substrate 510. It is mounted on a corresponding terminal of the first plurality of terminals 514 of 10a. Second duplicate A number of terminals 516 are also provided on the upper surface 510a of carrier substrate 510 to provide conductive Connection to a corresponding one of the first plurality of terminals 512 by a sex line 518 Is done. Thus, the carrier substrate 510 can be recognized as a kind of wiring substrate, In this case, terminals 514, terminals 516, and lines 518 are all a single conductive layer. Can be patterned. The resilient contact structure (spring element) 512 In any suitable manner and as described above (e.g., comparable to FIG. 2A), The terminal 514 is mounted so as to have desired restoration / compliance characteristics. A solid carrier substrate 510 is mounted on the surface 502a of the semiconductor die 502. After mounting, the resilient contact structure (spring element) 512 is The bonding wire 520 extending between the contacts 516 causes the bonding pad 504 to Connected to corresponding pad. In this way, blanket A contact structure (requires a spring) Techniques are provided for implementing Furthermore, the carrier substrate is manufactured on it Pre-manufacturable for subsequent mounting on semiconductor dies. is there. In addition, the layout of terminals on the carrier substrate and the design , Before mounting the carrier substrate on the semiconductor die. As noted above, the rigid carrier substrate should not have any It can be placed anywhere on b. Redundant openings (c) in the die passivation layer If there is a window, the solid carrier substrate will overlap with the redundant window Designed and arranged so that they do not fit together and can be easily manufactured to avoid such "collisions" Yes, but this is not absolutely necessary. For example, if the die is already Lobe exploration (testing), and the necessary corrections are Through the dough (eg, “melting” the wiring layers of the die to reroute signals) Carrier), the carrier is placed in the redundant window already used. Overlap is acceptable. Generally, carriers have redundant windows. And if not needed, they can overlap. In general, in the case of the embodiment of FIG. (Eg, 510) includes a spring element (eg, 512) and a semiconductor die (eg, 5). 02), the spring element provides a front surface (eg, 502) of the semiconductor die. Stretch away from a). This can be called a "semiconductor assembly." Is formed. The technique of FIG. 5 is easily extended to the wafer level. FIG. 5A is next to each other Shown are two of the semiconductor dies 532 and 534 in contact with each other, Not yet unified (separated) from the conductor wafer. Each die 532 and 534 ( Each of the plurality of adhesive pads 536 and 538 (comparable to 504) (Comparable). A single rigid carrier substrate 540 (comparable to 510) Since it is disposed on top of both contacting semiconductor dies 532 and 534, at least "Bridge" (straddle) two non-unified semiconductor dies. Paraphrase And a rigid carrier substrate 540 overlies the edge of either of the two dies . A solid carrier substrate 540 is attached to the die 5 in the same manner as described above in connection with FIG. Before mounting on the surfaces 32 and 534, a resilient contact structure (spring element) 542 And 544 (comparable to 512) have a first plurality of terminals 546 and 548 (to 514). And terminals 546 and 548 each include a plurality of conductive lines 55 0 and 552 (comparable to 518), respectively, to a second plurality of terminals 554 And 556, which are respectively connected to bonding wires 558 and 56 0 (equivalent to 520) connects to the adhesive pads 536 and 538. In this way, each semiconductor die is in contact with its adhesive pad (536, 538). A plurality of successive spring elements (542, 546) are provided, wherein the spring elements Stretch upward (as viewed) from the surface. This is for every die on the wafer Or for selected portions of the die on the wafer. In general If the unsingulated die has a central row of pads, two All non-singulated dies require only one carrier substrate. However, a single solid carrier substrate can be any number of adjacent unifications on a wafer (Ie, four unified dies) (By depositing at the intersection of new dies) is also within the scope of the present invention. In general, "Selective placement" or unification of one carrier per die (on wafer) Single very large carrier across entire wafer of unprocessed dies It would be preferable to do so. This is generally the case for the carrier embodiments disclosed herein. Say everything. Dies 532 and 534 (for final assembly or its package mounting) ) If unification is ultimately desired, appropriate mechanisms (eg, wafer Using a laser 570) between adjacent non-unified dies. Can be cut along. Remarks in Applicant's U.S. patent application Ser. No. 08 / 558,332 mentioned above. The following points are described as points. "By implementing resilient contact structures on non-unified dies, Conductor die is unified (separated) from semiconductor wafer Prior to testing (operating and / or aging) the semiconductor dies One technique is provided, which includes an array of dies or a layer of adhesive pads on the dies. Without the constraints of outright, the essential resilience and / or obedience is The probe card does not need to have a resilient contact structure extending from it, It is placed on a conductive die, which allows for the final package mounting of the semiconductor device. This makes it possible to use the same resilient contact structure. Furthermore, preferably Before the semiconductor dies are unified (separated) from the wafer, a resilient contact structure is created. By mounting on a die, the semiconductor device and its Multiple power contacts, one or more non-unified to power on It can be performed on a semiconductor die (element). (A "simple" test board is A conventional "probe" which is a substrate having a plurality of probe elements extending from the surface of In contrast to "card", it is a substrate having a plurality of terminals or electrodes. simple Test boards are inexpensive and are easier to configure than conventional probe cards. Change In addition, some of the physical constraints associated with conventional probe cards are When a desired pressure contact is made by the semiconductor device assembly of the present invention using the It does not occur in the case. ) In this way, multiple non-unified semiconductor dies are Before singulating (separating) the semiconductor die from the wafer, operation (test and / or Aging) is possible. Mounted on and operated on semiconductor die Semiconductor dies are unified from the wafer using the same spring contact elements used for After the semiconductor It is a great advantage that a permanent connection to the die can be made. " The technique described in FIG. 5A implements a die on a carrier, or vice versa, a "selection". This can be done with a `` placement '' device and is most suitable for semiconductor dies with a central row of Are also suitable. FIG. 5B illustrates a feature 580 of the present invention, where the carrier of FIG. As described above, mounted on an electronic component 502 (eg, a semiconductor die), In the final step, sealing with an encapsulant, Extending from the surface covers the surface of the semiconductor die 502 and covers the carrier substrate (510). To cover the connection between the semiconductor element 502 and the carrier substrate (510). Cover the base of the mating interconnect (spring) element 512. To achieve this desired goal A sufficient amount of encapsulant is required, but careful control of the addition of encapsulant 582 Is not required. This technique 580 is a method in which a semiconductor die is unified from a semiconductor wafer. Before or after. FIG. 6 shows an alternative technique 600 for providing a spring element on a semiconductor die, It is applicable to either unattached dies or singulated dies. There As shown, the rigid carrier substrate 610 (comparable to 510 or 540) It is mounted on the surface 602a of the semiconductor 602 (with a suitable adhesive as described). The semiconductor die 602 includes a plurality of bonding pads 604 disposed on a surface 602a thereof. A solid carrier substrate 610 on its upper (as viewed) surface It has a corresponding plurality of terminals 612 arranged. For each adhesive pad 604, A bonding wire 618 is bonded to the bonding pad and stretched. Is bonded to the corresponding terminal 612, which is 8 without cutting. Thereby, the bonding pad 604 and the terminal 612 Are formed between the corresponding terminals. For each terminal 612, The bonding wire 618 is further stretched (bonding wire portion 620). 2), extending from the surface of the carrier substrate 610, as described above (see FIG. 2A). Comparable), molded and cut. Thereby, the self-equipped with the spring shape and the tip 620a A vertical wire stem 620 is obtained. The wire stem 620 is a bonding wire. (Ie, it is bonded to terminal 612 at its midpoint). One continuous wire that is being grounded). As described above in connection with providing a blanket conductive layer (310) on a semiconductor die. As such, due to the presence of redundant windows on the die (for example) Plating (protective film) on the body is likewise not feasible (undesirable) . Such plating (when converting a free standing wire stem 620 to a composite interconnect element) Necessary steps), so mask the surface of the die before plating. It is very important to. This is shown in FIG. 6A with a masking material (such as photoresist). This is shown at 630, which does not cover the surface of the carrier substrate 610, 2 selectively. Once masked in this way, the assembly (Ie, die 602, The carrier substrate 610 and the bonding wires 618) are easily made of a material 622. A protective film is generated. The masking material 630 may be left in place or may form a protective film. It can be removed later. FIG. 6B shows an alternative embodiment 650 of the carrier assembly of FIG. This example in the case of, (A) The masking material 680 (comparable to 630) is (Comparable to 618) and wire stem 670 (comparable to 620) Given (B) a layer of encapsulant 682 is applied over the masking material 680 and the result is Of the composite interconnect element 670/672 (comparable to 620/622) Source) is stabilized. In other words, the wire stem and the carrier 660 (610 The connection between "comparable" is "fixed". An appropriate amount of encapsulant 682 is provided by the composite interconnect ( Spring) is applied over the base of the element, but the resulting composite interconnect (spring) A) A substantial portion of the element (including the tip) remains exposed. (See Fig. 5B (Comparable to the technique described in succession) The ability to use one or both of these features ((a) and (b)) It is within the range of the light. 7A-7F illustrate alternative techniques for making and using the spring element carrier of the present invention. 700 is shown. FIG. 7A illustrates a plurality (one of many shown) of lead frame fingers 70. 2 shows a lead frame having a 2; Each finger 702 has an inner end 702a. I do. Maskin such as photoresist 704 Material 704 is on both sides of the lead frame fingers 702 (upper and lower in the illustration) The outer part of the lead frame finger is left unmasked It is. FIG. 7B shows a wire stem (FIG. 2A, core 216) at the terminal of the electronic component. Similar to the above technique of implementing a comparable), the core element (wire stem) 706 is Bonded to the exposed inner part of the lead frame finger 702, It is shaped to have a shape that can be shaped. Next, as shown in FIG. The lead frame on which the core element is mounted A protective film is formed with a suitable conductive metal material 708. In this way, the desired restoration Composite (and / or compliant) interconnect elements are used to provide leadframe fins. Formed as a self-supporting spring element fastened to the inner end of the gutter. Next, as shown in FIG. 7D, the masking material 704 is removed and the adhesive tape is removed. Or a film 712 of an adhesive material such as a double-sided polyimide containing an adhesive material is used as a lead film. It is mounted below the frame fingers 702 (as viewed). Next, the entire structure is Can be sealed, such as with a xy, which extends upward (as viewed) to the base of the spring 710 You. FIG. 7E shows two sets (700 and 700a) of inwardly facing each other. Completed lead frame with leadframe fingers and central opening 720 between them Indicates a frame. The spring element need not be a composite interconnect element (protected core), It is merely an example, and rather a monolithic Can be a single piece of high-strength material What can be done is within the scope of the present invention. As shown in FIG. 7E, the carrier is provided with a plurality of terminals 7 by an adhesive film 712. 32 are mounted on the front surface of an electronic component having 32 terminals. Wires 734 allow the corresponding fingers of lead frame fingers 702 to be Ear bonding is performed. An outer portion of the lead frame finger 702, that is, a mask (704) is applied. Parts that have not been formed as a protective film are removed by etching or Is within the scope of the present invention. But preferably In FIG. 7E, an adhesive layer 712 is formed at the front of the electronic component (eg, 730). Look at the top) and cover the entire surface, where the chip scale (chip interconnect) A rear is mounted to protect the front surface of the electronic component. These two Features are shown in FIG. 7F. Before or after testing and aging the semiconductor die, the chip scale key Carrier can be mounted on non-unified semiconductor dies on a semiconductor wafer Is within the scope of the present invention. Initially, the leadframe finger (702) is replaced with a conventional leadframe. Bonded to each other by similar frames, mounting chip-scale carriers on semiconductor dies After that, removing the frame (by punching or the like) is within the scope of the present invention. is there. To do this, use a standard leadframe processor to There is an advantage that a scale carrier can be handled. component (E.g., 730) is selectively placed on a lead frame, where a wire bonder Sealed (734) before removing the leadframe (if any) It is intended to be done. Chip scale carrier FIG. 8A illustrates one embodiment of a chip scale carrier 800 according to the present invention. Show. An electronic component 802 such as a semiconductor device is placed in front of the component 802. The openings 806 and 807 has a plurality (two of many in the figure) of terminals 804 and 805. 5 and 5A, the carrier substrate 810 (510 ), On which spring elements (composite interconnect elements, resilient Contact structure), from which bonding of electronic components to terminals Wire connections are made. In this example, the substrate 810 is a multilayer substrate, , An insulating layer 812, and a patterned conductive layer 814 disposed on top of the insulating layer 812. Another insulating layer 816 disposed on top of the conductive layer 814 and a top of the insulating layer 816. Another patterned conductive layer 818 is included. The insulating layer 816 is formed over the first conductive layer. And approximately two central ends of each of the individual conductive lines of the first conductive layer, Exposed dimensions at corresponding two side edges of the second insulating layer Is done. The alternating order of the insulating and conductive layers may be such that a multilayer substrate having three or more layers is formed. It is within the scope of the present invention that it can be repeated. The conductive layer 814 is formed on one side (left side in the drawing) of the insulating layer 812. Extending from the edge to the opposing (right in the figure) side edges of the insulating layer 814 It is patterned to have (one of many shown) conductive lines. same Thus, the conductive layer 818 is connected to one (left in the figure) side edge of the insulating layer 816. A plurality (as shown) extending to opposite (right in the figure) side edges of the insulating layer 816 Are patterned to have (one of many) conductive lines. As shown In addition, the insulating layer 812 is larger than the insulating layer 816, and the insulating layer 816 is 4, the end of the conductive layer (814) is exposed. A core element (wire stem) 820 is connected to one exposed end (end) of the conductive line 814. ), And the core element (wire stem) 822 is connected to the conductive line 818. Is bonded to one of the exposed ends (ends) of the substrate. As a preliminary step in the production of a self-supporting resilient contact structure that extends from It is performed as described. Substrate 810 is mounted on top of the insulating layer 808 of the electronic component (ie, the electronic component). Components). Inner ends of conductive lines 814 and 818 (opposing Ends) are connected to electronic components by bonding wires 830 and 832, respectively. Connected to a selected one of terminals 804 and 805 of component 802 . As mentioned above, the wire stems 820 and 822 are connected to the resulting composite interconnect. It is intended to be formed as a protective film so as to give the desired resilience to the element. You. For this purpose, electronic components Before mounting the spring carrier on the component, the “bonding shelf” (electronic component Ends of conductive lines 814 and 818 to be bonded to the terminals of Is masked with a masking material 824 and the wire stem has a conductive material 826 One or more layers can be provided with a protective coating (eg, plating) and then masked The material 824 is removed as shown in FIG. 8B. The advantage of this embodiment (800) is that the wiring on each bonding shelf is Direct contact structure) and form vias via multilayer substrate (810) There is no need to do this. This allows very high-density connections to be made electronically. Component (802), including fine conductive lines (802). On the substrate), which leads to cost reduction. Furthermore, the chip of the present invention The scale carrier allows the peripheral array of terminals on the electronic component to The transition of the spring element to the area array is simplified. As shown in FIG. 8B, the spring element (protected wire stem) can be at any level. , But can be terminated in the same plane (shown by the dotted line in FIG. 8B). like). In other words, are the spring elements at different levels of the chip scale carrier? But they terminate at the same height on the electronic component (802). Can be As described above, substrate (810) can include any number of layers. For example , One layer dedicated to power, the other layer dedicated to ground, and one or more additional layers Layers for electronic components It can be used exclusively for transportation. The substrate (810) is secured to the electronic component in any suitable manner, such as by an adhesive. The top of the semiconductor device without covering over the edge of the semiconductor device. Dimensions are easily determined for placement in It is important to note that the bonding shelves are on non-peripheral locations on their corresponding layers. Within the scope of the invention. The advantage of having a multilayer wireless carrier is optional Level wiring layers can be placed in any selected area (ie, Terminals for mounting electronic components and also for electronic components (eg semiconductor dies) If it is accessible to connect to, this is where the spring is implemented The selected area is accessible (not covered by the upper layer of the multilayer carrier) ) As long as The free ends (tips) of the spring contacts starting from various levels (layers) of the multilayer carrier ) Are not necessarily coplanar (terminate at the same plane). Within range. For certain applications (for example, connecting to one or more components) If not all of the terminals are coplanar), the spring contact So that their tips are at any desired height (z-axis) above the carrier substrate It is manufactured in. Composite lead frame The spring carrier of the present invention utilizes a substantially conventional lead frame and uses a semiconductor Manufacturable by taking advantage of an automated device that mounts a die on the lead frame . FIG. 9A shows one embodiment 900 of the present invention, where the spring element 902 is Mounted on the inner portion of the lead 904 of the lead frame (of the composite interconnect element). In this case, bonding and a protective film are generated). Outer portion 906 of lead frame Is a frame (ring) 906. The lead 904 of the lead frame is a semiconductor Extends across the die 908, which is connected to multiple (one of many in the illustration) terminals 910, having a suitable adhesive disposed thereon generally opposite the spring element 912. The adhesive need not be resilient or compliant. Lee The door 904 is formed inside the spring element 902 by wire bonding or the like (see FIG. Left) terminal 910. The lead 904 extends outwardly (as viewed in the figure) between the spring element 902 and the frame 906. (Right), preferably at a location inside the periphery of the semiconductor die 908 You. This is adequately achieved by a solid (well supported) anvil-like element 9. 14 with the front (top, as viewed) surface of the semiconductor die 908 and the back of the lead 904. (The lower part in the figure), and cut the lead of the lead frame. With sufficient force to cut, facing the anvil 914, at the front of the lead 904 (in the figure). By looking at the top) surface against a wedge-shaped tool 916. This The plurality of leads (904) are extended from the leads (904) in the following manner. Connecting to multiple terminals on a semiconductor die 908 by a spring element (902) Can be. In the final step, the cut leads and the front surface of the semiconductor die , Figure As with 58B of 5B, with a suitable filling resin (eg, drip epoxy) It can be sealed. It is acceptable for the sealant to cover the lower part of the spring element 902, In some cases, their functionality is not impaired (ie, , A resilient contact structure for making a pressure connection is provided). Lead frame dimensioned to fit entirely within perimeter of semiconductor die 908 Doing so is within the scope of the present invention. FIG. 9B shows an alternative embodiment 950 of the present invention. In this embodiment, the carrier Includes a plurality of leads (lines) 952 (preferably without a frame). These are backed (supported) by an insulating layer 954 such as a Kapton (tm) film. Previous fruit As in the example 900, a spring element 956 (comparable to 902) is provided for each lead 95 2 (comparable to 904), each lead 952 is mounted on a semiconductor die 96. 0 (comparable to 908) is connected to the corresponding terminal 958 (comparable to 910). Appropriate Using a simple adhesive 962 (comparable to 912), the spring carrier 950 is 960 is mounted on the front surface. In this embodiment, the leads 952 extend beyond the periphery of the semiconductor die 960. It is patterned and dimensioned so that it does not stretch. However, the semiconductor die 96 0 to facilitate handling of the spring carrier 950 during assembly to zero. The film 954 may extend beyond the periphery of the semiconductor die 960. this Is generally preferred. The spring carrier 950 and the semiconductor die 960 are similar to those of the previous embodiment 900 As in the case, it is suitably sealed (not shown). In that case it is better to use insulation The layer 954 does not extend beyond the encapsulant (ie, is sealed) It is to perform trimming. Therefore, the extra inner portion 964 of the insulating layer 954 , The remaining inner portion of the insulating layer 954 (ie, the portion supporting the leads 952) It must be removed so that it can be completely sealed. As shown, dotted line 96 6 indicates the boundary between the inner and outer parts of the insulating layer. These two parts of the insulating layer Minutes include, but are not limited to, perforations along line 966 or Add a hot bar, direct a focused laser beam along line 966, or Are disconnected from one another in any suitable manner, including others. FIG. 9C shows a perspective view of a spring carrier 970 mounted on a semiconductor die 972. , The inner end of the lead 974 is sealed and the spring element 976 extends from the lead, The outer portion 978 of the frame is shown in dashed lines (as described above, ). Flip chip type carrier The various embodiments described above illustrate the use of a spring element and a carrier (lead frame) on a semiconductor die. ), But constitute a “semiconductor chip assembly”. FIG. 10 shows a solder connection to a semiconductor die (chip) instead of a bonding wire. 14 shows another embodiment 1000 of a semiconductor chip assembly utilizing the present invention. This example , The spring element carrier substrate 1002 has a plurality (FIG. Two of many shown) Terminals 1004 and multiple (two of many shown) ends on lower surface 1002b A child 1006 is provided. Multiple (two of many shown) spring elements 1008 Are mounted on the terminal 1004 in the same manner as in some previous embodiments. Terminal 100 4 via the carrier substrate 1002 using a suitable via or other (not shown). And is connected to the terminal 1006. The semiconductor element (die, chip) 1010 is placed on the front (top in the figure) surface It has a plurality (two of many in the figure) of terminals 1012 arranged. Terminal 10 06 are arranged so as to match the corresponding terminals of the terminals 1012, and The coefficient of thermal expansion of the rear substrate 1002 is almost equal to the coefficient of thermal expansion of the semiconductor die 1010 To be chosen. In use, the carrier substrate 1002 is mounted on the semiconductor chip 101 by soldering. 0 is implemented. For this purpose, a small amount of solder or solder paste 1014 , At least one terminal 1006 and 1012. To do this, Cleaning (for example, solder paste) or semi-conductor with carrier substrate 1002 By inserting a solder preform between body dies 1010 or To provide a flip-chip type connection (solder connection) between child components According to any suitable conventional technique. When the solder mass (1014) is reflowed, the carrier substrate 1002 becomes Due to the tension, it tends to self-align with the semiconductor chip. Optionally, take The "moment" at self-alignment (ie, One or more "dummy" solderable features 1016 and 1018 are the lower surface 1002b of the carrier substrate and the semiconductor die 10 respectively. Provided on both of the 10 front surfaces. Appropriate amount of solder or solder paste (not shown) Has fewer of these features, as described with respect to solder mass 1014. At least one is applied. Replace all of the solder (or solder paste) with these two Instead of applying to one or the other of components 1010 and 1002, solder (or , Solder paste) is the major feature 1018 on the semiconductor die and the edge on the carrier substrate It is within the scope of the present invention to be applied to the child 1014 or vice versa. In the final step (after reflow soldering), the carrier substrate 1002 and the semiconductor The die can be sealed (not shown) as described above. Any spring element, including a monolithic spring element, can be mounted on a chip scale carrier (eg, For example, stretching from the 800) surface is within the scope of the present invention. In other words The present invention is not limited to the use of a composite spring element comprising a core and a protective film. Multiple individual chip-scale carriers can be combined into electronic components (eg, For example, it can be configured in an array for mounting on a semiconductor wafer). It is within the range of the light. For example, multiple chip scale carriers can increase rigidity. It can be "coupled" with the bonding wire generated by the overcoat. Or , The plurality of chip scale carriers are arranged in a lead frame type or TAB (telephone). (Automated bonding) physically associate with each other on a tape-type carrier be able to. FIG. 11 illustrates a technique 1100 whereby a spring carrier 1102 (100 2) are mounted on the semiconductor wafer 1106 by the flip chip method. As shown therein, the spring carrier 1102 has one The above-described disite 1104 can be straddled. In this example, the spring cap Rear 1102 spans six adjacent disites 1104. Daisa Spring carrier while singulating (cutting) the site (eg, sawing the wafer) 1102 will also be disconnected. In this example, for clarity of illustration, Self-standing spring contact extending from the exposed surface of the carrier 1102 (comparable to 1108) ) Are omitted. While the invention has been illustrated and described in detail in the drawings and foregoing description, Ming should be considered as an illustration, not as a limitation in language. You That is, it should be understood that only the preferred embodiment has been illustrated and described. That all modifications and alterations that fall within the spirit of the invention are also desirably protected. That is to say. Undoubtedly, numerous other "variations" of the above "subject" ] Also come to those of ordinary skill in the art, closest to the present invention. And variations as disclosed herein are within the scope of the invention. It is intended. Some of these variants are described in the parent case . For example, the technique 600 described in FIGS. 6 and 6A is similar to the technique 600 described in FIG. 5A. Thus, a carrier that spans two or more non-unified dies on a wafer Applicable to substrates. For example, the spring carrier substrate of the present invention can be used for an electronic component such as a semiconductor die. Mount the edge of the carrier substrate (any gap between the carrier substrate and the surface of the semiconductor die Is sealed with a hermetic sealing material such as glass, resulting in a hermetically sealed package. Will be. A carrier substrate made of a hermetic sealing material such as ceramic is preferable. is there. If it is necessary to ensure hermetic sealing, the sealing material must be Can also be covered, on the surface of which a spring element is mounted (spring element Including the bottom). Another variation on the above subject is a relatively large carrier substrate (where mounted A plurality of connecting halves, including a corresponding plurality of spring elements to be provided). A conductive die (eg, on a semiconductor or on the lower surface of an "oversized" carrier substrate) Mounting and connection (reflow soldering) by solder bumps (With the carrier attached) may be cut (unified). In the previous paragraph As mentioned, the use of encapsulant may be used before or after singulating the semiconductor die. Both are possible.

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号０８／５３３，５８４ (32)優先日 1995年10月18日 (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０８／５５４，９０２ (32)優先日 1995年11月９日 (33)優先権主張国米国（ＵＳ） (31)優先権主張番号ＰＣＴ／ＵＳ９５／１４９０９ (32)優先日 1995年11月13日 (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０８／５５８，３３２ (32)優先日 1995年11月15日 (33)優先権主張国米国（ＵＳ） (31)優先権主張番号０８／６０２，１７９ (32)優先日 1996年２月15日 (33)優先権主張国米国（ＵＳ） (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者スミス，ウィリアム，ディーアメリカ合衆国カリフォルニア州94588, プリーザントン，シー106，ストーンリッジ・マール・ロード・6270────────────────────────────────────────────────── ─── Continuation of front page (31) Priority claim number 08 / 533,584 (32) Priority Date October 18, 1995 (33) Priority country United States (US) (31) Priority claim number 08 / 554,902 (32) Priority date November 9, 1995 (33) Priority country United States (US) (31) Priority claim number PCT / US95 / 14909 (32) Priority Date November 13, 1995 (33) Priority country United States (US) (31) Priority claim number 08 / 558,332 (32) Priority Date November 15, 1995 (33) Priority country United States (US) (31) Priority claim number 08 / 602,179 (32) Priority date February 15, 1996 (33) Priority country United States (US) (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (KE, LS, MW, SD, S Z, UG), AM, AT, AU, BB, BG, BR, B Y, CA, CH, CN, CZ, DE, DK, EE, ES , FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LT, LU, LV, M D, MG, MN, MW, MX, NO, NZ, PL, PT , RO, RU, SD, SE, SG, SI, SK, TJ, TM, TT, UA, UG, US, UZ, VN (72) Inventors Smith, William, Dee United States California 94588, Pleasanton, Sea 106, Stone Li The Mar Road 6270

Claims

[Claims] 1. A semiconductor die having one surface and terminals on the surface of the semiconductor die. In the semiconductor device assembly obtained, A carrier substrate mounted on the surface of the semiconductor die, A self-supporting spring element extending from the surface of the carrier substrate; A connection between the spring element and the terminal; A semiconductor device assembly comprising: 2. The said connection part is a bonding wire, The claim of Claim 1 characterized by the above-mentioned. Semiconductor device assembly. 3. The semiconductor device according to claim 1, wherein the connection part is a solder connection part. Body element assembly. 4. The carrier substrate is a lead frame, and the spring element includes the lead frame. 2. The semiconductor device according to claim 1, wherein the semiconductor device is mounted on a lead of the frame. Assembly. 5. The carrier substrate includes an insulating layer and conductive lines on the insulating layer. 2. The spring element according to claim 1, wherein the spring element is mounted on the conductive line. Semiconductor element assembly. 6. A single carrier substrate is mounted on the surface of at least two semiconductor dies The semiconductor device assembly according to claim 1, wherein: 7. The at least two semiconductor dies are on a non-unified die on a wafer. The semiconductor device assembly according to claim 6, wherein 8. Covering the surface of the semiconductor die, covering the carrier substrate, and 2. The semiconductor device assembly according to claim 1, comprising a sealing material covering the semiconductor device. Ri. 9. The carrier substrate is at least separated by at least one insulating layer. 2. The semiconductor device assembly according to claim 1, further comprising two conductive layers. Ri. 10. The method according to claim 1, wherein the spring element is a composite interconnect element. A semiconductor device assembly according to claim 1. 11. In semiconductor assembly, A semiconductor die having an adhesive pad on a surface; Carrier substrate mounted on the surface of the semiconductor die and having terminals on the surface When, A bonding wire connecting the adhesive pad to the terminal; A spring element extending from the terminal away from a surface of the semiconductor die; A semiconductor assembly comprising: 12. The semiconductor element according to claim 11, wherein the spring element is a composite interconnect element. Assembly. 13. A first plurality of terminals and a second plurality of terminals are provided on a surface of the carrier substrate. Yes, The spring element extends from the first plurality of terminals; The bonding wire is connected to the second plurality of terminals, and The body assembly further The carrier group that connects the first plurality of terminals and the second plurality of terminals. The semiconductor assembly of claim 11, comprising a plurality of conductive lines on a surface of the plate. . 14． The carrier substrate includes at least two adjacent non-unified semiconductor devices. 12. The semiconductor assembly according to claim 11, wherein the semiconductor assembly spans a. 15. The spring element includes a core wire stem that is continuous with the bonding wire. The semiconductor assembly according to claim 11, comprising: 16. In semiconductor assembly, A semiconductor die having an adhesive pad on a surface; Carrier substrate mounted on the surface of the semiconductor die and having terminals on the surface When, Extending between the adhesive pad and the terminal and away from the surface of the semiconductor die; From the surface of the carrier substrate as a self-supporting wire stem. Bonding wire At least the conductive material that forms a protective film on the free-standing wire stem Also one layer, A semiconductor assembly comprising: 17． Disposed over the surface of the semiconductor die and adjacent to the carrier substrate 17. The method of claim 16, further comprising a sealant extending into a portion of the protected wire stem. A semiconductor assembly as described. 18. The carrier substrate includes at least two adjacent non-unified semiconductor devices. 17. The semiconductor assembly according to claim 16, wherein Yellowtail. 19. In the lead frame, Multiple extending in use across the surface of a semiconductor die with adhesive pads A lead frame having a lead frame finger of A spring mounted on the leadframe finger and extending freestanding therefrom Elements and Lead frame consisting of. 20. 20. The leadstock of claim 19, wherein said spring element is a composite interconnect element. Laem. 21. In the chip interconnect carrier, An upper surface having an alternating layer of an insulating layer and at least two patterned conductive layers. A multi-layer substrate, wherein at least one of the insulating layers comprises a conductive layer. A multilayer substrate overlapping at least one of the corresponding ones; Access from the top surface through any overlying insulating or conductive layers A first selected region of the conductive layer having a possible overlapping insulating layer; A spring contact extending from the patterned conductive layer onto the top surface. The spring elements extend from the first selected area of the conductive layer. A spring contact extending from a conductive layer having an insulated region, Exposed interconnects to interconnect electronic components A second selected region of the conductive layer having an insulative insulating layer; Chip interconnect carrier consisting of: 22. 22. The chip phase of claim 21, wherein the interconnect is a bonding wire. Interconnecting carrier. 23. The electronic component is a semiconductor die; One end of a conductive line of the first conductive layer; A second plurality of sleeves extending from one end of a conductive line of the second conductive layer; 22. The chip interconnect carrier of claim 21, comprising a spring element. 24. 22. The chip phase according to claim 21, wherein the spring contact is a composite interconnect element. Interconnecting carrier. 25. In a method of mounting a resilient contact structure on a semiconductor die, Manufacturing a plurality of freestanding spring elements on a surface of the carrier substrate; A step of disposing the carrier substrate on a surface of at least one semiconductor die; Tep, The bonding wire allows the at least one semiconductor die to be self-supporting Wiring the type spring element; A method that includes 26. The method of claim 25, wherein the spring element is a composite interconnect element. 27. The method according to claim 25, wherein the carrier substrate is an insulating substrate. 28. 26. The method of claim 25, wherein the bonding wire is continuous with the spring element. Method. 29. The method according to claim 25, wherein the carrier substrate is a lead frame. 30. The method according to claim 25, wherein the carrier substrate is a multilayer substrate. 31. The carrier substrate is a semiconductor substrate without overlapping the edge of the semiconductor die. 26. The method of claim 25, sized to rest on top of a die. 32. In semiconductor chip assembly, A substrate, wherein a first terminal on the first surface is connected to a first terminal on the second surface. A substrate having a via penetrating to the second terminal; A spring element mounted on the terminal on the one surface; Mounted on the second surface and electrically connected to the second terminal on the opposite side Semiconductor dies, A semiconductor chip assembly comprising: 33. Further comprising a sealing material covering the semiconductor die and the edge of the carrier substrate 33. The semiconductor chip assembly according to claim 32. 34. In the chip interconnect carrier, Board and A plurality of free standing spring elements extending from one surface of the substrate; Means for connecting the spring element to an electronic component; Chip interconnect carrier consisting of: 35. The said connection means is a terminal to which a bonding wire can be bonded. 5. The chip interconnect carrier of claim 4. 36. The connection means according to claim 34, wherein the connection means is a terminal capable of performing a solder connection. The described chip interconnect carrier. 37. The electronic component is at least one semiconductor die. 35. The chip interconnect carrier of claim 34. 38. In the spring contact carrier, A substrate, wherein a first terminal on the first surface is connected to a first terminal on the second surface. A substrate having a via penetrating to the second terminal; A spring contact mounted on the terminal on the one surface, A spring contact carrier. 39. 39. The spring contact of claim 38, wherein the spring contact is a composite interconnect element. Career. 40. 39. The spring contact of claim 38, wherein the spring contact is a monolithic interconnect element. Spring contact carrier. 41. In a method of providing a free-standing contact on one surface of a semiconductor device, A self-supporting spring contact is mounted on one surface of at least one tile substrate. Steps Connecting the at least one tile substrate to a surface of the semiconductor device; Steps A method comprising: 42. The semiconductor device is mounted on a semiconductor wafer. 42. The method of claim 41, wherein the method is characterized. 43. The tile is connected to the semiconductor element by soldering. 42. The method of claim 41, wherein