JP4711800B2 - Probe card manufacturing method - Google Patents
Probe card manufacturing method Download PDFInfo
- Publication number
- JP4711800B2 JP4711800B2 JP2005295494A JP2005295494A JP4711800B2 JP 4711800 B2 JP4711800 B2 JP 4711800B2 JP 2005295494 A JP2005295494 A JP 2005295494A JP 2005295494 A JP2005295494 A JP 2005295494A JP 4711800 B2 JP4711800 B2 JP 4711800B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- row
- probes
- probe unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000523 sample Substances 0.000 title claims description 173
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 65
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 28
- 239000000463 material Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Landscapes
- Measuring Leads Or Probes (AREA)
Description
本発明は、半導体ウエハの試験に用いるプローブカードの製作方法に関し、特にプローブユニットを用いたプローブカードの製作方法に関する。 The present invention relates to a method of manufacturing a probe card used for testing a semiconductor wafer, and more particularly to a method of manufacturing a probe card using a probe unit.
従来のカンチレバー型プローブカードの製作方法方の一つとして、プローブカードのコンタクト基板上にMEMS技術を用いてプローブを直接一括形成する方法がある(特許文献1参照)。 As one of conventional methods for producing a cantilever type probe card, there is a method in which probes are directly formed on a contact substrate of a probe card using MEMS technology (see Patent Document 1) .
これにより、高密度プローブカードが得られ、近年の半導体ウエハの高集積化および高速化による電極パッドの狭ピッチ化およびエリアアレイ化といった電極の高密度配置に対応している。 As a result, a high-density probe card is obtained, which corresponds to the recent high-density arrangement of electrodes such as narrowing of electrode pads and area array due to high integration and high speed of semiconductor wafers.
しかし従来のプローブカードの製作方法で、MEMS技術を用いた、プローブカードのコンタクト基板上にMEMS技術を用いてプローブを直接一括形成する場合は、プローブ形成工程において、種々の薬品を使用することから、コンタクト基板の耐薬品性が課題となっている。 However, in the conventional probe card manufacturing method, when using MEMS technology to directly form probes on the probe card contact substrate using MEMS technology, various chemicals are used in the probe forming process. The chemical resistance of contact substrates has become an issue.
また、コンタクト基板の電極上に直接プローブを形成するので、電極の凹凸がプローブの品質に悪影響を及ぼす恐れがあった。 In addition, since the probe is formed directly on the electrode of the contact substrate, the unevenness of the electrode may adversely affect the quality of the probe.
本発明はこのような従来のプローブカードの製作方法において、MEMS技術を用いたプローブの直接一括形成方法が有していた課題を解決するために、直接コンタクト基板上にプローブを形成することなく、高密度なプローブの配置に対応可能なプローブカードの製作方法を提供することを目的とする。 In order to solve the problem that the method of directly forming a probe using the MEMS technology in the conventional probe card manufacturing method, the present invention does not directly form a probe on a contact substrate. It is an object of the present invention to provide a method of manufacturing a probe card that can cope with a high-density probe arrangement.
本発明のプローブカードの製作方法は、所定の間隔で横一列に複数のプローブを第1の基板上に配列したプローブユニットを作成する工程と、所定数の上記プローブユニットを第2の基板上に所定の間隔で配列する工程とによって上記第2の基板上に所定数のプローブを配列するプローブカードの製作方法であって、1列目のプローブユニットを前記第2の基板に取り付けた後に、2列目となるプローブユニットのプローブを、1列目のプローブユニットのプローブの上方に、接しないで覆いかぶさるように、2列目のプローブユニットを配置し、以降のプローブユニットも2列目と同様に配置することを特徴とする。 The method for manufacturing a probe card according to the present invention includes a step of creating a probe unit in which a plurality of probes are arranged on a first substrate in a horizontal row at a predetermined interval, and a predetermined number of the probe units are formed on a second substrate. A method of manufacturing a probe card in which a predetermined number of probes are arranged on the second substrate by a step of arranging at a predetermined interval, and after attaching a first row of probe units to the second substrate, 2 The probe unit in the second row is arranged so that the probe of the probe unit in the row is covered above the probe of the probe unit in the first row without touching, and the subsequent probe units are the same as in the second row. It is characterized by arranging in .
本発明のプローブカードの製作方法は、所定の間隔で横一列に複数のプローブを第1の基板上に配列したプローブユニットを作成する工程と、所定数の上記プローブユニットを第2の基板上に所定の間隔で配列する工程とによって上記第2の基板上に所定数のプローブを配列するプローブカードの製作方法であって、1列目のプローブユニットを前記第2の基板に取り付けた後に、2列目となるプローブユニットのプローブを、1列目のプローブユニットのプローブの上方に、接しないで覆いかぶさるように、2列目のプローブユニットを配置し、以降のプローブユニットも2列目と同様に配置することにより、狭ピッチで複雑なプローブの配置が可能であり、基板の耐薬品性の問題も解決することができる。 The method for manufacturing a probe card according to the present invention includes a step of creating a probe unit in which a plurality of probes are arranged on a first substrate in a horizontal row at a predetermined interval, and a predetermined number of the probe units are formed on a second substrate. A method of manufacturing a probe card in which a predetermined number of probes are arranged on the second substrate by a step of arranging at a predetermined interval, and after attaching a first row of probe units to the second substrate, 2 The probe unit in the second row is arranged so that the probe of the probe unit in the row is covered above the probe of the probe unit in the first row without touching, and the subsequent probe units are the same as in the second row. By arranging them in a complicated manner, it is possible to arrange a complicated probe with a narrow pitch, and to solve the problem of chemical resistance of the substrate.
本発明について図を用いて以下に詳細に説明する。図1は、本発明のプローブカードの製作方法に用いるプローブユニット1の斜視図であり、図2は本発明のプローブカードの製作方法の各工程を順番に示した図である。
The present invention will be described in detail below with reference to the drawings. FIG. 1 is a perspective view of a
本発明のプローブカードの製作方法は、所定の間隔で隣接する複数のプローブ2を第1の基板3上に配列したプローブユニット1を作成する工程と、所定数の上記プローブユニット1を第2の基板8上に配列する工程とによって上記第2の基板8上に所定数のプローブ2を配列する。ここで、第2の基板8が従来のコンタクト基板8に相当することになる。
The method for manufacturing a probe card according to the present invention includes a step of creating a
本発明に用いるプローブ2は、支持部4、支持部4から延在しバネ性を有する形状のアーム部5、およびアーム部5の先端側に配置され被検査対象物の電極に接触する接触部6から構成される。
The
はじめに複数のプローブを第1の基板上に配列したプローブユニットを作成する工程について説明する。従来のMEMS技術を用いた、プローブカードのコンタクト基板上に直接一括形成されるプローブ2は、図6に示すように、コンタクト基板8上に直接形成するが、本発明に用いるプローブ2は、コンタクト基板8上ではなく第1の基板3上に複数形成する。第1の基板3上には横一列に複数のプローブ2を形成している。
First, a process of creating a probe unit in which a plurality of probes are arranged on a first substrate will be described. The
第1の基板3上にMEMS技術によって上記複数のプローブ2を一括形成した後、上記複数のプローブ2を保護材7にて覆う。第1の基板3は絶縁基板であり、保護材7は後ほど除去するので、溶解除去可能な樹脂等を用いる。
After the plurality of
保護材7でプローブ2を覆いプローブ2の保護を行った後、第1の基板3をカットして不要な部分を除去する。図2の(b)に示すように、プローブ2の支持部4の付近を残しそれ以外の部分を除去する。このとき、図1の斜視図のように、横1列に整列した状態でプローブ2を保持するように第1の基板3を残す。
After the
第1の基板3の不要な部分を除去した後、保護材7を溶解除去する。これにより図2(d)に示すように、保護材7により保護されていたプローブ2が露出される。そして、図1に示すように、複数のプローブ2が第1の基板3上に横一列に並んだプローブユニット1が形成される。
After removing unnecessary portions of the
上記プローブユニット1をプローブカードの第2の基板8に取り付けることにより複数のプローブ2を一括して取り付けることができる。図3がプローブユニット2を用いたプローブ1の取り付け方法を示す図である。
A plurality of
プローブユニット1を第2の基板8上に配列する工程について詳しく説明する。図3(a)に示す様に、第2の基板8にプローブユニット1を接合する。次に図3(b)に示す様に、第2の基板8上に設けられた電極9とプローブユニット1のプローブ2とをワイヤボンド10で接合する。
The step of arranging the
プローブ2と電極9を接合しているワイヤボンド10および電極9をディスペンサー等により樹脂封止11を行う。これにより、プローブ2の第2の基板8への取り付けが完了する。
Resin sealing 11 is performed on the
このようにプローブユニット1を用いた本発明のプローブカードの製作方法により、複数のプローブ2を1度に取り付けることができるようになり、そして従来のMEMS技術によるプローブの直接一括形成において問題となっていた、第2の基板8の耐薬品性の問題も解決することができる。さらに、第2の基板8とプローブ2の形成を並行して行うことができるので、工程の短縮を図ることができる。また、フラットな第1の基板3上に直接プローブ2を形成するので、プローブ形成工程における歩留まりが向上する
As described above, the method of manufacturing a probe card of the present invention using the
次に、プローブ2と電極9をワイヤボンド10により接合するのではなく、プローブユニット1の第1の基板3の表面に複数の第1の配線12を形成し、第2の基板8と接合する場合について説明する。
Next, instead of bonding the
図4に示すのが本実施形態のプローブカードの製作方法である。プローブユニット1の第1の基板3上に、複数の第1の配線12を設ける。上記第1の配線12のそれぞれに対応して接するように複数のプローブ2をMEMS技術を用いて第1の基板3上に形成する。上記第1の基板3に絶縁基板を用い、第1の配線12は、Au等の接合しやすい材料を用いることが好ましい。
FIG. 4 shows a probe card manufacturing method according to this embodiment. A plurality of
そして、プローブユニット1を第2の基板8に取り付け、第2の基板8上の電極9とプローブユニット1に設けられた第1の配線12をワイヤボンド10で接合する。その後、第1の配線12、ワイヤボンド10および電極9をディスペンサー等により樹脂封止11を行う。
Then, the
ここでは、第1の配線12とプローブ2とを直接接続する方法について説明したが、第1の配線12とプローブ2とをワイヤボンドにより接合する方法について説明する。
Here, the method of directly connecting the
図4(c),(d)に示すのが第1の配線12とプローブ2とをワイヤボンドにより接合する方法である。
FIGS. 4C and 4D show a method of joining the
絶縁基板である第1の基板3の表面に複数の第1の配線12を形成し、上記第1の配線12に対応する複数のプローブ2をMEMS技術によって一括形成する。この際、第1の配線12とプローブ2はそれぞれ対応しており第1のワイヤボンド14により接合されている。
A plurality of
同じく絶縁基板である第2の基板8の表面にも複数の第2の配線13を形成する。上記第2の配線13を第1の基板3の第1の配線12と第2のワイヤボンド15により接合する。上記第2のワイヤボンド15によりプローブ2は第1の基板8と接合される。
A plurality of
上記第2のワイヤボンド15による接合が完了した後に、第1のワイヤボンド14および第2のワイヤボンド15をディスペンサー等により樹脂封止11を行う。図4(d)に示しているのは、第1のワイヤボンド14および第2のワイヤボンド15を同時に樹脂封止11を行った場合であるが、第1のワイヤボンド14と第2のワイヤボンド15を別個に樹脂封止11を行ってもよい。
After the bonding by the
図2に示すプローブユニット1を用いて、従来よりも狭ピッチのプローブ2の配置を可能とする本発明のプローブカードの製作方法について説明する。図5(a)に示すのがその方法である。
A method for manufacturing a probe card of the present invention that enables the arrangement of
図5(a)に示す右側のプローブユニット1を上述の方法ではじめに取り付ける。次に2列目となる左側のプローブユニット1の取り付けを行う。この時、2列目となる左側のプローブユニット1のプローブ2を1列目となる右側のプローブユニット1の上方に、接しない状態で覆いかぶさるように配置する。このような配置により、プローブ2はより狭ピッチでの配置が可能となる。この手順を繰り返し行い、プローブユニットを取り付けていく。
The
従来は、プローブ2を第2の基板8にMEMS技術を用いて直接一括形成するために、このようなプローブ2同士が重なった状態で位置することはできなかったのが、プローブユニット1を用いることにより、プローブユニット1が重なった配置が可能となり、プローブ2の間隔をより狭くすることができる。
Conventionally, since the
また、図5(b)示すように、1列目(右側)のプローブユニット1と2列目(左側)のプローブユニット1上に設けられた第1の配線12の配置を変えることにより、さらにプローブ2の間隔を狭くすることも可能である。
Further, as shown in FIG. 5B, by changing the arrangement of the
つまり、1列目のプローブユニット1は第1の基板3上で右側に配線12を設け、右側で電極9とワイヤボンド10により接合し、2列目のプローブユニット1は第1の基板3上で左側に配線12を設け、左側で電極9とワイヤボンド10により接合する。このように配線12の位置をプローブユニット毎に変更することで、プローブ2の間隔はより狭くすることができる。
That is, the
別の、プローブカードの製作方法について説明を行う。図5(c)に示すのがその方法である。 Another method for producing a probe card will be described. FIG. 5C shows the method.
図5(c)に示す最も右側のプローブユニット1を上述の方法ではじめに取り付ける。次に2列目となる真ん中のプローブユニット1の取り付けを行う。この時、2列目となる真ん中のプローブ2を1列目となる右側のプローブ2の上方に、1列目のプローブユニット1の樹脂封止11の上に、真ん中のプローブユニット1のプローブ2のアーム部5が接するように真ん中のプローブユニット1を配置する。
The
このような配置を行うために、樹脂封止11はエラストマを用いて行う。このように、樹脂封止11により、次の列のプローブユニット1のプローブ2のアーム部5を支持することにより、プローブ2の針圧を向上させることが可能となる。
In order to perform such an arrangement, the resin sealing 11 is performed using an elastomer. Thus, by supporting the
このように、本発明のプローブカードの製作方法により、プローブ工程の歩留まりの向上、工程の短縮が可能となる。また、プローブの間隔を狭くすることができるので、より狭ピッチのプローブの配置が可能となる。 Thus, the probe card manufacturing method of the present invention makes it possible to improve the yield of the probe process and shorten the process. In addition, since the interval between the probes can be narrowed, probes with a narrower pitch can be arranged.
1 プローブユニット
2 プローブ
3 第1の基板
4 支持部
5 アーム部
6 接触部
7 保護材
8 コンタクト基板
9 電極
10 ワイヤボンド
11 樹脂封止
12 配線
DESCRIPTION OF
Claims (3)
1列目のプローブユニットを前記第2の基板に取り付けた後に、2列目となるプローブユニットのプローブを、1列目のプローブユニットのプローブの上方に、接しないで覆いかぶさるように、2列目のプローブユニットを配置し、以降のプローブユニットも2列目と同様に配置することを特徴とするプローブカードの製作方法。 A step of creating a probe unit in which a plurality of probes are arranged on a first substrate in a horizontal row at a predetermined interval, and a step of arranging a predetermined number of the probe units at a predetermined interval on a second substrate. A method of manufacturing a probe card in which a predetermined number of probes are arranged on a second substrate,
After the first row of probe units are attached to the second substrate, the second row of probe unit probes are covered in two rows so as to cover the probes of the first row of probe units without touching them. A probe card manufacturing method, wherein a probe unit of an eye is arranged, and subsequent probe units are arranged in the same manner as in the second row.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005295494A JP4711800B2 (en) | 2005-10-07 | 2005-10-07 | Probe card manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005295494A JP4711800B2 (en) | 2005-10-07 | 2005-10-07 | Probe card manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007101506A JP2007101506A (en) | 2007-04-19 |
JP4711800B2 true JP4711800B2 (en) | 2011-06-29 |
Family
ID=38028581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005295494A Active JP4711800B2 (en) | 2005-10-07 | 2005-10-07 | Probe card manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4711800B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806736B1 (en) * | 2007-05-11 | 2008-02-27 | 주식회사 에이엠에스티 | Probe card and its manufacturing method |
JP2009192309A (en) * | 2008-02-13 | 2009-08-27 | Shinko Electric Ind Co Ltd | Semiconductor inspection device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004069485A (en) * | 2002-08-06 | 2004-03-04 | Yamaha Corp | Probe unit, its manufacturing method, probe card, and its manufacturing method |
WO2004092749A1 (en) * | 2003-04-15 | 2004-10-28 | Nec Corporation | Inspection probe |
JP2008510966A (en) * | 2004-08-19 | 2008-04-10 | フォームファクター, インコーポレイテッド | How to make wire bond probe cards in multiple ways at once |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2968051B2 (en) * | 1995-05-26 | 1999-10-25 | フォームファクター,インコーポレイテッド | Chip interconnect carrier and method for mounting a spring contact on a semiconductor device |
JP4010588B2 (en) * | 1996-12-19 | 2007-11-21 | 株式会社日本マイクロニクス | Inspection head |
-
2005
- 2005-10-07 JP JP2005295494A patent/JP4711800B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004069485A (en) * | 2002-08-06 | 2004-03-04 | Yamaha Corp | Probe unit, its manufacturing method, probe card, and its manufacturing method |
WO2004092749A1 (en) * | 2003-04-15 | 2004-10-28 | Nec Corporation | Inspection probe |
JP2008510966A (en) * | 2004-08-19 | 2008-04-10 | フォームファクター, インコーポレイテッド | How to make wire bond probe cards in multiple ways at once |
Also Published As
Publication number | Publication date |
---|---|
JP2007101506A (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100278093B1 (en) | Method of Mounting Resilient Contact Structures to Semiconductor Devices | |
JP2014123649A (en) | Semiconductor device manufacturing method | |
JP4343256B1 (en) | Manufacturing method of semiconductor device | |
JP4615057B1 (en) | Probe card | |
JP4711800B2 (en) | Probe card manufacturing method | |
KR100299465B1 (en) | How to mount the chip interconnect carrier and the spring contactor to the semiconductor device | |
US20130049789A1 (en) | Die having wire bond alignment sensing structures | |
JP2011149938A (en) | Film type probe unit, and method of manufacturing the same | |
JP6092729B2 (en) | Probe card and manufacturing method thereof | |
JP2557583B2 (en) | Chip life tester for semiconductor devices | |
KR101063186B1 (en) | Probe unit with extremely fine pitch | |
WO2007052622A1 (en) | Method of manufacturing probe card | |
KR101063187B1 (en) | Film Type Probe Unit | |
KR101366033B1 (en) | Probe film, probe unit including the same, and manufacturing method of the same | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
KR100519658B1 (en) | Probe card | |
JP4729348B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
KR101846010B1 (en) | Manufacturing method of a probe unit for a image display pannel and probe unit manufacturered by the method | |
JP3842879B2 (en) | Wafer batch type probe card and semiconductor device inspection method | |
KR20050029066A (en) | Probe card | |
WO2022208708A1 (en) | Probe card | |
JPH01295185A (en) | Inspection device | |
KR20090088535A (en) | Probe needle fixing method and probe needle fixing device and manufacturing method of probe card using the same | |
KR100929649B1 (en) | Probe assembly manufacturing method | |
JP5252027B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4711800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |