[go: up one dir, main page]

JPH10503886A - シリコンコンデンサの製造方法 - Google Patents

シリコンコンデンサの製造方法

Info

Publication number
JPH10503886A
JPH10503886A JP8506919A JP50691996A JPH10503886A JP H10503886 A JPH10503886 A JP H10503886A JP 8506919 A JP8506919 A JP 8506919A JP 50691996 A JP50691996 A JP 50691996A JP H10503886 A JPH10503886 A JP H10503886A
Authority
JP
Japan
Prior art keywords
germanium
layer
doped
silicon
conductive region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8506919A
Other languages
English (en)
Inventor
ウイラー、ヨーゼフ
ウエント、ヘルマン
シエーフアー、ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10503886A publication Critical patent/JPH10503886A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/711Electrodes having non-planar surfaces, e.g. formed by texturisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 シリコンコンデンサを形成するために、nドープされたシリコン基板(1)内に孔開口を形成し、その表面にドーピングにより導電領域(40)を形成し、その表面に誘電層(6)及び導電層(7)を備える。導電領域(40)のドーピングにより惹起されるシリコン基板(1)の機械的歪みを補償するために、導電領域(40)をゲルマニウムでドープされた層から拡散するゲルマニウムで付加的にドープする。

Description

【発明の詳細な説明】 シリコンコンデンサの製造方法 欧州特許出願第0528281号明細書からシリコンコンデンサは公知である 。このコンデンサはnドープされたシリコン基板を有しており、その表面は基板 が陽極として接続されているフッ化物含有酸電解液中で電気化学的エッチングに より特徴のあるパターンを施されている。この電気化学的エッチングの際に基板 の表面に多少規則的に配設されている孔パターンが形成される。孔パターンは1 :1000の範囲までのアスペクト比を有する。孔パターンの表面には誘電層及 び導電層が設けれられている。導電層、誘電層及びシリコン基板はコンデンサを 構成し、孔パターンにより生じる表面積の増加により100μFV/mm3まで の比キャパシタンスが達成される。基板の導電率を高めるために孔パターンの表 面にn+ドープされた領域を設けることが提案されている。 一般にシリコンコンデンサはシリコンウェハ内に形成される。その際シリコン ウェハのたわみが認められ、これが300μmまでの深さを有する孔パターンの 表面のn+ドープ領域により機械的歪みと結び付く。このシリコンウェハのたわ みはリソグラフィ、ウェハの薄層化及び個別化のようなシリコンコンデンサを容 器に組み込む際に必要となるその後の処理工程で問題を生じる。 エイ・フクハラその他による「J.Appl.Cryst.」1980年、第 13巻、第31〜33頁からシリコン結晶における機械的歪みの補償に関する研 究が知られている。ゲルマニウムの付加的ドーピングにより補整することのでき るドーパント濃度にほぼ比例する歪みが観察される。深さ1〜5μmの層はゲル マニウム及び/又はホウ素でドープされる。ゲルマニウムは拡散により打ち込ま れるが、その際1473Kの温度で14日間の回復期間を要する。 アー・ホイベルガー著「マイクロメカニズム」シュプリンガー・フェアラーク 、1989缶、第216〜236頁から、マイクロメカニズムにおいてエッチン グストップ層として使用されエピタキシによりシリコン基板上に成長させられホ ウ素を高度にドープされたシリコン層が基板のたわみの原因となり、これは例え ば ゲルマニウムをホウ素ドープされた層に付加的に打ち込むことにより補償される ことが知られている。 本発明の課題は、シリコンコンデンサの別の製造法を提供し、シリコン基板の たわみを回避し、製造プロセスに使用できるようにすることにある。 この課題は本発明により請求項1に記載の方法により解決される。本発明の実 施態様は従属請求項から明かである。 本発明方法では、nドープされたシリコン基板の主面内に電気化学的エッチン グにより多数の孔開口が形成される。電気化学的エッチングは特にフッ化物含有 酸電解液中で行われ、主面はこの電解液と接触して電解液とシリコン基板との間 に電圧が印加され、シリコン基板が陽極として接続される。その際主面に対向す るシリコン基板の裏側が照射される。 孔開口の表面に沿って電気的に活性なドーパントを含む導電領域が形成される 。これに関連して導電領域の導電率を決定するドーパントは電気的に活性なドー パントといわれる。電気的に活性なドーパントとしては特に燐、ホウ素又は砒素 が使用される。 孔開口の表面上には、ゲルマニウムでドープされた層が作られ、この層により 導電領域がゲルマニウムでドープされる。 第1の実施態様によれば、導電領域はゲルマニウムでドープされた層からゲル マニウムの拡散により形成される。1400Kの温度でのゲルマニウムドープ層 からの拡散の際にゲルマニウムは4〜25時間で0.2〜0.5μmの深さまで 拡散される。1473Kの温度では0.56時間後に0.2μmの拡散長が、ま た3.5時間後に0.5μmの拡散長が達成される。このような拡散時間は製造 プロセスとして是認し得るものである。 有利にはゲルマニウムでドープされた層は、常圧でのCVD析出(APCVD )でGe(OCH34及びSi(OC254を含むプロセスガスの使用下に析 出されるシリケートガラスから形成される。これらのプロセスガス及びO3の使 用下に製造されるゲルマニウムでドープされたシリケートガラスは、エス・フィ ッシャーその他による「固体テクノロジー」1993年9月、第55〜64頁か ら公知である。これは中間酸化物として提案されたものである。これをゲルマ ニウムの拡散源として使用する可能性はこの文献には記載されていない。本発明 方法では析出の際にO2又はO3が添加される。O2の使用はプロセスの簡素化を 意味する。O3を使用した場合にはエッジ被覆が改善される。 導電領域を形成するためにゲルマニウム及び電気的に活性なドーパントを同時 に孔開口の表面内に拡散することは本発明の枠内にある。 電気的に活性なドーパントの拡散長がゲルマニウムのそれよりも大きい場合に は、ゲルマニウムを適当な時間先行して拡散させ、導電領域内のゲルマニウムと 電気的に活性なドーパントのドーピング分布をほぼ重複させると有利である。こ れは例えば、ゲルマニウムでドープされた層上にゲルマニウムを拡散するための 先行時間後、電気的に活性なドーパント、特に燐、ホウ素又は砒素でドープされ たシリケートガラス層を施し、この層から電気的に活性なドーパントを拡散する ようにして行わわる。或はまた電気的に活性なドーパントは気相からの拡散によ り打ち込むこともできる。 機械的歪みを最小にするために、ゲルマニウムの拡散及び電気的に活性なドー パントの拡散を繰り返し実施することは本発明の枠内にある。そのため特にドー パント源として使用された層を除去し、再度施すことが行われる。 ゲルマニウムでドープされた層は、導電領域の表面上に誘電層及びその上に導 電層を施す前に除去される。導電層及び導電領域にはそれぞれ接触部が設けられ る。これらの接触部は主面の範囲にも主面及び背面上にも設置可能である。本発 明の他の実施態様によれば、孔開口の表面上にエピタキシによりゲルマニウムで ドープされたシリコン層が成長させられる。そのためエピタキシの際にゲルマニ ウムを含む化合物、特にGeH4が添加される。ゲルマニウムでドープされた層 は10〜100nmの厚さに成長させると有利である。引続き電気的に活性なド ーパントが気相拡散又は電気的に活性なドーパントを備えられた層からの拡散に より打ち込まれる。その際導電領域はエキタキシで成長させられたシリコン層及 び孔開口の隣接する表面に形成される。電気的に活性なドーパントを拡散するた めの温度及び時間は、分散するゲルマニウム分布を電気的に活性なドーパントの 分布と合致するように選択される。 別の実施態様によれば、電気的に活性なドーパントはエピタキシ中に格子内に 打ち込まれる。 ゲルマニウムと電気的に活性なドーパントとの著しく異なる拡散長を補整する ために、ゲルマニウムでドープされたシリコン層上にエピタキシにより別のドー プされていないシリコン層を電気的に活性なドーパントを打ち込む前に析出する と有利である。 本発明のこの実施態様では、ゲルマニウムでドープされたシリコン層及び場合 によってはエピタキシにより成長させられた別のシリコン層は導電領域の一部と して孔開口の表面上に残留する。引続き導電領域の表面上に誘電層及び導電層が 施される。 本発明方法においては、ゲルマニウムのドーピングにより電気的に活性なドー パントのドーピングによって惹起された導電領域内の機械的歪みが補整される。 即ち孔開口の深さが300μmまであり、一般に使用されるシリコンウェハの全 層厚が600μmであるので、導電領域内の機械的歪みはウェハの顕著なたわみ と結び付く。機械的歪みは、ドーピングの際にシリコン結晶内の置換格子位置に 電気的に活性なドーパント原子が打ち込まれ、その共有結合半径がシリコン原子 のそれとは異なることにより生じる。燐原子はシリコン結晶内で例えば相応する シリコン原子よりも6%小さい共有結合半径を有するので、結晶格子の収縮が生 じる。このような作用はドーパント濃度が高くなればなる程大きくなる。 格子の歪みは置換密度を高める恐れがある。多数のシリコンコンデンサが1つ のシリコンウェハ内に形成されるならば、これがウェハのたわみを招く。例えば 従来のリソグラフィ装置のような一般に使用されている製造装置は専ら平坦な基 板用に設計されているので、最大限の製造歩留りを得るには処理上生じる基板ウ ェハのたわみを回避することが重要である。 本発明方法では電気的に活性なドーパントによる格子の障害はゲルマニウムの 付加的ドーピングにより補整される。その際ドーピング濃度はたわみを回避する ように互いに調整される。1.1×1020cm-3のホウ素濃度の場合それに対し て8×1020cm-3のゲルマニウム濃度が必要である。歪みが弾性である限りこ れらの2つの濃度間に直線的関係が存在し、即ちホウ素濃度が低い場合には相応 してゲルマニウム濃度を低くする必要がある。例えば燐を1×1020cm-3の濃 度で使用した場合にはゲルマニウムの濃度は約1.2×1020cm-3で十分であ る。最大限の弾性歪みが約5×10-4のΔ1max/1を越えない限り、必要とさ れる濃度はほぼ比例する。しかし格子の不適合又は弾性限度を越えることにより たわみを回避するために他の濃度比も必要となり得る。 ゲルマニウムは、1つには電気的に中性であり、他方ではシリコン中に高い可 溶性を示し、シリコン結晶内で一般にシリコンデバイスの製造に使用される電気 的に活性なドーパントのホウ素及び燐よりも大きな共有結合半径を有するという 利点を有する。 本発明を実施例及び図面に基づき以下に詳述する。 図1は孔開口を有するシリコン基板を示す。 図2はゲルマニウムドープ層の被着及びゲルマニウムの拡散後のシリコン基板 を示す。 図3は電気的に活性なドーパントでドープされた層の被着及びこのドーパント を拡散した後のシリコン基板を示す。 図4は誘電層及び導電層の析出及び導電層及び導電領域に対する接触部の形成 後のシリコン基板を示す。 図5は表面にゲルマニウムドープ層を成長させた孔開口を有するシリコン基板 を示す。 図6はもう1つのドープされていないシリコン層を成長させ、導電領域を形成 するために電気的に活性なドーパントを打ち込んだ後のシリコン基板を示す。 図7は誘電層及び導電層の析出後のシリコン基板を示す。 5Ω×cmの比抵抗を有するnドープされた単結晶シリコンからなるシリコン 基板1の主面11に電気化学的エッチングにより多数の孔開口2を設ける(図1 参照)。 主面11を電解液と接触させる。電解液としては例えば6重量%のフッ化水素 酸(HF)を使用する。シリコン基板1は陽極として3Vの電位を印加される。 シリコン基板1を主面11に対向する背面12から照射する。その際電流密度は 10mA/cm2に調整される。電気化学的エッチングの際にnドープされたシ リコン層内の少数キャリアは電解液と接触している主面11に移動する。主面1 1に空間電荷帯域が形成される。主面11内のたわみ範囲の電界強度はその外側 よりも大きいので、少数キャリアは優先的にこれらの箇所に移動する。それによ り主面11がパターン化される。最初は小さな非平坦性がエッチングにより深く なるにつれて少数キャリアはそこに移動し、益々この箇所へのエッチング作用が 強くなる。 孔開口2はそれぞれの表面内に統計的分布で存在する主面11内の非平坦部か ら成長し始める。孔開口2の均一な分布を達成するためには、主面11に電気化 学的エッチングの前に後の電気化学的エッチングの際にエッチングの核の作用を する非平坦部を適切に設けると有利である。これらの非平坦部は例えば従来のフ ォトリソグラフィ法により形成することができる。 約180分のエッチング時間後に孔開口2は175μmの深さで2μmの直径 を有する。引続きシリコン基板1を徹底的に水で洗浄する。 常圧でのCVD法でゲルマニウムでドープされた層3を析出する。ゲルマニウ ムドープ層3はSi(OC254、Ge(OCH34及びO3を含有するプロセ スガスの使用下にドープされたシリケートガラスから形成される。その際常圧及 び300℃〜500℃の範囲の温度に調整される。ゲルマニウムドープ層3は1 00nm〜300nmの厚さで析出される(図2参照)。 1400Kの熱処理中に25時間の拡散時間でゲルマニウムドープ領域4が形 成される。 ゲルマニウムドープ層3上に続いてCVD法で電気的に活性なドーパントでド ープされた層5を析出する(図3参照)。電気的に活性なドーパントとしては例 えばホウ素又は燐を使用する。ドープ層5は例えば100nmの厚さで析出され る。更に1400Kでの別の熱処理で電気的に活性なドーパント及びゲルマニウ ムを一緒に更に打ち込む。2.5時間の拡散時間後ゲルマニウムと電気的に活性 なドーパントのドーピング分布が合致し、導電領域40を形成する。ホウ素の場 合これには約9時間かかる。この導電領域40内のドーピング濃度は1.1×1 020cm-3のホウ素と8×1020cm-3のゲルマニウム又は1×1020cm-3の 燐と1.2×1020cm-3のゲルマニウムに調整される。それにより一方ではド ープされた領域40にシリコンコンデンサ内にコンデンサ電極を形成するのに十 分な導電率が得られ、また他方ではシリコン基板1のたわみが効果的に回避され る。導電領域40の深さは例えば0.5μmである。 ゲルマニウムでドープされた層3及びドープ層5は10重量%のフッ化水素酸 で除去される。 引続きシリコンコンデンサを製造するために誘電層6及び導電層7を施し、パ ターン化する(図4参照)。誘電層6を有利にはSiO2とSi34を組合わせ て形成することによりSiO2/Si34/SiO2の層順を有する多重層として 形成する。即ちこの材料は大表面のコンデンサに対して十分に小さい欠陥密度を 有するからである。導電層7を例えばn+ドープされたポリシリコンから形成す る。導電層7の表面上に第1の接触部8を、誘電層6及び導電層7のパターン化 により露出されたドープ領域40の表面上に第2の接触部9を施す。第1の接触 部8及び第2の接触部9は例えばアルミニウムから形成される。 別の実施例ではシリコン基板1′の主面11′内に図1について記載したよう に電気化学的エッチングにより孔開口2′を形成する(図5参照)。シリコン基 板1′の比抵抗及び孔開口2′の寸法は図1について記載したものに相当する。 エピタキシ反応炉内で孔開口2′の表面上にゲルマニウムでドープされた厚さ 10〜100nmのシリコン層3′を成長させる。 エピタキシはSiH2Cl2、GeH4及び不活性キャリアガスの使用下に57 5℃の温度及び66.7Paの圧力(0.5トル)で行われる。SiH2Cl2と GeH4の混合比はゲルマニウムドープ層2′がゲルマニウムを10原子%含む ように調整される。 引続きSiH2Cl2及び不活性キャリアガスの使用下にエピタキシ反応炉内で ドープされていないシリコン層4′を例えば20nmの厚さに成長させる(図6 参照)。その際エピタキシ反応炉内は温度650℃及び圧力66.7Pa(0. 5トル)に保持される。 引続き電気的に活性なドーパント例えばホウ素又は燐を、ドープされていない シリコン層4′及びゲルマニウムでドープされたシリコン層3′内に拡散させる 。これは例えば燐又はボランの使用下に気相拡散により行われる。その際140 0 Kの温度が保持される。電気的に活性なドーパントを拡散させる際にゲルマニウ ムでドープされたシリコン層3′内のゲルマニウム分布の分散が生じる。その際 ゲルマニウムはドープされていないシリコン層4′内にもシリコン基板1′の隣 接する表面にも拡散される。拡散温度及び時間は電気的に活性なドーパントが厳 密にゲルマニウム程度にシリコン基板1′内に拡散されるように調整される。そ れにより孔開口の表面にドープされた領域5′が形成される。ゲルマニウムと電 気的に活性なドーパントのドーピング分布はドープされていないシリコン層4′ 、ゲルマニウムでドープされたシリコン層3′及びドープされた領域5′にわた り、これらは連帯して導電領域40′を形成する。 電気的に活性なドーパントの拡散は相応してドープされたシリケートガラス層 の析出及びシリケートガラスからの拡散によっても実施可能であるが、シリケー トガラス層は拡散後再度除去することを必要とする。 シリコンコンデンサは例えばSiO2/Si34/SiO2からなる誘電層6′ 及び例えばn+ドープされたポリシリコンからなる導電層7′の析出により製造 される(図7参照)。引続き導電層7′及び導電領域40′に金属接触部を備え る(図示せず)。これらの接触部は両方とも主面11′の範囲に配設され、その 際誘電層6′及び導電層7′を相応してパターン化することが必要となる。或は 1個の接触部を導電層上の主面の範囲内に、また1個の接触部を主面11′に対 向する背面に配設することもできる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シエーフアー、ヘルベルト ドイツ連邦共和国 デー−85635 ヘーエ ンキルヒエン−ジーゲルツブルン レルヒ エンシユトラーセ 33

Claims (1)

  1. 【特許請求の範囲】 1. nドープされたシリコン基板(1)の主面(11)に電気化学的エッチン グにより多数の孔開口(2)を形成し、 乳開口(2)の表面に沿って電気的に活性なドーパントを備えられた導電領域 (40)を形成し、 孔開口(2)の表面上にゲルマニウムでドープされた層(3)を形成し、この 層により導電領域(40)をゲルマニウム(4)でドープし、 導電領域(40)の表面上に誘電層(6)及び導電層(7)を施し、 導電層(7)及び導電領域(40)にそれぞれ接触部(8、9)を設ける 少なくとも1個のシリコンコンデンサの製造方法。 2. 導電領域(40)をゲルマニウムでドープされた層(3)からの拡散によ りゲルマニウム(4)でドープする請求項1記載の方法。 3. ゲルマニウムでドーされたプ層(3)を常圧でのCVD析出によりGe( OCH34及びSi(OC254を含有するプロセスガスの使用下に析出する 請求項2記載の方法。 4. 孔開口(2′)の表面上にエピタキシによりシリコン層(3′)を形成し 、この層をゲルマニウムを含む化合物を添加することによりエピタキシでその場 でゲルマニウムをドープする請求項1記載の方法。 5. エピタキシによりゲルマニウムをドープされたシリコン層(3′)上に別 のドープされないシリコン層(4′)を成長させ、 ゲルマニウムをドープされたシリコン層(3′)、ドープされないシリコン層 (4′)及び乳開口(2′)の隣接する表面(5′)内に導電領域(40′)を 形成する 請求項4記載の方法。 6. 電気的に活性なドーパントを電気的に活性なドーパントでドープされた層 (5)からの拡散により導電領域(40)内に打ち込む請求項1乃至5の1つに 記載の方法。 7. 導電領域(40)が燐5.1019cm-3〜8.1020cm-3及びゲルマニ ウム5.1019cm-3〜5.1021cm-3又はホウ素3.1019cm-3〜3.1 020cm-3及びゲルマニウム5.1019cm-3〜5.1021cm-3のドーパント 濃度を有する請求項1乃至6の1つに記載の方法。 8. 孔開口(2)を形成するための電気化学的エッチングをフッ化物含有酸電 解液中で実施し、この電解液と主面(11)を接触させ、シリコン基板(1)を 陽極として接続するようにして電解液とシリコン基板(1)との間に電圧を印加 し、 主面(11)に対向するシリコン基板(1)の背面(12)を電気化学的エッ チング中に照射する 請求項1乃至7の1つに記載の方法。 9. 直径0.5μm〜10μmの範囲及び深さ50μm〜300μmの範囲の 孔開口(2)を形成し、その際これらの孔開口(2)が30〜300の範囲のア スペクト比を有する請求項8記載の方法。 10. 誘電層(6)をSiO2とSi34との組合わせの形成によりSiO2/ Si34/SiO2の層順を有する多重層として形成する請求項1乃至9の1つ に記載の方法。 11.導電層(7)をドープされたポリシリコンからの気相析出により形成する 請求項1乃至10の1つに記載の方法。
JP8506919A 1994-08-09 1995-08-07 シリコンコンデンサの製造方法 Pending JPH10503886A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4428195.1 1994-08-09
DE4428195A DE4428195C1 (de) 1994-08-09 1994-08-09 Verfahren zur Herstellung eines Siliziumkondensators
PCT/DE1995/001036 WO1996005620A1 (de) 1994-08-09 1995-08-07 Verfahren zur herstellung eines siliziumkondensators

Publications (1)

Publication Number Publication Date
JPH10503886A true JPH10503886A (ja) 1998-04-07

Family

ID=6525268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8506919A Pending JPH10503886A (ja) 1994-08-09 1995-08-07 シリコンコンデンサの製造方法

Country Status (7)

Country Link
US (1) US5866452A (ja)
EP (1) EP0775370A1 (ja)
JP (1) JPH10503886A (ja)
KR (1) KR970705174A (ja)
DE (1) DE4428195C1 (ja)
FI (1) FI970543L (ja)
WO (1) WO1996005620A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19701935C1 (de) * 1997-01-21 1997-12-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
DE19713052A1 (de) * 1997-03-27 1998-10-01 Siemens Ag Kondensatorstruktur
US6100132A (en) * 1997-06-30 2000-08-08 Kabushiki Kaisha Toshiba Method of deforming a trench by a thermal treatment
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
DE10120053A1 (de) * 2001-04-24 2002-11-14 Infineon Technologies Ag Stressreduziertes Schichtsystem
US6797992B2 (en) * 2001-08-07 2004-09-28 Fabtech, Inc. Apparatus and method for fabricating a high reverse voltage semiconductor device
DE10158798A1 (de) * 2001-11-30 2003-06-18 Infineon Technologies Ag Kondensator und Verfahren zum Herstellen eines Kondensators
DE10162900C1 (de) * 2001-12-20 2003-07-31 Infineon Technologies Ag Verfahren zur Herstellung niederohmiger Elektroden in Grabenkondensatoren
US6984860B2 (en) * 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
DE102005030638A1 (de) * 2005-06-30 2007-01-11 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
US8558964B2 (en) * 2007-02-15 2013-10-15 Baxter International Inc. Dialysis system having display with electromagnetic compliance (“EMC”) seal
US7670931B2 (en) * 2007-05-15 2010-03-02 Novellus Systems, Inc. Methods for fabricating semiconductor structures with backside stress layers
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8487405B2 (en) 2011-02-17 2013-07-16 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US8592883B2 (en) * 2011-09-15 2013-11-26 Infineon Technologies Ag Semiconductor structure and method for making same
DE102018217001B4 (de) * 2018-10-04 2020-06-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Halbleiterkondensatoren unterschiedlicher Kapazitätswerte in einem Halbleitersubstrat

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889492A (en) * 1986-05-07 1989-12-26 Motorola, Inc. High capacitance trench capacitor and well extension process
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US5354710A (en) * 1988-01-14 1994-10-11 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices using an adsorption enhancement layer
RU2082258C1 (ru) * 1991-08-14 1997-06-20 Сименс АГ Схемная структура с по меньшей мере одним конденсатором и способ ее изготовления
DE4418430C1 (de) * 1994-05-26 1995-05-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators

Also Published As

Publication number Publication date
FI970543A0 (fi) 1997-02-07
US5866452A (en) 1999-02-02
EP0775370A1 (de) 1997-05-28
WO1996005620A1 (de) 1996-02-22
DE4428195C1 (de) 1995-04-20
KR970705174A (ko) 1997-09-06
FI970543L (fi) 1997-02-07

Similar Documents

Publication Publication Date Title
JPH10503886A (ja) シリコンコンデンサの製造方法
US4698104A (en) Controlled isotropic doping of semiconductor materials
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
JP3676596B2 (ja) メモリセル装置及びその製造方法
US4873205A (en) Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
KR100296211B1 (ko) 좁은밴드갭특성을갖는탄소도프접합실리콘반도체디바이스및그형성방법
KR0182855B1 (ko) 에스오아이 기판의 제조방법
EP0069580B1 (en) Method of producing thin films of silicon
US20090205705A1 (en) Method for Fabricating a Semiconductor Component With a Specifically Doped Surface Region Using Out-Diffusion, and Corresponding Semiconductor Component
JP2947828B2 (ja) 半導体装置の製造方法
KR100191685B1 (ko) 축적 전극의 파형의 거친면을 가진 캐패시터 제조 방법
JP2906260B2 (ja) Pn接合素子の製造方法
JPH01287942A (ja) 多孔性歪み層を有する半導体構造とsoi半導体構造の製造方法
DE102017121693B4 (de) Dotierungsverfahren
US5360766A (en) Method for growing a high-melting-point metal film
JP2001244215A (ja) 半導体素子及びその製造方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US20230061391A1 (en) Method for producing a superconducting vanadium silicide on a silicon layer
DE3752203T2 (de) Verfahren zur Herstellung einer niedergeschlagenen kristalliner Schicht
JP2624577B2 (ja) 太陽電池およびその製造方法
KR100505441B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2872425B2 (ja) 半導体デバイスの形成方法
EP0410390A2 (en) Method of producing semiconductor device
JPS6125209B2 (ja)
EP0321746B1 (en) Method for providing bridge contact between regions separated by a thin dielectric