JPH10335776A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH10335776A JPH10335776A JP13867697A JP13867697A JPH10335776A JP H10335776 A JPH10335776 A JP H10335776A JP 13867697 A JP13867697 A JP 13867697A JP 13867697 A JP13867697 A JP 13867697A JP H10335776 A JPH10335776 A JP H10335776A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- conductive film
- anisotropic conductive
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 プリント回路基板に異方性導電膜を介して電
気部品を接続する場合に、開口部に空気が残留して電気
的，機械的接続の信頼性が低下する。 【解決手段】 所定の配線パターン１２が形成された絶
縁基板上１１に、開口部１６を有したソルダレジスト層
１３が被着形成され、電子部品を開口部１６に臨む配線
パターン１２の接続部に対して、異方性導電膜１４を介
して接続するプリント回路基板に於いて、ソルダレジス
ト層１３の開口部１６に臨む絶縁基板１１に、空気抜き
孔１５が設けられた構成とする。
気部品を接続する場合に、開口部に空気が残留して電気
的，機械的接続の信頼性が低下する。 【解決手段】 所定の配線パターン１２が形成された絶
縁基板上１１に、開口部１６を有したソルダレジスト層
１３が被着形成され、電子部品を開口部１６に臨む配線
パターン１２の接続部に対して、異方性導電膜１４を介
して接続するプリント回路基板に於いて、ソルダレジス
ト層１３の開口部１６に臨む絶縁基板１１に、空気抜き
孔１５が設けられた構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、半導体素
子等のチップ状の電子部品を、絶縁基板上の配線パター
ンに、異方性導電膜を介して電気的且つ機械的に接合す
るのに適したプリント回路基板に関する。
子等のチップ状の電子部品を、絶縁基板上の配線パター
ンに、異方性導電膜を介して電気的且つ機械的に接合す
るのに適したプリント回路基板に関する。
【０００２】
【従来の技術】従来、プリント回路基板に電子部品、例
えば半導体素子を電気的に接続する方法として、いわゆ
るフリップチップボンディング（flip chip bonding)等
の方法が一般的であり、半導体素子の金属接続端子（通
称バンプと称する。）をプリント回路基板の配線パター
ンに重ね合わせた状態で、両者間に導電性粒子を絶縁性
接着剤に分散させた異方性導電膜を介して熱圧着して、
導電性粒子によって対応する部分間（バンプと導電パタ
ーン間）を接続し、対応せざる部分間には絶縁性接着剤
によって電気的に分離して、すなわち電気的に異方性を
もった接続を行い、且つ機械的接着も行うようにした方
法が行われている。
えば半導体素子を電気的に接続する方法として、いわゆ
るフリップチップボンディング（flip chip bonding)等
の方法が一般的であり、半導体素子の金属接続端子（通
称バンプと称する。）をプリント回路基板の配線パター
ンに重ね合わせた状態で、両者間に導電性粒子を絶縁性
接着剤に分散させた異方性導電膜を介して熱圧着して、
導電性粒子によって対応する部分間（バンプと導電パタ
ーン間）を接続し、対応せざる部分間には絶縁性接着剤
によって電気的に分離して、すなわち電気的に異方性を
もった接続を行い、且つ機械的接着も行うようにした方
法が行われている。
【０００３】図８Ａ〜Ｃに、プリント回路基板に電子部
品の１つである半導体素子を異方性導電膜に接続するプ
ロセスを示し、図９に、プリント回路基板に異方性導電
膜を載置した図８ＢのＢ−Ｂ断面図を示す。また、図１
０は、プリント回路基板に半導体素子を接続した図８Ｃ
のＣ−Ｃ断面を示す。
品の１つである半導体素子を異方性導電膜に接続するプ
ロセスを示し、図９に、プリント回路基板に異方性導電
膜を載置した図８ＢのＢ−Ｂ断面図を示す。また、図１
０は、プリント回路基板に半導体素子を接続した図８Ｃ
のＣ−Ｃ断面を示す。
【０００４】図８Ａに示すように、絶縁基板１１の一面
上に所定の配線パターン１２を形成し、配線パターン１
２の半導体素子２０との接続部１２ａを除いて、全面に
ソルダレジスト層１３を被着形成してなるプリント回路
基板１７が設けられる。
上に所定の配線パターン１２を形成し、配線パターン１
２の半導体素子２０との接続部１２ａを除いて、全面に
ソルダレジスト層１３を被着形成してなるプリント回路
基板１７が設けられる。
【０００５】このプリント回路基板１７に異方性導電膜
１４を載置する際、ソルダレジスト層１３の開口部１６
よりも小さく、配線パターン１２上に直接載置すると、
異方性導電膜１４の端部との接触により、配線パターン
１２に亀裂が入り断線を起こす為、図８Ｂ及び図９に示
すように、異方性導電膜１４をソルダレジスト層１３の
開口部１６よりも大きくし、ソルダレジスト層１３の上
に跨がるように載置している。そして異方性導電膜１４
をソルダレジスト層１３上に載置した後、図８Ｃ及び図
１０に示すように金属接続端子（バンプ）２１が形成さ
れている半導体素子２０を、加熱，加圧して配線パター
ン１２の接続部１２ａと接続させている。この時、異方
性導電膜１４は、配線パターン１２と半導体２０とを電
気的に接続させ、かつ、その信頼性を継続させる為の機
械的な封止樹脂としての役割も果たしている。
１４を載置する際、ソルダレジスト層１３の開口部１６
よりも小さく、配線パターン１２上に直接載置すると、
異方性導電膜１４の端部との接触により、配線パターン
１２に亀裂が入り断線を起こす為、図８Ｂ及び図９に示
すように、異方性導電膜１４をソルダレジスト層１３の
開口部１６よりも大きくし、ソルダレジスト層１３の上
に跨がるように載置している。そして異方性導電膜１４
をソルダレジスト層１３上に載置した後、図８Ｃ及び図
１０に示すように金属接続端子（バンプ）２１が形成さ
れている半導体素子２０を、加熱，加圧して配線パター
ン１２の接続部１２ａと接続させている。この時、異方
性導電膜１４は、配線パターン１２と半導体２０とを電
気的に接続させ、かつ、その信頼性を継続させる為の機
械的な封止樹脂としての役割も果たしている。
【０００６】
【発明が解決しようとする課題】ところで、従来のプリ
ント回路基板１７と半導体素子２０の接続方法では、ソ
ルダレジスト層１３と絶縁基板１１とは１０〜２０μｍ
の間隔があり、そのまま異方性導電膜１４を加熱して絶
縁基板１１に押圧すると、ソルダレジスト層１３の開口
部１６が密閉されるので、図１０に示すように、絶縁基
板１１上に残留空気３０の気泡が残る。このように残留
空気３０を閉じ込めた状態で使用していると、時間の経
過と共に配線パターン１２とバンプ２１との接続が切り
離されてしまい、電気回路としての信頼性に大きな問題
が生ずる。本発明は、このような残留空気をなくし、配
線パターンと電子部品との電気的接続の信頼性を向上さ
せるプリント回路基板を提供するものである。
ント回路基板１７と半導体素子２０の接続方法では、ソ
ルダレジスト層１３と絶縁基板１１とは１０〜２０μｍ
の間隔があり、そのまま異方性導電膜１４を加熱して絶
縁基板１１に押圧すると、ソルダレジスト層１３の開口
部１６が密閉されるので、図１０に示すように、絶縁基
板１１上に残留空気３０の気泡が残る。このように残留
空気３０を閉じ込めた状態で使用していると、時間の経
過と共に配線パターン１２とバンプ２１との接続が切り
離されてしまい、電気回路としての信頼性に大きな問題
が生ずる。本発明は、このような残留空気をなくし、配
線パターンと電子部品との電気的接続の信頼性を向上さ
せるプリント回路基板を提供するものである。
【０００７】
【課題を解決するための手段】本発明のプリント回路基
板は、ソルダレジスト層の開口部に臨む絶縁基板に、空
気抜き孔を設けた構成とする。
板は、ソルダレジスト層の開口部に臨む絶縁基板に、空
気抜き孔を設けた構成とする。
【０００８】このような構成においては、電子部品をプ
リント回路基板に接続する際、開口部の残留空気が絶縁
基板の空気抜き孔から完全に除去され、電子部品のバン
プとプリント回路基板の配線パターンとの接続が良好と
なり、長時間の使用によっても信頼性がほとんど失われ
ない。
リント回路基板に接続する際、開口部の残留空気が絶縁
基板の空気抜き孔から完全に除去され、電子部品のバン
プとプリント回路基板の配線パターンとの接続が良好と
なり、長時間の使用によっても信頼性がほとんど失われ
ない。
【０００９】
【発明の実施の形態】本発明に係るプリント回路基板
は、所定の配線パターンが形成された絶縁基板上に、開
口部を有したソルダレジスト層が被着形成され、電子部
品を、前記開口部に臨む配線パターンの接続部に対し
て、異方性導電膜を介して接続するプリント回路基板に
於いて、ソルダレジスト層の開口部に臨む絶縁基板に、
空気抜き孔が設けられた構成とする。
は、所定の配線パターンが形成された絶縁基板上に、開
口部を有したソルダレジスト層が被着形成され、電子部
品を、前記開口部に臨む配線パターンの接続部に対し
て、異方性導電膜を介して接続するプリント回路基板に
於いて、ソルダレジスト層の開口部に臨む絶縁基板に、
空気抜き孔が設けられた構成とする。
【００１０】本発明に係るプリント回路基板は、上記プ
リント回路基板において、空気抜き孔が、前記開口部の
隅に対応した位置に設けられた構成とする。
リント回路基板において、空気抜き孔が、前記開口部の
隅に対応した位置に設けられた構成とする。
【００１１】以下、図面を参照して説明する。図１は、
本発明に係るプリント回路基板の一例の平面図であり、
図２は、図１のＡ−Ａ線上の断面図を示す。このプリン
ト回路基板１０は、絶縁基板１１の一面上に配線パター
ン１２を形成し、その上に、配線パターン１２の接続部
１２ａ（電子部品が接続される接続部）を含む所要領域
を除いた全面に、ソルダレジスト層１３を被着形成し、
その所要領域、即ちソルダレジスト層１３の開口部１６
に臨む絶縁基板１１に、下部まで貫通した空気抜き孔１
５を複数設けて構成される。
本発明に係るプリント回路基板の一例の平面図であり、
図２は、図１のＡ−Ａ線上の断面図を示す。このプリン
ト回路基板１０は、絶縁基板１１の一面上に配線パター
ン１２を形成し、その上に、配線パターン１２の接続部
１２ａ（電子部品が接続される接続部）を含む所要領域
を除いた全面に、ソルダレジスト層１３を被着形成し、
その所要領域、即ちソルダレジスト層１３の開口部１６
に臨む絶縁基板１１に、下部まで貫通した空気抜き孔１
５を複数設けて構成される。
【００１２】空気抜き孔１５の位置は、ソルダレジスト
層１３の開口部１６内で、異方性導電膜１４を圧着する
際に空気が残留する箇所に適宜設ければよいが、通常、
ソルダレジスト層１３の開口部１６は正方形であるの
で、その開口部１６の四隅に空気が残留し易いので、当
該四隅に空気抜き孔１５を設けることが好ましい。
層１３の開口部１６内で、異方性導電膜１４を圧着する
際に空気が残留する箇所に適宜設ければよいが、通常、
ソルダレジスト層１３の開口部１６は正方形であるの
で、その開口部１６の四隅に空気が残留し易いので、当
該四隅に空気抜き孔１５を設けることが好ましい。
【００１３】空気抜き孔１５の大きさや形状等は、残留
空気量に応じて適宜選択すればよいが、通常、ドリル等
で開孔する場合には、０．５〜１ｍｍφ程度が好まし
い。
空気量に応じて適宜選択すればよいが、通常、ドリル等
で開孔する場合には、０．５〜１ｍｍφ程度が好まし
い。
【００１４】このプリント回路基板１０に電子部品、例
えば半導体素子を接続するには、次のようにして行う。
えば半導体素子を接続するには、次のようにして行う。
【００１５】まず、前述したように、ソルダレジスト層
１３の開口部１６を覆うように、異方性導電膜１４を載
置する。次いで、図３に示すように、先端部にラバー、
好ましくは中央部が凸状であるラバー４１を貼り付けた
貼り付けヘッド４０を用いて、異方性導電膜１４を加
熱，加圧する。この時、開口部１６に臨む領域の中央部
の空気３０は隅に追いやられ（図４参照）、中央部に空
気が残留することが殆どなくなる。この隅に追いやられ
た空気３０が、開口部１６の隅に設けた空気抜き孔１５
から全て抜き出されて、図５に示すように異方性導電膜
１４の密着が完全となる。
１３の開口部１６を覆うように、異方性導電膜１４を載
置する。次いで、図３に示すように、先端部にラバー、
好ましくは中央部が凸状であるラバー４１を貼り付けた
貼り付けヘッド４０を用いて、異方性導電膜１４を加
熱，加圧する。この時、開口部１６に臨む領域の中央部
の空気３０は隅に追いやられ（図４参照）、中央部に空
気が残留することが殆どなくなる。この隅に追いやられ
た空気３０が、開口部１６の隅に設けた空気抜き孔１５
から全て抜き出されて、図５に示すように異方性導電膜
１４の密着が完全となる。
【００１６】次に図６に示すように加熱状態で半導体素
子を直接加圧して、半導体素子２０の金属接続端子（バ
ンプ）２１を、プリント回路基板１０の配線パターン１
２に圧接し、半導体素子２０と配線パターン１２とを異
方性導電膜１４を介して接続する。
子を直接加圧して、半導体素子２０の金属接続端子（バ
ンプ）２１を、プリント回路基板１０の配線パターン１
２に圧接し、半導体素子２０と配線パターン１２とを異
方性導電膜１４を介して接続する。
【００１７】また、図７に示すように、先端部が平坦な
金属性の貼り付けヘッド４０で異方性導電膜１４を加圧
して、ソルダレジスト層１３の開口部１６に押し込み、
その後、異方性導電膜１４の上に半導体素子を載置し、
同様に加圧して、金属接続端子（バンプ）を、異方性導
電膜１４を介して配線パターン１２の接続部１２ａに圧
接することもできる。但し、張り付けヘッド４０とし
て、図３に示す先端部にラバー４１を貼り付けた貼り付
けヘッドを用いた方が、残留空気３０を隅に設けた空気
抜き孔１５から確実に抜き出すことができるのでより好
ましい。
金属性の貼り付けヘッド４０で異方性導電膜１４を加圧
して、ソルダレジスト層１３の開口部１６に押し込み、
その後、異方性導電膜１４の上に半導体素子を載置し、
同様に加圧して、金属接続端子（バンプ）を、異方性導
電膜１４を介して配線パターン１２の接続部１２ａに圧
接することもできる。但し、張り付けヘッド４０とし
て、図３に示す先端部にラバー４１を貼り付けた貼り付
けヘッドを用いた方が、残留空気３０を隅に設けた空気
抜き孔１５から確実に抜き出すことができるのでより好
ましい。
【００１８】上述したように、本発明のプリント回路基
板１０によれば、プリント回路基板１０のソルダレジス
ト層１３の開口部１６に臨む領域の絶縁基板１１に、好
ましくはその四隅部に空気抜き孔１５が設けられている
ので、半導体素子２０等の電子部品を異方性導電膜１４
を介して接続する際に、空気抜き孔１５を通じて残留空
気３０が完全に除去され、電気的，機械的な接続が良好
となる。また、残留空気に起因する経時変化による配線
パターンと電子部品のバンプとの接続不良も無くなり、
信頼性の高い接続が得られる。
板１０によれば、プリント回路基板１０のソルダレジス
ト層１３の開口部１６に臨む領域の絶縁基板１１に、好
ましくはその四隅部に空気抜き孔１５が設けられている
ので、半導体素子２０等の電子部品を異方性導電膜１４
を介して接続する際に、空気抜き孔１５を通じて残留空
気３０が完全に除去され、電気的，機械的な接続が良好
となる。また、残留空気に起因する経時変化による配線
パターンと電子部品のバンプとの接続不良も無くなり、
信頼性の高い接続が得られる。
【００１９】本発明のプリント回路基板は、上述の例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲でその他様々な構成が取り得る。
限定されるものではなく、本発明の要旨を逸脱しない範
囲でその他様々な構成が取り得る。
【００２０】
【発明の効果】本発明のプリント回路基板によれば、ソ
ルダレジスト層の開口部において、その配線パターンに
半導体素子等の電子部品を、異方性導電膜を介して接続
する場合に、残留空気が完全に除去されるので、電気
的，機械的な接続が良好となる。又、経時変化による接
続の不良も無くなるために、極めて信頼性の高い接続が
得られる。また、特に空気抜き孔が、開口部の隅に対応
する位置に設けられている場合には、残留空気がさらに
少なくなり、前記電気的および機械的な接続がさらに完
全となる。
ルダレジスト層の開口部において、その配線パターンに
半導体素子等の電子部品を、異方性導電膜を介して接続
する場合に、残留空気が完全に除去されるので、電気
的，機械的な接続が良好となる。又、経時変化による接
続の不良も無くなるために、極めて信頼性の高い接続が
得られる。また、特に空気抜き孔が、開口部の隅に対応
する位置に設けられている場合には、残留空気がさらに
少なくなり、前記電気的および機械的な接続がさらに完
全となる。
【図１】本発明のプリント回路基板の構成を示す平面図
である。
である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明のプリント回路基板に異方性導電膜を介
して電子部品を接続する方法の説明図（その１）であ
る。
して電子部品を接続する方法の説明図（その１）であ
る。
【図４】本発明のプリント回路基板に異方性導電膜を介
して電子部品を接続する方法の説明図（その２）であ
る。
して電子部品を接続する方法の説明図（その２）であ
る。
【図５】本発明のプリント回路基板に異方性導電膜を介
して電子部品を接続する方法の説明図（その３）であ
る。
して電子部品を接続する方法の説明図（その３）であ
る。
【図６】本発明のプリント回路基板に異方性導電膜を介
して電子部品を接続する方法の説明図（その４）であ
る。
して電子部品を接続する方法の説明図（その４）であ
る。
【図７】本発明のプリント回路基板に異方性導電膜を圧
着する他の方法の説明図である。
着する他の方法の説明図である。
【図８】従来のプリント回路基板と半導体素子とを接続
する場合の工程図である。
する場合の工程図である。
【図９】図８ＣのＢ−Ｂ断面図である。
【図１０】図８ＣのＣ−Ｃ断面図である。
１０，１７ プリント回路基板、１１ 絶縁基板、１２
配線パターン、１３ ソルダレジスト層、１４ 異方
性導電膜、１５空気抜き孔、１６ 開口部、２０ 半導
体素子、２１ バンプ、３０ 残留空気、４０ 貼り付
けヘッド、４１ ラバー
配線パターン、１３ ソルダレジスト層、１４ 異方
性導電膜、１５空気抜き孔、１６ 開口部、２０ 半導
体素子、２１ バンプ、３０ 残留空気、４０ 貼り付
けヘッド、４１ ラバー
Claims (2)
- 【請求項１】 所定の配線パターンが形成された絶縁基
板上に、開口部を有したソルダレジスト層が被着形成さ
れ、電子部品を前記開口部に臨む配線パターンの接続部
に対して、異方性導電膜を介して接続するプリント回路
基板に於いて、前記ソルダレジスト層の開口部に臨む前
記絶縁基板に、空気抜き孔が設けられて成ることを特徴
とするプリント回路基板。 - 【請求項２】 前記空気抜き孔は、前記開口部の隅に対
応した位置に設けられて成ることを特徴とする請求項１
に記載のプリント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13867697A JPH10335776A (ja) | 1997-05-28 | 1997-05-28 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13867697A JPH10335776A (ja) | 1997-05-28 | 1997-05-28 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335776A true JPH10335776A (ja) | 1998-12-18 |
Family
ID=15227511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13867697A Pending JPH10335776A (ja) | 1997-05-28 | 1997-05-28 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335776A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109597254A (zh) * | 2019-01-08 | 2019-04-09 | 深圳市华星光电半导体显示技术有限公司 | 芯片绑定区域的结构及显示面板 |
| EP4138524A1 (en) * | 2021-06-30 | 2023-02-22 | Honor Device Co., Ltd. | Terminal device |
-
1997
- 1997-05-28 JP JP13867697A patent/JPH10335776A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109597254A (zh) * | 2019-01-08 | 2019-04-09 | 深圳市华星光电半导体显示技术有限公司 | 芯片绑定区域的结构及显示面板 |
| WO2020143127A1 (zh) * | 2019-01-08 | 2020-07-16 | 深圳市华星光电半导体显示技术有限公司 | 芯片绑定区域的结构及显示面板 |
| EP4138524A1 (en) * | 2021-06-30 | 2023-02-22 | Honor Device Co., Ltd. | Terminal device |
| EP4138524A4 (en) * | 2021-06-30 | 2023-10-11 | Honor Device Co., Ltd. | Terminal device |
| US12219714B2 (en) | 2021-06-30 | 2025-02-04 | Honor Device Co., Ltd. | Terminal device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002045152A3 (en) | Flip chip mounting technique | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001267359A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH10335776A (ja) | プリント回路基板 | |
| JPH11191574A (ja) | 半導体装置 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2002026170A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JP2000223530A (ja) | フリップチップ実装体および実装方法 | |
| JPH09246331A (ja) | 半導体装置の製造方法及びこれに用いる配線パターンフィルム | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ | |
| JP2003158152A (ja) | 半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法 | |
| JP2002270763A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040108 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061114 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070115 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |