[go: up one dir, main page]

JPH1032281A - 抵抗内蔵半導体回路基板 - Google Patents

抵抗内蔵半導体回路基板

Info

Publication number
JPH1032281A
JPH1032281A JP18442296A JP18442296A JPH1032281A JP H1032281 A JPH1032281 A JP H1032281A JP 18442296 A JP18442296 A JP 18442296A JP 18442296 A JP18442296 A JP 18442296A JP H1032281 A JPH1032281 A JP H1032281A
Authority
JP
Japan
Prior art keywords
layer
chromate
chromium
semiconductor circuit
chromate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18442296A
Other languages
English (en)
Inventor
Hirobumi Tanaka
博文 田中
Moriji Morita
守次 森田
Shigeki Nakahara
重樹 中原
Toshiji Koike
利治 小池
Naoki Kuwabara
直樹 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Petrochemical Industries Ltd
Original Assignee
Mitsui Petrochemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Petrochemical Industries Ltd filed Critical Mitsui Petrochemical Industries Ltd
Priority to JP18442296A priority Critical patent/JPH1032281A/ja
Publication of JPH1032281A publication Critical patent/JPH1032281A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【解決手段】 銅箔上に、金属クロム(あるいはクロム
合金)層および/または金属クロム(あるいはクロム合
金)を含むクロメート層が形成され、更にクロメート層
が順に形成される処理を施してなる、表面処理銅箔を、
絶縁性基材に該クロメート層が接触するように接着され
た配線基材を用いて加工形成される半導体回路飢餓番に
おいて、パターニング形成された表面処理銅箔からなる
電送ライン上の一部の銅を除去し、アースラインと電気
的外部接続用端子間で、金属クロム(あるいはクロム合
金)層および/または金属クロム(あるいはクロム合
金)を含むクロメート層とおよびクロメート層からなる
シート状抵抗を終端抵抗として加工形成されることを特
徴とする半導体回路基板。 【効果】 本発明により、抵抗精度良好で且つ耐久性に
優れたシート状抵抗を内蔵した回路基板を製造でき、マ
イクロストリップライン構造を有する半導体回路基板に
おいて、接続点における信号波形の乱れを低減させる終
端抵抗を容易に内蔵することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高速動作ICチップ
をマウントするマイクロストリップライン構造を有する
半導体基板において、接続点における信号波形の乱れを
低減させるために設置された終端抵抗を内蔵した半導体
回路基板およびその作製方法に関するものである。
【0002】
【従来の技術】プリント回路基板内に抵抗を入れる場合
には、回路間に抵抗部品を実装する事が一般であるが、
実装の際の接続信頼性の問題や実装体積の問題があり、
今後の小型化・多ピン化の趨勢に合致しなくなってい
る。この問題を解決するため、プリント回路基板内に、
シート状抵抗を形成する方法としては、ガラス繊維入り
のエポキシ系樹脂、BT樹脂、マレイミド系ポリイミド
樹脂の片面もしくは両面に、電気メッキにより形成され
たリンを含むNi層をシート状抵抗体として、銅箔上に形
成した金属箔を接着した基材を用いた方法(米国特許380
8576号)等が知られている。しかしながら、この方法で
は、銅箔とリンを含むNi層からなるシート状抵抗とのエ
ッチング選択性が低いという問題点が残されているのが
現状である。そのため、加工法として次のような方法
(工程1〜3)が採られているが(特公平3−7169
6号公報)、管理幅が狭いという困難さが残されてい
る。
【0003】すなわち、工程1:電送ラインを形成後公
知の方法でマスクしたのち、銅箔層とリンを含むNi層に
対してエッチング選択性の小さい、塩化第二銅やアンモ
ニア液といったエッチング液を用いて銅箔層とリンを含
むNi層からなる電送ラインを形成する。
【0004】工程2:エッチング速度の小さいリンを含
むNi層が電送ライン以外の場所に不要な層として残るの
で、この層を、銅箔層とリンを含むNi層とのエッチング
選択性が高い、硫酸銅/濃硫酸エッチング液を用いて、
銅の部分をサイドエッチングしないよう注意しながら、
リンを含むNi層のエッチングを行い除去する。
【0005】工程3:シート状抵抗形成用レジストを公
知の方法で形成し、その次に、銅箔とリンを含むNi層に
対して選択性が小さいアンモニアを含むアルカリエッチ
ング液で銅のエッチングを行い銅のみを除去する。この
操作は、リンを含むNi層をエッチングしないように、エ
ッチング温度、時間等厳密に注意しながら、電送ライン
上の銅箔のみを一部除去し、電送ラインの一部にリンを
含むNi層からなるシート状抵抗を形成するのである。
【0006】このような方法の場合、リンを含むNi層の
一部がどうしてもエッチングされてしまうことで、抵抗
値が変化してしまっていた。通常、クロック周波数が30
0MHz以上といった高速ICに用いられる終端抵抗は規定値
の±5%以下の制度を要求されているために、膜厚で±
2%以内であることが望ましいが、シート状抵抗形成後
に、多くの場合にはレーザートリミングを行う工程が必
要があった。該公報以外にも、シート抵抗としてNi系合
金を使用する技術が知られているが(特開平3-71696号
公報、特開平3-180094号公報、いずれも、多かれ、少な
かれ前記と同様なエッチング選択性の問題を抱えてい
る。
【0007】
【発明が解決しようとする課題】本発明の課題は銅との
エッチング選択性が高く、かつ、エッチング可能で耐久
性に優れた金属を抵抗層に適用することにより、抵抗精
度を高めると同時に、絶縁性基材側の表面粗度を制御す
ることにより、絶縁性基材との接着力が高いシート状抵
抗を内蔵した半導体回路基板を提供することである。ま
た、アースラインと外部接続用端子間にシート状抵抗を
終端抵抗として設け、接続点における信号波形の乱れを
低減させる技術を提起することにある。
【0008】
【課題を解決するための手段】本発明は、(1) 銅箔
上に、金属クロム層および/または金属クロムを含むク
ロメート層が形成され、更にクロメート層が順に形成さ
れる処理を施してなる、表面処理銅箔(以下表面処理銅
箔1と略す)を、絶縁性基材に該クロメート層が接触す
るように接着された配線基材を用いて加工形成される半
導体回路基板において、パターニング形成された表面処
理銅箔1からなる電送ライン上の一部の銅を除去し、ア
ースラインと電気的外部接続用端子間で、金属クロム層
および/または金属クロムを含むクロメート層と、およ
びクロメート層(以下クロメート抵抗層1と略す)から
なるシート状抵抗が終端抵抗として加工形成されること
を特徴とする半導体回路基板、(2) 銅箔上に、クロ
ム合金層および/またはクロム合金を含むクロメート層
が形成され、更にクロメート層が順に形成される処理を
施してなる、表面処理銅箔(以下表面処理銅箔2と略
す)を、絶縁性基材に該クロメート層が接触するように
接着された配線基材を用いて加工形成される半導体回路
基板において、パターニング形成された表面処理銅箔2
からなる電送ライン上の一部の銅を除去し、アースライ
ンと電気的外部接続用端子間で、クロム合金層および/
またはクロム合金を含むクロメート層と、およびクロメ
ート層(以下クロメート抵抗層2と略す)からなるシー
ト状抵抗が終端抵抗として加工形成されることを特徴と
する半導体回路基板、(3) 表面処理銅箔1の、該表
面処理が電解メッキで行われ、表面処理層が銅側に緻密
な金属光沢を有する金属クロム層および/または金属ク
ロムを含むクロメート層、絶縁基材側に中心線表面粗さ
が0.05〜2.0μmである粗面状態のクロメート層
を有する事を特徴とする(1)記載の半導体回路基板、
(4) 表面処理銅箔2の、該表面処理が電解メッキで
行われ、表面処理層が銅側に緻密な金属光沢を有するク
ロム合金層および/またはクロム合金を含むクロメート
層、絶縁基材側に中心線表面粗さが0.05〜2.0μ
mである粗面状態のクロメート層を有する事を特徴とす
る(2)記載の半導体回路基板、(5) (1)記載の
半導体回路基板の製造方法であって、金属クロム層およ
び/または金属クロムを含むクロメート層およびクロメ
ート層からなる表面処理層のエッチングにおいて、濃
度:2N〜10N、液温度:40℃〜95℃の塩酸水溶
液を使用してエッチングすることを特徴とする半導体回
路基板の製造方法、(6) (2)記載の半導体回路基
板の製造方法であって、クロム合金層および/またはク
ロム合金を含むクロメート層と、およびクロメート層か
らなる表面処理層のエッチングにおいて、濃度:2N〜
10N、液温度:40℃〜95℃の塩酸水溶液を使用し
てエッチングすることを特徴とする半導体回路基板の製
造方法である。
【0009】
【発明の実施の形態】まず、添付図面について説明す
る。図1の(a)は、銅箔/(金属クロム層または金属
クロムを含むクロメート層)/クロメート層/ポリイミ
ド等の絶縁性基材/(銅または銅合金等の金属板)から
なる半導体回路基板を示す断面図であり、(b)は銅箔
/(クロム合金層またはクロム合金を含むクロメート
層)/クロメート層/ポリイミド等の絶縁性基材/(銅
または銅合金等の金属板)からなる半導体回路基板を示
す断面図であり、(c)は銅箔/(金属クロム層または
クロム合金層)/(金属クロムまたはクロム合金を含む
クロメート層)/クロメート層/ポリイミド等の絶縁性
基材/(銅または銅合金等の金属板)からなる半導体回
路基板を示す断面図であり、いずれも本発明の半導体回
路基板を示す。
【0010】図2は、これらの半導体回路基板よりシー
ト状抵抗60を形成した状態を示す。すなわち、(a)
は銅箔/(金属クロム層またはクロム合金層)/(金属
クロムまたはクロム合金を含むクロメート層)/クロメ
ート層/ポリイミド等の絶縁性基材/(銅または銅合金
等の金属板)からなる半導体回路基板において、銅箔/
(金属クロム層またはクロム合金層)/(金属クロムま
たはクロム合金を含むクロメート層)/クロメート層を
加工して、半導体回路基板の一部に、複数のシート状抵
抗60の形成を行ったその一つのA−A’面での断面図
であり、(b)は(a)の上面図である。(なお、図2
は図1(C)の半導体回路基板を使用した場合であ
る。) ここで、10は銅箔、15は金属クロム層または金属ク
ロムを含むクロメート層、16はクロム合金層またはク
ロム合金を含むクロメート層、20は金属クロム層また
はクロム合金層、30は金属クロムまたはクロム合金を
含むクロメート層、35はクロメート層、40はポリイ
ミド等の絶縁性基材、50は銅板または銅合金板等の金
属板、60はシート状抵抗、70は電送ライン、80は
電気的外部接続用ハンダボール形成部、90はアースラ
インである。
【0011】本発明において、絶縁性基材としては、エ
ポキシ樹脂、フッ素樹脂、BT樹脂、マレイミド系ポリ
イミド樹脂、芳香族系ポリイミド樹脂等の樹脂やセラミ
ックスが使用される。高速ICチップの動作用としては誘
電特性に優れた芳香族ポリイミド樹脂やフッ素樹脂がよ
り好適に使用される。絶縁性基材の厚みは、10μm〜30
00μmのものが用いられる。より好適には20〜200μmの
ものが使用される。また、樹脂にガラス繊維や公知のフ
ィラー等を添加しても良い。さらに、基材の放熱性、電
磁シールド性、機械強度を高めるために絶縁性基材の片
面に銅板等の厚さ0.01〜5mmの金属を積層しても良い。
この積層には、Bステージ状態の絶縁性基材を用いて
も、Cステージ状態の絶縁性基材にエポキシ系、アクリ
ル系或いは熱可塑性ポリイミド等の接着剤を用いて該基
材に積層してもよい。
【0012】本発明において、銅箔に、クロメート抵抗
層1を形成する方法としては、クロムメッキ浴、およ
び、無水クロム酸を成分として含んだ硫酸浴に浸せき
し、電気メッキ等により所定の膜厚形成を行えばよい。
また、クロメート抵抗層2を形成する方法としては、ク
ロムメッキ浴あるいはクロム合金メッキ浴、および、無
水クロム酸を成分として含んだ硫酸浴に浸せきし、電気
メッキ等により所定の膜厚形成を行えばよい。
【0013】かくして得られた表面処理銅箔1あるいは
2と絶縁性基材との積層は、加熱真空プレス機等の公知
のプレス機を用いて、接着積層したり、絶縁性基材の前
駆体のワニスを公知の方法で銅箔に塗工、乾燥、硬化さ
せ絶縁性基材を積層する事等により得られる。この際、
中心線表面粗さが好ましくは0.05〜2.0μmに制御され
たクロメート層が絶縁基材に接触積層するようにするこ
とで、接着強度が高められるようにすることが好まし
い。
【0014】高速ICチップを搭載するための半導体回路
基板を製造するためには、絶縁性基材にICチップの端子
数に相当する数のワイアボンディング部、信号電送ライ
ン、電源ライン、アースライン、外部接続用ハンダボー
ル形成部、及び補助的な電源ライン、アースライン、内
蔵抵抗ライン等を回路加工で形成し、ハンダレジスト形
成、Ni/Auメッキを行って半導体回路基板とする。
【0015】この、半導体回路基板に、クロメート抵抗
層1あるいは2からなるシート状抵抗を形成する方法と
しては、まず表面処理銅箔層1あるいは2から、回路を
形成する部分以外の不要部分の銅のみを公知のエッチン
グ液、例えば塩化第二銅または、塩化第二鉄といったエ
ッチング液で除去する(回路形成工程1)。この結果、
銅を除かれた部分には、金属光沢を帯びた金属クロム層
または金属クロムを含んだクロメート層あるいはクロム
合金層またはクロム合金を含んだクロメート層が露出す
ることになる。この際、エッチング選択性が極めて高い
ので、クロメート抵抗層1あるいは2は全くエッチング
されない。
【0016】続いて、この露出したクロメート抵抗層1
あるいは2を、好ましくは濃度2〜10N、温度40〜
95℃、より好ましくは濃度3〜8N、温度60〜80
℃の塩酸水溶液を用いて溶解除去する(回路形成工程
2)。クロメート抵抗層のエッチングを塩酸を用いて行
うことが本発明の特徴の一つである。通常の当業者の予
想に反して、驚くべきことにエッチング選択性は極めて
高いことを我々は見いだした。したがって、このエッチ
ングは回路状の銅およびその銅の下のクロメートの溶解
の心配は実質的に全く無く行うことができ、表面処理銅
箔1あるいは2からなる回路が形成されるのである。温
度および濃度は、エッチング速度および選択性の点から
好ましい範囲である。
【0017】続いて、シート状抵抗部を電送ライン上に
形成するためには、公知のレジストマスク形成を行い、
銅のみを塩化第二銅または、塩化第二鉄といった公知の
エッチング液で除去して、クロメート抵抗層1あるいは
2からなるシート状抵抗を形成するのである(回路形成
3)。
【0018】この場合も、エッチング選択性は極めて高
いので、所定の形状のシート状抵抗を精度良く形成でき
る。クロム合金の場合、クロム含有率が少なくとも30at
om%以上、好ましくは35atom%以上で、その他Mn、Co、F
e、Cu、W 、Ni、P 、B 、Oの複数もしくは、いづれかの
元素を含む合金であれば良い。この時のシート状抵抗の
抵抗値としては、クロムまたはクロムに添加される元素
の合金比を調節することで、クロム合金層のシート抵抗
値を調節する。用いられる、シート抵抗値としては、 5
Ω/□〜1000Ω/□のものが選ばれ、厚みとしてはクロ
メート抵抗層1あるいは2の厚みが0.1〜10μmと比較
的薄いものが好ましい。
【0019】また、このシート状抵抗を、アースライン
と外部接続用端子間で、終端抵抗として接続形成するこ
とにより、高速動作ICチップをマウントするマイクロス
トリップライン構造を有するメタルパッケージにおい
て、接続点における信号波形の乱れを低減させることが
できる。
【0020】
【実施例】以下実施例により、発明の効果について説明
する。 (実施例1)非熱可塑性ポリイミドに厚み25μmのアピ
カル (鐘が淵化学社製) を用い、この両側に熱可塑性ポ
リイミドとして、厚み 8μmのPI-A( 三井東圧化学社
製) を用い、両者を積層したポリイミド両面接着シート
をポリイミドフィルムとして用いた。
【0021】一方、厚み18μmの圧延銅箔に、電気メッ
キ法で、厚み、約50nmの金属クロムを含むクロメート
層、続いて厚み約 0.4μmのクロメート層を形成(クロ
メート抵抗層3とする)し、表面処理銅箔3とした。ま
た、厚さ200μmの銅板を用意した。
【0022】これら銅箔、両面接着シート、銅板をこの
順番に積層し、真空下、240℃、圧力40kg/cm2で3
0分間圧着して銅ベース回路用基板を得た。表面処理銅
箔3とポリイミドフィルムとの剥離強度は2.2kg/cmであ
り十分強力であった。クロメート抵抗層3のシート抵抗
値は、18μmの圧延銅箔を塩化第二銅エッチング液で除
去してクロメート抵抗層3を露出させて測定した。シー
ト抵抗は27.6Ωであった。
【0023】抵抗回路の形成は、回路以外の不要部分の
銅を塩化第二銅エッチング液で除去したあと、露出した
クロメート抵抗層3を、3.5Nの塩酸溶液を用い、液
温65℃で1分間エッチングし除去した。この際、回路
部分の銅およびその銅の下のクロム抵抗層3はまったく
エッチングされず極めてエッチング選択性が高い事が示
された。続いて、シート状抵抗形成部を電送ライン上に
形成するための所定のレジストマスク形成を行い、露出
している銅のみを塩化第二銅エッチング液で除去して、
クロメート抵抗層3からなるシート状抵抗を形成した。
かくして幅40μmの電送ライン上で、ハンダボール形成
部と、アースラインの間において、幅40μm×長さ72μ
mの形状で、シート状抵抗を形成した。この抵抗値を測
定したところ、50.3Ωであった。このシート状抵抗の耐
久性を測定するために85℃、85%の雰囲気で100
0時間放置したのち再度測定した結果、抵抗値は50.6Ω
と初期値と殆ど変化がなかった。
【0024】(実施例2)非熱可塑性ポリイミドに厚み
25μmのアピカル (鐘が淵化学社製) を用い、この両側
に熱可塑性ポリイミドとして、厚み 3μmのPI-A( 三井
東圧化学社製) を用い、両者を積層したポリイミド両面
接着シートをポリイミドフィルムとして用いた。
【0025】一方、厚み12μmの圧延銅箔に、電気メッ
キ法で、厚み、約10nmの金属クロム層、続いて厚み約
0.5μmのクロメート層を形成(クロメート抵抗層4と
する)し表面処理銅箔4とした。また、厚さ0.5mm
の銅板を用意した。
【0026】更に、これら銅箔、両面接着シート、銅板
をこの順番に積層し、真空下、240℃、圧力50kg/c
m2で30分間圧着して銅ベース回路用基板を得た。表面
処理銅箔4とポリイミドフィルム層との剥離強度は1.9k
g/cmで十分強力であった。クロメート抵抗層4のシート
抵抗値は、12μmの圧延銅箔を塩化第二銅エッチング液
で除去してクロメート抵抗層4を露出させて測定した。
シート抵抗は22Ωであった。
【0027】抵抗回路の形成は、回路以外の不要部分の
銅を塩化第二銅エッチング液で除去したあと、露出した
クロメート抵抗層4を、4.5Nの塩酸溶液を用い、液
温70℃で30秒間エッチングし除去した。続いて、シ
ート状抵抗形成部を電送ライン上に形成するための所定
のレジストマスク形成を行い、露出している銅を塩化第
二銅エッチング液で除去して、クロメート抵抗層4から
なるシート状抵抗を形成した。かくして幅50μmの電送
ライン上で、ハンダボール形成部と、アースラインの間
において、幅50μm×長さ115μmの形状で、シート状
抵抗を形成した。この抵抗値を測定したところ、50.5Ω
であった。このシート状抵抗の耐久性を測定するために
85℃、85%の雰囲気で1000時間放置したのち再
度測定した結果、抵抗値は50.8Ωと初期値と殆ど変化が
なかった。
【0028】
【発明の効果】本発明に従えば、銅とのエッチング選択
性が高く、耐久性に優れた金属クロム(クロム合金)お
よび/または金属クロム(クロム合金)を含むクロメー
ト層とおよびクロメート層を抵抗層へ適用し、それら抵
抗層のエッチングを高温の塩酸溶液で行うことにより、
抵抗精度良好で且つ耐久性に優れたシート状抵抗を内蔵
した回路基板を製造でき、マイクロストリップライン構
造を有する半導体回路基板において、接続点における信
号波形の乱れを低減させる終端抵抗を容易に内蔵するこ
とができる。
【図面の簡単な説明】
【図1】(a):銅箔/(金属クロム層または金属クロ
ムを含むクロメート層)/クロメート層/ポリイミド等
の絶縁性基材/(銅または銅合金等の金属板)からなる
半導体回路基板を示す断面図 (b):銅箔/(クロム合金層またはクロム合金を含む
クロメート層)/クロメート層/ポリイミド等の絶縁性
基材/(銅または銅合金等の金属板)からなる半導体回
路基板を示す断面図 (c):銅箔/(金属クロム層またはクロム合金層)/
(金属クロムまたはクロム合金を含むクロメート層)/
クロメート層/ポリイミド等の絶縁性基材/(銅または
銅合金等の金属板)からなる半導体回路基板を示す断面
【図2】(a):銅箔/(金属クロム層またはクロム合
金層)/(金属クロムまたはクロム合金を含むクロメー
ト層)/クロメート層/ポリイミド等の絶縁性基材/
(銅または銅合金等の金属板)からなる半導体回路基板
において、銅箔/(金属クロム層またはクロム合金層)
/(金属クロムまたはクロム合金を含むクロメート層)
/クロメート層を加工して、半導体回路基板の一部に、
複数のシート状抵60の抗形成を行ったその一つのA−
A’面での断面図 (b):(a)の上面図
【符号の説明】
10 銅箔 15 金属クロム層または金属クロムを含むクロメート
層 16 クロム合金層またはクロム合金を含むクロメート
層 20 金属クロム層またはクロム合金層 30 金属クロムまたはクロム合金を含むクロメート層 35 クロメート層 40 ポリイミド等の絶縁性基材 50 銅板または銅合金板等の金属板 60 シート状抵抗 70 電送ライン 80 電気的外部接続用ハンダボール形成部 90 アースライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 利治 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内 (72)発明者 桑原 直樹 神奈川県横浜市栄区笠間町1190番地 三井 東圧化学株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 銅箔上に、金属クロム層および/または
    金属クロムを含むクロメート層が形成され、更にクロメ
    ート層が順に形成される処理を施してなる、表面処理銅
    箔を、絶縁性基材に該クロメート層が接触するように接
    着された配線基材を用いて加工形成される半導体回路基
    板において、パターニング形成された表面処理銅箔から
    なる電送ライン上の一部の銅を除去し、アースラインと
    電気的外部接続用端子間で、金属クロム層および/また
    は金属クロムを含むクロメート層とおよびクロメート層
    からなるシート状抵抗が終端抵抗として加工形成される
    ことを特徴とする半導体回路基板。
  2. 【請求項2】 銅箔上に、クロム合金層および/または
    クロム合金を含むクロメート層が形成され、更にクロメ
    ート層が順に形成される処理を施してなる、表面処理銅
    箔を、絶縁性基材に該クロメート層が接触するように接
    着された配線基材を用いて加工形成される半導体回路基
    板において、パターニング形成された表面処理銅箔から
    なる電送ライン上の一部の銅を除去し、アースラインと
    電気的外部接続用端子間で、クロム合金層および/また
    はクロム合金を含むクロメート層とおよびクロメート層
    からなるシート状抵抗が終端抵抗として加工形成される
    ことを特徴とする半導体回路基板。
  3. 【請求項3】 表面処理銅箔の、該表面処理が電解メッ
    キで行われ、表面処理層が銅側に緻密な金属光沢を有す
    る金属クロム層および/または金属クロムを含むクロメ
    ート層、絶縁基材側に中心線表面粗さが0.05〜2.
    0μmである粗面状態のクロメート層を有することを特
    徴とする請求項1記載の半導体回路基板。
  4. 【請求項4】 表面処理銅箔の、該表面処理が電解メッ
    キで行われ、表面処理層が銅側に緻密な金属光沢を有す
    るクロム合金層および/またはクロム合金を含むクロメ
    ート層、絶縁基材側に中心線表面粗さが0.05〜2.
    0μmである粗面状態のクロメート層を有することを特
    徴とする請求項2記載の半導体回路基板。
  5. 【請求項5】 請求項1記載の半導体回路基板の製造方
    法であって、金属クロム層および/または金属クロムを
    含むクロメート層とおよびクロメート層からなる表面処
    理層のエッチングにおいて、濃度:2N〜10N、液温
    度:40℃〜95℃の塩酸水溶液を使用してエッチング
    することを特徴とする半導体回路基板の製造方法。
  6. 【請求項6】 請求項2記載の半導体回路基板の製造方
    法であって、クロム合金層および/またはクロム合金を
    含むクロメート層と、およびクロメート層からなる表面
    処理層のエッチングにおいて、濃度:2N〜10N、液
    温度:40℃〜95℃の塩酸水溶液を使用してエッチン
    グすることを特徴とする半導体回路基板の製造方法。
JP18442296A 1996-07-15 1996-07-15 抵抗内蔵半導体回路基板 Pending JPH1032281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18442296A JPH1032281A (ja) 1996-07-15 1996-07-15 抵抗内蔵半導体回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18442296A JPH1032281A (ja) 1996-07-15 1996-07-15 抵抗内蔵半導体回路基板

Publications (1)

Publication Number Publication Date
JPH1032281A true JPH1032281A (ja) 1998-02-03

Family

ID=16152887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18442296A Pending JPH1032281A (ja) 1996-07-15 1996-07-15 抵抗内蔵半導体回路基板

Country Status (1)

Country Link
JP (1) JPH1032281A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263181B1 (en) * 1999-08-02 2001-07-17 Xerox Corporation Electrostatographic reproduction machine including a dual function fusing belt deskewing and oiling assembly
JP2003237010A (ja) * 2002-02-18 2003-08-26 Toyo Kohan Co Ltd 抵抗板積層材の製造方法および抵抗板積層材を用いた部品の製造方法
US7714411B2 (en) 2005-05-30 2010-05-11 Epson Imaging Devices Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263181B1 (en) * 1999-08-02 2001-07-17 Xerox Corporation Electrostatographic reproduction machine including a dual function fusing belt deskewing and oiling assembly
JP2003237010A (ja) * 2002-02-18 2003-08-26 Toyo Kohan Co Ltd 抵抗板積層材の製造方法および抵抗板積層材を用いた部品の製造方法
US7714411B2 (en) 2005-05-30 2010-05-11 Epson Imaging Devices Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus
US7978297B2 (en) 2005-05-30 2011-07-12 Sony Corporation Electro-optical device having resistor with adjustable resistance value connected to IC and wiring lines

Similar Documents

Publication Publication Date Title
KR100902970B1 (ko) 프린트 배선 기판 및 이를 이용한 회로 장치
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP2009267081A (ja) フレックスリジッド配線基板とその製造方法
JP2009176770A (ja) 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JPH1032281A (ja) 抵抗内蔵半導体回路基板
JP4172893B2 (ja) 金属ベース回路基板の製造方法
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
JPH1051098A (ja) 抵抗内蔵回路基板
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP2842631B2 (ja) プリント配線板の製造方法
JPS60263494A (ja) 記録電極板の製造法
JPH0521537A (ja) フイルムキヤリア装置
JP2005064110A (ja) 電子部品用部材並びにこれを用いた電子部品
JPH0765630A (ja) 積層導体およびその製造方法
JP2002290034A (ja) 積層基板およびその製造方法
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
KR930000639B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JP3188783B2 (ja) フィルムキャリア、フィルムキャリアデバイスおよびフィルムキャリアの製造方法
JPH0669634A (ja) プリント配線板の製造方法
JPH0353796B2 (ja)
JPS63260198A (ja) 多層回路板の製造方法
JP2002290036A (ja) 配線基板の製造方法
JPH0637429A (ja) フレキシブル印刷配線板の製造方法
JP2003008170A (ja) 両面可撓性回路基板の製造法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704