JPH10321548A - Manufacture of semiconductor substrate - Google Patents
Manufacture of semiconductor substrateInfo
- Publication number
- JPH10321548A JPH10321548A JP12550697A JP12550697A JPH10321548A JP H10321548 A JPH10321548 A JP H10321548A JP 12550697 A JP12550697 A JP 12550697A JP 12550697 A JP12550697 A JP 12550697A JP H10321548 A JPH10321548 A JP H10321548A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- single crystal
- base substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 137
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims abstract description 194
- 239000013078 crystal Substances 0.000 claims abstract description 105
- 239000010408 film Substances 0.000 claims abstract description 89
- 239000010409 thin film Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000002344 surface layer Substances 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 claims description 56
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- 238000011109 contamination Methods 0.000 abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract description 4
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 229910001385 heavy metal Inorganic materials 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、支持体上に素子形
成用の半導体層をその支持体との絶縁状態に設けてなる
半導体基板を製造するための半導体基板の製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate manufacturing method for manufacturing a semiconductor substrate in which a semiconductor layer for element formation is provided on a support in an insulated state from the support.
【0002】[0002]
【発明が解決しようとする課題】この種の半導体基板と
して、例えばシリコン基板上に絶縁膜を介してシリコン
単結晶層を設けて構成されるSOI(Silicon On Insul
ator)基板がある。このSOI基板を製造するための方
法として、例えば特開平5−211128号公報に示さ
れるような、貼合わせを用いたいわゆるスマートカット
法が提案されている。As this type of semiconductor substrate, for example, an SOI (Silicon On Insul) formed by providing a silicon single crystal layer on a silicon substrate via an insulating film.
ator) There is a substrate. As a method for manufacturing this SOI substrate, for example, a so-called smart cut method using lamination as disclosed in Japanese Patent Application Laid-Open No. 5-211128 has been proposed.
【0003】この方法では、図5に示すように、3つの
段階(工程)を経てSOI基板が製造される。即ち、第
1段階では、図5(a)に示すように、シリコン単結晶
基板からなるベース基板1に対し、例えば水素ガスをイ
オン化して所定の注入エネルギーで加速して注入する工
程が行われ、これにてベース基板1の所定深さ位置に欠
陥層2が形成される。この場合、ベース基板1のうち欠
陥層2の上部の層が、最終的に得たいシリコン単結晶層
に対応した薄膜層1aとなる。In this method, as shown in FIG. 5, an SOI substrate is manufactured through three stages (processes). That is, in the first stage, as shown in FIG. 5A, a step of ionizing, for example, hydrogen gas and accelerating it with a predetermined implantation energy into the base substrate 1 made of a silicon single crystal substrate is performed. Thereby, the defect layer 2 is formed at a predetermined depth position on the base substrate 1. In this case, the layer above the defect layer 2 in the base substrate 1 becomes the thin film layer 1a corresponding to the silicon single crystal layer to be finally obtained.
【0004】次の第2段階では、図5(b)に示すよう
に、上記ベース基板1の上面に、例えばシリコン基板か
らなる支持体3を貼合わせる工程が行われる。このと
き、前記支持体3の表面(図で下面)には予め酸化膜か
らなる絶縁膜4が形成されている。そして、第3段階で
は、図5(c)に示すように、熱処理によって、前記ベ
ース基板1から薄膜層1aを欠陥層2に沿って剥離させ
る工程が行われる。In the next second stage, as shown in FIG. 5B, a step of bonding a support 3 made of, for example, a silicon substrate to the upper surface of the base substrate 1 is performed. At this time, an insulating film 4 made of an oxide film is previously formed on the surface (the lower surface in the figure) of the support 3. In the third stage, as shown in FIG. 5C, a step of peeling the thin film layer 1a from the base substrate 1 along the defect layer 2 by heat treatment is performed.
【0005】これにて、支持体3上に絶縁膜4を介して
薄膜層1aが貼合わされた形態となり、その後、図5
(d)に示すように、剥離面の研磨が行われることによ
り、シリコン単結晶層5を有するSOI基板6が得られ
るのである。かかる方法によれば、品質の高いシリコン
単結晶層5を得ることができ、また、ベース基板1を、
厚みを減少させながら再使用することができるものであ
る。As a result, the thin film layer 1a is laminated on the support 3 with the insulating film 4 interposed therebetween.
As shown in (d), the SOI substrate 6 having the silicon single crystal layer 5 is obtained by polishing the peeled surface. According to this method, a high-quality silicon single crystal layer 5 can be obtained.
It can be reused while reducing its thickness.
【0006】ところで、上述のようなSOI基板6を、
例えばパワーデバイス系や、サーフェイスマイクロマシ
ーン等に使用する場合には、シリコン単結晶層5の大き
な厚み(例えば数μm〜十数μm)が必要とされる。し
かしながら、上記従来の製造方法では、シリコン単結晶
層5の膜厚を十分に大きくしようとすると、イオン注入
の深さを十分に大きく(欠陥層2の形成位置を深く)し
て薄膜層1aの厚みを大きくしなければならない。By the way, the SOI substrate 6 as described above is
For example, when it is used for a power device system, a surface micro machine, or the like, a large thickness (for example, several μm to several tens μm) of the silicon single crystal layer 5 is required. However, in the above-described conventional manufacturing method, when the thickness of the silicon single crystal layer 5 is to be sufficiently increased, the depth of the ion implantation is sufficiently increased (the position where the defect layer 2 is formed is deepened), and the thickness of the thin film layer 1a is reduced. The thickness must be increased.
【0007】そのため、イオン注入エネルギーが高くな
って大電力が必要となるために高価となると共に、高価
なイオン注入機も必要となる。この場合、例えば13.
5μmのシリコン単結晶層5を形成するためには、1M
eVの注入エネルギーが必要となる。さらには、加速エ
ネルギーが大きくなることに伴い、副次的に発生する薄
膜層1a(シリコン単結晶層5)内への重金属ノックオ
ンにより、薄膜層1aひいてはシリコン単結晶層5にお
ける重金属等の不純物汚染やダメージが大きくなる問題
もあった。また、ベース基板1の繰返し使用回数も少な
いものとなってしまう。[0007] Therefore, the ion implantation energy becomes high and a large amount of power is required, so that it becomes expensive and an expensive ion implanter is also required. In this case, for example, 13.
To form a silicon single crystal layer 5 of 5 μm, 1M
eV implantation energy is required. Furthermore, as the acceleration energy increases, heavy metal knock-on into the thin film layer 1a (silicon single crystal layer 5) which is generated as a by-product causes contamination of impurities such as heavy metals in the thin film layer 1a and thus the silicon single crystal layer 5. There was also a problem that the damage was increased. Further, the number of times of repeated use of the base substrate 1 becomes small.
【0008】本発明は上記事情に鑑みてなされたもの
で、その目的は、支持体上に半導体層を有してなる半導
体基板を製造する方法にあって、簡単な工程で且つ安価
に膜厚の大きい半導体層を得ることができ、しかも半導
体層の不純物汚染等を極力抑えることができる半導体基
板の製造方法を提供するにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor substrate having a semiconductor layer on a support, which is simple and inexpensive. It is an object of the present invention to provide a method of manufacturing a semiconductor substrate, which can obtain a semiconductor layer having a large size and can minimize impurity contamination of the semiconductor layer.
【0009】[0009]
【課題を解決するための手段】本発明の第1の半導体基
板の製造方法は、単結晶半導体からなるベース基板の表
面部の所定深さにイオン注入を行うことにより該ベース
基板の表層部に単結晶薄膜層を確保した状態に剥離用の
欠陥層を形成する欠陥層形成工程と、ベース基板の表面
の単結晶薄膜層上に所定厚みの単結晶半導体膜を形成す
る半導体膜形成工程と、支持体に対し単結晶半導体膜が
形成されたベース基板をその単結晶半導体膜の表面にて
貼合わせる貼合せ工程と、支持体に貼合わされたベース
基板を欠陥層にて切離す剥離工程とを含むところに特徴
を有する(請求項1の発明)。According to a first method of manufacturing a semiconductor substrate of the present invention, ions are implanted at a predetermined depth in a surface portion of a base substrate made of a single crystal semiconductor, so that a surface layer of the base substrate is formed. A defect layer forming step of forming a defect layer for separation in a state where the single crystal thin film layer is secured, and a semiconductor film forming step of forming a single crystal semiconductor film of a predetermined thickness on the single crystal thin film layer on the surface of the base substrate, A bonding step of bonding the base substrate over which the single crystal semiconductor film is formed to the support on the surface of the single crystal semiconductor film, and a separation step of separating the base substrate bonded to the support at a defect layer. It has a feature in that it includes (the invention of claim 1).
【0010】これによれば、欠陥層形成工程において、
ベース基板の表層部に欠陥層により仕切られた形態の単
結晶薄膜層が形成され、半導体膜形成工程において、そ
の単結晶薄膜層上に、所定厚みの単結晶半導体膜が堆積
状態に形成される。そして、貼合せ工程において、支持
体に対してベース基板がその単結晶半導体膜の表面にて
貼合わされ、剥離工程において、ベース基板から欠陥層
にて単結晶半導体膜及び単結晶薄膜層が切離されるよう
になり、もって、支持体上に単結晶半導体膜を主体とし
た半導体層を設けてなる半導体基板が得られる。According to this, in the defect layer forming step,
A single crystal thin film layer in a form partitioned by a defect layer is formed on a surface portion of a base substrate, and a single crystal semiconductor film having a predetermined thickness is formed in a deposited state on the single crystal thin film layer in a semiconductor film forming step. . Then, in the bonding step, the base substrate is bonded to the support on the surface of the single crystal semiconductor film, and in the separation step, the single crystal semiconductor film and the single crystal thin film layer are separated from the base substrate at the defect layer. Accordingly, a semiconductor substrate in which a semiconductor layer mainly including a single crystal semiconductor film is provided over a support is obtained.
【0011】このとき、半導体層の厚みは、半導体膜形
成工程における単結晶半導体膜の形成厚みによって調整
できるから、欠陥層形成工程においてベース基板の表層
部に形成する単結晶薄膜層をごく薄く済ませながらも、
半導体層の膜厚の大きくすることができる。従って、欠
陥層形成工程におけるイオン注入のエネルギーを低く済
ませることができ、単結晶薄膜層の重金属等による汚染
も抑えることができる。また、全体としても簡単な工程
の組合わせで済ませることができる。At this time, since the thickness of the semiconductor layer can be adjusted by the thickness of the single crystal semiconductor film formed in the semiconductor film forming step, the single crystal thin film layer formed on the surface of the base substrate in the defect layer forming step can be made extremely thin. While
The thickness of the semiconductor layer can be increased. Therefore, the energy of ion implantation in the defect layer formation step can be reduced, and the contamination of the single crystal thin film layer by heavy metals or the like can be suppressed. In addition, a simple combination of steps can be completed as a whole.
【0012】この結果、本発明の請求項1の半導体基板
の製造方法によれば、支持体上に膜厚の大きい半導体層
を設ける場合であっても、簡単な工程で且つ安価に済ま
せることができ、しかも不純物汚染等も少なく抑えるこ
とができるという優れた実用的効果を奏するものであ
る。As a result, according to the method of manufacturing a semiconductor substrate according to the first aspect of the present invention, even when a semiconductor layer having a large thickness is provided on a support, simple steps can be performed at low cost. The present invention has an excellent practical effect of being able to suppress impurity contamination and the like.
【0013】本発明の第2の半導体基板の製造方法は、
単結晶半導体からなるベース基板の表面部の所定深さに
イオン注入を行うことにより該ベース基板の表層部に単
結晶薄膜層を確保した状態に剥離用の欠陥層を形成する
欠陥層形成工程と、支持体に対しベース基板をその単結
晶薄膜層の表面にて貼合わせる貼合せ工程と、支持体に
貼合わされたベース基板を欠陥層にて切離す剥離工程
と、支持体の表面の単結晶薄膜層上に所定厚みの単結晶
半導体膜を形成する半導体膜形成工程とを含むところに
特徴を有する(請求項2の発明)。According to a second method of manufacturing a semiconductor substrate of the present invention,
A defect layer forming step of forming a defect layer for separation in a state where a single crystal thin film layer is secured in a surface layer portion of the base substrate by performing ion implantation to a predetermined depth of a surface portion of the base substrate made of a single crystal semiconductor; A laminating step of laminating the base substrate to the support on the surface of the single crystal thin film layer, a peeling step of separating the base substrate laminated to the support at the defect layer, and a single crystal on the surface of the support. A semiconductor film forming step of forming a single-crystal semiconductor film of a predetermined thickness on the thin film layer (the invention of claim 2).
【0014】これによれば、欠陥層形成工程において、
ベース基板の表層部に欠陥層により仕切られた形態の単
結晶薄膜層が形成され、貼合せ工程において、支持体に
対してベース基板がその単結晶半導体膜の表面にて貼合
わされる。そして、剥離工程において、ベース基板から
欠陥層にて単結晶薄膜層が切離されるようになり、半導
体膜形成工程において、その単結晶薄膜層上に、所定厚
みの単結晶半導体膜が堆積状態に形成され、もって、支
持体上に単結晶半導体膜を主体とした半導体層を設けて
なる半導体基板が得られる。According to this, in the defect layer forming step,
A single crystal thin film layer in a form separated by a defect layer is formed on a surface layer portion of the base substrate, and in a bonding step, the base substrate is bonded to a support on the surface of the single crystal semiconductor film. Then, in the separation step, the single crystal thin film layer is separated from the base substrate at the defect layer, and in the semiconductor film formation step, a single crystal semiconductor film having a predetermined thickness is deposited on the single crystal thin film layer. Thus, a semiconductor substrate in which a semiconductor layer mainly including a single crystal semiconductor film is provided over a support is obtained.
【0015】この場合も、半導体層の厚みは、半導体膜
形成工程における単結晶半導体膜の形成厚みによって調
整できるから、欠陥層形成工程においてベース基板の表
層部に形成する単結晶薄膜層をごく薄く済ませながら
も、半導体層の膜厚の大きくすることができる。従っ
て、欠陥層形成工程におけるイオン注入のエネルギーを
低く済ませることができ、単結晶薄膜層の重金属等によ
る汚染も抑えることができる。また、全体としても簡単
な工程の組合わせで済ませることができる。Also in this case, the thickness of the semiconductor layer can be adjusted by the thickness of the single crystal semiconductor film formed in the semiconductor film forming step, so that the single crystal thin film layer formed on the surface layer of the base substrate in the defect layer forming step is made extremely thin. However, the thickness of the semiconductor layer can be increased. Therefore, the energy of ion implantation in the defect layer formation step can be reduced, and the contamination of the single crystal thin film layer by heavy metals or the like can be suppressed. In addition, a simple combination of steps can be completed as a whole.
【0016】この結果、本発明の請求項2の半導体基板
の製造方法によれば、支持体上に膜厚の大きい半導体層
を設ける場合であっても、簡単な工程で且つ安価に済ま
せることができ、しかも不純物汚染等も少なく抑えるこ
とができるという優れた実用的効果を奏するものであ
る。As a result, according to the method of manufacturing a semiconductor substrate according to the second aspect of the present invention, even when a semiconductor layer having a large film thickness is provided on a support, it is possible to reduce the cost by a simple process. The present invention has an excellent practical effect of being able to suppress impurity contamination and the like.
【0017】このとき、上記各製造方法にあって、欠陥
層形成工程におけるイオン注入を、ベース基板の表面に
酸化膜が形成された状態で行うと共に、欠陥層の形成後
にその酸化膜を除去するようにしても良い(請求項3の
発明)。これによれば、酸化膜により、イオン注入時の
単結晶薄膜層の重金属等の不純物による汚染を極力防止
することができる。At this time, in each of the above-described manufacturing methods, the ion implantation in the defect layer forming step is performed with the oxide film formed on the surface of the base substrate, and the oxide film is removed after the defect layer is formed. (The invention according to claim 3). According to this, the oxide film can prevent the single crystal thin film layer from being contaminated by impurities such as heavy metals during ion implantation as much as possible.
【0018】ところで、上記第1の半導体基板の製造方
法においては、欠陥層形成工程から剥離工程までの間
は、ベース基板中に形成される欠陥層をそのままの状態
で維持しておく必要があるが、半導体膜形成工程におい
てベース基板に対して高温が作用すると、注入したイオ
ンがベース基板から脱離してしまい、剥離用の欠陥層と
しての機能が損なわれてしまう虞がある。そこで、上記
第1の半導体基板の製造方法における半導体膜形成工程
を、ベース基板からの注入イオンの脱離がなされない程
度の低温にて行うようにすることが望ましく(請求項4
の発明)、これにより、注入したイオンがベース基板か
ら脱離することを未然に防止することができる。In the first method of manufacturing a semiconductor substrate, the defect layer formed in the base substrate must be maintained as it is from the step of forming the defect layer to the step of peeling. However, when a high temperature acts on the base substrate in the semiconductor film forming step, the implanted ions may be detached from the base substrate, and the function as a defect layer for separation may be impaired. Therefore, it is desirable that the step of forming a semiconductor film in the first method for manufacturing a semiconductor substrate is performed at a low temperature such that the implanted ions are not desorbed from the base substrate.
Invention), thereby preventing the implanted ions from desorbing from the base substrate.
【0019】そして、上記した各製造方法における欠陥
層形成工程においては、イオン注入に伴い、単結晶薄膜
層に多少なりとも不純物汚染が生ずる。この場合も、半
導体膜形成工程において、ベース基板に対して高温が作
用すると、単結晶薄膜層に含まれる不純物が、形成され
る単結晶半導体膜中に拡散して汚染してしまう虞があ
る。そこで、半導体膜形成工程を、単結晶薄膜層から単
結晶半導体膜への不純物の拡散が抑制される温度にて行
うことが望ましく(請求項5の発明)、これにより、単
結晶半導体膜への汚染の拡散を効果的に防止することが
できる。In the defect layer forming step in each of the above-described manufacturing methods, impurity contamination occurs to some extent in the single crystal thin film layer with ion implantation. Also in this case, when a high temperature acts on the base substrate in the semiconductor film forming step, impurities contained in the single crystal thin film layer may diffuse into the formed single crystal semiconductor film and become contaminated. Therefore, it is desirable that the semiconductor film forming step be performed at a temperature at which diffusion of impurities from the single crystal thin film layer to the single crystal semiconductor film is suppressed (the invention of claim 5). The diffusion of contamination can be effectively prevented.
【0020】また、上記半導体膜形成工程において、単
結晶薄膜層上に単結晶半導体膜を堆積状態に形成するた
めの方法として、単結晶薄膜層の結晶軸に合せて結晶を
成長させるようにしたエピタキシャル成長法があり(請
求項6の発明)、これにより、高品質な単結晶半導体膜
を形成することが可能となる。さらに、このエピタキシ
ャル成長法を実現するための装置として、分子線エピタ
キシャル装置を用いることができ(請求項7の発明)、
これにより、比較的低温にて単結晶半導体膜の形成の工
程を行うことができる。In the semiconductor film forming step, as a method for forming a single crystal semiconductor film in a deposited state on the single crystal thin film layer, a crystal is grown in accordance with the crystal axis of the single crystal thin film layer. There is an epitaxial growth method (the invention of claim 6), which makes it possible to form a high-quality single crystal semiconductor film. Further, as an apparatus for realizing this epitaxial growth method, a molecular beam epitaxy apparatus can be used (the invention of claim 7).
Thus, the step of forming a single crystal semiconductor film can be performed at a relatively low temperature.
【0021】[0021]
(1)第1の実施例 以下、本発明を、シリコン基板上に絶縁膜を介して厚膜
のシリコン単結晶層を設けたSOI(Silicon On Insul
ator)基板の製造に適用した第1の実施例(請求項1,
3,4,5,6,7に対応)について、図1及び図2を
参照しながら説明する。(1) First Embodiment Hereinafter, the present invention will be described with reference to an SOI (Silicon On Insul) in which a thick silicon single crystal layer is provided on a silicon substrate via an insulating film.
ator) A first embodiment applied to the manufacture of a substrate.
3, 4, 5, 6, and 7) will be described with reference to FIGS.
【0022】まず、本実施例の方法により製造される半
導体基板(SOI基板)11は、図2(f)に示すよう
に、例えばシリコン基板からなる支持体12上に、例え
ばシリコン酸化膜からなる絶縁膜13を介して、シリコ
ン単結晶からなる素子形成用の半導体層14を有して構
成される。この半導体層14は膜厚が大きく(例えば数
μm〜十数μm程度)構成され、例えばパワーデバイス
系やサーフェイスマイクロマシーン等に使用されるよう
になっている。このとき、詳しくは後述するように、前
記半導体層14は、大部分を構成する単結晶半導体膜た
るエピタキシャル層15とその上面のごく薄い薄膜層1
6とから構成される。First, as shown in FIG. 2F, a semiconductor substrate (SOI substrate) 11 manufactured by the method of this embodiment is formed of, for example, a silicon oxide film on a support 12 formed of, for example, a silicon substrate. The semiconductor device includes a semiconductor layer 14 for element formation made of silicon single crystal via an insulating film 13. The semiconductor layer 14 has a large thickness (for example, about several μm to several tens of μm), and is used for, for example, a power device system or a surface micro machine. At this time, as will be described later in detail, the semiconductor layer 14 is composed of an epitaxial layer 15 which is a single crystal semiconductor film constituting the majority and a very thin thin film layer 1 on the upper surface thereof.
And 6.
【0023】さて、上記半導体基板11の製造方法につ
いて、以下順を追って述べる。図1は、本実施例に係る
半導体基板11の製造の工程を概略的に示している。即
ち、まず、工程P1では、欠陥層形成工程が実行され
る。この工程P1では、図2(a)に示すように、単結
晶シリコン基板からなるベース基板17に対し、その表
面部に例えば水素ガスをイオン化して所定の注入エネル
ギーで加速して注入することが行われる。この場合、イ
オン注入は、比較的浅い位置に低エネルギー(例えば1
50keV)で行われるので、電流量の小さい比較的安
価で汎用的なイオン注入機を用いることができる。Now, a method of manufacturing the semiconductor substrate 11 will be described in the following order. FIG. 1 schematically illustrates a process of manufacturing the semiconductor substrate 11 according to the present embodiment. That is, first, in the process P1, a defect layer forming process is performed. In this step P1, as shown in FIG. 2A, for example, hydrogen gas is ionized and implanted into the base substrate 17 made of a single-crystal silicon substrate at a predetermined implantation energy at a surface portion thereof. Done. In this case, ion implantation is performed at low energy (for example, 1
Since it is performed at 50 keV, a relatively inexpensive and general-purpose ion implanter having a small amount of current can be used.
【0024】これにて、ベース基板17の所定深さ位置
(例えば表面から1μmの位置)に、注入イオンによっ
て剥離用の欠陥層18が形成される。また、ベース基板
17のうち表層部には、シリコン単結晶からなるごく薄
い単結晶薄膜層17a(後に薄膜層16となる)が、前
記欠陥層18によって仕切られた形態に形成されること
になる。尚、前記ベース基板17の全体の厚さ寸法は、
初期状態(再使用される前)で例えば600μm程度と
されている。Thus, a defect layer 18 for separation is formed at a predetermined depth position (for example, a position 1 μm from the surface) of the base substrate 17 by the implanted ions. In the surface layer of the base substrate 17, an extremely thin single-crystal thin-film layer 17a made of silicon single crystal (to become the thin film layer 16 later) is formed in a form partitioned by the defect layer 18. . The overall thickness of the base substrate 17 is:
In an initial state (before reuse), the thickness is, for example, about 600 μm.
【0025】また、このとき、図示はしていないが、ベ
ース基板17の表面には、イオン注入時の汚染を極力防
止するための酸化膜が形成されており、イオン注入はそ
の酸化膜を通して行われるようになっている。イオン注
入により欠陥層18が形成された後、工程P2では、ベ
ース基板17の表面に対する例えばウェットエッチング
により、前記酸化膜が除去される。At this time, although not shown, an oxide film for preventing contamination during ion implantation is formed on the surface of the base substrate 17, and the ion implantation is performed through the oxide film. It has become. After the defect layer 18 is formed by ion implantation, in step P2, the oxide film is removed by, for example, wet etching the surface of the base substrate 17.
【0026】次の工程P3では、前記ベース基板17の
表面の単結晶薄膜層17a上に所定厚みの単結晶半導体
膜を堆積状態に形成する半導体膜形成工程が実行され
る。本実施例では、単結晶半導体膜の形成方法として、
分子線エピタキシャル成長装置(MBE装置と略称す
る)を使用したエピタキシャル成長法が用いられる。こ
れにより、図2(b)に示すように、単結晶薄膜層17
a上にその結晶軸に合せてシリコン単結晶が堆積状態に
成長し、もって単結晶半導体膜としてのエピタキシャル
層15が所定の厚み(例えば十数μm)に形成されるの
である。In the next step P3, a semiconductor film forming step of forming a single crystal semiconductor film of a predetermined thickness in a deposited state on the single crystal thin film layer 17a on the surface of the base substrate 17 is performed. In this embodiment, as a method for forming a single crystal semiconductor film,
An epitaxial growth method using a molecular beam epitaxial growth apparatus (abbreviated as MBE apparatus) is used. As a result, as shown in FIG.
A silicon single crystal grows in a deposited state on a in accordance with its crystal axis, and an epitaxial layer 15 as a single crystal semiconductor film is formed to a predetermined thickness (for example, tens of μm).
【0027】このとき、本実施例では、エピタキシャル
成長は、比較的低温(例えば500℃以下)にて行われ
るようになっており、MBE装置を採用したことによ
り、低温で純度の高いエピタキシャル層15を形成する
ことができる。これにて、ベース基板17の欠陥層18
から注入イオン(水素イオン)が脱離することを未然に
防止することができ、欠陥層18を維持することができ
る。しかも、上記イオン注入に伴い前記単結晶薄膜層1
7aに多少の不純物汚染が生じていても、その汚染物質
がエピタキシャル層15中に拡散することを極力防止す
ることができるのである。At this time, in the present embodiment, the epitaxial growth is performed at a relatively low temperature (for example, 500 ° C. or lower), and by employing the MBE apparatus, the epitaxial layer 15 having a high purity at a low temperature can be obtained. Can be formed. Thus, the defect layer 18 of the base substrate 17
It is possible to prevent implanted ions (hydrogen ions) from being desorbed from the substrate, and the defect layer 18 can be maintained. In addition, the single crystal thin film layer 1
Even if some impurity contamination occurs in 7a, it is possible to prevent the contaminant from diffusing into the epitaxial layer 15 as much as possible.
【0028】次の工程P4では、上記支持体(シリコン
基板)12に対して、エピタキシャル層15が形成され
たベース基板17を貼合せる貼合せ工程が実行される。
この工程P4では、図2(c)に示すように、表面に絶
縁膜(酸化膜)13が予め形成されており且つ鏡面研磨
されている支持体12に対し、ベース基板17が図2
(b)とは上下反転された状態つまりエピタキシャル層
15の表面にて接着される。この貼合わせは、直接接着
法あるいは静電圧力等を用いて接着する周知の方法によ
り行われる。これにて、図2(d)に示すように、支持
体12上に絶縁膜13を介して、エピタキシャル層1
5、単結晶薄膜層17a、欠陥層18及びベース基板1
7のバルク部分が積層された形態に一体化される。In the next step P4, a laminating step of laminating the base substrate 17 on which the epitaxial layer 15 is formed to the support (silicon substrate) 12 is performed.
In this step P4, as shown in FIG. 2C, the base substrate 17 is placed on the support 12 on which the insulating film (oxide film) 13 is formed in advance and which is mirror-polished.
(B) is adhered in an upside down state, that is, on the surface of the epitaxial layer 15. This bonding is performed by a known method of bonding using a direct bonding method or an electrostatic pressure or the like. Thus, as shown in FIG. 2D, the epitaxial layer 1 is formed on the support 12 with the insulating film 13 interposed therebetween.
5. Single crystal thin film layer 17a, defect layer 18, and base substrate 1
7 are integrated into a stacked form.
【0029】引続き、工程P5にて、支持体12に貼合
わされたベース基板17を前記欠陥層18にて切離す剥
離工程が実行される。この工程P5は、例えば1000
℃の高温熱処理を行うことにより、図2(e)に示すよ
うに、ベース基板17内部の欠陥層18での割れが発生
することに基づくものである。これにて、ベース基板1
7の欠陥層18上に設けられていた単結晶薄膜層17a
及びエピタキシャル層15が剥離されて支持体12の表
面側に転写された如き形態となり、支持体12上に絶縁
膜13を介して、十分に大きい膜厚の半導体層14(エ
ピタキシャル層15及び薄膜層16)を有した半導体基
板11が得られるのである。Subsequently, in step P5, a peeling step of separating the base substrate 17 bonded to the support 12 at the defect layer 18 is performed. In this step P5, for example, 1000
This is based on the occurrence of cracks in the defect layer 18 inside the base substrate 17 as shown in FIG. With this, the base substrate 1
7 single crystal thin film layer 17a provided on defect layer 18
The semiconductor layer 14 having a sufficiently large thickness (the epitaxial layer 15 and the thin film layer) is formed on the support 12 with the insulating film 13 interposed therebetween. The semiconductor substrate 11 having 16) is obtained.
【0030】この後、工程P6では、得られた半導体基
板11に対して、例えば800℃以上の温度にて高温ア
ニール処理が実行される。これにて、剥離面の欠陥回
復、結合の強化、表面酸化物の除去、及びシリコン流動
に伴う部分平坦化等が図られるのである。さらに、工程
P7にて、剥離面の表面研磨が実行される。これにて、
剥離面の凹凸が除去され、図2(f)に示すような半導
体基板11として仕上げられるのである。Thereafter, in step P6, the obtained semiconductor substrate 11 is subjected to high-temperature annealing at a temperature of, for example, 800 ° C. or higher. As a result, the recovery of the defect on the peeled surface, the strengthening of the bond, the removal of the surface oxide, the partial flattening due to the silicon flow, and the like are achieved. Further, in step P7, the surface of the peeled surface is polished. With this,
The unevenness of the peeled surface is removed, and the semiconductor substrate 11 is finished as shown in FIG.
【0031】尚、図示はしていないが、上記剥離工程P
5にて単結晶薄膜層17aが剥離されたベース基板17
側は、剥離面が研磨された上で、例えば次の半導体基板
11の製造に使用される。この場合、ベース基板17
は、1回の使用によって減少する厚み寸法が2μm以下
に止まり、1枚のベース基板17を多数回に渡って繰返
し使用することが可能となるのである。Although not shown, the peeling step P
5, the base substrate 17 from which the single crystal thin film layer 17a has been separated
The side is used for manufacturing the next semiconductor substrate 11, for example, after the peeled surface is polished. In this case, the base substrate 17
The thickness dimension reduced by one use is kept to 2 μm or less, and one base substrate 17 can be repeatedly used many times.
【0032】このように本実施例によれば、支持体12
上に絶縁膜13を介して半導体層14を有するものにあ
って、例えばパワーデバイス系やサーフェイスマイクロ
マシーン等に使用するに好適な、十分に大きな膜厚の半
導体層14を有する半導体基板11を得ることができ
た。このとき、厚膜の半導体層14の形成は、半導体膜
形成工程P3におけるエピタキシャル成長法によるエピ
タキシャル層15の形成により可能となったので、ベー
ス基板17から剥離する単結晶薄膜層17aを極めて薄
いものとする、つまり欠陥層形成工程P1におけるイオ
ン注入の深さ(欠陥層18の形成深さ)を、得たい半導
体層14の厚みに関係なく小さいものとすることができ
る。As described above, according to the present embodiment, the support 12
A semiconductor substrate 11 having a semiconductor layer 14 with a sufficiently large thickness suitable for use in, for example, a power device system or a surface micro machine, which has a semiconductor layer 14 with an insulating film 13 interposed therebetween, is obtained. I was able to. At this time, since the formation of the thick semiconductor layer 14 was made possible by the formation of the epitaxial layer 15 by the epitaxial growth method in the semiconductor film formation step P3, the single crystal thin film layer 17a peeled off from the base substrate 17 was made extremely thin. In other words, the depth of the ion implantation (depth of formation of the defect layer 18) in the defect layer formation step P1 can be reduced regardless of the thickness of the semiconductor layer 14 to be obtained.
【0033】従って、従来のようなシリコン単結晶層5
の膜厚を大きくしようとするとイオン注入の深さを大き
くしなければならなかったものと異なり、膜厚の大きい
半導体層14を得るにあたっても、欠陥層形成工程P1
におけるイオン注入のエネルギーを低く済ませることが
でき、高価なイオン注入機を必要とすることもないので
ある。そして、これに伴い、単結晶薄膜層17aの重金
属等による汚染も極めて小さく抑えることができ、ま
た、エピタキシャル成長法によって、高品質のシリコン
単結晶膜からなるエピタキシャル層15を得ることがで
きる。しかも、全体としても簡単な工程の組合わせで済
ませることができる。Therefore, the conventional silicon single crystal layer 5
In order to increase the thickness of the semiconductor layer 14, unlike the case where the depth of the ion implantation must be increased, the defect layer forming step P 1
In this case, the energy of the ion implantation can be reduced, and an expensive ion implanter is not required. Accordingly, the contamination of the single crystal thin film layer 17a with heavy metals and the like can be suppressed to an extremely small level, and the epitaxial layer 15 made of a high quality silicon single crystal film can be obtained by the epitaxial growth method. Moreover, a simple combination of steps can be completed as a whole.
【0034】特に本実施例では、欠陥層形成工程P1に
おいて、ベース基板17の表面に酸化膜が形成された状
態でイオン注入を行うようにしたので、酸化膜により、
イオン注入時の重金属等の不純物による汚染を抑制する
ことができ、また、半導体膜形成工程P3を、単結晶薄
膜層17aからエピタキシャル層15への不純物の拡散
が抑制される低温にて行うようにしたので、上記イオン
注入に伴い前記単結晶薄膜層17aに多少の不純物汚染
が生じていても、その汚染物質がエピタキシャル層15
中に拡散することを極力防止することができるのであ
る。Particularly, in this embodiment, in the defect layer forming step P1, the ion implantation is performed in a state where the oxide film is formed on the surface of the base substrate 17, so that the oxide film
Contamination due to impurities such as heavy metals during ion implantation can be suppressed, and the semiconductor film forming step P3 is performed at a low temperature at which diffusion of impurities from the single crystal thin film layer 17a to the epitaxial layer 15 is suppressed. Therefore, even if the single crystal thin film layer 17a is slightly contaminated with impurities due to the ion implantation, the contaminant is removed from the epitaxial layer 15a.
It can be prevented from diffusing inside as much as possible.
【0035】この結果、本実施例の半導体基板11の製
造方法によれば、簡単な工程で且つ安価に膜厚の大きい
半導体層14を得ることができ、しかもその半導体層1
4のクオリティを十分に高いものとすることができると
いう優れた実用的効果を得ることができる。さらには、
ベース基板17の繰返し使用回数も大幅に増加させるこ
とができるものである。As a result, according to the method of manufacturing the semiconductor substrate 11 of this embodiment, the semiconductor layer 14 having a large thickness can be obtained in a simple process and at low cost.
Excellent practical effect that the quality of No. 4 can be made sufficiently high can be obtained. Moreover,
The number of times the base substrate 17 is repeatedly used can be greatly increased.
【0036】尚、上記した実施例では、剥離面の表面研
磨の工程(P7)において、薄膜層16(単結晶薄膜層
17a)の表面部のみを研磨するようにしたが、研磨に
より薄膜層16全体を取除くようにすることもできる。
これによれば、半導体層14がエピタキシャル層15の
みから構成されることになり、より一層クオリティの高
い半導体層14が得られるようになるのである。In the above embodiment, only the surface of the thin film layer 16 (single crystal thin film layer 17a) is polished in the step (P7) of polishing the surface of the peeled surface. The whole can be removed.
According to this, the semiconductor layer 14 is composed only of the epitaxial layer 15, so that the semiconductor layer 14 with higher quality can be obtained.
【0037】(2)第2の実施例 次に、本発明の第2の実施例(請求項2に対応)につい
て、図3及び図4を参照しながら説明する。尚、この実
施例においても、本発明をシリコン基板上に絶縁膜を介
して厚膜のシリコン単結晶層を設けたSOI基板の製造
に適用したものであり、上記第1の実施例と同一部分に
ついては、詳しい説明を省略すると共に符号も一部共通
して使用し、以下、異なる点を中心に述べることとす
る。(2) Second Embodiment Next, a second embodiment (corresponding to claim 2) of the present invention will be described with reference to FIGS. Also in this embodiment, the present invention is applied to the manufacture of an SOI substrate in which a thick silicon single crystal layer is provided on a silicon substrate via an insulating film, and the same parts as those in the first embodiment are used. For, the detailed description will be omitted, and some reference numerals will be used in common. Hereinafter, different points will be mainly described.
【0038】本実施例の方法により製造される半導体基
板(SOI基板)21は、図4(e)に示すように、例
えばシリコン基板からなる支持体12上に、例えばシリ
コン酸化膜からなる絶縁膜13を介して、シリコン単結
晶からなる素子形成用の半導体層22を有して構成され
る。この半導体層22はやはり膜厚が大きく(例えば数
μm〜十数μm程度)構成され、例えばパワーデバイス
系やサーフェイスマイクロマシーン等に使用されるよう
になっている。このとき、前記半導体層22は、ごく薄
い薄膜層23と、その上面の大部分を構成する単結晶半
導体膜たるエピタキシャル層24とから構成される。As shown in FIG. 4E, a semiconductor substrate (SOI substrate) 21 manufactured by the method of the present embodiment is formed on an insulating film made of, for example, a silicon oxide film on a support 12 made of, for example, a silicon substrate. 13, a semiconductor layer 22 for element formation made of silicon single crystal is provided. The semiconductor layer 22 also has a large thickness (for example, about several μm to about several tens of μm), and is used for, for example, a power device system or a surface micro machine. At this time, the semiconductor layer 22 is composed of an extremely thin thin film layer 23 and an epitaxial layer 24 which is a single crystal semiconductor film constituting most of the upper surface thereof.
【0039】図3は、本実施例に係る半導体基板21の
製造の工程を概略的に示している。即ち、まず、工程Q
1では、欠陥層形成工程が実行される。この工程Q1で
は、上記第1の実施例の工程P1と同様に、表面に酸化
膜(図示せず)が形成された単結晶シリコン基板からな
るベース基板17に対し、水素ガスのイオン注入が行わ
れ、図4(a)に示すように、ベース基板17の所定深
さ位置(例えば表面から1μmの位置)に、剥離用の欠
陥層18が形成される。また、ベース基板17の表層部
にはシリコン単結晶からなるごく薄い単結晶薄膜層17
a(後に薄膜層23となる)が前記欠陥層18によって
仕切られた形態に形成されることになる。工程Q2で
は、ベース基板17の表面に対する例えばウェットエッ
チングにより、前記酸化膜が除去される。FIG. 3 schematically shows the steps of manufacturing the semiconductor substrate 21 according to the present embodiment. That is, first, the process Q
In 1, a defect layer forming step is performed. In this step Q1, as in step P1 of the first embodiment, ion implantation of hydrogen gas is performed on the base substrate 17 made of a single crystal silicon substrate having an oxide film (not shown) formed on the surface. Then, as shown in FIG. 4A, a peeling defect layer 18 is formed at a predetermined depth position (for example, at a position 1 μm from the surface) of the base substrate 17. Further, a very thin single crystal thin film layer 17 made of silicon single crystal is
a (which will later become the thin film layer 23) is formed in a form partitioned by the defect layer 18. In step Q2, the oxide film is removed from the surface of the base substrate 17 by, for example, wet etching.
【0040】次の工程Q3では、支持体12に対してベ
ース基板17を貼合せる貼合せ工程が実行される。この
工程Q3では、図4(b)に示すように、表面に絶縁膜
13が予め形成された支持体12に対し、ベース基板1
7を上下反転状態つまり単結晶薄膜層17aの表面にて
接着される。これにて、図4(c)に示すように、支持
体12上に絶縁膜13を介して、単結晶薄膜層17a、
欠陥層18及びベース基板17のバルク部分が積層され
た形態に一体化される。In the next step Q3, a bonding step of bonding the base substrate 17 to the support 12 is performed. In this step Q3, as shown in FIG. 4B, the base substrate 1 on which the insulating film 13 is formed in advance is
7 are bonded in an upside down state, that is, on the surface of the single crystal thin film layer 17a. As a result, as shown in FIG. 4C, the single-crystal thin-film layers 17a,
The defect layer 18 and the bulk portion of the base substrate 17 are integrated in a stacked form.
【0041】引続き、工程Q4にて、高温熱処理を行う
ことにより支持体12に貼合わされたベース基板17を
欠陥層18にて切離す剥離工程が実行される。これに
て、ベース基板17の欠陥層18上に設けられていた単
結晶薄膜層17aが剥離されて支持体12の表面側に転
写された如き形態となり、上面に絶縁膜13を介してシ
リコン単結晶からなる薄膜層23を有した支持体12が
得られる。次いで、工程Q5では、支持体12に対して
高温アニール処理が実行される。この高温アニール処理
は、エピタキシャル装置内にて行われる。これにて、剥
離面の欠陥回復、結合の強化、表面酸化物の除去、及び
シリコン流動に伴う部分平坦化等が図られる。Subsequently, in step Q4, a peeling step of separating the base substrate 17 bonded to the support 12 by the defect layer 18 by performing a high-temperature heat treatment is performed. As a result, the single crystal thin film layer 17a provided on the defect layer 18 of the base substrate 17 is peeled off and transferred to the surface side of the support 12, and the upper surface of the single crystal thin film The support 12 having the thin film layer 23 made of a crystal is obtained. Next, in step Q5, a high-temperature annealing process is performed on the support 12. This high-temperature annealing is performed in the epitaxial device. As a result, defect recovery of the peeled surface, strengthening of bonding, removal of surface oxide, partial flattening due to silicon flow, and the like are achieved.
【0042】そして、工程Q6では、引続きエピタキシ
ャル装置内にて、図4(e)に示すように、エピタキシ
ャル成長法により前記支持体12の表面の薄膜層23上
に、所定厚み(例えば十数μm)の単結晶半導体膜たる
エピタキシャル層24を堆積状態に形成する半導体膜形
成工程が実行される。この場合も、エピタキシャル成長
は、比較的低温にて行われ、薄膜層23(単結晶薄膜層
17a)に多少の不純物汚染が生じていても、その汚染
物質がエピタキシャル層24中に拡散することが防止さ
れるのである。Then, in step Q6, as shown in FIG. 4E, a predetermined thickness (for example, tens of μm) is formed on the thin film layer 23 on the surface of the support 12 by an epitaxial growth method in an epitaxial apparatus. A semiconductor film forming step of forming the epitaxial layer 24 as a single crystal semiconductor film in a deposited state is performed. Also in this case, the epitaxial growth is performed at a relatively low temperature, and even if some impurity contamination occurs in the thin film layer 23 (single crystal thin film layer 17a), the impurity is prevented from diffusing into the epitaxial layer 24. It is done.
【0043】この後、工程Q7にて、エピタキシャル層
24の表面を研磨する工程が実行され、もってエピタキ
シャル層24の表面の凹凸が除去され、半導体基板21
が完成する。尚、この表面研磨の工程Q7は、エピタキ
シャル層24の表面状態により必要に応じて実行すれば
良い。また、剥離工程Q4にて単結晶薄膜層17aが剥
離されたベース基板17は、やはり剥離面が研磨された
上で、次の半導体基板21の製造に繰返し使用されるよ
うになっている。Thereafter, in a step Q7, a step of polishing the surface of the epitaxial layer 24 is performed, whereby irregularities on the surface of the epitaxial layer 24 are removed.
Is completed. The surface polishing step Q7 may be executed as needed according to the surface condition of the epitaxial layer 24. The base substrate 17 from which the single-crystal thin film layer 17a has been peeled off in the peeling step Q4 has its peeled surface polished, and is repeatedly used for manufacturing the next semiconductor substrate 21.
【0044】このような本実施例の半導体基板21の製
造方法によれば、上記第1の実施例と同様に、簡単な工
程で且つ安価に膜厚の大きい半導体層22を得ることが
でき、しかもその半導体層22のクオリティを十分に高
いものとすることができるという優れた実用的効果を得
ることができる。さらには、ベース基板17の繰返し使
用回数も大幅に増加させることができるものである。According to the method of manufacturing the semiconductor substrate 21 of this embodiment, as in the case of the first embodiment, the semiconductor layer 22 having a large thickness can be obtained in a simple process at low cost. Moreover, an excellent practical effect that the quality of the semiconductor layer 22 can be made sufficiently high can be obtained. Further, the number of times of repeated use of the base substrate 17 can be greatly increased.
【0045】尚、この第2の実施例では、半導体膜形成
工程Q6つまりエピタキシャル層24の形成の工程を、
比較的低温にて行うようにしたが、既に剥離工程Q4が
終了していて欠陥層18に対して悪影響を与える虞は元
々ないので、薄膜層23からの不純物の拡散が問題とな
らない程度であれば、高温でエピタキシャル層24の形
成を行っても良い。In the second embodiment, the semiconductor film forming step Q6, that is, the step of forming the epitaxial layer 24 is omitted.
Although it is performed at a relatively low temperature, since there is no possibility that the peeling step Q4 has already been completed and adversely affects the defective layer 18 from the beginning, diffusion of impurities from the thin film layer 23 does not matter. For example, the epitaxial layer 24 may be formed at a high temperature.
【0046】また、上記各実施例では、エピタキシャル
装置としてMBEを採用したが、CVDを用いることも
でき、その場合には、高真空が得られ、また基板表面に
付着した水素をその場で除去できるようなクリーニング
機構を備える装置を用いることが望ましい。原料ガスと
しては、ジシランやジクロルシラン等を用いることがで
きる。In each of the above embodiments, MBE is used as an epitaxial device. However, CVD can be used. In this case, a high vacuum can be obtained and hydrogen adhering to the substrate surface can be removed in situ. It is desirable to use an apparatus provided with a cleaning mechanism capable of performing the cleaning. As a source gas, disilane, dichlorosilane, or the like can be used.
【0047】その他、本発明は上記した各実施例に限定
されるものではなく、例えば支持体の材質としてはセラ
ミック基板や石英基板などであっても良い。また、イオ
ン注入に用いる材料としては、水素ガスに限らずヘリウ
ム,ネオン等の希ガスやフッ素,塩素ガスなどを採用す
ることもできる。イオンの種類によって、適切な剥離温
度ひいては各工程における温度等が異なってくることは
勿論である。さらには、各部の厚み寸法等も一例に過ぎ
ない等、要旨を逸脱しない範囲内で適宜変更して実施し
得るものである。In addition, the present invention is not limited to the above-described embodiments. For example, the material of the support may be a ceramic substrate or a quartz substrate. Further, the material used for ion implantation is not limited to hydrogen gas, but a rare gas such as helium or neon, fluorine, or chlorine gas can also be used. Needless to say, an appropriate peeling temperature and a temperature in each step and the like vary depending on the type of ions. Further, the thickness and the like of each part are merely examples, and the present invention can be appropriately changed and implemented without departing from the scope of the invention.
【図1】本発明の第1の実施例を示すもので、半導体基
板の製造工程を概略的に示す図FIG. 1 shows a first embodiment of the present invention and is a view schematically showing a manufacturing process of a semiconductor substrate.
【図2】製造工程における様子を模式的に示す縦断面図FIG. 2 is a longitudinal sectional view schematically showing a state in a manufacturing process.
【図3】本発明の第2の実施例を示す図1相当図FIG. 3 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;
【図4】図2相当図FIG. 4 is a diagram corresponding to FIG. 2;
【図5】従来例を示す図2相当図FIG. 5 is a diagram corresponding to FIG. 2 showing a conventional example.
【符号の説明】 図面中、11,21は半導体基板、12は支持体、13
は絶縁膜、14,22は半導体層、15,24はエピタ
キシャル層(単結晶半導体膜)、17はベース基板、1
7aは単結晶薄膜層、18は欠陥層を示す。[Description of References] In the drawings, 11 and 21 are semiconductor substrates, 12 is a support, 13
Is an insulating film, 14 and 22 are semiconductor layers, 15 and 24 are epitaxial layers (single-crystal semiconductor films), 17 is a base substrate, 1
7a indicates a single crystal thin film layer, and 18 indicates a defect layer.
Claims (7)
層(14)を該支持体(12)との絶縁状態に設けてな
る半導体基板(11)を製造するための方法であって、 単結晶半導体からなるベース基板(17)の表面部の所
定深さにイオン注入を行うことにより、該ベース基板
(17)の表層部に単結晶薄膜層(17a)を確保した
状態に剥離用の欠陥層(18)を形成する欠陥層形成工
程(P1)と、 前記ベース基板(17)の表面の単結晶薄膜層(17
a)上に、所定厚みの単結晶半導体膜(15)を形成す
る半導体膜形成工程(P3)と、 前記支持体(12)に対し、前記単結晶半導体膜(1
5)が形成されたベース基板(17)をその単結晶半導
体膜(15)の表面にて貼合わせる貼合せ工程(P4)
と、 前記支持体(12)に貼合わされたベース基板(17)
を前記欠陥層(18)にて切離す剥離工程(P5)とを
含むことを特徴とする半導体基板の製造方法。1. A method for manufacturing a semiconductor substrate (11) in which a semiconductor layer (14) for element formation is provided on a support (12) in an insulated state from the support (12). By performing ion implantation to a predetermined depth of the surface portion of the base substrate (17) made of a single crystal semiconductor, a single crystal thin film layer (17a) is secured to the surface portion of the base substrate (17). A defect layer forming step (P1) for forming a defect layer (18), and a single crystal thin film layer (17) on the surface of the base substrate (17).
a) a semiconductor film forming step (P3) of forming a single-crystal semiconductor film (15) having a predetermined thickness on the single-crystal semiconductor film (1);
Laminating step (P4) of laminating base substrate (17) on which 5) is formed on the surface of single crystal semiconductor film (15).
And a base substrate (17) bonded to the support (12).
A separating step (P5) of separating the semiconductor substrate at the defect layer (18).
層(22)を該支持体(12)との絶縁状態に設けてな
る半導体基板(21)を製造するための方法であって、 単結晶半導体からなるベース基板(17)の表面部の所
定深さにイオン注入を行うことにより、該ベース基板
(17)の表層部に単結晶薄膜層(17a)を確保した
状態に剥離用の欠陥層(18)を形成する欠陥層形成工
程(Q1)と、 前記支持体(12)に対し、前記ベース基板(17)を
その単結晶薄膜層(17a)の表面にて貼合わせる貼合
せ工程(Q3)と、 前記支持体(12)に貼合わされたベース基板(17)
を前記欠陥層(18)にて切離す剥離工程(Q4)と、 前記支持体(12)の表面の単結晶薄膜層(23)上に
所定厚みの単結晶半導体膜(24)を形成する半導体膜
形成工程(Q6)とを含むことを特徴とする半導体基板
の製造方法。2. A method for manufacturing a semiconductor substrate (21) in which a semiconductor layer (22) for element formation is provided on a support (12) so as to be insulated from the support (12). By performing ion implantation at a predetermined depth in the surface portion of the base substrate (17) made of a single crystal semiconductor, a single crystal thin film layer (17a) is secured in the surface layer portion of the base substrate (17). A defect layer forming step (Q1) for forming a defect layer (18), and laminating the base substrate (17) on the surface of the single crystal thin film layer (17a) with respect to the support (12). Step (Q3), a base substrate (17) bonded to the support (12)
(Q4) in which a single crystal semiconductor film (24) having a predetermined thickness is formed on the single crystal thin film layer (23) on the surface of the support (12). A method for manufacturing a semiconductor substrate, comprising: a film forming step (Q6).
けるイオン注入は、前記ベース基板(17)の表面に酸
化膜が形成された状態で行われると共に、前記欠陥層
(18)の形成後にその酸化膜が除去されることを特徴
とする請求項1または2記載の半導体基板の製造方法。3. The ion implantation in the defect layer forming step (P1, Q1) is performed with an oxide film formed on the surface of the base substrate (17), and after the formation of the defect layer (18). 3. The method according to claim 1, wherein the oxide film is removed.
ス基板(17)からの注入イオンの脱離がなされない程
度の低温にて行われることを特徴とする請求項1記載の
半導体基板の製造方法。4. The semiconductor substrate forming method according to claim 1, wherein the semiconductor film forming step (P3) is performed at such a low temperature that the implanted ions are not desorbed from the base substrate (17). Production method.
は、単結晶薄膜層(17a,23)から単結晶半導体膜
(15,24)への不純物の拡散が抑制される温度にて
行われることを特徴とする請求項1ないし4のいずれか
に記載の半導体基板の製造方法。5. The semiconductor film forming step (P3, Q6).
5. The method according to claim 1, wherein the step is performed at a temperature at which diffusion of impurities from the single crystal thin film layer to the single crystal semiconductor film is suppressed. Of manufacturing a semiconductor substrate.
は、エピタキシャル成長法により行われることを特徴と
する請求項1ないし5のいずれかに記載の半導体基板の
製造方法。6. The semiconductor film forming step (P3, Q6).
6. The method of manufacturing a semiconductor substrate according to claim 1, wherein the method is performed by an epitaxial growth method.
は、分子線エピタキシャル装置を用いて行われることを
特徴とする請求項6記載の半導体基板の製造方法。7. The semiconductor film forming step (P3, Q6).
7. The method according to claim 6, wherein the step (b) is performed using a molecular beam epitaxy apparatus.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12550697A JP3864495B2 (en) | 1997-05-15 | 1997-05-15 | Manufacturing method of semiconductor substrate |
| US09/074,384 US6251754B1 (en) | 1997-05-09 | 1998-05-08 | Semiconductor substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12550697A JP3864495B2 (en) | 1997-05-15 | 1997-05-15 | Manufacturing method of semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321548A true JPH10321548A (en) | 1998-12-04 |
| JP3864495B2 JP3864495B2 (en) | 2006-12-27 |
Family
ID=14911818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12550697A Expired - Fee Related JP3864495B2 (en) | 1997-05-09 | 1997-05-15 | Manufacturing method of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3864495B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534381B2 (en) * | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
| JP2005093898A (en) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | Manufacturing method of crystal-substrate and element |
| JP2006303201A (en) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Process for producing soi substrate |
| KR100668160B1 (en) * | 1998-07-07 | 2007-01-11 | 신에쯔 한도타이 가부시키가이샤 | Manufacturing method of SOI wafer and SOI wafer manufactured by this method |
| WO2008155876A1 (en) * | 2007-06-21 | 2008-12-24 | Shin-Etsu Handotai Co., Ltd. | Soi wafer manufacturing method |
| JP2009065136A (en) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate |
| WO2010106591A1 (en) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | Solid-state image pickup device and method for manufacturing same |
| US8043935B2 (en) | 2008-11-27 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US8048754B2 (en) | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
| WO2012081164A1 (en) * | 2010-12-15 | 2012-06-21 | 信越半導体株式会社 | Method for manufacturing bonded soi wafer |
| US8846496B2 (en) | 2010-04-28 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of single crystal semiconductor film and manufacturing method of electrode |
| JP2016197593A (en) * | 2015-04-02 | 2016-11-24 | ソイテックSoitec | Advanced solid electrolyte and method of manufacture |
-
1997
- 1997-05-15 JP JP12550697A patent/JP3864495B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668160B1 (en) * | 1998-07-07 | 2007-01-11 | 신에쯔 한도타이 가부시키가이샤 | Manufacturing method of SOI wafer and SOI wafer manufactured by this method |
| US6534381B2 (en) * | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
| JP2005093898A (en) * | 2003-09-19 | 2005-04-07 | Sanyo Electric Co Ltd | Manufacturing method of crystal-substrate and element |
| JP2006303201A (en) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Process for producing soi substrate |
| US8361888B2 (en) | 2007-06-21 | 2013-01-29 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| WO2008155876A1 (en) * | 2007-06-21 | 2008-12-24 | Shin-Etsu Handotai Co., Ltd. | Soi wafer manufacturing method |
| JP2009065136A (en) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate |
| US8048754B2 (en) | 2008-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer |
| US8043935B2 (en) | 2008-11-27 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US9018031B2 (en) | 2009-03-18 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Manufacturing method of solid-state image sensor |
| JP2010219439A (en) * | 2009-03-18 | 2010-09-30 | Panasonic Corp | Solid-state imaging device and method of manufacturing the same |
| WO2010106591A1 (en) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | Solid-state image pickup device and method for manufacturing same |
| USRE47208E1 (en) | 2009-03-18 | 2019-01-15 | Conversant Intellectual Property Management Inc. | Manufacturing method of solid-state image sensor |
| US8846496B2 (en) | 2010-04-28 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of single crystal semiconductor film and manufacturing method of electrode |
| WO2012081164A1 (en) * | 2010-12-15 | 2012-06-21 | 信越半導体株式会社 | Method for manufacturing bonded soi wafer |
| JP2012129347A (en) * | 2010-12-15 | 2012-07-05 | Shin Etsu Handotai Co Ltd | Bonded soi wafer manufacturing method |
| JP2016197593A (en) * | 2015-04-02 | 2016-11-24 | ソイテックSoitec | Advanced solid electrolyte and method of manufacture |
| US10644340B2 (en) | 2015-04-02 | 2020-05-05 | Soitec | Advanced solid electrolyte and method of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3864495B2 (en) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (en) | Method for manufacturing SOI wafer | |
| US6251754B1 (en) | Semiconductor substrate manufacturing method | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| JP3293736B2 (en) | Semiconductor substrate manufacturing method and bonded substrate | |
| CN100358124C (en) | Method for simultaneously obtaining a pair of substrates covered by a useful layer | |
| US5856229A (en) | Process for production of semiconductor substrate | |
| JP4446656B2 (en) | Method for forming SOI type substrate | |
| JPH1145862A (en) | Manufacture of semiconductor substrate | |
| JPH09181011A (en) | Method for manufacturing semiconductor material thin film | |
| JP2004247610A (en) | Substrate manufacturing method | |
| JPH0719839B2 (en) | Method for manufacturing semiconductor substrate | |
| JP2000331899A (en) | Method for forming soi wafer and soi wafer | |
| JP3864495B2 (en) | Manufacturing method of semiconductor substrate | |
| JP5183958B2 (en) | Manufacturing method of SOI wafer | |
| JPH11121310A (en) | Manufacture of semiconductor substrate | |
| US7348257B2 (en) | Process for manufacturing wafers of semiconductor material by layer transfer | |
| JP2003224247A (en) | Soi wafer and its manufacturing method | |
| JP3707200B2 (en) | Manufacturing method of semiconductor substrate | |
| JPH1140786A (en) | Semiconductor substrate and its manufacture | |
| JP2961522B2 (en) | Substrate for semiconductor electronic device and method of manufacturing the same | |
| JPH1174209A (en) | Manufacture of semiconductor substrate | |
| JP2006270039A (en) | Method for producing bonded wafer and bonded wafer | |
| JPH10242154A (en) | Surface treatment method for thin film semiconductor substrate | |
| JPH10326883A (en) | Substrate and manufacturing method thereof | |
| JPH11191617A (en) | Manufacture of soi substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |