JPH10308684A - ダイレクトコンバージョン受信機 - Google Patents
ダイレクトコンバージョン受信機Info
- Publication number
- JPH10308684A JPH10308684A JP6453698A JP6453698A JPH10308684A JP H10308684 A JPH10308684 A JP H10308684A JP 6453698 A JP6453698 A JP 6453698A JP 6453698 A JP6453698 A JP 6453698A JP H10308684 A JPH10308684 A JP H10308684A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- offset voltage
- output signal
- delta
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 回路規模の増大を招くことなく、高速かつ微
少なオフセット電圧の消去が可能なオフセット電圧キャ
ンセル回路付きのダイレクトコンバージョン受信機を提
供する。 【解決手段】 受信した高周波信号と局部発振信号とを
周波数混合するミキサ１３ａ、１３ｂと、ミキサ１３
ａ、１３ｂの出力信号をベースバンド信号に変換する信
号処理部１８と、信号処理部１８の出力信号からオフセ
ット電圧を検出するデルタシグマ変調器２１０と、検出
されたオフセット電圧に応じてオフセットキャンセル電
圧を出力するオフセットホールド回路２２０と、所定の
規則に基づく特定の期間に、ミキサ１３ａ、１３ｂの出
力信号をデルタシグマ変調器２１０に供給し、その他の
期間に、オフセットキャンセル電圧をミキサ１３ａ、１
３ｂの出力に供給するスイッチ２０とを備える。
少なオフセット電圧の消去が可能なオフセット電圧キャ
ンセル回路付きのダイレクトコンバージョン受信機を提
供する。 【解決手段】 受信した高周波信号と局部発振信号とを
周波数混合するミキサ１３ａ、１３ｂと、ミキサ１３
ａ、１３ｂの出力信号をベースバンド信号に変換する信
号処理部１８と、信号処理部１８の出力信号からオフセ
ット電圧を検出するデルタシグマ変調器２１０と、検出
されたオフセット電圧に応じてオフセットキャンセル電
圧を出力するオフセットホールド回路２２０と、所定の
規則に基づく特定の期間に、ミキサ１３ａ、１３ｂの出
力信号をデルタシグマ変調器２１０に供給し、その他の
期間に、オフセットキャンセル電圧をミキサ１３ａ、１
３ｂの出力に供給するスイッチ２０とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイレクトコンバ
ージョン受信機に関し、特に携帯電話機その他の無線端
末装置に使用されゼロ中間周波数（ＩＦ）受信機として
知られるダイレクトコンバージョン受信機に関する。
ージョン受信機に関し、特に携帯電話機その他の無線端
末装置に使用されゼロ中間周波数（ＩＦ）受信機として
知られるダイレクトコンバージョン受信機に関する。
【０００２】
【従来の技術】近年、携帯電話その他の無線携帯端末の
普及に従って無線機の小型化、低消費電力化、低価格化
といった要求が高まりつつある。このような要求を実現
する無線受信方式の一つとして、ダイレクトコンバージ
ョン方式が注目されている。
普及に従って無線機の小型化、低消費電力化、低価格化
といった要求が高まりつつある。このような要求を実現
する無線受信方式の一つとして、ダイレクトコンバージ
ョン方式が注目されている。
【０００３】図９に、この種の代表的なダイレクトコン
バージョン受信機のブロック図を示す。図９を参照する
と、高周波信号はアンテナ７１、高周波増幅器７２を介
して直交ミキサ７３ａ、７３ｂへそれぞれ入力される。
そして、ミキサ７３ａにおいて局部発振器７４の局部発
振周波数と乗算され、またミキサ７３ｂにおいて当該局
部発振周波数の直交成分と乗算されて、Ｉ成分、Ｑ成分
として出力される。局部発振器７４の局部発振周波数の
直交成分は、９０度移相器７５により生成される。この
場合、ミキサ７３ａ、７３ｂの各出力信号は、入力搬送
周波数と局部発振周波数との和成分と、ゼロ周波数を中
心（スペクトラムの±表現の場合）とする差成分とから
なる。そして、ＬＰＦ７６ａ、７６ｂによりゼロ周波数
を中心とする差成分（以下、ゼロ周波数成分）のみが抽
出される。抽出されたゼロ周波数成分は、さらに基底帯
域（ベースバンド）増幅器７７ａ、７７ｂよりそれぞれ
信号処理され復調される。
バージョン受信機のブロック図を示す。図９を参照する
と、高周波信号はアンテナ７１、高周波増幅器７２を介
して直交ミキサ７３ａ、７３ｂへそれぞれ入力される。
そして、ミキサ７３ａにおいて局部発振器７４の局部発
振周波数と乗算され、またミキサ７３ｂにおいて当該局
部発振周波数の直交成分と乗算されて、Ｉ成分、Ｑ成分
として出力される。局部発振器７４の局部発振周波数の
直交成分は、９０度移相器７５により生成される。この
場合、ミキサ７３ａ、７３ｂの各出力信号は、入力搬送
周波数と局部発振周波数との和成分と、ゼロ周波数を中
心（スペクトラムの±表現の場合）とする差成分とから
なる。そして、ＬＰＦ７６ａ、７６ｂによりゼロ周波数
を中心とする差成分（以下、ゼロ周波数成分）のみが抽
出される。抽出されたゼロ周波数成分は、さらに基底帯
域（ベースバンド）増幅器７７ａ、７７ｂよりそれぞれ
信号処理され復調される。
【０００４】上述したダイレクトコンバージョン方式
は、入力周波数から直接ベースバンド周波に変換してい
る。これは、スーパーヘテロダイン方式における中間周
波数がゼロの場合に相当する。これにより、イメージ周
波数応答がないため、高周波フィルタが原理的に不要と
なる。また、ベースバンド信号はゼロ周波数で折返した
形になるから、チャネルフィルタはＬＰＦ型で良い。し
たがって、スーパーヘテロダイン方式が用いられるＢＰ
Ｆ型チャネルフィルタに比較してＩＣ化が容易である。
すなわち、ダイレクトコンバージョン方式は、外付け部
品が少なく、かつ、ＬＳＩ化がスーパーヘテロダイン方
式に比較して容易であるため、１チップ受信機に適した
回路であるとされ、近年、注目されてきている。
は、入力周波数から直接ベースバンド周波に変換してい
る。これは、スーパーヘテロダイン方式における中間周
波数がゼロの場合に相当する。これにより、イメージ周
波数応答がないため、高周波フィルタが原理的に不要と
なる。また、ベースバンド信号はゼロ周波数で折返した
形になるから、チャネルフィルタはＬＰＦ型で良い。し
たがって、スーパーヘテロダイン方式が用いられるＢＰ
Ｆ型チャネルフィルタに比較してＩＣ化が容易である。
すなわち、ダイレクトコンバージョン方式は、外付け部
品が少なく、かつ、ＬＳＩ化がスーパーヘテロダイン方
式に比較して容易であるため、１チップ受信機に適した
回路であるとされ、近年、注目されてきている。
【０００５】
【発明が解決しようとする課題】しかし、ダイレクトコ
ンバージョン受信機を携帯電話のような無線システムに
使うためには、一般に、ミキサに数ｍＶから数１０ｍＶ
のオーダで存在する直流オフセット電圧を除去する必要
があり、従来、実用化上の最大の課題となっていた。す
なわち、ＰＤＣ（国内ディジタル携帯電話）やＰＨＳ
（簡易携帯電話）システムにおいて必要とされる受信感
度を得るためには、基底帯域増幅器７７ａ、７７ｂの増
幅度は、例えば、数１０ｄＢといった非常に高い値にす
る必要があるが、上述したようにミキサに発生する直流
オフセット電圧の存在により基底帯域増幅器が飽和し受
信機としての機能が得られなかった。
ンバージョン受信機を携帯電話のような無線システムに
使うためには、一般に、ミキサに数ｍＶから数１０ｍＶ
のオーダで存在する直流オフセット電圧を除去する必要
があり、従来、実用化上の最大の課題となっていた。す
なわち、ＰＤＣ（国内ディジタル携帯電話）やＰＨＳ
（簡易携帯電話）システムにおいて必要とされる受信感
度を得るためには、基底帯域増幅器７７ａ、７７ｂの増
幅度は、例えば、数１０ｄＢといった非常に高い値にす
る必要があるが、上述したようにミキサに発生する直流
オフセット電圧の存在により基底帯域増幅器が飽和し受
信機としての機能が得られなかった。
【０００６】当該直流オフセット電圧を除去する方法と
しては、図１０に示すように、ミキサ７３ａ、７３ｂの
直後に、直流カットコンデンサ７８ａ、７８ｂを使うこ
とが先ず考えられる。しかし、この方法は信号情報のゼ
ロ周波数成分も同時にカットされるため、例えばページ
ャーシステムで用いられているＦＳＫ変調方式にしか使
えない。また、ページャーのような携帯型無線機では電
池寿命を長くするために間欠受信機能を備えることが必
要であるが、当該機能を設けるには、一般にキャパシタ
の充放電時間を短縮するための付加回路が別に必要にな
るため、回路規模が増大するという欠点があった。
しては、図１０に示すように、ミキサ７３ａ、７３ｂの
直後に、直流カットコンデンサ７８ａ、７８ｂを使うこ
とが先ず考えられる。しかし、この方法は信号情報のゼ
ロ周波数成分も同時にカットされるため、例えばページ
ャーシステムで用いられているＦＳＫ変調方式にしか使
えない。また、ページャーのような携帯型無線機では電
池寿命を長くするために間欠受信機能を備えることが必
要であるが、当該機能を設けるには、一般にキャパシタ
の充放電時間を短縮するための付加回路が別に必要にな
るため、回路規模が増大するという欠点があった。
【０００７】また、直流オフセット電圧を除去するため
の他の従来技術として、日本国公開特許公報、平成３−
２２０８２３号「ダイレクトコンバージョン受信機」に
開示された技術がある。同公報には、図１１に示すよう
に、ＡＤ、ＤＡコンバータを用いた負帰還ループにより
直流オフセット電圧を除去する方法について記載されて
いる。なお、図１１のブロック図において、図９のブロ
ック図と同等の構成要素には同一符号を付している。
の他の従来技術として、日本国公開特許公報、平成３−
２２０８２３号「ダイレクトコンバージョン受信機」に
開示された技術がある。同公報には、図１１に示すよう
に、ＡＤ、ＤＡコンバータを用いた負帰還ループにより
直流オフセット電圧を除去する方法について記載されて
いる。なお、図１１のブロック図において、図９のブロ
ック図と同等の構成要素には同一符号を付している。
【０００８】図１１に示すダイレクトコンバージョン受
信機は、ＡＤ変換器８１ａ、８１ｂを用いて基底帯域増
幅器７７ａ、７７ｂの出力信号から直流オフセッ電圧を
抽出し、この抽出結果に基づき、閉ループ制御手段であ
るデータ処理回路８２とＤＡ変換器８３ａ、８３ｂとを
用いて、直流電圧オフセット分を抑圧する。
信機は、ＡＤ変換器８１ａ、８１ｂを用いて基底帯域増
幅器７７ａ、７７ｂの出力信号から直流オフセッ電圧を
抽出し、この抽出結果に基づき、閉ループ制御手段であ
るデータ処理回路８２とＤＡ変換器８３ａ、８３ｂとを
用いて、直流電圧オフセット分を抑圧する。
【０００９】この方法であれば、信号情報のゼロ周波数
成分はカットされないから、ＰＤＣやＰＨＳシステムで
用いられるπ／４ＱＰＳＫ変調にも適用可能である。し
かし、当該従来技術は閉ループを使用するものであるた
め、ループ収束時間等の制約から時間的に早いオフセッ
ト電圧の変動に対しては余り効果がなかった。すなわ
ち、オフセット電圧の平均値が、例えば、１秒間程度の
長時間にわたってゼロになるように制御を行う場合に
は、ある程度効果が期待できるが、デジタル携帯電話方
式におけるスロット時間の速さ（例、ＰＨＳでは０．６
２５ｍｓｅｃ）程度で変化するオフセット電圧変動に対
してはあまり効果がなかった。さらに、ＡＤ変換器とＤ
Ａ変換器を使うため、回路規模が大きくなるという欠点
もあった。
成分はカットされないから、ＰＤＣやＰＨＳシステムで
用いられるπ／４ＱＰＳＫ変調にも適用可能である。し
かし、当該従来技術は閉ループを使用するものであるた
め、ループ収束時間等の制約から時間的に早いオフセッ
ト電圧の変動に対しては余り効果がなかった。すなわ
ち、オフセット電圧の平均値が、例えば、１秒間程度の
長時間にわたってゼロになるように制御を行う場合に
は、ある程度効果が期待できるが、デジタル携帯電話方
式におけるスロット時間の速さ（例、ＰＨＳでは０．６
２５ｍｓｅｃ）程度で変化するオフセット電圧変動に対
してはあまり効果がなかった。さらに、ＡＤ変換器とＤ
Ａ変換器を使うため、回路規模が大きくなるという欠点
もあった。
【００１０】本発明の目的は、上記従来の欠点を解決
し、高速かつ微少なオフセット電圧の消去が可能なオフ
セット電圧キャンセル回路付きのダイレクトコンバージ
ョン受信機を提供することにある。
し、高速かつ微少なオフセット電圧の消去が可能なオフ
セット電圧キャンセル回路付きのダイレクトコンバージ
ョン受信機を提供することにある。
【００１１】本発明の他の目的は、上記目的に加えて、
回路規模の増大を回避し、携帯電話機その他の携帯用無
線端末装置に好適なダイレクトコンバージョン受信機を
提供することにある。
回路規模の増大を回避し、携帯電話機その他の携帯用無
線端末装置に好適なダイレクトコンバージョン受信機を
提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成する本
発明のダイレクトコンバージョン受信機は、受信した高
周波信号と局部発振信号とを周波数混合する周波数混合
手段と、前記周波数混合手段の出力信号をベースバンド
信号に変換する信号変換手段と、前記信号変換手段の出
力信号からオフセット電圧を検出するオフセット電圧検
出手段と、前記オフセット電圧検出手段により検出され
たオフセット電圧に応じて、前記周波数混合手段の出力
信号における該オフセット電圧を打ち消すオフセットキ
ャンセル電圧を出力するオフセット消去手段と、所定の
規則に基づく特定の期間に、前記周波数混合手段の出力
信号を前記オフセット電圧検出手段に供給し、前記特定
の期間以外の期間に、前記オフセット消去手段から出力
される前記オフセットキャンセル電圧を前記周波数混合
手段の出力に供給するスイッチ手段とを備える。
発明のダイレクトコンバージョン受信機は、受信した高
周波信号と局部発振信号とを周波数混合する周波数混合
手段と、前記周波数混合手段の出力信号をベースバンド
信号に変換する信号変換手段と、前記信号変換手段の出
力信号からオフセット電圧を検出するオフセット電圧検
出手段と、前記オフセット電圧検出手段により検出され
たオフセット電圧に応じて、前記周波数混合手段の出力
信号における該オフセット電圧を打ち消すオフセットキ
ャンセル電圧を出力するオフセット消去手段と、所定の
規則に基づく特定の期間に、前記周波数混合手段の出力
信号を前記オフセット電圧検出手段に供給し、前記特定
の期間以外の期間に、前記オフセット消去手段から出力
される前記オフセットキャンセル電圧を前記周波数混合
手段の出力に供給するスイッチ手段とを備える。
【００１３】請求項２の本発明のダイレクトコンバージ
ョン受信機は、時分割方式の通信システムに適用される
場合に、前記スイッチ手段が、自受信機に割当てられた
タイムスロット以外の期間に、前記周波数混合手段の出
力信号を前記オフセット電圧検出手段に供給し、自受信
機に割当てられたタイムスロットの期間に、前記オフセ
ット消去手段から出力される前記オフセットキャンセル
電圧を前記周波数混合手段の出力に供給するように接続
を切り換えることを特徴とする。
ョン受信機は、時分割方式の通信システムに適用される
場合に、前記スイッチ手段が、自受信機に割当てられた
タイムスロット以外の期間に、前記周波数混合手段の出
力信号を前記オフセット電圧検出手段に供給し、自受信
機に割当てられたタイムスロットの期間に、前記オフセ
ット消去手段から出力される前記オフセットキャンセル
電圧を前記周波数混合手段の出力に供給するように接続
を切り換えることを特徴とする。
【００１４】請求項３の本発明のダイレクトコンバージ
ョン受信機は、周波数分割方式の通信システムに適用さ
れる場合に、前記スイッチ手段が、受信フレームのうち
のパイロット信号の部分に該当する期間に、前記周波数
混合手段の出力信号を前記オフセット電圧検出手段に供
給し、その他の期間に、前記オフセット消去手段から出
力される前記オフセットキャンセル電圧を前記周波数混
合手段の出力に供給するように接続を切り換えることを
特徴とする。
ョン受信機は、周波数分割方式の通信システムに適用さ
れる場合に、前記スイッチ手段が、受信フレームのうち
のパイロット信号の部分に該当する期間に、前記周波数
混合手段の出力信号を前記オフセット電圧検出手段に供
給し、その他の期間に、前記オフセット消去手段から出
力される前記オフセットキャンセル電圧を前記周波数混
合手段の出力に供給するように接続を切り換えることを
特徴とする。
【００１５】請求項４の本発明のダイレクトコンバージ
ョン受信機は、前記オフセット電圧検出手段が、前記周
波数混合手段の出力を入力してデルタシグマ変調するデ
ルタシグマ変調手段と、前記デルタシグマ変調手段によ
るデルタシグマ変調出力信号を平均化する平均化手段と
を備えることを特徴とする。
ョン受信機は、前記オフセット電圧検出手段が、前記周
波数混合手段の出力を入力してデルタシグマ変調するデ
ルタシグマ変調手段と、前記デルタシグマ変調手段によ
るデルタシグマ変調出力信号を平均化する平均化手段と
を備えることを特徴とする。
【００１６】請求項５の本発明のダイレクトコンバージ
ョン受信機は、前記デルタシグマ変調手段が、１次また
は２次以上のデルタシグマ変調器であり、請求項６の本
発明のダイレクトコンバージョン受信機は、前記デルタ
シグマ変調手段が、ＭＡＳＨ型のデルタシグマ変調器で
あることを特徴とする。
ョン受信機は、前記デルタシグマ変調手段が、１次また
は２次以上のデルタシグマ変調器であり、請求項６の本
発明のダイレクトコンバージョン受信機は、前記デルタ
シグマ変調手段が、ＭＡＳＨ型のデルタシグマ変調器で
あることを特徴とする。
【００１７】請求項７の本発明のダイレクトコンバージ
ョン受信機は、前記オフセット消去手段が、前記オフセ
ット電圧検出手段により検出されたオフセット電圧を反
転してオフセットキャンセル電圧とし、得られた該オフ
セットキャンセル電圧をホールドすることを特徴とす
る。
ョン受信機は、前記オフセット消去手段が、前記オフセ
ット電圧検出手段により検出されたオフセット電圧を反
転してオフセットキャンセル電圧とし、得られた該オフ
セットキャンセル電圧をホールドすることを特徴とす
る。
【００１８】請求項８の本発明のダイレクトコンバージ
ョン受信機は、前記周波数混合手段と、前記信号変換手
段との間に、１段または２段以上の基底帯域増幅器を介
在させ、最も後段の基底帯域増幅器よりも前段に位置す
る任意の基底帯域増幅器の出力に対して、前記オフセッ
ト電圧検出手段に供給するための出力信号の抽出および
前記オフセットキャンセル電圧の供給を行なうための前
記スイッチ手段への接続がなされていることを特徴とす
る。
ョン受信機は、前記周波数混合手段と、前記信号変換手
段との間に、１段または２段以上の基底帯域増幅器を介
在させ、最も後段の基底帯域増幅器よりも前段に位置す
る任意の基底帯域増幅器の出力に対して、前記オフセッ
ト電圧検出手段に供給するための出力信号の抽出および
前記オフセットキャンセル電圧の供給を行なうための前
記スイッチ手段への接続がなされていることを特徴とす
る。
【００１９】また、請求項９の本発明のダイレクトコン
バージョン受信機は、受信した高周波信号と局部発振信
号とを周波数混合する周波数混合手段と、前記周波数混
合手段の出力信号をベースバンド信号に変換する信号変
換手段と、前記信号変換手段の出力信号からオフセット
電圧を検出するオフセット電圧検出手段と、前記オフセ
ット電圧検出手段により検出されたオフセット電圧に応
じて、前記周波数混合手段の出力信号における該オフセ
ット電圧を打ち消すオフセットキャンセル電圧を出力
し、前記周波数混合手段の出力信号に重畳するオフセッ
ト消去手段と、所定の規則に基づく特定の期間に、前記
オフセット電圧検出手段の出力信号の前記オフセット消
去手段への供給を遮断し、前記特定の期間以外の期間
に、前記オフセット電圧検出手段の出力信号を前記オフ
セット消去手段へ供給するスイッチ手段とを備えること
を特徴とする。
バージョン受信機は、受信した高周波信号と局部発振信
号とを周波数混合する周波数混合手段と、前記周波数混
合手段の出力信号をベースバンド信号に変換する信号変
換手段と、前記信号変換手段の出力信号からオフセット
電圧を検出するオフセット電圧検出手段と、前記オフセ
ット電圧検出手段により検出されたオフセット電圧に応
じて、前記周波数混合手段の出力信号における該オフセ
ット電圧を打ち消すオフセットキャンセル電圧を出力
し、前記周波数混合手段の出力信号に重畳するオフセッ
ト消去手段と、所定の規則に基づく特定の期間に、前記
オフセット電圧検出手段の出力信号の前記オフセット消
去手段への供給を遮断し、前記特定の期間以外の期間
に、前記オフセット電圧検出手段の出力信号を前記オフ
セット消去手段へ供給するスイッチ手段とを備えること
を特徴とする。
【００２０】請求項１０の本発明のダイレクトコンバー
ジョン受信機は、時分割方式の通信システムに適用され
る場合、前記スイッチ手段が、自受信機に割当てられた
タイムスロット以外の期間に、前記オフセット電圧検出
手段の出力信号の前記オフセット消去手段への供給を遮
断し、自受信機に割当てられたタイムスロットの期間
に、前記オフセット電圧検出手段の出力信号を前記オフ
セット消去手段へ供給することを特徴とする。
ジョン受信機は、時分割方式の通信システムに適用され
る場合、前記スイッチ手段が、自受信機に割当てられた
タイムスロット以外の期間に、前記オフセット電圧検出
手段の出力信号の前記オフセット消去手段への供給を遮
断し、自受信機に割当てられたタイムスロットの期間
に、前記オフセット電圧検出手段の出力信号を前記オフ
セット消去手段へ供給することを特徴とする。
【００２１】請求項１１の本発明のダイレクトコンバー
ジョン受信機は、周波数分割方式の通信システムに適用
される場合に、前記スイッチ手段が、受信フレームのう
ちのパイロット信号の部分に該当する期間に、前記オフ
セット電圧検出手段の出力信号の前記オフセット消去手
段への供給を遮断し、その他の期間に、前記オフセット
電圧検出手段の出力信号を前記オフセット消去手段へ供
給することを特徴とする。
ジョン受信機は、周波数分割方式の通信システムに適用
される場合に、前記スイッチ手段が、受信フレームのう
ちのパイロット信号の部分に該当する期間に、前記オフ
セット電圧検出手段の出力信号の前記オフセット消去手
段への供給を遮断し、その他の期間に、前記オフセット
電圧検出手段の出力信号を前記オフセット消去手段へ供
給することを特徴とする。
【００２２】さらにまた、請求項１４の本発明のダイレ
クトコンバージョン受信機は、受信した高周波信号と局
部発振信号とを周波数混合してベースバンド信号に変換
する周波数変換手段と、所定の規則に基づく特定の期
間、前記周波数変換手段の出力信号からオフセット電圧
を検出するオフセット電圧検出手段と、前記特定の期間
以外の期間、前記オフセット電圧検出手段により検出さ
れたオフセット電圧に応じて、前記周波数変換手段の出
力信号における該オフセット電圧を打ち消すオフセット
消去手段とを備えることを特徴とする。
クトコンバージョン受信機は、受信した高周波信号と局
部発振信号とを周波数混合してベースバンド信号に変換
する周波数変換手段と、所定の規則に基づく特定の期
間、前記周波数変換手段の出力信号からオフセット電圧
を検出するオフセット電圧検出手段と、前記特定の期間
以外の期間、前記オフセット電圧検出手段により検出さ
れたオフセット電圧に応じて、前記周波数変換手段の出
力信号における該オフセット電圧を打ち消すオフセット
消去手段とを備えることを特徴とする。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の第
１実施形態によるダイレクトコンバージョン受信機の構
成を示すブロック図である。なお、以下の説明では、Ｐ
ＨＳ、ＰＤＣ等で用いられている時分割多重方式（Ｔｉ
ｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ Ａｃｃ
ｅｓｓ：ＴＤＭＡ方式）の場合を例として説明する。
て図面を参照して詳細に説明する。図１は、本発明の第
１実施形態によるダイレクトコンバージョン受信機の構
成を示すブロック図である。なお、以下の説明では、Ｐ
ＨＳ、ＰＤＣ等で用いられている時分割多重方式（Ｔｉ
ｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ Ａｃｃ
ｅｓｓ：ＴＤＭＡ方式）の場合を例として説明する。
【００２４】図１を参照すると、本実施形態のダイレク
トコンバージョン受信機において、アンテナ１１にて受
信されたＲＦ（高周波）信号は、高周波増幅器１２を経
てミキサ１３ａ、１３ｂにてそれぞれ直交変換される。
そのために、局部発振器１４及び９０度移相器１５が設
けられており、この局部発振周波数とその直交成分と
が、ミキサ１３ａ、１３ｂへそれぞれ供給されるように
なっている。また、ミキサ１３ａ、１３ｂの出力信号は
オフセット電圧キャンセル回路１００ａ、１００ｂにそ
れぞれ入力され処理される。図１では、ミキサ１３ａか
ら出力されるＩ成分に対するオフセット電圧キャンセル
回路１００ａについてのみ具体例を示すが、Ｑ成分に対
するオフセット電圧キャンセル回路１００ｂは、構成、
機能ともオフセット電圧キャンセル回路１００ａと同一
であるので、図示せず説明も省略する。なお、図１に
は、本実施形態の特徴的な構成のみを記載し、他の一般
的な構成については記載を省略してある。
トコンバージョン受信機において、アンテナ１１にて受
信されたＲＦ（高周波）信号は、高周波増幅器１２を経
てミキサ１３ａ、１３ｂにてそれぞれ直交変換される。
そのために、局部発振器１４及び９０度移相器１５が設
けられており、この局部発振周波数とその直交成分と
が、ミキサ１３ａ、１３ｂへそれぞれ供給されるように
なっている。また、ミキサ１３ａ、１３ｂの出力信号は
オフセット電圧キャンセル回路１００ａ、１００ｂにそ
れぞれ入力され処理される。図１では、ミキサ１３ａか
ら出力されるＩ成分に対するオフセット電圧キャンセル
回路１００ａについてのみ具体例を示すが、Ｑ成分に対
するオフセット電圧キャンセル回路１００ｂは、構成、
機能ともオフセット電圧キャンセル回路１００ａと同一
であるので、図示せず説明も省略する。なお、図１に
は、本実施形態の特徴的な構成のみを記載し、他の一般
的な構成については記載を省略してある。
【００２５】ミキサ１３ａの出力信号は２つに分岐さ
れ、一方は、ＬＰＦ１６及び基底帯域増幅器１７を介し
て信号処理部１８へ入力され、ベースバンド信号処理さ
れる。他方は、スイッチ２０の接点“ｎ”を介してオフ
セットキャンセル電圧発生回路２００へ入力される。オ
フセットキャンセル電圧発生回路２００は、オフセット
電圧を検出するデルタシグマ変調器２１０と、デルタシ
グマ変調器２１０による変調出力信号を反転するインバ
ータ２３０と、インバータ２３０の出力信号を平均値化
する平均値化回路２４０と、平均値化回路２４０の出力
信号をホールドするホールド回路２２０とを有してい
る。ホールド回路２２０の出力信号は、スイッチ２０の
接点“ｍ”を介してミキサ１３ａの出力へ供給される。
スイッチ２０は切替制御器１９により切替制御される。
れ、一方は、ＬＰＦ１６及び基底帯域増幅器１７を介し
て信号処理部１８へ入力され、ベースバンド信号処理さ
れる。他方は、スイッチ２０の接点“ｎ”を介してオフ
セットキャンセル電圧発生回路２００へ入力される。オ
フセットキャンセル電圧発生回路２００は、オフセット
電圧を検出するデルタシグマ変調器２１０と、デルタシ
グマ変調器２１０による変調出力信号を反転するインバ
ータ２３０と、インバータ２３０の出力信号を平均値化
する平均値化回路２４０と、平均値化回路２４０の出力
信号をホールドするホールド回路２２０とを有してい
る。ホールド回路２２０の出力信号は、スイッチ２０の
接点“ｍ”を介してミキサ１３ａの出力へ供給される。
スイッチ２０は切替制御器１９により切替制御される。
【００２６】デルタシグマ変調器２１０に入力されたミ
キサ１３ａの分岐出力は、減算器２１１の正相入力へ印
加され、減算器２１１の減算出力は、積分器２１２を介
して１ビット量子化器２１３へ供給される。１ビット量
子化器２１３の出力信号は、１サンプル遅延器２１４を
介して減算器２１１の逆相入力へ印加される。
キサ１３ａの分岐出力は、減算器２１１の正相入力へ印
加され、減算器２１１の減算出力は、積分器２１２を介
して１ビット量子化器２１３へ供給される。１ビット量
子化器２１３の出力信号は、１サンプル遅延器２１４を
介して減算器２１１の逆相入力へ印加される。
【００２７】切替制御器１９によるスイッチ２０の切替
え制御は次のようにして行う。上述したように、本実施
形態はＴＤＭＡ方式であるから、図２に示すＴＤＭＡの
スロット構成の１例（ＰＨＳシステムの例）を参照し、
例えば、端末Ｎｏ．２（Ｒ２で示す）の場合を考える
と、受信スロット２１の期間では、高周波増幅器１２は
活性化されてデータ受信状態であり、スイッチ２０は接
点“ｍ”に接続される。受信スロット２１の期間が終了
してから次のフレームの受信スロット２２が始まるまで
の期間２３では、高周波増幅器１２は非活性化されたス
リープ状態であり、スイッチ２０は接点“ｎ”に接続さ
れる。
え制御は次のようにして行う。上述したように、本実施
形態はＴＤＭＡ方式であるから、図２に示すＴＤＭＡの
スロット構成の１例（ＰＨＳシステムの例）を参照し、
例えば、端末Ｎｏ．２（Ｒ２で示す）の場合を考える
と、受信スロット２１の期間では、高周波増幅器１２は
活性化されてデータ受信状態であり、スイッチ２０は接
点“ｍ”に接続される。受信スロット２１の期間が終了
してから次のフレームの受信スロット２２が始まるまで
の期間２３では、高周波増幅器１２は非活性化されたス
リープ状態であり、スイッチ２０は接点“ｎ”に接続さ
れる。
【００２８】図２における期間２１、２２がオフセット
電圧キャンセル期間であり、期間２３がオフセット電圧
検出期間である。オフセット電圧検出期間におけるオフ
セット電圧の検出には、デルタシグマ変調器２１０が用
いられている。その動作原理は、例えば、１９８９年１
２月に発行された文献「電子情報通信学会誌」第７２
巻、Ｎｏ．１２のｐｐ．１４２２〜１４２９に詳述され
ている。同文献によれば、デルタシグマ変調器２１０
は、入力信号を“＋ａ”または“−ａ”（“ａ”は定
数）の値を有する１ビットのオーバサンプリング周波数
の信号系列へ変調する。したがって、期間２３において
ミキサ出力に現れるオフセット電圧は、デルタシグマ変
調器２１０を通過した後、正または負の値を有する“±
ａ”の１ビットデジタル信号に変換されることになる。
当該デジタル信号は、さらにインバータ２３０にて符号
反転され、平均値化回路２４０にて平均値化される。こ
れにより、期間２３におけるミキサ１３ａの直流オフセ
ット電圧の符号を反転した値を得ることができる。この
値は、バッファ２２１とコンデンサ２２２とからなるホ
ールド回路２２０にて保持される。次に、期間２２にお
いて、ミキサ１３ａの直流オフセット電圧は、スイッチ
２０を介してホールド回路２２０による反転値によりキ
ャンセルされる。このため、データ受信時にはオフセッ
ト電圧が除去されることとなる。
電圧キャンセル期間であり、期間２３がオフセット電圧
検出期間である。オフセット電圧検出期間におけるオフ
セット電圧の検出には、デルタシグマ変調器２１０が用
いられている。その動作原理は、例えば、１９８９年１
２月に発行された文献「電子情報通信学会誌」第７２
巻、Ｎｏ．１２のｐｐ．１４２２〜１４２９に詳述され
ている。同文献によれば、デルタシグマ変調器２１０
は、入力信号を“＋ａ”または“−ａ”（“ａ”は定
数）の値を有する１ビットのオーバサンプリング周波数
の信号系列へ変調する。したがって、期間２３において
ミキサ出力に現れるオフセット電圧は、デルタシグマ変
調器２１０を通過した後、正または負の値を有する“±
ａ”の１ビットデジタル信号に変換されることになる。
当該デジタル信号は、さらにインバータ２３０にて符号
反転され、平均値化回路２４０にて平均値化される。こ
れにより、期間２３におけるミキサ１３ａの直流オフセ
ット電圧の符号を反転した値を得ることができる。この
値は、バッファ２２１とコンデンサ２２２とからなるホ
ールド回路２２０にて保持される。次に、期間２２にお
いて、ミキサ１３ａの直流オフセット電圧は、スイッチ
２０を介してホールド回路２２０による反転値によりキ
ャンセルされる。このため、データ受信時にはオフセッ
ト電圧が除去されることとなる。
【００２９】以上の説明からも明白なように、本実施形
態のオフセット電圧キャンセル回路１００は、オフセッ
トキャンセル電圧発生回路２００とスイッチ２０とが一
巡開ループを構成するため、キャンセル動作が閉ループ
に比して高速である。したがって、例えば、図２に示す
“Ａ”点のように、受信スロットのすぐ近くでオフセッ
トキャンセル動作を行わせることができる。これによ
り、スロット時間のオーダでオフセット電圧が変動する
場合にも、きめ細かくキャンセル動作を行わせることが
できるため、受信特性の劣化を最小限に抑圧できる。
態のオフセット電圧キャンセル回路１００は、オフセッ
トキャンセル電圧発生回路２００とスイッチ２０とが一
巡開ループを構成するため、キャンセル動作が閉ループ
に比して高速である。したがって、例えば、図２に示す
“Ａ”点のように、受信スロットのすぐ近くでオフセッ
トキャンセル動作を行わせることができる。これによ
り、スロット時間のオーダでオフセット電圧が変動する
場合にも、きめ細かくキャンセル動作を行わせることが
できるため、受信特性の劣化を最小限に抑圧できる。
【００３０】なお、上記の説明では、オフセット電圧値
が一定の場合を考えたが、オフセット電圧が時間的に変
動する場合は、変動する電圧の平均値の反転出力信号が
スイッチ２０の接点“ｍ”において得られることとな
る。
が一定の場合を考えたが、オフセット電圧が時間的に変
動する場合は、変動する電圧の平均値の反転出力信号が
スイッチ２０の接点“ｍ”において得られることとな
る。
【００３１】ＴＤＭＡ方式の場合に関して、図２を参照
して説明したが、時間的に連続して信号を受信するＦＤ
ＭＡ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌ
ｔｉｐｌｅｘ Ａｃｃｅｓｓ） 方式のダイレクトコン
バージョン受信機の場合は、オフセットキャンセルのた
めのオフセット電圧検出に必要最小限の無受信状態を設
定しておくことにより、前述のＴＤＭＡ方式の場合と同
様な効果を実現できる。この無受信状態は、例えば、高
周波増幅器１２をオフとすることで得られる。図３は、
ＦＤＭＡ方式の無線フレームの例を示す。図３におい
て、高周波増幅器１２をオフとするタイミングは、図３
の“Ｂ”に示す受信フレームのパイロット信号（Ｐｉｌ
ｏｔ）の一定の期間を選べば良いことになる。すなわ
ち、選択した期間のみスイッチ２０を接点“ｎ”側に制
御し、他の期間は接点“ｍ”側としてオフセット電圧キ
ャンセルを行う。また、高周波増幅器１２をオフするタ
イミングは、必ずしも全てのパイロット信号おいて行う
必要はなく、間欠的に間引いてオフするタイミングを選
んでも良い。
して説明したが、時間的に連続して信号を受信するＦＤ
ＭＡ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌ
ｔｉｐｌｅｘ Ａｃｃｅｓｓ） 方式のダイレクトコン
バージョン受信機の場合は、オフセットキャンセルのた
めのオフセット電圧検出に必要最小限の無受信状態を設
定しておくことにより、前述のＴＤＭＡ方式の場合と同
様な効果を実現できる。この無受信状態は、例えば、高
周波増幅器１２をオフとすることで得られる。図３は、
ＦＤＭＡ方式の無線フレームの例を示す。図３におい
て、高周波増幅器１２をオフとするタイミングは、図３
の“Ｂ”に示す受信フレームのパイロット信号（Ｐｉｌ
ｏｔ）の一定の期間を選べば良いことになる。すなわ
ち、選択した期間のみスイッチ２０を接点“ｎ”側に制
御し、他の期間は接点“ｍ”側としてオフセット電圧キ
ャンセルを行う。また、高周波増幅器１２をオフするタ
イミングは、必ずしも全てのパイロット信号おいて行う
必要はなく、間欠的に間引いてオフするタイミングを選
んでも良い。
【００３２】一般に、ミキサのオフセット電圧相当の数
ｍＶ程度の電圧を検出するには、例えば、ＡＤ変換器の
フルスケールを１Ｖと仮定した場合、１０ビット（６０
ｄＢ）以上の分解能のＡＤ変換器が必要となる。しか
し、図１の例では、デルタシグマ変調器２１０による変
調処理における“ａ”の値を、例えば、１００ｍＶに設
定すれば、４０ｄＢすなわち約７ビット相当の分解能の
ＡＤ変換器であれば十分である。ここで、１次デルタシ
グマ変調器のＳ／Ｎ比（ｓｉｇｎａｌ ｔｏ ｎｏｉｓ
ｅ ｒａｔｉｏ）は、 Ｓ／Ｎ＝（９π／２）・｛ｆs／（２π・ｆb）｝3 で表される。なお、ｆsはサンプリング周波数、ｆbは信
号帯域である。したがって、Ｓ／Ｎ＝４０ｄＢの分解能
は、図１に示した１次のデルタシグマ変調器２１０を用
いて容易に得ることができることになる。
ｍＶ程度の電圧を検出するには、例えば、ＡＤ変換器の
フルスケールを１Ｖと仮定した場合、１０ビット（６０
ｄＢ）以上の分解能のＡＤ変換器が必要となる。しか
し、図１の例では、デルタシグマ変調器２１０による変
調処理における“ａ”の値を、例えば、１００ｍＶに設
定すれば、４０ｄＢすなわち約７ビット相当の分解能の
ＡＤ変換器であれば十分である。ここで、１次デルタシ
グマ変調器のＳ／Ｎ比（ｓｉｇｎａｌ ｔｏ ｎｏｉｓ
ｅ ｒａｔｉｏ）は、 Ｓ／Ｎ＝（９π／２）・｛ｆs／（２π・ｆb）｝3 で表される。なお、ｆsはサンプリング周波数、ｆbは信
号帯域である。したがって、Ｓ／Ｎ＝４０ｄＢの分解能
は、図１に示した１次のデルタシグマ変調器２１０を用
いて容易に得ることができることになる。
【００３３】また、図１に示したオフセットキャンセル
電圧発生回路２００は、１次のデルタシグマ変調器２１
０を用いているが、２次以上のデルタシグマ変調器やＭ
ＡＳＨ（Ｍｕｌｔｉ Ｓｔａｇｅ Ｎｏｉｓｅ Ｓｈａ
ｐｉｎｇ）タイプのデルタシグマ変調器を用いれば、回
路が複雑になるものの、さらに微少なオフセット電圧の
除去と、高速な動作を期待できる。
電圧発生回路２００は、１次のデルタシグマ変調器２１
０を用いているが、２次以上のデルタシグマ変調器やＭ
ＡＳＨ（Ｍｕｌｔｉ Ｓｔａｇｅ Ｎｏｉｓｅ Ｓｈａ
ｐｉｎｇ）タイプのデルタシグマ変調器を用いれば、回
路が複雑になるものの、さらに微少なオフセット電圧の
除去と、高速な動作を期待できる。
【００３４】図４は、２次のデルタシグマ変調器の構成
例である。図示のデルタシグマ変調器の回路構成は、上
記文献「電子情報通信学会誌」に開示されている。図４
を参照すると、当該２次のデルタシグマ変調器は、減算
器４１、４３と、積分器４２、４４と、１ビット量子化
器４５、１サンプル遅延器４６とを備える。入力信号
は、減算器４１の正相入力に印加され、減算器４１の出
力信号が積分器４２を経て減算器４３の正相入力に印加
され、減算器４３の出力信号が積分器４４を経て１ビッ
ト量子化器４５に入力する。１ビット量子化器４５の出
力信号は、１サンプル遅延器４６で遅延した後、減算器
４１、４３の逆相入力に印加される。
例である。図示のデルタシグマ変調器の回路構成は、上
記文献「電子情報通信学会誌」に開示されている。図４
を参照すると、当該２次のデルタシグマ変調器は、減算
器４１、４３と、積分器４２、４４と、１ビット量子化
器４５、１サンプル遅延器４６とを備える。入力信号
は、減算器４１の正相入力に印加され、減算器４１の出
力信号が積分器４２を経て減算器４３の正相入力に印加
され、減算器４３の出力信号が積分器４４を経て１ビッ
ト量子化器４５に入力する。１ビット量子化器４５の出
力信号は、１サンプル遅延器４６で遅延した後、減算器
４１、４３の逆相入力に印加される。
【００３５】図５は３段のＭＡＳＨ型のデルタシグマ変
調器の構成例である。図示のデルタシグマ変調器の回路
構成は、上記文献「電子情報通信学会誌」に開示されて
いる。図５を参照すると、当該ＭＡＳＨ型のＡＤ変換器
は、減算器５１、５４、５５、５９、６０と、積分器と
５２、５６、６１と、１ビット量子化器５３、５７、６
２と、微分器５８、６３、６４と、加算器６５とを備え
る。入力信号は、減算器５１の正相入力に印加され、積
算器５２を経て１ビット量子化器５３に入力する。また
積算器５２の出力信号は減算器５４の正相入力に印加す
る。１ビット量子化器５３の出力信号は、減算器５１、
５４の逆相入力に印加すると共に、加算器６５に供給さ
れる。減算器５４の出力信号は、減算器５５の正相入力
に印加され、積算器５６を経て１ビット量子化器５７に
入力する。また積算器５６の出力信号は減算器５９の正
相入力に印加する。１ビット量子化器５７の出力信号
は、減算器５５、５９の逆相入力に印加すると共に、微
分器５８を経て加算器６５に供給される。減算器５９の
出力信号は、減算器６０の正相入力に印加され、積算器
６１を経て１ビット量子化器６２に入力する。１ビット
量子化器６２の出力信号は、減算器６０の逆相入力に印
加すると共に、直列に設けられた微分器６３、６４を経
て加算器６５に供給される。
調器の構成例である。図示のデルタシグマ変調器の回路
構成は、上記文献「電子情報通信学会誌」に開示されて
いる。図５を参照すると、当該ＭＡＳＨ型のＡＤ変換器
は、減算器５１、５４、５５、５９、６０と、積分器と
５２、５６、６１と、１ビット量子化器５３、５７、６
２と、微分器５８、６３、６４と、加算器６５とを備え
る。入力信号は、減算器５１の正相入力に印加され、積
算器５２を経て１ビット量子化器５３に入力する。また
積算器５２の出力信号は減算器５４の正相入力に印加す
る。１ビット量子化器５３の出力信号は、減算器５１、
５４の逆相入力に印加すると共に、加算器６５に供給さ
れる。減算器５４の出力信号は、減算器５５の正相入力
に印加され、積算器５６を経て１ビット量子化器５７に
入力する。また積算器５６の出力信号は減算器５９の正
相入力に印加する。１ビット量子化器５７の出力信号
は、減算器５５、５９の逆相入力に印加すると共に、微
分器５８を経て加算器６５に供給される。減算器５９の
出力信号は、減算器６０の正相入力に印加され、積算器
６１を経て１ビット量子化器６２に入力する。１ビット
量子化器６２の出力信号は、減算器６０の逆相入力に印
加すると共に、直列に設けられた微分器６３、６４を経
て加算器６５に供給される。
【００３６】図６は、本発明の第２実施形態によるダイ
レクトコンバージョン受信機の構成を示すブロック図で
ある。図６を参照すると、本実施形態のダイレクトコン
バージョン受信機は、ミキサ１３ａ、１３ｂの出力信号
を入力して処理し、信号処理部１８に出力する２段にわ
たって設けたことを除き、図１に示した第１の実施形態
と同様に構成される。図６において、図１に示す構成要
素と同等の構成要素には同一の符号を付してある。な
お、図６には、本実施形態の特徴的な構成のみを記載
し、他の一般的な構成については記載を省略してある。
レクトコンバージョン受信機の構成を示すブロック図で
ある。図６を参照すると、本実施形態のダイレクトコン
バージョン受信機は、ミキサ１３ａ、１３ｂの出力信号
を入力して処理し、信号処理部１８に出力する２段にわ
たって設けたことを除き、図１に示した第１の実施形態
と同様に構成される。図６において、図１に示す構成要
素と同等の構成要素には同一の符号を付してある。な
お、図６には、本実施形態の特徴的な構成のみを記載
し、他の一般的な構成については記載を省略してある。
【００３７】本実施形態は、図示のように、ミキサ１３
ａ、１３ｂの出力信号から直接オフセット検出を行うの
ではなく、一旦ＬＰＦ２１および基底帯域増幅器２２に
よる処理を経て、基底帯域増幅器２２の出力信号からオ
フセット検出を行う。このため、基底帯域増幅器２１の
出力信号を信号処理する２段目のＬＰＦ２３および基底
帯域増幅器２４を設け、基底帯域増幅器２１の出力信号
がスイッチ２０に接続されている。なお、ＬＰＦと基底
帯域増幅器との組合せを３段以上にわたって設ける構成
としても良く、オフセット電圧の検出、消去をいずれの
段で行っても良い。
ａ、１３ｂの出力信号から直接オフセット検出を行うの
ではなく、一旦ＬＰＦ２１および基底帯域増幅器２２に
よる処理を経て、基底帯域増幅器２２の出力信号からオ
フセット検出を行う。このため、基底帯域増幅器２１の
出力信号を信号処理する２段目のＬＰＦ２３および基底
帯域増幅器２４を設け、基底帯域増幅器２１の出力信号
がスイッチ２０に接続されている。なお、ＬＰＦと基底
帯域増幅器との組合せを３段以上にわたって設ける構成
としても良く、オフセット電圧の検出、消去をいずれの
段で行っても良い。
【００３８】図７は、本発明の第３実施形態によるダイ
レクトコンバージョン受信機の構成を示すブロック図で
ある。図７を参照すると、本実施形態のダイレクトコン
バージョン受信機において、ミキサ３ａの出力信号は、
２つに２分岐され、一方は加算器４００にそのまま供給
される。他方の出力信号は、オフセットキャンセル電圧
発生回路２００へ入力される。
レクトコンバージョン受信機の構成を示すブロック図で
ある。図７を参照すると、本実施形態のダイレクトコン
バージョン受信機において、ミキサ３ａの出力信号は、
２つに２分岐され、一方は加算器４００にそのまま供給
される。他方の出力信号は、オフセットキャンセル電圧
発生回路２００へ入力される。
【００３９】オフセットキャンセル電圧発生回路２００
は、オフセット電圧を検出するデルタシグマ変調器２１
０と、デルタシグマ変調器２１０による変調出力信号を
反転するインバータ２３０と、インバータ２３０の出力
信号を平均値化する平均値化回路２４０と、平均値化回
路２４０の出力信号をホールドするホールド回路２２０
と、インバータ２３０の出力信号を平均値化回路２４０
に対して伝達するか否かを制御する伝達スイッチ２５０
とを有している。
は、オフセット電圧を検出するデルタシグマ変調器２１
０と、デルタシグマ変調器２１０による変調出力信号を
反転するインバータ２３０と、インバータ２３０の出力
信号を平均値化する平均値化回路２４０と、平均値化回
路２４０の出力信号をホールドするホールド回路２２０
と、インバータ２３０の出力信号を平均値化回路２４０
に対して伝達するか否かを制御する伝達スイッチ２５０
とを有している。
【００４０】伝達スイッチ２５０は、伝達制御器３００
により制御されてインバータ２３０の出力信号を伝達し
たり、切断したりする。伝達制御器３００は、以下のよ
うにして伝達スイッチ２５０を制御する。すなわち、図
２に示した受信スロット２１の期間において、高周波増
幅器１２が活性化されてデータ受信状態であり、伝達制
御スイッチ２５０がインバータ２３０と平均値化回路２
４０との間の接続を切断（ＯＦＦ）する。また、受信ス
ロット２１の期間が終了してから次のフレームの受信ス
ロット２２が始まるまでの期間２３において、伝達制御
スイッチ２５０がインバータ２３０と平均値化回路２４
０との間を接続（ＯＮ）する。以上の関係を図８に示
す。
により制御されてインバータ２３０の出力信号を伝達し
たり、切断したりする。伝達制御器３００は、以下のよ
うにして伝達スイッチ２５０を制御する。すなわち、図
２に示した受信スロット２１の期間において、高周波増
幅器１２が活性化されてデータ受信状態であり、伝達制
御スイッチ２５０がインバータ２３０と平均値化回路２
４０との間の接続を切断（ＯＦＦ）する。また、受信ス
ロット２１の期間が終了してから次のフレームの受信ス
ロット２２が始まるまでの期間２３において、伝達制御
スイッチ２５０がインバータ２３０と平均値化回路２４
０との間を接続（ＯＮ）する。以上の関係を図８に示
す。
【００４１】図８において、期間２１、２２がオフセッ
ト電圧キャンセル期間であり、期間２３がオフセット電
圧検出期間である。オフセット電圧検出期間におけるオ
フセット電圧の検出は、図１に示した第１実施形態の場
合と同様に行われる。したがって、当該期間２１、２２
において、ホールド回路２２０には、ミキサ３ａ、３ｂ
のオフセット電圧とは逆極性のオフセットキャンセル電
圧が出力される。また、当該期間２１、２２の受信スロ
ットにおいて、上述したように伝達スイッチ２５０はＯ
ＦＦとなるから、当該受信スロットの直前に検出された
オフセットキャンセル電圧が加算器４００に印加され
る。したがって、加算器４００の出力信号には、オフセ
ット電圧がキャンセルされてベースバンド信号のみが得
られることになる。
ト電圧キャンセル期間であり、期間２３がオフセット電
圧検出期間である。オフセット電圧検出期間におけるオ
フセット電圧の検出は、図１に示した第１実施形態の場
合と同様に行われる。したがって、当該期間２１、２２
において、ホールド回路２２０には、ミキサ３ａ、３ｂ
のオフセット電圧とは逆極性のオフセットキャンセル電
圧が出力される。また、当該期間２１、２２の受信スロ
ットにおいて、上述したように伝達スイッチ２５０はＯ
ＦＦとなるから、当該受信スロットの直前に検出された
オフセットキャンセル電圧が加算器４００に印加され
る。したがって、加算器４００の出力信号には、オフセ
ット電圧がキャンセルされてベースバンド信号のみが得
られることになる。
【００４２】以上の説明から分かるとおり、図７に示す
オフセット電圧キャンセル回路１００ａも開ループを形
成していることは明らかである。
オフセット電圧キャンセル回路１００ａも開ループを形
成していることは明らかである。
【００４３】また、上記説明では、ＴＤＭＡ方式の場合
に関して説明したが、上述した他の実施形態の場合と同
様に、ＦＤＭＡ方式へ適用することも可能である。さら
に、図７に示したデルタシグマ変調器２１０の構成は、
必要に応じて図４に示したような複数次のデルタシグマ
変調器としたり、図５に示したようなＭＡＳＨ型のデル
タシグマ変調器とすることも可能である。
に関して説明したが、上述した他の実施形態の場合と同
様に、ＦＤＭＡ方式へ適用することも可能である。さら
に、図７に示したデルタシグマ変調器２１０の構成は、
必要に応じて図４に示したような複数次のデルタシグマ
変調器としたり、図５に示したようなＭＡＳＨ型のデル
タシグマ変調器とすることも可能である。
【００４４】以上好ましい実施形態をあげて本発明を説
明したが、本発明は必ずしも上記実施形態に限定される
ものではない。
明したが、本発明は必ずしも上記実施形態に限定される
ものではない。
【００４５】
【発明の効果】以上説明したように、本発明のダイレク
トコンバージョン受信機によれば、ミキサのオフセット
キャンセルのための一巡ループが開ループを構成してい
るので、従来のように当該一巡ループを閉ループとした
場合に比して、キャンセル動作をより高速化できるとい
う効果がある。
トコンバージョン受信機によれば、ミキサのオフセット
キャンセルのための一巡ループが開ループを構成してい
るので、従来のように当該一巡ループを閉ループとした
場合に比して、キャンセル動作をより高速化できるとい
う効果がある。
【００４６】また、本発明によれば、簡単な構成で微少
なオフセット電圧の検出が可能であるので、ダイレクト
コンバージョン受信機の小型化、ローコスト化を図るこ
とができ、携帯電話機その他の携帯用無線端末装置に好
適である。
なオフセット電圧の検出が可能であるので、ダイレクト
コンバージョン受信機の小型化、ローコスト化を図るこ
とができ、携帯電話機その他の携帯用無線端末装置に好
適である。
【図１】 本発明の第１実施形態によるダイレクトコン
バージョン受信機の構成を示すブロック図である。
バージョン受信機の構成を示すブロック図である。
【図２】 ＴＤＭＡ方式のフレーム構成例を示す図であ
る。
る。
【図３】 ＦＤＭＡ方式のフレーム構成例を示す図であ
る。
る。
【図４】 ２次のデルタシグマ変調器の構成例を示すブ
ロック図である。
ロック図である。
【図５】 ３段のＭＡＳＨ型のデルタシグマ変調器の構
成例を示すブロック図である。
成例を示すブロック図である。
【図６】 本発明の第２実施形態によるダイレクトコン
バージョン受信機の構成を示すブロック図である。
バージョン受信機の構成を示すブロック図である。
【図７】 本発明の第３実施形態によるダイレクトコン
バージョン受信機の構成を示すブロック図である。
バージョン受信機の構成を示すブロック図である。
【図８】 図７の実施形態における動作を説明するＴＤ
ＭＡ方式のフレーム構成例を示す図である。
ＭＡ方式のフレーム構成例を示す図である。
【図９】 従来のダイレクトコンバージョン受信機の構
成を示すブロック図である。
成を示すブロック図である。
【図１０】 従来のダイレクトコンバージョン受信機の
他の構成を示すブロック図である。
他の構成を示すブロック図である。
【図１１】 従来のダイレクトコンバージョン受信機の
さらに他の構成例を示すブロック図である。
さらに他の構成例を示すブロック図である。
１１ アンテナ １２ 高周波増幅器 １３ａ、１３ｂ ミキサ １４ 局部発振器 １５ ９０度位相器 １６ ＬＰＦ（チャネルフィルタ） １７ 基底帯域増幅器 １８ 信号処理部 １９ 切替制御器 ２０ スイッチ １００ａ、１００ｂ オフセット電圧キャンセル回路 ２００ オフセットキャンセル電圧発生回路 ２１０ デルタシグマ変調器 ２１１ 減算器 ２１２ 積分器 ２１３ １ビット量子化器 ２１４ １サンプル遅延器 ２２０ ホールド回路 ２２１ バッファ ２２２ コンデンサ ２３０ インバータ ２４０ 平均値化回路
Claims (17)
- 【請求項１】 受信した高周波信号と局部発振信号とを
周波数混合する周波数混合手段と、 前記周波数混合手段からの出力信号をベースバンド信号
に変換する信号変換手段と、 前記信号変換手段の出力信号からオフセット電圧を検出
するオフセット電圧検出手段と、 前記オフセット電圧検出手段により検出されたオフセッ
ト電圧に応じて、前記周波数混合手段の出力信号におけ
る該オフセット電圧を打ち消すオフセットキャンセル電
圧を出力するオフセット消去手段と、 所定の規則に基づく特定の期間に、前記周波数混合手段
の出力信号を前記オフセット電圧検出手段に供給し、前
記特定の期間以外の期間に、前記オフセット消去手段か
ら出力される前記オフセットキャンセル電圧を前記周波
数混合手段の出力に供給するスイッチ手段とを備えるこ
とを特徴とするダイレクトコンバージョン受信機。 - 【請求項２】 時分割方式の通信システムに適用される
場合、 前記スイッチ手段が、自受信機に割当てられたタイムス
ロット以外の期間に、前記周波数混合手段の出力信号を
前記オフセット電圧検出手段に供給し、自受信機に割当
てられたタイムスロットの期間に、前記オフセット消去
手段から出力される前記オフセットキャンセル電圧を前
記周波数混合手段の出力に供給するように接続を切り換
えることを特徴とする請求項１に記載のダイレクトコン
バージョン受信機。 - 【請求項３】 周波数分割方式の通信システムに適用さ
れる場合、 前記スイッチ手段が、受信フレームのうちのパイロット
信号の部分に該当する期間に、前記周波数混合手段から
の出力信号を前記オフセット電圧検出手段に供給し、そ
の他の期間に、前記オフセット消去手段から出力される
前記オフセットキャンセル電圧を前記周波数混合手段の
出力に供給するように接続を切り換えることを特徴とす
る請求項１に記載されたダイレクトコンバージョン受信
機。 - 【請求項４】 前記オフセット電圧検出手段が、 前記周波数混合手段の出力を入力してデルタシグマ変調
するデルタシグマ変調手段と、 前記デルタシグマ変調手段によるデルタシグマ変調出力
信号を平均化する平均化手段とを備えることを特徴とす
る請求項１ないし請求項３に記載されたダイレクトコン
バージョン受信機。 - 【請求項５】 前記デルタシグマ変調手段が、１次また
は２次以上のデルタシグマ変調器であることを特徴とす
る請求項４に記載されたダイレクトコンバージョン受信
機。 - 【請求項６】 前記デルタシグマ変調手段が、ＭＡＳＨ
型のデルタシグマ変調器であることを特徴とする請求項
４に記載されたダイレクトコンバージョン受信機。 - 【請求項７】 前記オフセット消去手段が、 前記オフセット電圧検出手段により検出されたオフセッ
ト電圧を反転してオフセットキャンセル電圧とし、得ら
れた該オフセットキャンセル電圧をホールドすることを
特徴とする請求項１ないし請求項６に記載されたダイレ
クトコンバージョン受信機。 - 【請求項８】 前記周波数混合手段と、前記信号変換手
段との間に、１段または２段以上の基底帯域増幅器を介
在させ、 最も後段の基底帯域増幅器よりも前段に位置する任意の
基底帯域増幅器の出力に対して、前記オフセット電圧検
出手段に供給するための出力信号の抽出および前記オフ
セットキャンセル電圧の供給を行なうための前記スイッ
チ手段への接続がなされていることを特徴とする請求項
１ないし請求項７に記載されたダイレクトコンバージョ
ン受信機。 - 【請求項９】 受信した高周波信号と局部発振信号とを
周波数混合する周波数混合手段と、 前記周波数混合手段からの出力信号をベースバンド信号
に変換する信号変換手段と、 前記信号変換手段の出力信号からオフセット電圧を検出
するオフセット電圧検出手段と、 前記オフセット電圧検出手段により検出されたオフセッ
ト電圧に応じて、前記周波数混合手段の出力信号におけ
る該オフセット電圧を打ち消すオフセットキャンセル電
圧を出力し、前記周波数混合手段の出力信号に重畳する
オフセット消去手段と、 所定の規則に基づく特定の期間に、前記オフセット電圧
検出手段の出力信号の前記オフセット消去手段への供給
を遮断し、前記特定の期間以外の期間に、前記オフセッ
ト電圧検出手段の出力信号を前記オフセット消去手段へ
供給するスイッチ手段とを備えることを特徴とするダイ
レクトコンバージョン受信機。 - 【請求項１０】 時分割方式の通信システムに適用され
る場合、 前記スイッチ手段が、自受信機に割当てられたタイムス
ロット以外の期間に、前記オフセット電圧検出手段の出
力信号の前記オフセット消去手段への供給を遮断し、自
受信機に割当てられたタイムスロットの期間に、前記オ
フセット電圧検出手段の出力信号を前記オフセット消去
手段へ供給することを特徴とする請求項９に記載された
ダイレクトコンバージョン受信機。 - 【請求項１１】 周波数分割方式の通信システムに適用
される場合、 前記スイッチ手段が、受信フレームのうちのパイロット
信号の部分に該当する期間に、前記オフセット電圧検出
手段の出力信号の前記オフセット消去手段への供給を遮
断し、その他の期間に、前記オフセット電圧検出手段の
出力信号を前記オフセット消去手段へ供給することを特
徴とする請求項９に記載されたダイレクトコンバージョ
ン受信機。 - 【請求項１２】 前記オフセット電圧検出手段が、 前記周波数混合手段の出力を入力してデルタシグマ変調
するデルタシグマ変調手段と、 前記デルタシグマ変調手段によるデルタシグマ変調出力
信号を平均化する平均化手段とを備え、 前記デルタシグマ変調手段が、１次または２次以上のデ
ルタシグマ変調器であることを特徴とする請求項９ない
し請求項１１に記載されたダイレクトコンバージョン受
信機。 - 【請求項１３】 前記オフセット電圧検出手段が、 前記周波数混合手段の出力を入力してデルタシグマ変調
するデルタシグマ変調手段と、 前記デルタシグマ変調手段によるデルタシグマ変調出力
信号を平均化する平均化手段とを備え、 前記デルタシグマ変調手段が、ＭＡＳＨ型のデルタシグ
マ変調器であることを特徴とする請求項９ないし請求項
１１に記載されたダイレクトコンバージョン受信機。 - 【請求項１４】 受信した高周波信号と局部発振信号と
を周波数混合してベースバンド信号に変換する周波数変
換手段と、 所定の規則に基づく特定の期間、前記周波数変換手段の
出力信号からオフセット電圧を検出するオフセット電圧
検出手段と、 前記特定の期間以外の期間、前記オフセット電圧検出手
段により検出されたオフセット電圧に応じて、前記周波
数変換手段の出力信号における該オフセット電圧を打ち
消すオフセット消去手段とを備えることを特徴とするダ
イレクトコンバージョン受信機。 - 【請求項１５】 時分割方式の通信システムに適用され
る場合、 自受信機に割当てられたタイムスロット以外の期間に、
前記オフセット電圧検出手段がオフセット電圧を検出
し、 自受信機に割当てられたタイムスロットの期間に、前記
オフセット消去手段が前記オフセットキャンセル電圧を
前記周波数変換手段の出力に供給することを特徴とする
請求項１４に記載されたダイレクトコンバージョン受信
機。 - 【請求項１６】 周波数分割方式の通信システムに適用
される場合、 受信フレームのうちのパイロット信号の部分に該当する
期間に、前記オフセット電圧検出手段がオフセット電圧
を検出し、 その他の期間に、前記オフセット消去手段から出力され
る前記オフセットキャンセル電圧を前記周波数変換手段
の出力に供給することを特徴とする請求項１４に記載さ
れたダイレクトコンバージョン受信機。 - 【請求項１７】 前記オフセット電圧検出手段が、前記
周波数変換手段の出力信号を、１段または２段以上の基
底帯域増幅器を介して取り出し、得られた出力信号のオ
フセット電圧を検出することを特徴とする請求項１４な
いし請求項１６に記載されたダイレクトコンバージョン
受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10064536A JP3132459B2 (ja) | 1997-03-05 | 1998-02-27 | ダイレクトコンバージョン受信機 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-49522 | 1997-03-05 | ||
| JP4952297 | 1997-03-05 | ||
| JP10064536A JP3132459B2 (ja) | 1997-03-05 | 1998-02-27 | ダイレクトコンバージョン受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308684A true JPH10308684A (ja) | 1998-11-17 |
| JP3132459B2 JP3132459B2 (ja) | 2001-02-05 |
Family
ID=26389922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10064536A Expired - Fee Related JP3132459B2 (ja) | 1997-03-05 | 1998-02-27 | ダイレクトコンバージョン受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132459B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003515179A (ja) * | 1999-10-18 | 2003-04-22 | クゥアルコム・インコーポレイテッド | セルラ通信を暗号化するための乱数発生 |
| KR100407769B1 (ko) * | 1999-02-22 | 2003-12-03 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 평균 ｄｃ-오프셋을 채널 필터로 사전로딩시키는 무선수신기 및 방법 |
| US6690225B2 (en) | 2002-02-05 | 2004-02-10 | Fujitsu Limited | DC offset cancel circuit |
| KR100424474B1 (ko) * | 2001-10-23 | 2004-03-24 | 삼성전자주식회사 | 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로 |
| KR100464331B1 (ko) * | 2001-12-12 | 2005-01-03 | 삼성전자주식회사 | 직류 오프셋을 제거하는 다이렉트 컨버젼 수신기 및 이다이렉트 컨버젼 수신기를 이용한 직류 오프셋 제거 방법 |
| JP2005101693A (ja) * | 2003-09-22 | 2005-04-14 | Hitachi Kokusai Electric Inc | 受信機 |
| KR100790858B1 (ko) * | 2002-09-04 | 2008-01-02 | 삼성전자주식회사 | 시공유 ｉ 채널 및 ｑ 채널을 가진 직접변환 수신기 및수신방법 |
| JP2009510948A (ja) * | 2005-09-28 | 2009-03-12 | クゥアルコム・インコーポレイテッド | 受信機のためのｄｃオフセット取消し回路 |
| JP4782972B2 (ja) * | 2000-08-04 | 2011-09-28 | フリースケール セミコンダクター インコーポレイテッド | 受信器内のｄｃオフセットを低減するための装置 |
-
1998
- 1998-02-27 JP JP10064536A patent/JP3132459B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6757340B1 (en) | 1999-02-22 | 2004-06-29 | Telefonaktiebolaget L M Ericsson (Publ) | Radio receiver and method for preloading an average DC-offset into a channel filter |
| KR100407769B1 (ko) * | 1999-02-22 | 2003-12-03 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 평균 ｄｃ-오프셋을 채널 필터로 사전로딩시키는 무선수신기 및 방법 |
| JP2003515179A (ja) * | 1999-10-18 | 2003-04-22 | クゥアルコム・インコーポレイテッド | セルラ通信を暗号化するための乱数発生 |
| JP4782972B2 (ja) * | 2000-08-04 | 2011-09-28 | フリースケール セミコンダクター インコーポレイテッド | 受信器内のｄｃオフセットを低減するための装置 |
| KR100424474B1 (ko) * | 2001-10-23 | 2004-03-24 | 삼성전자주식회사 | 다이렉트 컨버젼 회로에서의 ｄｃ-오프셋 제거 회로 |
| KR100464331B1 (ko) * | 2001-12-12 | 2005-01-03 | 삼성전자주식회사 | 직류 오프셋을 제거하는 다이렉트 컨버젼 수신기 및 이다이렉트 컨버젼 수신기를 이용한 직류 오프셋 제거 방법 |
| US6690225B2 (en) | 2002-02-05 | 2004-02-10 | Fujitsu Limited | DC offset cancel circuit |
| KR100790858B1 (ko) * | 2002-09-04 | 2008-01-02 | 삼성전자주식회사 | 시공유 ｉ 채널 및 ｑ 채널을 가진 직접변환 수신기 및수신방법 |
| JP2005101693A (ja) * | 2003-09-22 | 2005-04-14 | Hitachi Kokusai Electric Inc | 受信機 |
| JP2009510948A (ja) * | 2005-09-28 | 2009-03-12 | クゥアルコム・インコーポレイテッド | 受信機のためのｄｃオフセット取消し回路 |
| US8036622B2 (en) | 2005-09-28 | 2011-10-11 | Qualcomm, Incorporated | DC offset cancellation circuit for a receiver |
| JP2012105322A (ja) * | 2005-09-28 | 2012-05-31 | Qualcomm Inc | 受信機のためのｄｃオフセット取消し回路 |
| JP2017022719A (ja) * | 2005-09-28 | 2017-01-26 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 受信機のためのｄｃオフセット取消し回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132459B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU750067B2 (en) | Direct conversion receiver capable of canceling DC offset voltages | |
| EP0948128B1 (en) | DC offset cancellation in a quadrature receiver | |
| CN100517985C (zh) | 发送电路和使用了该电路的收发机 | |
| US7403556B2 (en) | Radio receiver supporting multiple modulation formats with a single pair of ADCs | |
| JP4804458B2 (ja) | ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
| US20050118977A1 (en) | Method, apparatus, and systems for digital radio communication systems | |
| CN102404014A (zh) | 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机 | |
| US7356318B2 (en) | Quadrature subharmonic mixer | |
| JP3132459B2 (ja) | ダイレクトコンバージョン受信機 | |
| JP6466539B2 (ja) | 無線周波数モジュール及び無線デバイス | |
| WO2004021579A2 (en) | Wireless transmitter incorporating a synchronous oscillator in a translation loop | |
| Liu et al. | An energy-efficient polar transmitter for IEEE 802.15. 6 body area networks: system requirements and circuit designs | |
| US6963620B2 (en) | Communication transmitter using offset phase-locked-loop | |
| US20030181188A1 (en) | Method and apparatus for DC offset cancellation | |
| US7088985B2 (en) | Low-noise filter for a wireless receiver | |
| CN1939024B (zh) | 相位调制装置、通信设备、移动无线装置、以及相位调制方法 | |
| Lindquist et al. | A new approach to eliminate the DC offset in a TDMA direct conversion receiver | |
| CN1145389C (zh) | 无线电话发射机/接收机 | |
| US20090245418A1 (en) | Transmitter using cartesian loop | |
| Eloranta et al. | Direct-digital RF-modulator: a multi-function architecture for a system-independent radio transmitter | |
| US10263636B2 (en) | Scalable dynamic range analog-to-digital converter system | |
| KR100581268B1 (ko) | 무선송신기용장치및방법 | |
| CN118573531A (zh) | 一种接收机系统和通信系统 | |
| JP2004023708A (ja) | ダイレクトコンバージョン受信機及び無線端末装置 | |
| JP2004509496A (ja) | ホモダイン受信機のｄｃオフセットの低減 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |